CN208078023U - 亚微米约瑟夫森隧道结 - Google Patents

亚微米约瑟夫森隧道结 Download PDF

Info

Publication number
CN208078023U
CN208078023U CN201820593243.4U CN201820593243U CN208078023U CN 208078023 U CN208078023 U CN 208078023U CN 201820593243 U CN201820593243 U CN 201820593243U CN 208078023 U CN208078023 U CN 208078023U
Authority
CN
China
Prior art keywords
sub
micron
layer
micron lines
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820593243.4U
Other languages
English (en)
Inventor
张雪
张国峰
王永良
荣亮亮
王镇
谢晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201820593243.4U priority Critical patent/CN208078023U/zh
Application granted granted Critical
Publication of CN208078023U publication Critical patent/CN208078023U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本实用新型提供一种亚微米约瑟夫森隧道结,包括:衬底;约瑟夫森结,位于衬底的上表面,约瑟夫森结包括由下至上依次叠置的底电极、势垒层以及顶电极,顶电极包括第一亚微米线条及第二亚微米线条,第二亚微米线条位于第一亚微米线条上方,且与第一亚微米线条呈十字交叉连接;第一绝缘层,覆盖势垒层及约瑟夫森结周围的衬底;第二绝缘层,覆盖于第一绝缘层的表面,第二绝缘层内形成有暴露出第一亚微米线条的第一开口,第二亚微米线条与第一开口内的第一亚微米线条相接触,并延伸至第二绝缘层的上表面。本实用新型不仅改善了边缘效应、降低了台阶过渡处漏电流的产生,还有利于提高约瑟夫森结的质量及可靠性。

Description

亚微米约瑟夫森隧道结
技术领域
本实用新型属于电子信息技术领域,特别是涉及一种亚微米约瑟夫森隧道结。
背景技术
约瑟夫森隧道结是基于约瑟夫森效应的量子元件,是大部分超导量子器件的核心部件。在结构上,约瑟夫森结是一种超导-绝缘-超导(SIS)的“三明治”构型,如图1所示,即所述约瑟夫森结包括两层超导薄膜层1’及位于两所述超导薄膜层1’之间的绝缘层1”。约瑟夫森结的等效电路可由理想结并联电阻R和电容C来表示,即所谓的RCSJ模型,如图2所示。
很多超导量子器件诸如超导量子干涉器件(SQUID),单磁通量子电路(SFQ)等都是以约瑟夫森结为基础元件实现特定的器件功能。对于SQUID,包含了一个或两个约瑟夫森结,其中约瑟夫森结参数直接决定了SQUID性能,例如结电阻和结电容直接决定了SQUID噪声及能量分辨率。从SQUID设计的角度出发,要求结电容越小越好。而对于SFQ,约瑟夫森结数量可以达到万级甚至十万级,为了提高集成度,同时满足高速数字电路的需求,同样要求约瑟夫森结尺寸减小。
借助于半导体工艺的发展,超导器件的制备水平也有了很大程度的提升。特别是先进的光刻技术的引进,例如步进式投影光刻技术(stepper)、电子束光刻(EBL)等,使约瑟夫森结尺寸可以达到亚微米甚至深亚微米量级。但是从晶圆级批量生产的角度出发,stepper的应用已成为目前超导电子器件制备的主要技术手段。因此,stepper的极限分辨率决定了约瑟夫森结的极限尺寸。由于采用光刻技术来定义约瑟夫森结尺寸时需要考虑电极的引出,因此需要在结电极和电极引线之间的绝缘层上开一片尺寸比结区面积还要小的窗口,以降低因引线和电极的重叠而可能导致的漏电流产生。这就导致了光刻工艺实际是决定电极引出窗口的极限尺寸而非约瑟夫森结。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种亚微米约瑟夫森隧道结,用于解决现有技术中存在的上述问题。
为实现上述目的及其他相关目的,本实用新型提供一种亚微米约瑟夫森隧道结的制备方法,包括如下步骤:
1)提供一衬底,并于所述衬底的上表面形成由下至上依次叠置的底层超导薄膜层、绝缘薄膜层及顶层超导薄膜层;
2)刻蚀去除部分所述顶层超导薄膜层、部分所述绝缘薄膜层及部分所述底层超导薄膜层,保留的所述顶层超导薄膜层形成第一亚微米线条并作为所述约瑟夫森结的部分顶电极,保留的所述绝缘薄膜层作为所述约瑟夫森结的势垒层,保留的所述底层超导薄膜层作为所述约瑟夫森结的底电极;
3)于步骤2)所得到结构的表面形成一第一绝缘层,所述第一绝缘层覆盖暴露的所述衬底的上表面、所述势垒层及所述底电极,并至少暴露出所述第一亚微米线条的上表面;
4)于步骤3)所得到结构的表面形成第二绝缘层,所述第二绝缘层覆盖所述第一绝缘层;并于所述第二绝缘层内形成第一开口,所述第一开口至少暴露出所述第一亚微米线条的上表面;
5)于步骤4)所述得到结构的表面形成附加超导薄膜层,并刻蚀所述附加超导薄膜层以形成第二亚微米线条,所述第二亚微米线条至少与所述第一亚微米线条呈十字交叉连接;所述第二亚微米线条与所述第一亚微米线条共同构成约瑟夫森结的顶电极。
作为本实用新型的一种优选方案,步骤1)中,所述底层超导薄膜层的厚度与所述顶层超导薄膜层的厚度相同。
作为本实用新型的一种优选方案,步骤2)包括如下步骤:
2-1)于所述顶层超导薄膜层的上表面形成第一图形化掩膜层,所述第一图形化掩膜层定义出所述底电极的位置及形状;
2-2)依据所述第一图形化掩膜层刻蚀所述顶层超导薄膜层及所述绝缘薄膜层;
2-3)去除所述第一图形化掩膜层,并于步骤2-2)所得到的结构的上表面形成第二图形化掩膜层,所述第二图形化掩膜层定义出所述第一亚微米线条的位置及形状;
2-4)依据所述第二图形化掩膜层刻蚀所述顶层超导薄膜层及所述底层超导薄膜层,以得到所述第一亚微米线条、所述势垒层及所述底电极。
作为本实用新型的一种优选方案,所述第一亚微米线条的宽度小于所述势垒层的宽度及所述底电极的宽度,且所述势垒层的宽度与所述底电极的宽度相同。
作为本实用新型的一种优选方案,步骤3)中形成的所述第一绝缘层的厚度与所述第一亚微米线条的厚度相同。
作为本实用新型的一种优选方案,所述底电极包括功能区域及与所述功能区域相连接的底电极引出区域;步骤2-3)中,所述第二图形化掩膜层还定义出所述底电极引出区域的位置及形状;步骤3)中,所述第一绝缘层还暴露出所述底电极引出区域。
作为本实用新型的一种优选方案,步骤3)中,形成所述第一绝缘层后还包括去除所述第二图形化掩膜层的步骤。
作为本实用新型的一种优选方案,步骤4)中,所述第二绝缘层内还形成有第二开口,所述第二开口暴露出所述底电极引出区域。
作为本实用新型的一种优选方案,步骤5)中,刻蚀所述附加超导薄膜层形成所述第二亚微米线条的同时,形成于所述底电极引出区域接触连接的底电极引出电极及与所述第二亚微米线条相连接的顶电极引出电极。
作为本实用新型的一种优选方案,所述第一开口的宽度大于所述第一亚微米线条的宽度,且小于所述底电极的宽度。
本实用新型还提供一种亚微米约瑟夫森隧道结,包括:
衬底;
约瑟夫森结,位于所述衬底的上表面,所述约瑟夫森结包括由下至上依次叠置的底电极、势垒层以及顶电极,其中,所述顶电极包括第一亚微米线条及第二亚微米线条,所述第二亚微米线条位于所述第一亚微米线条上方,且与所述第一亚微米线条呈十字交叉连接;
第一绝缘层,覆盖所述势垒层及所述约瑟夫森结周围的所述衬底,且所述第一绝缘层至少暴露出所述第一亚微米线条;
第二绝缘层,覆盖于所述第一绝缘层的表面,所述第二绝缘层内形成有暴露出所述第一亚微米线条的第一开口,所述第二亚微米线条与所述第一开口内的所述第一亚微米线条相接触,并延伸至所述第二绝缘层的上表面。
作为本实用新型的一种优选方案,所述第一亚微米线条的宽度小于所述势垒层的宽度及所述底电极的宽度,且所述势垒层的宽度与所述底电极的宽度相同。
作为本实用新型的一种优选方案,所述第一亚微米线条的厚度与所述底电极的厚度相同;所述第一绝缘层的厚度与所述第一亚微米线条的厚度相同。
作为本实用新型的一种优选方案,所述底电极包括功能区域及与所述功能区域相连接的底电极引出区域;所述第一绝缘层还暴露出所述底电极引出区域,所述第二绝缘层内还形成有暴露出所述底电极引出区域的第二开口;所述亚微米约瑟夫森隧道结还包括底电极引出电极及顶电极引出电极,所述底电极引出电极与所述底电极引出区域接触连接,所述顶电极引出电极与所述第二亚微米线条相连接。
如上所述,本实用新型亚微米约瑟夫森隧道结,具有以下有益效果:
本实用新型提供的亚微米约瑟夫森隧道结通过两条亚微米线条十字交叉形成亚微米约瑟夫森结,可以有效解决现有技术中存在的电极窗口问题;本实用新型的双层绝缘层不仅改善了边缘效应、降低了台阶过渡处漏电流的产生,还有利于提高约瑟夫森结的质量及可靠性。
附图说明
图1显示为现有的约瑟夫森结的立体结构示意图。
图2显示为现有的约瑟夫森结的等效电路图。
图3显示为本实用新型实施例一中提供的亚微米约瑟夫森隧道结的制备工艺流程图。
图4至图17显示为本实用新型实施例一中提供的亚微米约瑟夫森隧道结的制备方法中各步骤所得结构的示意图;其中,图4为步骤1)所得结构的截面结构示意图;图5至图9为步骤2)所得结构的示意图,图6及图8为俯视结构示意图,图7为沿图6中AA’方向的截面结构示意图,图9为沿图8中AA方向的截面结构示意图;图10至图12为步骤3)所得结构的示意图,图11为俯视结构示意图,图12为沿图11中AA’方向的截面结构示意图;图13及图14为步骤4)所得结构的示意图,其中,图13为俯视结构示意图,图14为沿图13中AA’方向的截面结构示意图;图15至图17为步骤5)所得结构的示意图,其中,图15为俯视结构示意图,图16为沿图15中AA’方向的截面结构示意图,图17为图15中B区域的局部放大示意图。图15为本实用新型实施例二中提供的亚微米约瑟夫森隧道结的俯视结构示意图。
元件标号说明
1’ 超导薄膜层
1” 绝缘层
10 衬底
11 底层超导薄膜层
12 绝缘薄膜层
13 顶层超导薄膜层
14 约瑟夫森结
141 顶电极
1411 第一亚微米线条
1412 第二亚微米线条
142 势垒层
143 底电极
1431 功能区域
1432 底电极引出区域
15 第一绝缘层
16 第二绝缘层
161 第一开口
162 第二开口
17 第一图形化掩膜层
18 第二图形化掩膜层
19 底电极引出电极
20 顶电极引出电极
S1~S5 步骤1)~步骤5)
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图3至图17。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一:
请参阅图3,本实用新型提供一种亚微米约瑟夫森隧道结的制备方法,包括如下步骤:
1)提供一衬底,并于所述衬底的上表面形成由下至上依次叠置的底层超导薄膜层、绝缘薄膜层及顶层超导薄膜层;
2)刻蚀去除部分所述顶层超导薄膜层、部分所述绝缘薄膜层及部分所述底层超导薄膜层,保留的所述顶层超导薄膜层形成第一亚微米线条并作为所述约瑟夫森结的部分顶电极,保留的所述绝缘薄膜层作为所述约瑟夫森结的势垒层,保留的所述底层超导薄膜层作为所述约瑟夫森结的底电极;
3)于步骤2)所得到结构的表面形成一第一绝缘层,所述第一绝缘层覆盖暴露的所述衬底的上表面、所述势垒层及所述底电极,并至少暴露出所述第一亚微米线条的上表面;
4)于步骤3)所得到结构的表面形成第二绝缘层,所述第二绝缘层覆盖所述第一绝缘层;并于所述第二绝缘层内形成第一开口,所述第一开口至少暴露出所述第一亚微米线条的上表面;
5)于步骤4)所述得到结构的表面形成附加超导薄膜层,并刻蚀所述附加超导薄膜层以形成第二亚微米线条,所述第二亚微米线条至少与所述第一亚微米线条呈十字交叉连接;所述第二亚微米线条与所述第一亚微米线条共同构成约瑟夫森结的顶电极。
在步骤1)中,请参阅图3中的S1步骤及图4,提供一衬底10,并于所述衬底10的上表面形成由下至上依次叠置的底层超导薄膜层11、绝缘薄膜层12及顶层超导薄膜层13。
作为示例,所述衬底10可以为但不仅限于硅衬底、氧化镁(MgO)衬底等等,优选地,本实施例中,所述衬底10为(100)晶向的单晶MgO衬底。
作为示例,所述底层超导薄膜层11及所述顶层超导薄膜层13的材料均可以包括但不仅限于Nb(铌)或NbN(氮化铌),所述底层超导薄膜层11的材料与所述顶层超导薄膜层13的材料可以相同,也可以不同。所述绝缘薄膜层12的材料可以为但不仅限于Al(铝)-AlOx(氧化铝)或AlN(氮化铝)。可以采用直流磁控溅射技术在所述衬底10上原位溅射所述底层超导薄膜层11、所述绝缘薄膜层12及所述顶层超导薄膜层13,即在不破坏真空条件下完成所述底层超导薄膜层11、所述绝缘薄膜层12及所述顶层超导薄膜层13的溅射制备。需要说明的是,当所述绝缘薄膜层12的材料为Al-AlOx时,可以先溅射形成Al薄膜层,然后将Al薄膜层在氧气气氛下氧化得到Al-AlOx绝缘薄膜层。
作为示例,所述底层超导薄膜层11、所述绝缘薄膜层12及所述顶层超导薄膜层13的厚度可以根据实际需要进行设定,优选地,所述底层超导薄膜层11的厚度与所述顶层超导薄膜层13的厚度相同,更为优选地,所述底层超导薄膜层11及所述顶层超导薄膜层13的厚度可以介于50nm~150nm之间,所述绝缘薄膜层12的厚度可以介于5nm~15nm之间,更为优选地,本实施例中,所述底层超导薄膜层11及所述顶层超导薄膜层13的厚度为100nm,所述绝缘薄膜层12的厚度为10nm。
在步骤2)中,请参阅图3中的S2步骤及图5至图9,刻蚀去除部分所述顶层超导薄膜层13、部分所述绝缘薄膜层12及部分所述底层超导薄膜层11,保留的所述顶层超导薄膜层13形成第一亚微米线条1411并作为所述约瑟夫森结的部分顶电极,保留的所述绝缘薄膜层12作为所述约瑟夫森结的势垒层142,保留的所述底层超导薄膜层13作为所述约瑟夫森结的底电极143。
作为示例,步骤2)包括如下步骤:
2-1)于所述顶层超导薄膜层13的上表面形成第一图形化掩膜层17,所述第一图形化掩膜层17定义出所述底电极143的位置及形状,以实现所述底电极143的图形的转移;具体的,可以先于所述顶层超导薄膜层13的上表面形成一层掩膜层(未示出),然后采用步进式投影光刻技术(stepper)对所述掩膜层进行图形化处理以得到所述第一图形化掩膜层17,光刻的分辨率通常都在0.5微米以下;所述第一图形化掩膜层17可以为但不仅限于图形化光刻胶层;
2-2)依据所述第一图形化掩膜层17刻蚀所述顶层超导薄膜层13及所述绝缘薄膜层12,如图5所示;
2-3)去除所述第一图形化掩膜层17,并于步骤2-2)所得到的结构的上表面形成第二图形化掩膜层18,所述第二图形化掩膜层18定义出所述第一亚微米线条1411的位置及形状;具体的,去除所述第一图形化掩膜层17之后的结构的俯视结构示意图如图6所示,图7为沿图6中AA’方向的截面结构示意图;
2-4)依据所述第二图形化掩膜层18刻蚀所述顶层超导薄膜层13及所述底层超导薄膜层11,以得到所述第一亚微米线条1411、所述势垒层142及所述底电极143;具体的,依据所述第二图形化掩膜层18刻蚀所述顶层超导薄膜层13及所述底层超导薄膜层11后的结构的俯视结构示意图如图8所示,图9为沿图8中AA’方向的截面结构示意图;需要说明的是,所述底电极143包括功能区域1431及底电极引出区域1432,所述第二图形化掩膜层18定义出所述第一亚微米线条1411的位置及形状的同时,还定义出所述底电极引出区域1432的位置及形状;需要进一步说明的是,图8中所述第二图形化掩膜层18中最左侧的两块矩形图形对应的形状及位置即为所述底电极引出区域1432的形状及位置所在,所述第二图形掩膜层18的其他部分对应的形状及位置即为所述第一亚微米线条1411的形状及位置所在。该步骤中,所述底层超导薄膜层11及所述顶层超导薄膜层13的刻蚀同步进行,在刻蚀过程中,所述绝缘薄膜层12可以作为所述底层超导薄膜层11位于其正下方的部分的保护层,由于所述绝缘薄膜层12不与所述底层超导薄膜层11及所述顶层超导薄膜层13的刻蚀离子进行反应,在对所述底层超导薄膜层11及所述顶层超导薄膜层13的刻蚀过程中,所述绝缘薄膜层12不会被刻蚀。
作为示例,在上述刻蚀步骤中,可以选用反应离子刻蚀技术(RIE)及离子束刻蚀技术(IBE)中的至少一种进行刻蚀。需要说明的是,对于不同的材料层进行刻蚀选用的不同的反应气体,譬如,当所述底层超导薄膜层11及所述顶层超导薄膜层13的材料为Nb时,刻蚀气体可以选用但不仅限于CF4(四氟化碳),当所述绝缘薄膜层12的材料包括有Al时,刻蚀气体可以选用但不仅限于Cl2(氯气)。
作为示例,可以采用有机溶剂清洗的方式去除所述第一图形化掩膜层17,具体用于清洗的有机溶剂为本领域人员所知晓,此处不再累述。
作为示例,所述第一亚微米线条1411的宽度小于所述势垒层142的宽度及所述底电极143的宽度,且所述势垒层142的宽度与所述底电极143的宽度相同。
需要说明的是,步骤2)结束之后所述第二图形化掩膜层18保留并未被去除。
在步骤3)中,请参阅图3中的S3步骤及图10至图12,于步骤2)所得到结构的表面形成一第一绝缘层15,所述第一绝缘层15覆盖暴露的所述衬底10的上表面、所述势垒层142及所述底电极143,并至少暴露出所述第一亚微米线条1411的上表面。
作为示例,在形成所述第一绝缘层15之后所述第二图形化掩膜层18被去除,具体的,可以采用有机溶剂清洗的方式对所述第二图形化掩膜层18进行剥离(lift-off)。形成所述第一绝缘层15并未去除所述第二图形化掩膜层18时的结构的截面结构示意图如图10所示,去除所述第二图形化掩膜层18后的结构的俯视结构示意图如图11所示,图12为沿图11中AA’方向的截面结构示意图。
作为示例,由于所述第二图形化掩膜层18并未被去除,在步骤3)中未被所述第二图形化掩膜层18覆盖的部分均被所述第一绝缘层15覆盖,而被所述第二图形化掩膜层18覆盖的部分在去除所述第二图形化掩膜层18之后将被暴露出来,譬如,所述第一亚微米线条1411的上表面。需要说明的是,由于所述第二图形化掩膜层18还覆盖于所述底电极引出区域1432的表面,去除所述第二图形化掩膜层18之后,所述底电极引出区域1432的上表面也将会被暴露出来。
作为示例,可以采用磁控溅射、热蒸发或等离子增强化学气相沉积等工艺形成所述第一绝缘层15。所述第一绝缘层15的材料可以包括但不仅限于一氧化硅或二氧化硅。
作为示例,所述第一绝缘层15的厚度可以与所述第一亚微米线条1411的厚度相同。由于所述第一绝缘层15的厚度与所述第一亚微米线条1411的厚度相同,所述底电极143边缘台阶处会存在覆盖不充分的问题,若此时结束所有工艺,这样将会导致台阶过渡处漏电流的产生。
在步骤4)中,请参阅图3中的S4步骤及图13至图14所示,其中,图13为步骤4)所得结构的俯视结构示意图,图14为沿图13中AA’方向的截面结构示意图,于步骤3)所得到结构的表面形成第二绝缘层16,所述第二绝缘层16覆盖所述第一绝缘层15;并于所述第二绝缘层16内形成第一开口161,所述第一开口161至少暴露出所述第一亚微米线条1411的上表面。
作为示例,可以采用磁控溅射、热蒸发或等离子增强化学气相沉积等工艺形成所述第二绝缘层16。所述第二绝缘层16的材料可以包括但不仅限于一氧化硅或二氧化硅。
作为示例,可以采用光刻刻蚀工艺于所述第二绝缘层16内形成所述第一开口161。
作为示例,于所述第二绝缘层16内形成所述第一开口161的同时,于所述第二绝缘层16内形成第二开口162,所述第二开口162暴露出所述底电极引出区域1432。
作为示例,所述第一开口161的宽度大于所述第一亚微米线条1411的宽度,且小于所述底电极143的宽度。所述第一开口161的宽度大于所述第一亚微米线条1411的宽度,且小于所述底电极143的宽度,可以改善台阶过渡处的有效绝缘覆盖,从而避免台阶过渡处漏电流的发生。
在步骤5)中,请参阅图3中的S5步骤及图15至图17,其中,图15为步骤5)所得结构的俯视结构示意图,图16为沿图15中AA’方向的截面结构示意图,图17为图15中B区域的放大结构示意图,于步骤4)所述得到结构的表面形成附加超导薄膜层(未示出),并刻蚀所述附加超导薄膜层以形成第二亚微米线条1412,所述第二亚微米线条1412至少与所述第一亚微米线条1411呈十字交叉连接;所述第二亚微米线条1412与所述第一亚微米线条1411共同构成约瑟夫森结14的顶电极141。
作为示例,可以采用磁控溅射工艺生长所述附加超导薄膜层,所述附加超导薄膜层的材料可以为但不仅限于Nb或NbN。
作为示例中,采用stepper光刻工艺及RIE刻蚀工艺形成所述第二亚微米线条1412,所述第二亚微米线条1412、所述第一亚微米线条1411、所述势垒层142及所述底电极143重叠的部分即为亚微米尺寸的所述约瑟夫森结14。
作为示例,刻蚀所述附加超导薄膜层形成所述第二亚微米线条1412的同时,形成于所述底电极引出区域1432接触连接的底电极引出电极19及与所述第二亚微米线条1412相连接的顶电极引出电极20。
实施例二
请继续参阅图15及图16,本实用新型还提供一种亚微米约瑟夫森隧道结,所述亚微米约瑟夫森隧道结可以由但不仅限于实施例一中所述的所述亚微米约瑟夫森隧道结的制备方法制备而得到,所述亚微米约瑟夫森隧道结包括:衬底10;约瑟夫森结14,所述约瑟夫森结14位于所述衬底10的上表面,所述约瑟夫森结14包括由下至上依次叠置的底电极143、势垒层142以及顶电极141,其中,所述顶电极141包括第一亚微米线条1411及第二亚微米线条1412,所述第二亚微米线条1412位于所述第一亚微米线条1411上方,且与所述第一亚微米线条1411呈十字交叉连接;第一绝缘层15,所述第一绝缘层15覆盖所述势垒层142及所述约瑟夫森结14周围的所述衬底10,且所述第一绝缘层15至少暴露出所述第一亚微米线条1411;第二绝缘层16,所述第二绝缘层16覆盖于所述第一绝缘层15的表面,所述第二绝缘层16内形成有暴露出所述第一亚微米线条1411的第一开口161,所述第二亚微米线条1412与所述第一开口161内的所述第一亚微米线条1411相接触,并延伸至所述第二绝缘层16的上表面。
作为示例,所述衬底10可以为但不仅限于硅衬底、氧化镁(MgO)衬底等等,优选地,本实施例中,所述衬底10为(100)晶向的单晶MgO衬底。
作为示例,所述底电极143、所述第一亚微米线条1411及所述第二亚微米线条1412的材料均可以包括但不仅限于Nb(铌)或NbN(氮化铌)。所述势垒层142的材料可以为但不仅限于Al(铝)-AlOx(氧化铝)或AlN(氮化铝)。
作为示例,所述第一亚微米线条1411的宽度小于所述势垒层142的宽度及所述底电极143的宽度,且所述势垒层142的宽度与所述底电极143的宽度相同。
作为示例,所述底电极143、所述势垒层142及所述第一亚微米线条1411的厚度可以根据实际需要进行设定,优选地,所述底电极143的厚度与所述第一亚微米线条1411的厚度相同,更为优选地,所述底电极143的厚度与所述第一亚微米线条1411的厚度可以介于50nm~150nm之间,所述势垒层142的厚度可以介于5nm~15nm之间,更为优选地,本实施例中,所述底电极143的厚度与所述第一亚微米线条1411的厚度为100nm,所述势垒层142的厚度为10nm。
作为示例,所述第一绝缘层15的厚度可以与所述第一亚微米线条1411的厚度相同。所述第一绝缘层15的材料可以包括但不仅限于一氧化硅或二氧化硅。
作为示例,所述第二绝缘层16的材料可以包括但不仅限于一氧化硅或二氧化硅。
作为示例,所述底电极143包括功能区域1431及与所述功能区域1431相连接的底电极引出区域1432;所述第一绝缘层15还暴露出所述底电极引出区域1432,所述第二绝缘层16内还形成有暴露出所述底电极引出区域1432的第二开口162;所述亚微米约瑟夫森隧道结还包括底电极引出电极19及顶电极引出电极20,所述底电极引出电极19与所述底电极引出区域1432接触连接,所述顶电极引出电极20与所述第二亚微米线条1412相连接。
综上所述,本实用新型提供一种亚微米约瑟夫森隧道结,包括如下步骤:1)提供一衬底,并于所述衬底的上表面形成由下至上依次叠置的底层超导薄膜层、绝缘薄膜层及顶层超导薄膜层;2)刻蚀去除部分所述顶层超导薄膜层、部分所述绝缘薄膜层及部分所述底层超导薄膜层,保留的所述顶层超导薄膜层形成第一亚微米线条并作为所述约瑟夫森结的部分顶电极,保留的所述绝缘薄膜层作为所述约瑟夫森结的势垒层,保留的所述底层超导薄膜层作为所述约瑟夫森结的底电极;3)于步骤2)所得到结构的表面形成一第一绝缘层,所述第一绝缘层覆盖暴露的所述衬底的上表面、所述势垒层及所述底电极,并至少暴露出所述第一亚微米线条的上表面;4)于步骤3)所得到结构的表面形成第二绝缘层,所述第二绝缘层覆盖所述第一绝缘层;并于所述第二绝缘层内形成第一开口,所述第一开口至少暴露出所述第一亚微米线条的上表面;5)于步骤4)所述得到结构的表面形成附加超导薄膜层,并刻蚀所述附加超导薄膜层以形成第二亚微米线条,所述第二亚微米线条至少与所述第一亚微米线条呈十字交叉连接;所述第二亚微米线条与所述第一亚微米线条共同构成约瑟夫森结的顶电极。本实用新型提供的亚微米约瑟夫森隧道结通过两条亚微米线条十字交叉形成亚微米约瑟夫森结,可以有效解决现有技术中存在的电极窗口问题;本实用新型的双层绝缘层不仅改善了边缘效应、降低了台阶过渡处漏电流的产生,还有利于提高约瑟夫森结的质量及可靠性;本实用新型的亚微米约瑟夫森隧道结的制备方法针对SIS三层膜采用两步独立的光刻刻蚀技术,实现了亚微米电极仅与顶层超导薄膜相关,抑制了边缘漏电流的产生,而且通过添加第二层绝缘层进行改善薄膜边缘台阶效应,可以提高约瑟夫森结的质量及可靠性;本实用新型的亚微米约瑟夫森隧道结的制备方法简单易行,适合晶圆级批量生产,具有较高的产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (4)

1.一种亚微米约瑟夫森隧道结,其特征在于,包括:
衬底;
约瑟夫森结,位于所述衬底的上表面,所述约瑟夫森结包括由下至上依次叠置的底电极、势垒层以及顶电极,其中,所述顶电极包括第一亚微米线条及第二亚微米线条,所述第二亚微米线条位于所述第一亚微米线条上方,且与所述第一亚微米线条呈十字交叉连接;
第一绝缘层,覆盖所述势垒层及所述约瑟夫森结周围的所述衬底,且所述第一绝缘层至少暴露出所述第一亚微米线条;
第二绝缘层,覆盖于所述第一绝缘层的表面,所述第二绝缘层内形成有暴露出所述第一亚微米线条的第一开口,所述第二亚微米线条与所述第一开口内的所述第一亚微米线条相接触,并延伸至所述第二绝缘层的上表面。
2.根据权利要求1所述的亚微米约瑟夫森隧道结,其特征在于,所述第一亚微米线条的宽度小于所述势垒层的宽度及所述底电极的宽度,且所述势垒层的宽度与所述底电极的宽度相同。
3.根据权利要求1所述的亚微米约瑟夫森隧道结,其特征在于,所述第一亚微米线条的厚度与所述底电极的厚度相同;所述第一绝缘层的厚度与所述第一亚微米线条的厚度相同。
4.根据权利要求1所述的亚微米约瑟夫森隧道结,其特征在于,所述底电极包括功能区域及与所述功能区域相连接的底电极引出区域;所述第一绝缘层还暴露出所述底电极引出区域,所述第二绝缘层内还形成有暴露出所述底电极引出区域的第二开口;所述亚微米约瑟夫森隧道结还包括底电极引出电极及顶电极引出电极,所述底电极引出电极与所述底电极引出区域接触连接,所述顶电极引出电极与所述第二亚微米线条相连接。
CN201820593243.4U 2018-04-25 2018-04-25 亚微米约瑟夫森隧道结 Active CN208078023U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820593243.4U CN208078023U (zh) 2018-04-25 2018-04-25 亚微米约瑟夫森隧道结

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820593243.4U CN208078023U (zh) 2018-04-25 2018-04-25 亚微米约瑟夫森隧道结

Publications (1)

Publication Number Publication Date
CN208078023U true CN208078023U (zh) 2018-11-09

Family

ID=64044570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820593243.4U Active CN208078023U (zh) 2018-04-25 2018-04-25 亚微米约瑟夫森隧道结

Country Status (1)

Country Link
CN (1) CN208078023U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108539004A (zh) * 2018-04-25 2018-09-14 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108539004A (zh) * 2018-04-25 2018-09-14 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法

Similar Documents

Publication Publication Date Title
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
JP7212002B2 (ja) 超伝導集積回路の製作のためのシステムおよび方法
US10833243B1 (en) System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
CN110462857B (zh) 用于制造超导集成电路的系统和方法
US20190288176A1 (en) Suspended josephson junctions
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
US11856871B2 (en) Quantum processors
CN110148664B (zh) 约瑟夫森结的制备方法
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
CN208078023U (zh) 亚微米约瑟夫森隧道结
CN109560189A (zh) 一种磁通超导探测器及制备方法以及探测方法
JP2023500613A (ja) イオン・インプラント法を使用して製造されるマヨラナ・フェルミ粒子量子コンピューティング・デバイス
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
JP2023501097A (ja) イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイス
CN114628571A (zh) 一种超导约瑟夫森结及其制备方法
WO2023045088A1 (zh) 量子比特组件制备方法、量子比特组件、量子芯片及设备
CN110246762B (zh) 金属侧壁的制备方法及器件结构
JP2023500491A (ja) イオン・インプラント法を使用して製造される電荷感知を含むマヨラナ・フェルミ粒子量子コンピューティング・デバイス
CN111463342B (zh) 一种纳米超导量子干涉器件及其制备方法
JPH05304320A (ja) 超伝導薄膜トランジスタ及びその作製方法
Satoh et al. Fabrication of superconducting qubits with Al trilayer Josephson junctions
CN117881269A (zh) 一种分步刻蚀的约瑟夫森结制备方法
CN115835767A (zh) 约瑟夫森结及超导电子器件的制备方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
CN114497344A (zh) 深亚微米约瑟夫森隧道结及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant