CN118265441A - 一种纳米约瑟夫森结及其超导器件与制作方法 - Google Patents

Abstract

本发明提供一种纳米约瑟夫森结及其超导器件与制作方法，包括以下步骤：提供一基底；依次形成下电极层、势垒层及上电极层于基底上，势垒层覆盖下电极层，上电极层覆盖势垒层；形成光刻胶层于上电极层的表面并图形化光刻胶层；基于图形化后的光刻胶层刻蚀上电极层；缩小图形化后的光刻胶层；以缩小后的光刻胶层为掩膜刻蚀上电极层以得到上电极；图形化刻蚀势垒层并去除光刻胶层；图形化刻蚀下电极层以得到下电极。本发明的制作方法能够克服光刻机的光刻极限，得到纳米级别的约瑟夫森结，并且在现有技术基础上不需要对掩膜版的设计作出变动，能够有效提升超导电路的集成度和工作频率和稳定性。

Description

一种纳米约瑟夫森结及其超导器件与制作方法

技术领域

本发明属于超导量子器件技术领域，涉及一种纳米约瑟夫森结及其超导器件与制作方法。

背景技术

超导电路包括超导量子干涉器(superconducting quantum interferencedevice，简称SQUID)、单磁通量子器件(Single Flux Quantum，简称SFQ)、超导量子退火等应用超导约瑟夫森结的电路。

SQUID器件是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID器件是目前已知的最灵敏的磁通探测传感器，典型的SQUID器件的磁通噪声在μΦ₀/Hz^1/2量级(1Φ₀＝2.07×10^-15Wb)，其磁场噪声在fT/Hz^1/2量级(1fT＝1×10^-15T)，由于其具有极高的灵敏度，可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面，用其制备的磁通显微镜可从事基础研究。

SFQ器件是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz，可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点，目前美国和日本均投入巨资进行战略研究。

超导电路一般由约瑟夫森结和一些电阻、电感等相互搭配组成，其中，约瑟夫森结为超导电路的关键器件，其形成与制备与超导电路的性能优良有着密切关系。约瑟夫森结一般是由两块超导体夹以某种很薄的势垒层而构成的结构，超导电子可以通过隧道效应从约瑟夫森结的一边穿过半导体或绝缘体薄膜到达另一边。约瑟夫森结的制备过程中最为关键的是如何制备和光刻约瑟夫森结中上电极和势垒层，并且上电极的尺寸决定了约瑟夫森结的大小，更小约瑟夫森结在集成度和频率上都有更好的表现，然而，目前光刻机的光刻极限制约了较小尺寸约瑟夫森结的制备，对超导电路的集成路、工作效率和工作稳定性造成严重限制。

因此，如何提供一种纳米约瑟夫森结及其超导器件与制作方法，以实现纳米尺寸约瑟夫森结的制备，从而提高超导电路的集成路、工作效率和工作稳定性，成为本领域技术人员亟待解决的一个重要技术问题。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种纳米约瑟夫森结及其超导器件与制作方法，用于解决现有技术中光刻机的光刻极限制约了较小尺寸约瑟夫森结的制备，对超导电路的集成路、工作效率和工作稳定性造成严重限制的问题。

为实现上述目的及其他相关目的，本发明提供一种纳米约瑟夫森结的制作方法，包括以下步骤：

提供一基底；

依次形成下电极层、势垒层及上电极层于所述基底上，所述势垒层覆盖所述下电极层，所述上电极层覆盖所述势垒层；

形成光刻胶层于所述上电极层的表面并图形化所述光刻胶层；

基于图形化后的所述光刻胶层刻蚀所述上电极层；

缩小图形化后的所述光刻胶层；

以缩小后的所述光刻胶层为掩膜刻蚀所述上电极层以得到上电极；

图形化刻蚀所述势垒层并去除所述光刻胶层；

图形化刻蚀所述下电极层以得到下电极。

可选地，图形化刻蚀所述势垒层包括以下步骤：

形成第一绝缘层于所述基底的上方，所述第一绝缘层覆盖所述光刻胶层、所述上电极及所述势垒层的裸露表面；

图形化刻蚀所述第一绝缘层；

基于图形化后的所述第一绝缘层刻蚀所述势垒层。

可选地，还包括以下步骤：

形成第二绝缘层于所述基底的上方，所述第二绝缘层覆盖所述上电极、所述势垒层及所述下电极的裸露表面；

图形化刻蚀所述第二绝缘层以得到第一接触孔及第二接触孔，所述第一接触孔贯穿所述第二绝缘层并显露出所述上电极的上表面，所述第二接触孔贯穿所述第二绝缘层并显露出所述下电极的上表面；

形成超导配线层于所述基底的上方，所述超导层覆盖所述第二绝缘层并填充进所述第一接触孔及所述第二接触孔；

图形化刻蚀所述超导配线层以得到通过所述第一接触孔与所述上电极电连接的第一超导配线部及与通过所述第二接触孔与所述下电极电连接的第二超导配线部。

可选地，缩小图形化后的所述光刻胶层的方法包括采用去胶机或者反应离子蚀刻方法刻蚀掉一部分所述光刻胶层。

可选地，所述上电极的横截面积小于D²，其中，D小于100nm。

可选地，所述上电极层的材料包括铌及氮化铌中的至少一种，所述下电极层的材料包括铌及氮化铌中的至少一种，所述势垒层的材料包括铝、氧化铝及氮化铝中的至少一种。

可选地，刻蚀所述上电极层的方法包括反应离子蚀刻及电感耦合反应离子刻蚀的至少一种；刻蚀所述势垒层的方法包括离子束刻蚀。

本发明还一种纳米约瑟夫森结，基于上述的纳米约瑟夫森结的制作方法得到，包括：

基底；

下电极，位于所述基底的上表面；

势垒层，位于所述下电极层的上表面；

上电极，位于所述势垒层的上表面。

本发明还提供一种单磁通量子器件，所述单磁通量子器件包括如上所述的纳米约瑟夫森结。

可选地，所述单磁通量子器件还包括电阻层，所述电阻层位于所述基底上并与所述纳米约瑟夫森结并联。

本发明还提供一种超导量子干涉器件，其特征在于，所述超导量子干涉器件包括如上所述的纳米约瑟夫森结。

可选地，所述超导量子干涉器件还包括电阻层及超导接地层，所述电阻层位于所述基底上并与所述纳米约瑟夫森结并联，所述超导接地层位于所述纳米约瑟夫森结上方。

如上所述，本发明的纳米约瑟夫森结机器超导器件与制作方法，通过先在上电极层的上表面形成光刻胶层并图形化所述光刻胶层，基于图形化的光刻胶层先预刻蚀上电极层，再缩小光刻胶层，并基于缩小后的光刻胶层刻蚀上电极层得到上电极，以此来制备纳米尺寸的约瑟夫森结。本实施例的制作方法能够克服光刻机的光刻极限，并且在现有技术基础上不需要对掩膜版的设计作出变动，即能够形成纳米级别的约瑟夫森结。

附图说明

图1显示为本发明的纳米约瑟夫森结的制作方法的步骤流程图。

图2显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S2后所得结构的剖面示意图。

图3显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S3后所得结构的剖面示意图。

图4显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S4后所得结构的剖面示意图。

图5显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S5后所得结构的剖面示意图。

图6显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S6后所得结构的剖面示意图。

图7显示为本发明的纳米约瑟夫森结的制作方法的步骤S7中形成第一绝缘层后所得结构的剖面示意图。

图8显示为本发明的纳米约瑟夫森结的制作方法的步骤S7中刻蚀势垒层后所得结构的剖面示意图。

图9显示为本发明的纳米约瑟夫森结的制作方法的步骤S7中去除第一绝缘层及光刻胶层后所得结构的剖面示意图。

图10显示为本发明的纳米约瑟夫森结的制作方法中执行步骤S8后所得结构的剖面示意图。

图11显示为本发明的纳米约瑟夫森结的制作方法中形成第二绝缘层后所得结构的剖面示意图。

图12显示为本发明的纳米约瑟夫森结的制作方法中形成第一接触孔及第二接触孔后所得结构的剖面示意图。

图13显示为本发明的纳米约瑟夫森结的制作方法中图形化超导配线层后所得结构的剖面示意图。

图14显示为本发明的单磁通量子器件的剖面示意图。

图15显示为本发明的超导量子干涉器件的剖面示意图。

元件标号说明

101 基底

102 下电极层

103 势垒层

104 上电极层

105 光刻胶层

106 上电极

107 第一绝缘层

108 下电极

109 第二绝缘层

110 第一接触孔

111 第二接触孔

112 超导配线层

1121 第一超导配线部

1122 第二超导配线部

201、301 基底

202、302 电阻层

203、303 纳米约瑟夫森结

2031、3031 下电极

2032、3032 势垒层

2033、3033 上电极

204、304 互连层

205、305 超导配线层

2051、3051 第一超导配线部

2052、3052 第二超导配线部

2053 第三超导配线部

306 超导接地层

S1～S8 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种纳米约瑟夫森结的制作方法，请参阅图1，显示为该制作方法的步骤流程图，包括以下步骤：

S1：提供一基底；

S2：依次形成下电极层、势垒层及上电极层于所述基底上，所述势垒层覆盖所述下电极层，所述上电极层覆盖所述势垒层；

S3：形成光刻胶层于所述上电极层的表面并图形化所述光刻胶层；

S4：基于图形化后的所述光刻胶层刻蚀所述上电极层；

S5：缩小图形化后的所述光刻胶层；

S6：以缩小后的所述光刻胶层为掩膜刻蚀所述上电极层以得到上电极；

S7：图形化刻蚀所述势垒层并去除所述光刻胶层；

S8：图形化刻蚀所述下电极层以得到下电极。

下面将结合附图详细说明本发明的约瑟夫森结器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明约瑟夫森结器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的约瑟夫森结器件结构的制备步骤。

首先，请参阅图2，执行步骤S1，提供一基底101，所述基底101包括硅衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种。

执行步骤S2，依次形成下电极层102、势垒层103及上电极层104于所述基底101上，所述势垒层103覆盖所述下电极层102，所述上电极层104覆盖所述势垒层103。

作为示例，所述上电极层104的材料包括铌及氮化铌中的至少一种，所述下电极层102的材料包括铌及氮化铌中的至少一种，所述下电极层102及所述上电极层104均包括单层结构及叠层结构，其中所包括的材料可以为上述材料中的一种或多种的结合，还可以为其他合适的超导材料。所述势垒层103的材料包括铝、氧化铝及氮化铝中的至少一种，所述势垒层103也包括单层或叠层结构，所述势垒层103中的材料可以为上述材料中的一种或多种的组合，还可以为其他合适的含铝材料，本实施例中，所述下电极层102及所述上电极层104的材料均为Nb，所述势垒层103的材料为Al-AlOx。

请参阅图3，执行步骤S3，形成光刻胶层105于所述上电极层104的表面并图形化所述光刻胶层105。

请参阅图4，执行步骤S4，基于图形化后的所述光刻胶层105刻蚀所述上电极层104。

作为示例，刻蚀所述上电极层104的方法包括反应离子蚀刻及电感耦合反应离子刻蚀的至少一种。

请参阅图5，执行步骤S5，缩小图形化后的所述光刻胶层105。

作为示例，缩小图形化后的所述光刻胶层105的方法包括采用去胶机或者反应离子蚀刻方法刻蚀掉一部分所述光刻胶层105。采用合适的刻蚀条件用去胶机或反应离子刻蚀机去刻蚀光刻胶层，在刻蚀的过程中，光刻胶层的裸露表面均会发生刻蚀作用，也就是从光刻胶层的上下左右前后各个方向进行刻蚀，通过控制去胶机或刻蚀机的刻蚀速率，就能够控制光刻胶层的缩小速率，从而达到将光刻胶层缩小到预设尺寸的技术效果。本实施例中采用去胶机来缩小图形化的所述光刻胶层105。

请参阅图6，执行步骤S6，以缩小后的所述光刻胶层105为掩膜刻蚀所述上电极层104以得到上电极106。

具体的，由于步骤S3中通过光刻来图形化所述光刻胶层时受到光刻机的光刻极限限制，图形化的光刻胶层的尺寸通常较大，步骤S4中基于图形化的光刻胶层刻蚀所得到的上电极尺寸自然不能满足较好的尺寸要求，该步骤的目的是对上电极层预刻蚀以形成上电极的图案；通过步骤S5，通过灰化去胶机将胶的尺寸缩小，根据缩胶的速率，能够获得100nm以内的光刻胶图案，然后再基于缩小后的光刻胶层刻蚀上电极层以得到纳米尺寸的上电极，这样就能够克服光刻极限，获得100nm以下的约瑟夫森结，从而提升超导电路的集成度和工作频率和稳定性。

作为示例，所述上电极106的横截面积小于D²，其中，D小于100nm。由于所述上电极106沿着水平截面形状可以为圆形、矩形或不规则形状，不能够明确上电极106的具体尺寸(如长、宽或直径)，通过定义上电极106的截面面积来说明上电极106的尺寸，具体的，D的数值包括但不限于90nm、80nm、70nm。

请参阅图7～图9，执行步骤S7，图形化刻蚀所述势垒层103并去除所述光刻胶层105。

作为示例，图形化刻蚀所述势垒层103包括以下步骤：

如图7所示，形成第一绝缘层107于所述基底101的上方，所述第一绝缘层107覆盖所述光刻胶层105、所述上电极106及所述势垒层103的裸露表面；如图8所示，图形化刻蚀所述第一绝缘层107，基于图形化后的所述第一绝缘层107刻蚀所述势垒层103；如图9所示，去除所述光刻胶层105。其中，在去除光刻胶层105之前还包括去除至少一部分所述第一绝缘层107的步骤，可以仅去除势垒层103上方的第一绝缘层107或者去除全部的所述第一绝缘层107，图9中显示的是去除所有第一绝缘层107时所呈现的结构剖面图。

作为示例，刻蚀所述势垒层103的方法包括离子束刻蚀，去除所述光刻胶层105后需要进行清洗。

作为示例，所述第一绝缘层107的材料包括二氧化硅或氮化硅，所述第一绝缘层107的形成方法包括PECVD法或其他合适方法。去除所述第一绝缘层107的方法包括反应离子刻蚀、电感耦合反应离子刻蚀或其他合适方法。

具体的，所述第一绝缘层107对约瑟夫森结能够起到保护作用，避免了势垒层中含铝材料在光刻时与显影液反应的现象，很好的保护了势垒层，同时避免了黑色反应生成物的生成。另外，如果仅去除所述势垒层103上方的第一绝缘层107，剩余的第一绝缘层107可以提升后沉积的结上绝缘层(即后续步骤中的第二绝缘层109)的绝缘效果，从而减小漏电流，并且可以与第二绝缘层109同质生长，两者可以不存在明显界面，对后续工艺没有任何影响。

请参阅图10，执行步骤S8，图形化刻蚀所述下电极层102以得到下电极108。

作为示例，请参阅图11～图13，所述纳米约瑟夫森结的制作方法还包括以下步骤：

如图11所示，形成第二绝缘层109于所述基底101的上方，所述第二绝缘层109覆盖所述上电极106、所述势垒层103及所述下电极108的裸露表面；优选地，所述第二绝缘层109的材质与所述第一绝缘层107的材质保持一致，从而所述第二绝缘层109可与所述第一绝缘层107实现同质生长为复合绝缘层。第二绝缘层109的材料包括二氧化硅或氮化硅，所述第二绝缘层109与所述第一绝缘层107实现同质生长时两者可以不存在明显界面，对后续工艺无影响。

如图12所示，图形化刻蚀所述第二绝缘层109以得到第一接触孔110及第二接触孔111，所述第一接触孔110贯穿所述第二绝缘层109并显露出所述上电极106的上表面，所述第二接触孔111贯穿所述第二绝缘层109并显露出所述下电极108的上表面；

如图13所示，形成超导配线层112于所述基底101的上方，所述超导配线层112覆盖所述第二绝缘层109并填充进所述第一接触孔110及所述第二接触孔111；所述超导配线层112实现电信号的引出。

图形化刻蚀所述超导配线层112以得到通过所述第一接触孔110与所述上电极106电连接的第一超导配线部1121及与通过所述第二接触孔111与所述下电极108电连接的第二超导配线部1122。

本实施例的纳米约瑟夫森结的制作方法，通过先在上电极层的上表面形成光刻胶层并图形化所述光刻胶层，基于图形化的光刻胶层先预刻蚀上电极层以形成上电极的图案，再缩小光刻胶层，并基于所缩小后的光刻胶层刻蚀上电极层得到上电极，以此来制作纳米尺寸的约瑟夫森结。本实施例的制作方法能够克服光刻机的光刻极限，并且在现有技术基础上不需要对掩膜版的设计作出变动，即能够形成纳米级别的约瑟夫森结。

实施例二

本实施例提供一种纳米约瑟夫森结，基于如实施例一所述的纳米约瑟夫森结的制作方法得到，请参阅图13，该纳米约瑟夫森结包括基底101、下电极108、势垒层103、上电极106，其中，所述下电极108位于所述基底101的上表面，所述势垒层103位于所述下电极层102的上表面，所述上电极106位于所述势垒层103的上表面。

作为示例，所述上电极106的横截面积小于D²，其中，D小于100nm。

作为示例，请结合参阅与12及图13，所述纳米约瑟夫森结还包括第二绝缘层109及超导配线层112，所述第二绝缘层109覆盖所述上电极106、所述势垒层103、所述下电极108及所述基底101的裸露表面，所述第二绝缘层109中包括第一接触孔110及第二接触孔111，其中，所述第一接触孔110显露所述上电极106的上表面，所述第二接触孔111显露所述下电极108的上表面；所述超导配线层112覆盖所述第二绝缘层109且填充进所述第一接触孔110及所述第二接触孔111，所述超导配线层112包括通过所述第一接触孔110与所述上电极106电连接的第一超导配线部1121及与通过所述第二接触孔111与所述下电极108电连接的第二超导配线部1122。

本实施例的纳米约瑟夫森结能够达到纳米尺寸，有效提升超导电路的集成度和工作频率和稳定性。

实施例三

本实施例提供一种单磁通量子器件，请参阅图14，显示为本实施例的单磁通量子器件的剖面示意图，所述单磁通量子器件包括如实施例二中所述的纳米约瑟夫森结203。

作为示例，所述单磁通量子器件还包括电阻层202，所述电阻层202位于所述基底201上并与所述纳米约瑟夫森结并联。所述电阻层202可采用现有的旁路电阻的结构进行设计，所述单磁通量子器件采用实施例二中所述的单磁通量子器件的制作方法或者采用其他合适的方法制作得到。

另外，本实施例还提供一种单磁通量子器件的制作方法，包括采用如实施例一所述的约瑟夫森结的制备方法制备得到约瑟夫森结的步骤，还包括在所述基底201上制备电阻层202的步骤，制备电阻层202的步骤在依次形成所述下电极层、所述势垒层及所述上电极层之前进行。

在一具体实例中，该制作方法包括以下步骤：

A1：形成电阻层步骤；

A2：形成约瑟夫森结步骤；

A3：形成超导配线层步骤；

首先，执行步骤A1，形成电阻层202，具体包括以下步骤：

提供一基底201；于所述基底201的上表面形成电阻层202；形成绝缘材料层(图中未标识)于所述电阻层202的上表面，所述绝缘材料层还延伸至所述基底201的上表面。

然后，执行步骤A2，形成约瑟夫森结203，具体包括以下步骤：

提供一基底201；依次形成下电极层、势垒层及上电极层于所述基底201上，所述势垒层2032覆盖所述下电极层，所述上电极层覆盖所述势垒层2032；形成光刻胶层于所述上电极层的表面并图形化所述光刻胶层；基于图形化后的所述光刻胶层刻蚀所述上电极层；缩小图形化后的所述光刻胶层；以缩小后的所述光刻胶层为掩膜刻蚀所述上电极层以得到上电极2033；图形化刻蚀所述势垒层2032并去除所述光刻胶层，去除光刻胶层后进行清洗；图形化刻蚀所述下电极层以得到下电极2031。

作为示例，将图形化的所述光刻胶层的图形缩小的方法包括采用去胶机去除预设位置的所述光刻胶层或者采用反应离子蚀刻方法去除预设位置的所述光刻胶层。

作为示例，所述上电极2033的横截面积小于D2，其中，D小于100nm。

作为示例，图形化刻蚀所述势垒层2032包括以下步骤：形成第一绝缘层(图中未标识)于所述基底201的上方，所述第一绝缘层覆盖所述光刻胶层、所述上电极2033及所述势垒层2032的裸露表面；图形化刻蚀所述第一绝缘层并基于所述第一绝缘层刻蚀所述势垒层2032。其中，在去除光刻胶层之前还包括去除至少一部分所述第一绝缘层的步骤，可以仅去除势垒层2032上方的第一绝缘层或者去除全部的所述第一绝缘层。

作为示例，所述第一绝缘层的材料包括二氧化硅或氮化硅，所述第一绝缘层的形成方法包括PECVD法。去除所述第一绝缘层的方法包括反应离子刻蚀或电感耦合反应离子刻蚀。

作为示例，在形成超导配线层205之前还包括形成互连层204的步骤，包括以下步骤：形成一开口于所述绝缘材料层中，所述开口显露出所述电阻层202的上表面；形成互连层204于所述绝缘材料层的上表面，所述互连层204还填充进所述开口于所述电阻层电连接，所述互连层204还电连接所述下电极。

然后，执行步骤A3，形成超导配线层205，具体包括以下步骤：

形成第二绝缘层于所述基底201的上方，所述第二绝缘层覆盖所述上电极2033、所述势垒层2032及所述下电极2031的裸露表面，所述第二绝缘层还覆盖所述互连层204及所述绝缘材料层的裸露表面；

图形化刻蚀所述第二绝缘层以得到第一接触孔、第二接触孔及第三接触孔，所述第一接触孔所述第一接触孔贯穿所述第二绝缘层并显露出所述上电极2033的上表面，所述第二接触孔贯穿所述第二绝缘层并显露出所述下电极2031的上表面，所述第三接触孔贯穿所述第二绝缘层并显露所述电阻层202的上表面；其中，所述第三接触孔与所述互连层204在水平方向上错开预设距离；

形成超导配线层205于所述基底201的上方，所述超导配线层205覆盖所述第二绝缘层并填充进所述第一接触孔、所述第二接触孔及所述第三接触孔；图形化刻蚀所述超导配线层205以得到通过所述第一接触孔与所述上电极2033电连接的第一超导配线部2051、通过所述第二接触孔与所述下电极2031电连接的第二超导配线部2052及通过所述第三接触孔与所述电阻层202电连接的第三超导配线部2053。

本实施例的单磁通量子器件中的约瑟夫森结能够达到纳米级别，相较于现有的单磁通量子器件而言，能够有效提升超导电路的集成度和工作频率和稳定性。

实施例四

本实施例提供一种超导量子干涉器件，请参阅图15，显示为本实施例的超导量子干涉器件的剖面示意图，所述超导量子干涉器件包括如实施例二中所述的纳米约瑟夫森结303。

作为示例，所述超导量子干涉器件还包括电阻层302及超导接地层306，所述电阻层302位于所述基底301上并与所述纳米约瑟夫森结303并联，所述超导接地层306位于所述纳米约瑟夫森结303上方。

另外，本实施例还提供一种超导量子干涉器件的制作方法，包括采用如实施例一所述的纳米约瑟夫森结的制备方法制备得到纳米约瑟夫森结的步骤，还包括在所述基底上制作电阻层及制作超导接地层的步骤，制备所述电阻层的步骤在依次形成所述下电极层、所述势垒层及所述上电极层之前进行；所述超导接地层在形成所述超导配线层之后进行。

在一具体实例中，该制作方法包括以下步骤：

B1：形成电阻层步骤；

B2：形成约瑟夫森结步骤；

B3：形成超导配线层步骤；

B4：形成超导接地层步骤。

首先，执行步骤B1，形成电阻层302，具体包括以下步骤：

提供一基底301；于所述基底301的上表面形成电阻层302；形成绝缘材料层于所述电阻层302的上表面，所述绝缘材料层还延伸至所述基底301的上表面。

其次，执行步骤B2，形成约瑟夫森结，具体包括以下步骤：

提供一基底301；依次形成下电极层、势垒层及上电极层于所述基底301上，所述势垒层3032覆盖所述下电极层，所述上电极层覆盖所述势垒层3032；形成光刻胶层于所述上电极层的表面并图形化所述光刻胶层；基于图形化后的所述光刻胶层刻蚀所述上电极层；缩小图形化后的所述光刻胶层；以缩小后的所述光刻胶层为掩膜刻蚀所述上电极层以得到上电极3033；图形化刻蚀所述势垒层3032并去除所述光刻胶层，去除光刻胶层后进行清洗；图形化刻蚀所述下电极层以得到下电极3031。

作为示例，将图形化的所述光刻胶层的图形缩小的方法包括采用去胶机去除预设位置的所述光刻胶层或者采用反应离子蚀刻方法去除预设位置的所述光刻胶层。

作为示例，所述上电极3033的横截面积小于D²，其中，D小于100nm。

作为示例，作为示例，图形化刻蚀所述势垒层304包括以下步骤：形成第一绝缘层于所述基底301的上方，所述第一绝缘层覆盖所述光刻胶层、所述上电极3033及所述势垒层3032的裸露表面；图形化刻蚀所述第一绝缘层并基于所述第一绝缘层刻蚀所述势垒层3032。其中，在去除光刻胶层之前还包括去除至少一部分所述第一绝缘层的步骤，可以仅去除势垒层3032上方的第一绝缘层或者去除全部的所述第一绝缘层。

作为示例，在形成超导配线层305之前还包括形成互连层304的步骤，包括以下步骤：形成一开口于所述绝缘材料层中，所述开口显露出所述电阻层302的上表面；形成互连层304于所述绝缘材料层的上表面，所述互连层304还填充进所述开口与所述电阻层302电连接，此外，所述互连层304还电连接所述下电极3031。

再次，执行步骤B3，形成超导配线层305，具体包括以下步骤：

形成第二绝缘层于所述基底301的上方，所述第二绝缘层覆盖所述上电极3033、所述势垒层3032及所述下电极3031的裸露表面，所述第二绝缘层还覆盖所述互连层304及所述绝缘材料层的裸露表面；

图形化刻蚀所述第二绝缘层以得到第一接触孔、第二接触孔及第三接触孔，所述第一接触孔所述第一接触孔贯穿所述第二绝缘层并显露出所述上电极3033的上表面，所述第二接触孔贯穿所述第二绝缘层并显露出所述下电极3031的上表面，所述第三接触孔贯穿所述第二绝缘层并显露所述电阻层302的上表面；其中，所述第三接触孔与所述互连层304在水平方向上错开预设距离；

形成超导配线层305于所述基底301的上方，所述超导配线层305覆盖所述第二绝缘层并填充进所述第一接触孔、所述第二接触孔及所述第三接触孔；图形化刻蚀所述超导配线层305以得到通过所述第一接触孔与所述上电极3033电连接的第一超导配线部3051及通过所述第二接触孔与所述下电极3031电连接的第二超导配线部3052，其中，所述第一超导配线部3051还通过所述第三通孔与所述电阻层301电连接。

最后，执行步骤B4，形成超导接地层306并图形化所述超导接地层306，具体包括以下步骤：

形成第三绝缘层于所述超导配线层305的上表面，所述第三绝缘层还填充进所述第一超导配线部3051及所述第二超导配线部3052之间的间隙处；形成超导接地层306于所述第三绝缘层的上表面并将所述超导接地层306接地。

本实施例的超导量子干涉器件中的约瑟夫森结能够达到纳米级别，相较于现有的超导量子干涉器件而言，能够有效提升超导电路的集成度和工作频率和稳定性。

综上所述，本发明的纳米约瑟夫森结机器超导器件与制作方法，通过先在上电极层的上表面形成光刻胶层并图形化所述光刻胶层，基于图形化的光刻胶层先预刻蚀上电极层，再缩小光刻胶层，并基于缩小后的光刻胶层刻蚀上电极层得到上电极，以此来制备纳米尺寸的约瑟夫森结。本实施例的制作方法能够克服光刻机的光刻极限，并且在现有技术基础上不需要对掩膜版的设计作出变动，即能够形成纳米级别的约瑟夫森结。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种纳米约瑟夫森结的制作方法，其特征在于，包括以下步骤：

提供一基底；

依次形成下电极层、势垒层及上电极层于所述基底上，所述势垒层覆盖所述下电极层，所述上电极层覆盖所述势垒层；

形成光刻胶层于所述上电极层的表面并图形化所述光刻胶层；

基于图形化后的所述光刻胶层刻蚀所述上电极层；缩小图形化后的所述光刻胶层；

以缩小后的所述光刻胶层为掩膜刻蚀所述上电极层以得到上电极；

图形化刻蚀所述势垒层并去除所述光刻胶层；

图形化刻蚀所述下电极层以得到下电极。

2.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于，图形化刻蚀所述势垒层包括以下步骤：

形成第一绝缘层于所述基底的上方，所述第一绝缘层覆盖所述光刻胶层、所述上电极及所述势垒层的裸露表面；

图形化刻蚀所述第一绝缘层；

基于图形化后的所述第一绝缘层刻蚀所述势垒层。

3.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于，还包括以下步骤：

形成第二绝缘层于所述基底的上方，所述第二绝缘层覆盖所述上电极、所述势垒层及所述下电极的裸露表面；

图形化刻蚀所述第二绝缘层以得到第一接触孔及第二接触孔，所述第一接触孔贯穿所述第二绝缘层并显露出所述上电极的上表面，所述第二接触孔贯穿所述第二绝缘层并显露出所述下电极的上表面；

形成超导配线层于所述基底的上方，所述超导层覆盖所述第二绝缘层并填充进所述第一接触孔及所述第二接触孔；

图形化刻蚀所述超导配线层以得到通过所述第一接触孔与所述上电极电连接的第一超导配线部及与通过所述第二接触孔与所述下电极电连接的第二超导配线部。

4.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于：缩小图形化后的所述光刻胶层的方法包括采用去胶机或者反应离子蚀刻方法刻蚀掉一部分所述光刻胶层。

5.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于：所述上电极的横截面积小于D²，其中，D小于100nm。

6.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于：所述上电极层的材料包括铌及氮化铌中的至少一种，所述下电极层的材料包括铌及氮化铌中的至少一种，所述势垒层的材料包括铝、氧化铝及氮化铝中的至少一种。

7.根据权利要求1所述的纳米约瑟夫森结的制作方法，其特征在于：刻蚀所述上电极层的方法包括反应离子蚀刻及电感耦合反应离子刻蚀的至少一种；刻蚀所述势垒层的方法包括离子束刻蚀。

8.一种纳米约瑟夫森结，其特征在于，基于权利要求1-7任一项所述的纳米约瑟夫森结的制作方法得到，包括：

基底；

下电极，位于所述基底的上表面；

势垒层，位于所述下电极层的上表面；

上电极，位于所述势垒层的上表面。

9.一种单磁通量子器件，其特征在于，所述单磁通量子器件包括如权利要求8所述的纳米约瑟夫森结。

10.根据权利要求9所述的单磁通量子器件，其特征在于：所述单磁通量子器件还包括电阻层，所述电阻层位于所述基底上并与所述纳米约瑟夫森结并联。

11.一种超导量子干涉器件，其特征在于，所述超导量子干涉器件包括如权利要求8所述的纳米约瑟夫森结。

12.根据权利要求11所述的超导量子干涉器件，其特征在于：所述超导量子干涉器件还包括电阻层及超导接地层，所述电阻层位于所述基底上并与所述纳米约瑟夫森结并联，所述超导接地层位于所述纳米约瑟夫森结上方。