CN117881269A - 一种分步刻蚀的约瑟夫森结制备方法 - Google Patents

一种分步刻蚀的约瑟夫森结制备方法 Download PDF

Info

Publication number
CN117881269A
CN117881269A CN202211209042.7A CN202211209042A CN117881269A CN 117881269 A CN117881269 A CN 117881269A CN 202211209042 A CN202211209042 A CN 202211209042A CN 117881269 A CN117881269 A CN 117881269A
Authority
CN
China
Prior art keywords
layer
superconducting
etched
material layer
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211209042.7A
Other languages
English (en)
Inventor
应利良
唐瑀锶
彭炜
任洁
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202211209042.7A priority Critical patent/CN117881269A/zh
Publication of CN117881269A publication Critical patent/CN117881269A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种分步刻蚀的约瑟夫森结制备方法,至少包括:1)提供衬底,于衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层;2)利用光刻和显影工艺,在第二超导材料层表面形成第一光刻胶图形,将第一光刻胶图形作为掩模,刻蚀部分第二超导材料层,以形成上电极和覆盖势垒层的超导薄层,去除第一光刻胶图形;3)利用光刻和显影工艺,在上电极和超导薄层表面形成第二光刻胶图形,将第二光刻胶图形作为掩模,依次刻蚀超导薄层和势垒层,去除第二光刻胶图形;4)刻蚀第一超导材料层,以形成下电极。本发明在刻蚀势垒层之前,在其表面保留了很薄的一层超导材料层,可以隔绝光刻显影时势垒层与显影液的反应,避免生成黑色反应物。

Description

一种分步刻蚀的约瑟夫森结制备方法
技术领域
本发明属于超导量子器件技术领域,特别是涉及一种分步刻蚀的约瑟夫森结制备方法。
背景技术
超导电路包括超导量子干涉器件(SQUID),单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路。
超导量子干涉器件(superconducting quantum interference device,SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件,它的基本结构是在超导环中插入两个约瑟夫森结,SQUID是目前已知的最灵敏的磁通探测传感器,典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0=2.07×10-15Wb),其磁场噪声在fT/Hz1/2量级(1fT=1×10-15T),由于其具有极高的灵敏度,可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面,用其制备的磁通显微镜可从事基础研究。
单磁通量子器件(Single Flux Quantum,SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz,可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点,目前美国和日本均投入巨资进行战略研究。超导电路一般由约瑟夫森结和一些电阻、电感等相互搭配组成。而其中最为关键的是如何制备和光刻约瑟夫森结中势垒层。其势垒层通常只有几个纳米,且普遍与碱性显影液反应,所以单独光刻控制性和重复性较差,且容易在电路表面形成一些黑色的反应物,从而影响整个电路的工作。
因此,提供一种新的约瑟夫森结的制备方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种分步刻蚀的约瑟夫森结制备方法,用于解决现有技术中势垒层制备效果不佳等问题。
为实现上述目的及其他相关目的,本发明提供一种分步刻蚀的约瑟夫森结制备方法,所述制备方法至少包括:
1)提供衬底,于所述衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层;
2)利用光刻和显影工艺,在所述第二超导材料层表面形成第一光刻胶图形,将所述第一光刻胶图形作为掩模,刻蚀部分所述第二超导材料层,以形成上电极和覆盖所述势垒层的超导薄层,去除所述第一光刻胶图形;
3)利用光刻和显影工艺,在所述上电极和所述超导薄层表面形成第二光刻胶图形,将所述第二光刻胶图形作为掩模,依次刻蚀所述超导薄层和所述势垒层,暴露出所述第一超导材料层表面,去除所述第二光刻胶图形;
4)刻蚀所述第一超导材料层,以形成下电极。
可选地,所述超导薄层的厚度介于5nm~20nm。
可选地,步骤2)中,采用RIE或ICP-RIE工艺刻蚀部分所述第二超导材料层,以形成上电极和覆盖所述势垒层的超导薄层,其中,刻蚀部分所述第二超导材料层的刻蚀速率介于10nm/min~200nm/min之间。
可选地,所述第一光刻胶图形的宽度小于所述第二光刻胶图形的宽度。
可选地,所述制备方法还包括:
在步骤4)获得的结构表面形成绝缘层;
刻蚀所述绝缘层,形成暴露所述上电极的第一开口和暴露所述下电极的第二开口;
在所述第一开口、第二开口中及所述绝缘层的表面形成超导配线层,以引出相应的电信号。
可选地,所述衬底包括硅衬底、Si/SiO2衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种;所述第一超导材料层包括氮化铌层及铌层中的至少一种;所述第二超导材料层包括氮化铌层及铌层中的至少一种。
可选地,所述势垒层包括含铝材料层。
可选地,所述含铝材料层包括铝层、氧化铝层及氮化铝层中的至少一种。
可选地,步骤2)和步骤3)中的所述显影工艺包括利用碱性显影液进行显影的步骤。
可选地,步骤3)中,依次刻蚀所述超导薄层和所述势垒层的步骤包括:先采用RIE或ICP-RIE工艺对所述超导薄层进行刻蚀,再采用IBE工艺对所述势垒层进行刻蚀。
如上所述,本发明的分步刻蚀的约瑟夫森结制备方法,具有以下有益效果:
1、本发明在刻蚀所述第二超导材料层时,精确控制刻蚀深度,没有刻蚀到底,保留了一层超导薄层,该超导薄层在后续显影形成所述第二光刻胶图形时起到了隔绝所述势垒层和显影液的作用,避免势垒层与显影液接触反应,从而避免表面生成黑色反应物。
2、本发明的所述第一光刻胶图形的宽度小于所述第二光刻胶图形的宽度,这样,刻蚀后的势垒层边缘与上电极的边缘具有一定的距离,即使用IBE刻蚀形成侧墙,也不会有漏电流。
3、通过本发明分步刻蚀的约瑟夫森结制备方法对后续工艺没有影响,可以提升超导电路的性能和稳定性,进而提升整体超导电路的工作范围,并且整个工艺过程中在掩模版设计上不需要作出变动。
附图说明
图1为本发明分步刻蚀的约瑟夫森结制备方法的流程示意图。
图2~图12为本发明分步刻蚀的约瑟夫森结制备方法各个步骤所呈现的结构示意图。
元件标号说明
101 衬底
102 第一超导材料层
103 势垒层
104 第二超导材料层
105 第一光刻胶图形
106 上电极
107 超导薄层
108 第二光刻胶图形
109 下电极
110 绝缘层
111 第一开口
112 第二开口
113 超导配线层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1所示,本发明提供一种分步刻蚀的约瑟夫森结制备方法,所述制备方法至少包括以下步骤:
首先执行步骤S1,如图2所示,提供衬底101,于所述衬底101表面依次沉积第一超导材料层102、势垒层103、第二超导材料层104。
作为示例,所述衬底101可以包括硅衬底、单晶硅上二氧化硅(Si/SiO2)衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种。本实施例中,所述衬底101选择为Si/SiO2衬底。
作为示例,所述第一超导材料层102包括氮化铌层及铌层中的至少一种,即,可以是其中的一种,也可以是两种构成的叠层结构;所述第二超导材料层104包括氮化铌层及铌层中的至少一种。即,可以是其中的一种,也可以是两种构成的叠层结构。本实施例中,所述第一超导材料层102和所述第二超导材料层104均选择为铌层。
作为示例,所述所述势垒层103包括含铝材料层。进一步地,所述含铝材料层包括铝层、氧化铝层及氮化铝层中的至少一种,即,可以是其中的一种,也可以是两种或者以上构成的叠层结构。本实施例中,所述势垒层103选择为Al-AlOx层。
作为示例,可以采用磁控溅射方式依次沉积所述第一超导材料层102、所述势垒层103以及所述第二超导材料层104,形成三层薄膜结构。
然后执行步骤S2,如图3所示,利用光刻和显影工艺,在所述第二超导材料层104表面形成第一光刻胶图形105,如图4所示,将所述第一光刻胶图形105作为掩模,刻蚀部分所述第二超导材料层104,以形成上电极105和覆盖所述势垒层103的超导薄层107,如图5所示,去除所述第一光刻胶图形105。
本步骤中,具体地,先在所述第二超导材料层104上涂覆光刻胶,再利用光刻工艺对所述光刻胶进行曝光,其中,曝光和非曝光的区域根据实际需求来设计,然后再利用碱性显影液对曝光区域的光刻胶进行溶解去除,从而在所述第二超导材料层104表面形成第一光刻胶图形105,形成的所述第一光刻胶图形105请参照附图3。
形成的所述第一光刻胶图形105用来定义所述上电极106的宽度。为了避免后续步骤S3的显影过程中,碱性显影液和所述势垒层103直接接触反应,在本步骤S2刻蚀形成所述上电极106的工艺中,并没有将所述第二超导材料层104刻蚀到底,而是在所述势垒层103的表面保留了薄薄的一层超导材料层(即超导薄层107),这样,所述超导薄层107将在步骤S3中起到保护所述势垒层103的作用,可以有效将所述势垒层103和所述碱性显影液隔开,从而阻断所述所述势垒层103和所述碱性显影液反应。
所述超导薄层107需要控制在一个合理的厚度范围内,太薄起不到保护下面势垒层103的作用,太厚则在器件中会形成较大的漏电流,虽然也是超导-绝缘-超导形成的约瑟夫森电流,但是无法精确控制,从而设计时无法精确计算实际临界电流,所以影响最终器件性能。作为示例,所述超导薄层107的厚度介于5nm~20nm。在此范围内,所述超导薄层107既可以隔绝碱性显影液和势垒层103,而且其形成的及其微弱的漏电流几乎可以忽略不计。例如,所述超导薄层107的厚度可以是5nm、8nm、10nm、12nm、15nm、18nm、20nm等等。本实施例中,所述超导薄层107的厚度选择为8nm。
作为示例,包括但不限于采用RIE或ICP-RIE刻蚀工艺刻蚀部分所述第二超导材料层104,另外,包括但不限于采用灰化工艺来去除所述第一光刻胶图形105。
为保证所述第二超导材料层104不过刻,刻蚀所述第二超导材料层104的刻蚀速率介于10nm/min~200nm/min之间。例如,可以10nm/min、20nm/min、40nm/min、80nm/min、100nm/min及150nm/min等等。
接着执行步骤S3,如图6所示,利用光刻和显影工艺,在所述上电极106和所述超导薄层107表面形成第二光刻胶图形108,如图7所示,将所述第二光刻胶图形108作为掩模,依次刻蚀所述超导薄层107和所述势垒层103,暴露出所述第一超导材料层102表面,如图8所示,去除所述第二光刻胶图形108。
本步骤中,具体地,先在所述上电极106和所述超导薄层107上涂覆光刻胶,再利用光刻工艺对所述光刻胶进行曝光,其中,曝光和非曝光的区域根据实际需求来设计,然后再利用碱性显影液对曝光区域的光刻胶进行溶解去除,从而在所述上电极106和所述超导薄层107表面形成第二光刻胶图形108,形成的所述第二光刻胶图形108请参照附图6。
形成的所述第二光刻胶图形108用来定义所述势垒层103的宽度,本步骤显影的过程中,由于有所述超导薄层107的保护作用,可以将所述势垒层103和碱性显影液阻隔开,避免碱性显影液和所述势垒层103直接接触反应,也就无法反应形成黑色的反应物,工艺良率和可控性大幅提升。
作为示例,可以先采用RIE或ICP-RIE工艺对所述超导薄107进行刻蚀,再采用IBE工艺对所述势垒层103进行刻蚀。两次刻蚀可以采用同一掩模版和光刻胶图形,刻蚀完势垒层103之后再去除所述第二光刻胶图形108。
作为示例,所述第一光刻胶图形105的宽度小于所述第二光刻胶图形108的宽度。这样,刻蚀后的势垒层103边缘与所述上电极106的边缘具有一定的距离,即使用IBE(离子束刻蚀)形成侧墙,也不会有漏电流。
再执行步骤S4,如图9所示,刻蚀所述第一超导材料层102,以形成下电极109。
本步骤中,可以先涂覆光刻胶,然后通过光刻和显影工艺图形化所述光刻胶(未予以图示),以定义所述下电极109的形状和尺寸,然后以该图形化的光刻胶为掩模刻蚀所述第一超导材料层102,形成所述下电极109。
作为示例,在制备形成所述下电极109后,所述制备方法还可以包括如下步骤:
首先,如图10所示,在步骤S4获得的结构表面形成绝缘层110。
作为示例,所述绝缘层110的材质包括二氧化硅或氮化硅中的一种或两种的组合。本实施例中,所述绝缘层110可以选择为二氧化硅。形成的所述绝缘层110覆盖所述上电极106、所述下电极109以及所述衬底101表面。
然后,如图11所示,刻蚀所述绝缘层110,形成暴露所述上电极106的第一开口111和暴露所述下电极109的第二开口112。
可以采用光刻和刻蚀工艺在所述绝缘层110中分别形成暴露所述上电极106和所述下电极109的所述第一开口111和所述第二开口112。
接着,如图12所示,在所述第一开口111、第二开口112中及所述绝缘层110的表面形成超导配线层113,以引出相应的电信号。
具体的,所述超导配线层113的材质包括氮化铌及铌中的至少一种,本实施例中,所述超导配线层113选择为铌层。所述超导配线层113通过所述第一开口111引出所述上电极106的电信号,所述第二开口112通过所述第二开口112引出所述下电极109的电信号。
通过以上步骤,可以完成典型超导电路器件中约瑟夫森结的制备工作,在该约瑟夫森结中的势垒层103表面,没有黑色生成物,电路稳定,可控性好。
当然,要制备获得完整的超导电路器件,例如超导SFQ或SQUID器件,则还需要在形成所述第一超导材料层102、所述势垒层103和所述第二超导材料层104之前,于所述衬底101上制备并联电阻(未予以图示)以及制备电阻上绝缘层(未予以图示)。另外,在另一种超导SFQ器件中,除了需要制备并联电阻及电阻上绝缘层之外,还需要在制备所述超导配线层113之后,再制作一层绝缘层(未予以图示)和一层配线层(未予以图示),用于接地。
综上所述,本发明提供一种分步刻蚀的约瑟夫森结制备方法,至少包括:1)提供衬底,于衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层;2)利用光刻和显影工艺,在第二超导材料层表面形成第一光刻胶图形,将第一光刻胶图形作为掩模,刻蚀部分第二超导材料层,以形成上电极和覆盖势垒层的超导薄层,去除第一光刻胶图形;3)利用光刻和显影工艺,在上电极和超导薄层表面形成第二光刻胶图形,将第二光刻胶图形作为掩模,依次刻蚀超导薄层和势垒层,去除第二光刻胶图形;4)刻蚀第一超导材料层,以形成下电极。本发明在刻蚀势垒层之前,在其表面保留了很薄的一层超导层,可以隔绝光刻显影时势垒层与显影液的反应,避免生成黑色反应物,可以提升超导电路的性能和稳定性,进而提升整体超导电路的工作范围。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种分步刻蚀的约瑟夫森结制备方法,其特征在于,所述制备方法至少包括:
1)提供衬底,于所述衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层;
2)利用光刻和显影工艺,在所述第二超导材料层表面形成第一光刻胶图形,将所述第一光刻胶图形作为掩模,刻蚀部分所述第二超导材料层,以形成上电极和覆盖所述势垒层的超导薄层,去除所述第一光刻胶图形;
3)利用光刻和显影工艺,在所述上电极和所述超导薄层表面形成第二光刻胶图形,将所述第二光刻胶图形作为掩模,依次刻蚀所述超导薄层和所述势垒层,暴露出所述第一超导材料层表面,去除所述第二光刻胶图形;
4)刻蚀所述第一超导材料层,以形成下电极。
2.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述超导薄层的厚度介于5nm~20nm。
3.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:步骤2)中,采用RIE或ICP-RIE工艺刻蚀部分所述第二超导材料层,以形成上电极和覆盖所述势垒层的超导薄层,其中,刻蚀部分所述第二超导材料层的刻蚀速率介于10nm/min~200nm/min之间。
4.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述第一光刻胶图形的宽度小于所述第二光刻胶图形的宽度。
5.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述制备方法还包括:
在步骤4)获得的结构表面形成绝缘层;
刻蚀所述绝缘层,形成暴露所述上电极的第一开口和暴露所述下电极的第二开口;
在所述第一开口、第二开口中及所述绝缘层的表面形成超导配线层,以引出相应的电信号。
6.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述衬底包括硅衬底、Si/SiO2衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种;所述第一超导材料层包括氮化铌层及铌层中的至少一种;所述第二超导材料层包括氮化铌层及铌层中的至少一种。
7.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述势垒层包括含铝材料层。
8.根据权利要求7所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:所述含铝材料层包括铝层、氧化铝层及氮化铝层中的至少一种。
9.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:步骤2)和步骤3)中的所述显影工艺包括利用碱性显影液进行显影的步骤。
10.根据权利要求1所述的分步刻蚀的约瑟夫森结制备方法,其特征在于:步骤3)中,依次刻蚀所述超导薄层和所述势垒层的步骤包括:先采用RIE或ICP-RIE工艺对所述超导薄层进行刻蚀,再采用IBE工艺对所述势垒层进行刻蚀。
CN202211209042.7A 2022-09-30 2022-09-30 一种分步刻蚀的约瑟夫森结制备方法 Pending CN117881269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211209042.7A CN117881269A (zh) 2022-09-30 2022-09-30 一种分步刻蚀的约瑟夫森结制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211209042.7A CN117881269A (zh) 2022-09-30 2022-09-30 一种分步刻蚀的约瑟夫森结制备方法

Publications (1)

Publication Number Publication Date
CN117881269A true CN117881269A (zh) 2024-04-12

Family

ID=90585125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211209042.7A Pending CN117881269A (zh) 2022-09-30 2022-09-30 一种分步刻蚀的约瑟夫森结制备方法

Country Status (1)

Country Link
CN (1) CN117881269A (zh)

Similar Documents

Publication Publication Date Title
CN112670401B (zh) 约瑟夫森结及其超导器件与制备方法
CN110235150B (zh) 选择性覆盖以减少量子比特失相
CN108539004B (zh) 亚微米约瑟夫森隧道结及其制备方法
CN111933787B (zh) 超导连接通道及其制备方法
EP3788657B1 (en) Josephson junctions with reduced stray inductance
CN208078023U (zh) 亚微米约瑟夫森隧道结
CN117881269A (zh) 一种分步刻蚀的约瑟夫森结制备方法
Satoh et al. Fabrication of superconducting qubits with Al trilayer Josephson junctions
CN114823774A (zh) 超导电路、量子比特装置及其制备方法
JPH0766462A (ja) 超伝導回路
CN118265441A (zh) 一种纳米约瑟夫森结及其超导器件与制作方法
CN114496915A (zh) 应用于超导集成电路的堆栈式电连接结构及其制备方法
US3450534A (en) Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate
JP2785647B2 (ja) 超伝導素子の製造方法
CN114188472A (zh) 具有大电感层的超导电路及其制备方法
JPS6260241A (ja) 多層配線構造の製造方法
KR0166941B1 (ko) 조셉슨 접합소자 제조방법
JPS602795B2 (ja) 超電導回路用グランドコンタクト
JPS58145177A (ja) ジヨセフソン接合素子の製造方法
JPS6420677A (en) Manufacture of josephson junction
JPS61244078A (ja) 超伝導線路の作製方法
JPH0260230B2 (zh)
JPH0613672A (ja) ジョセフソン接合素子の製造方法
JPH05198851A (ja) ジョセフソン集積回路用抵抗体とその製造方法
JPH0376791B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination