CN106024760A - 一种用于磁场屏蔽的半导体器件及其制作方法 - Google Patents

一种用于磁场屏蔽的半导体器件及其制作方法 Download PDF

Info

Publication number
CN106024760A
CN106024760A CN201610389241.9A CN201610389241A CN106024760A CN 106024760 A CN106024760 A CN 106024760A CN 201610389241 A CN201610389241 A CN 201610389241A CN 106024760 A CN106024760 A CN 106024760A
Authority
CN
China
Prior art keywords
layer
dielectric layer
length
superconducting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610389241.9A
Other languages
English (en)
Other versions
CN106024760B (zh
Inventor
王浩敏
谢红
李蕾
王慧山
谢晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610389241.9A priority Critical patent/CN106024760B/zh
Publication of CN106024760A publication Critical patent/CN106024760A/zh
Application granted granted Critical
Publication of CN106024760B publication Critical patent/CN106024760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

本发明提供一种用于磁场屏蔽的半导体器件及其制作方法，包括：衬底；位于衬底上表面的第一超导层；位于第一超导层表面的第一介电层；位于第一介电层表面、由二维半导体薄膜层形成的霍尔结构；位于霍尔结构表面的第二介电层；位于第二介电层表面的第二超导层；位于衬底上表面，并与霍尔结构连接的金属接触电极；第一、第二超导层的长宽小于第一、第二介电层的长宽，第一、第二介电层的长宽均小于等于霍尔结构的长宽，且霍尔结构的长宽小于衬底的长宽。通过本发明提供的一种用于磁场屏蔽的半导体器件及其制作方法，解决了利用现有技术中当二维半导体薄膜应用在新型微纳电子器件中时易受环境中电磁场的干扰，进而影响器件工作的问题。

Description

一种用于磁场屏蔽的半导体器件及其制作方法
技术领域
本发明涉及微电子领域，特别是涉及一种用于磁场屏蔽的半导体器件及其制作方法。
背景技术
近年来，石墨烯、MoS2等一系列新型二维晶体半导体材料(具有单个或者几个原子厚度)以其优越的电学、化学、光学特性，成为半导体材料研究的新方向，在微电子领域具有广泛的应用前景。
二维半导体薄膜的量子霍尔效应已经经过理论及实验证实，其能级在低温磁场下会产生分裂，电阻随磁场变化明显，因此具有对磁场极敏感的特性。
随着二维半导体薄膜在新型微纳电子器件(如射频晶体管器件，磁场传感器、存储器等)应用日益广泛，当这些半导体器件工作在一个日益复杂的电磁环境中时，磁场可能影响二维半导体材料的电子输运从而影响器件工作。
鉴于此，有必要提供一种新的用于磁场屏蔽的半导体器件及其制作方法用以解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于磁场屏蔽的半导体器件及其制作方法，用于解决现有技术中当二维半导体薄膜应用在新型微纳电子器件中时易受环境中电磁场的干扰，进而影响器件工作的问题。
为实现上述目的及其他相关目的，本发明提供一种用于磁场屏蔽的半导体器件及其制作方法，所述半导体器件包括：
一衬底；
位于所述衬底上表面的第一超导层；
位于所述第一超导层上表面的第一介电层；
位于所述第一介电层上表面、由二维半导体薄膜层形成的霍尔结构；
位于所述霍尔结构表面的第二介电层；
位于所述第二介电层上表面的第二超导层；
位于所述衬底上表面，并与所述霍尔结构连接的金属接触电极；
其中，所述第一超导层的长宽尺寸小于第一介电层的长宽尺寸，所述第二超导层的长宽尺寸小于第二介电层的长宽尺寸，所述第一介电层和第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸，且所述霍尔结构的长宽尺寸小于衬底的长宽尺寸。
优选地，所述第一超导层和第二超导层的材料为YBCO，Nb，NbSe2，NbTi，NbN或NbTiN中的一种。
优选地，所述第一超导层和第二超导层的厚度均大于300nm。
优选地，所述第一介电层和第二介电层的材料为h-BN，Al2O3或HfO2中的一种。
优选地，所述第一介电层和第二介电层的厚度均为10nm～100nm。
优选地，所述二维半导体薄膜层为石墨烯、MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种。
优选地，所述二维半导体薄膜层的厚度为1～5个原子层的厚度。
优选地，所述霍尔结构包括至少一个十字结构。
优选地，所述第二超导层还可作为背栅电极。
优选地，所述衬底为SiO2、MgO或Al2O3中的一种。
本发明还提供一种用于磁场屏蔽的半导体器件的制作方法，所述制作方法包括：
S1：提供一衬底；
S2：在所述衬底上表面形成超导材料层，并进行图形化刻蚀形成第一超导层；
S3：在所述第一超导层上表面形成介电材料层，并进行图形化刻蚀形成第一介电层，其中，所述第一介电层的长宽尺寸大于第一超导层的长宽尺寸；
S4：在所述第一介电层上表面形成二维半导体薄膜层，进行图形化刻蚀形成霍尔结构，其中，所述霍尔结构的长宽尺寸小于衬底的长宽尺寸；
S5：在所述S4得到的结构上形成介电材料层，并进行图形化刻蚀形成第二介电层，其中，所述第一、第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸；
S6：在所述第二介电层上表面形成超导材料层，并进行图形化刻蚀形成第二超导层，其中，所述第二介电层的长宽尺寸大于第二超导层的长宽尺寸；
S7：在所述衬底上沉积金属并与所述霍尔结构接触，形成金属接触电极。
优选地，通过直接在衬底上物理气相沉积或机械剥离后干法转移得到所述超导材料层。
优选地，通过化学气相沉积、或机械剥离后干法转移得到所述介电材料层。
优选地，通过化学气相沉积或机械剥离后干法转移得到所述二维半导体薄膜层。
如上所述，本发明的一种用于磁场屏蔽的半导体器件及其制作方法，具有以下有益效果：
1、本发明通过在所述霍尔结构的上下表面设置第一、第二介电层，不仅防止了霍尔结构被破坏；而且还隔离了霍尔结构和第一、第二超导层，避免霍尔结构短路的问题。
2、本发明通过在所述第一、第二介电层的表面设置第一、第二超导层，屏蔽了外磁场对霍尔结构的影响，而且所述第二超导层还可以作为背栅电极。
附图说明
图1显示为本发明所述半导体器件的俯视图。
图2～图8显示为本发明所述半导体器件制作方法的结构示意图，其中，图8为图1沿AA’方向的剖面图。
元件标号说明
S1～S7 步骤1～7
1 衬底
2 第一超导层
3 第一介电层
4 霍尔结构
5 第二介电层
6 第二超导层
7 金属接触电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种用于磁场屏蔽的半导体器件及其制作方法，所述半导体器件包括：
一衬底1；
位于所述衬底1上表面的第一超导层2；
位于所述第一超导层2上表面的第一介电层3；
位于所述第一介电层3上表面、由二维半导体薄膜层形成的霍尔结构4；
位于所述霍尔结构4表面的第二介电层5；
位于所述第二介电层5上表面的第二超导层6；
位于所述衬底1上表面，并与所述霍尔结构4连接的金属接触电极7；
其中，所述第一超导层的长宽尺寸小于第一介电层的长宽尺寸，所述第二超导层的长宽尺寸小于第二介电层的长宽尺寸，所述第一介电层和第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸，且所述霍尔结构的长宽尺寸小于衬底的长宽尺寸。
需要说明的是，本发明采用超导薄膜对由二维半导体薄膜形成的霍尔结构进行磁屏蔽；超导体是完全抗磁体，具有理想的静磁屏蔽效果。根据迈斯纳效应，当超导体处于超导态时，在磁场作用下，表面产生一个无损耗感应电流。这个电流产生的磁场恰恰与外加磁场大小相等、方向相反。在外磁场引起的感应电流不超过超导体的临界电流前提下，外磁场被完全抵消，因而总合成磁场为零。由于这个无损耗感应电流对外加磁场起着屏蔽作用，因此可以利用超导体的迈斯纳效应，对霍尔结构工作环境中的磁场进行屏蔽，保证器件内的磁感应强度B为零，使霍尔结构中的电子输运不受磁场影响。
设置所述衬底的长度为L1，宽度为W1；所述第一超导层的长度为L2，宽度为W2；所述第一介电层的长度为L3，宽度为W3；所述霍尔结构的长度为L4，宽度为W4；所述第二介电层的长度为L5，宽度为W5；所述第二超导层的长度为L6，宽度为W6。
需要说明的是，所述第一超导层的长宽尺寸小于所述第一介电层的长宽尺寸，即所述第一超导层的长度L2小于所述第一介电层的长度L3，所述第一超导层的宽度W2小于所述第一介电层的宽度W3。所述第二超导层的长宽尺寸小于第二介电层的长宽尺寸，即所述第二超导层的长度L6小于所述第二介电层的长度L5，所述第二超导层的宽度W6小于所述第二介电层的宽度W5。所述第一介电层和第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸，即所述第一介电层的长度L3、及所述第二介电层的长度L5均小于等于霍尔结构的长度L4，所述第一介电层的宽度W3、及所述第二介电层的宽度W5均小于等于霍尔结构的宽度W4。所述霍尔结构的长宽尺寸小于衬底的长宽尺寸，即所述霍尔结构的长度L4小于衬底的长度L1，所述霍尔结构的宽度W4小于衬底的宽度W1。
具体的，请参阅图2～图8对本发明所述半导体器件的制作方法进行说明。
如图2所示，执行S1，提供一衬底；其中，所述衬底为SiO2、MgO或Al2O3中的一种。
如图3所示，执行S2，在所述衬底上表面形成超导材料层，并进行图形化刻蚀形成第一超导层。
具体的，通过直接在衬底上物理气相沉积或机械剥离后干法转移得到所述超导材料层，再对所述超导材料层进行图形化刻蚀形成第一超导层2。优选地，在本实施例中，采用机械剥离后干法转移得到所述超导材料层。
需要说明的是，所述第一超导层2的材料为YBCO(钇钡铜氧)，Nb，NbSe2，NbTi，NbN或NbTiN中的一种。
需要说明的是，所述第一超导层的厚度大于300nm。
如图4所示，执行S3，在所述第一超导层上表面形成介电材料层，并进行图形化刻蚀形成第一介电层，其中，所述第一介电层的长宽尺寸大于第一超导层的长宽尺寸。
具体的，先通过采用机械剥离或化学气相沉积得到介电材料层，然后利用干法转移将所述介电材料层转移到第一超导层/衬底结构上，最后对所述介电材料层进行图形化刻蚀形成第一介电层3。优选地，在本实施例中，采用机械剥离后干法转移得到所述介电材料层。
需要说明的是，所述第一介电层的材料为h-BN(六方氮化硼)，Al2O3或HfO2(二氧化铪)中的一种，所述第一介电层的厚度为10nm～100nm。
需要说明的是，通过在所述第一超导层2上表面设置长宽尺寸大于第一超导层2的第一介电层3，避免了第一超导层2与后续形成的霍尔结构4及金属接触电极7接触，使霍尔结构发生短路导致失效。
如图5所示，执行S4，在所述第一介电层上表面形成二维半导体薄膜层，进行图形化刻蚀形成霍尔结构，其中，所述霍尔结构的长宽尺寸小于衬底的长宽尺寸。
具体的，先通过采用机械剥离或化学气相沉积得到二维半导体薄膜层，然后利用干法转移将所述二维半导体薄膜层转移到第一介电层/第一超导层/衬底结构上，最后对所述二维半导体薄膜层进行图形化刻蚀形成霍尔结构4。优选地，在本实施例中，采用机械剥离后干法转移得到所述二维半导体薄膜层。
需要说明的是，所述二维半导体薄膜层为石墨烯、MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种；所述二维半导体薄膜层的厚度为1～5个原子层的厚度。
需要说明的是，所述霍尔结构4的长宽尺寸小于所述衬底1的长宽尺寸，便于后续在所述衬底1上制作金属接触电极7；所述霍尔结构4的长宽尺寸大于等于所述第一介电层3、及后续形成的第二介电层的长宽尺寸，使得霍尔结构4的边缘可以与后续形成的金属接触电极7形成接触。
需要说明的是，本发明所述霍尔结构由二维半导体薄膜层进过刻蚀形成，且至少包括一个十字结构。优选地，在本实施例中，所述霍尔结构为双十字结构。在其他实施例中，所述霍尔结构还可以为三个十字结构、四个十字结构或其它数量的十字结构。
如图6所示，执行S5，在所述S4得到的结构上形成介电材料层，并进行图形化刻蚀形成第二介电层，其中，所述第一、第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸。
具体的，先通过采用机械剥离或化学气相沉积得到介电材料层，然后利用干法转移将所述介电材料层转移到霍尔结构/第一介电层/第一超导层/衬底结构上，最后对所述介电材料层进行图形化刻蚀形成第二介电层5。优选地，在本实施例中，采用机械剥离后干法转移得到所述介电材料层。
需要说明的是，所述第二介电层5的材料为h-BN，Al2O3或HfO2中的一种，所述第二介电层的厚度为10nm～100nm。
需要说明的是，本发明通过设置第一介电层/霍尔结构/第二介电层的结构，使得第一、第二介电层作为封装保护层，起到保护霍尔结构4的本征特性被破坏致使性能退化的作用；而且还通过设置第一介电层3的长宽尺寸大于第一超导层2的长宽尺寸，第二介电层5的长宽尺寸大于后续形成的第二超导层6的长宽尺寸，避免了霍尔结构4及后续形成的金属接触电极7与所述第一、第二超导层的接触，发生短路的问题。
如图7所示，执行S6，在所述第二介电层上表面形成超导材料层，并进行图形化刻蚀形成第二超导层，其中，所述第二介电层的长宽尺寸大于第二超导层的长宽尺寸。
具体的，先通过采用机械剥离或物理气相沉积得到超导材料层，然后利用干法转移将所述超导材料层转移到所述第二介电层/霍尔结构/第一介电层/第一超导层/衬底结构上，最后对所述超导材料层进行图形化刻蚀形成第二超导层6。优选地，在本实施例中，采用机械剥离后干法转移得到所述超导材料层。
需要说明的是，本发明通过设置第一、第二超导层，利用超导材料的迈斯纳效应，实现对霍尔结构的磁场屏蔽。
需要说明的是，所述第二超导层6的材料为YBCO，Nb，NbSe2，NbTi，NbN或NbTiN中的一种；所述第二超导层的厚度大于300nm。
进一步需要说明的是，本发明所述半导体器件的磁场屏蔽能力与所述第一、第二超导层的厚度有关；所述第一、第二超导层的厚度较大时，其磁场穿透层较薄，可忽略不计，因此具有较好的磁场屏蔽效果。
需要说明的是，本实施例通过机械剥离后干法转移得到所述第二超导层/第二介电层/霍尔结构/第一介电层/第一超导层的堆叠结构的半导体器件，最大程度上保持了各层材料的本征电学特性。
需要说明的是，本发明中所述第二超导层还可以作为背栅电极，与后续形成的金属接触电极形成MOS器件的栅极、源极和漏极，即整个器件为一个磁场屏蔽的MOS器件。
如图8所示，执行S7，在所述衬底上沉积金属并与所述霍尔结构接触，形成金属接触电极7。
需要说明的是，本发明通过设置霍尔结构的长宽尺寸大于等于第一、第二介电层的长宽尺寸，且第一、第二介电层的长宽尺寸均大于第一、第二超导层的长宽尺寸，避免了金属接触电极与所述第一、第二超导层接触，发生短路。
需要说明的是，本发明所述第二超导层/第二介电层/霍尔结构/第一介电层/第一超导层的堆叠结构经过层层图形化刻蚀，所形成的结构边缘与S7中沉积的金属形成极好的接触。
由此可见，本发明的一种用于磁场屏蔽的半导体器件及其制作方法，采用第二超导层/第二介电层/霍尔结构/第一介电层/第一超导层的堆叠结构，由于第一、第二超导层是完全抗磁性的，能有效屏蔽外部磁场辐射带来的干扰。因此这种屏蔽磁场的器件结构对于研究石墨烯及半导体材料的电学特性研究以及实际的应用具有重要的意义。
综上所述，本发明的一种用于磁场屏蔽的半导体器件及其制作方法，具有以下有益效果：
1、本发明通过在所述霍尔结构的上下表面设置第一、第二介电层，不仅防止了霍尔结构被破坏；而且还隔离了霍尔结构和第一、第二超导层，避免霍尔结构短路的问题。
2、本发明通过在所述第一、第二介电层的表面设置第一、第二超导层，屏蔽了外磁场对霍尔结构的影响，而且所述第二超导层还可以作为背栅电极。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种用于磁场屏蔽的半导体器件，其特征在于，所述半导体器件包括：
一衬底；
位于所述衬底上表面的第一超导层；
位于所述第一超导层上表面的第一介电层；
位于所述第一介电层上表面、由二维半导体薄膜层形成的霍尔结构；
位于所述霍尔结构表面的第二介电层；
位于所述第二介电层上表面的第二超导层；
位于所述衬底上表面，并与所述霍尔结构连接的金属接触电极；
其中，所述第一超导层的长宽尺寸小于第一介电层的长宽尺寸，所述第二超导层的长宽尺寸小于第二介电层的长宽尺寸，所述第一介电层和第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸，且所述霍尔结构的长宽尺寸小于衬底的长宽尺寸。
2.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述第一超导层和第二超导层的材料为YBCO，Nb，NbSe2，NbTi，NbN或NbTiN中的一种。
3.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述第一超导层和第二超导层的厚度均大于300nm。
4.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述第一介电层和第二介电层的材料为h-BN，Al2O3或HfO2中的一种。
5.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述第一介电层和第二介电层的厚度均为10nm～100nm。
6.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述二维半导体薄膜层为石墨烯、MoS2、黑磷、硅烯、锗烯、WS2、WTe2、MoSe、MoTe2、WSe2、WTe、TiSe2、PtSe2、ZnSe、PdSe2、CdS、CdSe、BP、SnSe、PtS2、PbI2、GaSe、InSe、ReS2、ReSe2中的一种。
7.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述二维半导体薄膜层的厚度为1～5个原子层的厚度。
8.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述霍尔结构包括至少一个十字结构。
9.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述第二超导层还可作为背栅电极。
10.根据权利要求1所述的用于磁场屏蔽的半导体器件，其特征在于，所述衬底为SiO2、MgO或Al2O3中的一种。
11.一种用于磁场屏蔽的半导体器件的制作方法，其特征在于，所述制作方法包括：
S1：提供一衬底；
S2：在所述衬底上表面形成超导材料层，并进行图形化刻蚀形成第一超导层；
S3：在所述第一超导层上表面形成介电材料层，并进行图形化刻蚀形成第一介电层，其中，所述第一介电层的长宽尺寸大于第一超导层的长宽尺寸；
S4：在所述第一介电层上表面形成二维半导体薄膜层，进行图形化刻蚀形成霍尔结构，其中，所述霍尔结构的长宽尺寸小于衬底的长宽尺寸；
S5：在所述S4得到的结构上形成介电材料层，并进行图形化刻蚀形成第二介电层，其中，所述第一、第二介电层的长宽尺寸均小于等于霍尔结构的长宽尺寸；
S6：在所述第二介电层上表面形成超导材料层，并进行图形化刻蚀形成第二超导层，其中，所述第二介电层的长宽尺寸大于第二超导层的长宽尺寸；
S7：在所述衬底上沉积金属并与所述霍尔结构接触，形成金属接触电极。
12.根据权利要求11所述的用于磁场屏蔽的半导体器件的制作方法，其特征在于，通过直接在衬底上物理气相沉积或机械剥离后干法转移得到所述超导材料层。
13.根据权利要求11所述的用于磁场屏蔽的半导体器件的制作方法，其特征在于，通过化学气相沉积、或机械剥离后干法转移得到所述介电材料层。
14.根据权利要求11所述的用于磁场屏蔽的半导体器件的制作方法，其特征在于，通过化学气相沉积或机械剥离后干法转移得到所述二维半导体薄膜层。
CN201610389241.9A 2016-06-02 2016-06-02 一种用于磁场屏蔽的半导体器件及其制作方法 Active CN106024760B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610389241.9A CN106024760B (zh) 2016-06-02 2016-06-02 一种用于磁场屏蔽的半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610389241.9A CN106024760B (zh) 2016-06-02 2016-06-02 一种用于磁场屏蔽的半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN106024760A true CN106024760A (zh) 2016-10-12
CN106024760B CN106024760B (zh) 2018-06-29

Family

ID=57090545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610389241.9A Active CN106024760B (zh) 2016-06-02 2016-06-02 一种用于磁场屏蔽的半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106024760B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058036A (zh) * 2016-06-08 2016-10-26 中国科学院上海微系统与信息技术研究所 一种量子干涉器件结构及其制备方法
CN106025061B (zh) * 2016-07-14 2018-07-31 中国科学院上海微系统与信息技术研究所 一种新型量子霍尔器件及其制备方法
CN115980902A (zh) * 2022-12-15 2023-04-18 华中科技大学 一种基于二维硒化亚锡的可调波长偏振器及其设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130313A1 (en) * 2001-03-16 2002-09-19 Zagoskin Alexandre M. Superconducting dot/anti-dot flux qubit based on time-reversal symmetry breaking effects
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
CN103324034A (zh) * 2012-03-23 2013-09-25 格罗方德半导体公司 供极远紫外线光刻工艺期间使用的薄膜
CN105070347A (zh) * 2015-08-17 2015-11-18 中国科学院上海微系统与信息技术研究所 一种以石墨烯作为接触电极的器件结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130313A1 (en) * 2001-03-16 2002-09-19 Zagoskin Alexandre M. Superconducting dot/anti-dot flux qubit based on time-reversal symmetry breaking effects
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
CN103324034A (zh) * 2012-03-23 2013-09-25 格罗方德半导体公司 供极远紫外线光刻工艺期间使用的薄膜
CN105070347A (zh) * 2015-08-17 2015-11-18 中国科学院上海微系统与信息技术研究所 一种以石墨烯作为接触电极的器件结构及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058036A (zh) * 2016-06-08 2016-10-26 中国科学院上海微系统与信息技术研究所 一种量子干涉器件结构及其制备方法
CN106058036B (zh) * 2016-06-08 2018-09-28 中国科学院上海微系统与信息技术研究所 一种量子干涉器件结构及其制备方法
CN106025061B (zh) * 2016-07-14 2018-07-31 中国科学院上海微系统与信息技术研究所 一种新型量子霍尔器件及其制备方法
CN115980902A (zh) * 2022-12-15 2023-04-18 华中科技大学 一种基于二维硒化亚锡的可调波长偏振器及其设计方法
CN115980902B (zh) * 2022-12-15 2024-01-16 华中科技大学 一种基于二维硒化亚锡的可调波长偏振器及其设计方法

Also Published As

Publication number Publication date
CN106024760B (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN104037226B (zh) 具有非对称源极/漏极结构的FinFET及其制造方法
KR101516034B1 (ko) 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP2024045210A (ja) マヨラナ材料と超伝導体のハイブリッド網構造のインサイチュによる製造方法及びその方法により製造されたハイブリッド構造
CN105679827A (zh) 包括堆叠的纳米片场效应晶体管的装置
US10367133B1 (en) Epitaxial superconducting devices and method of forming same
CN106024760A (zh) 一种用于磁场屏蔽的半导体器件及其制作方法
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
CN110148664A (zh) 约瑟夫森结的制备方法
CN109742159A (zh) 一种低隧穿漏电半浮栅晶体管及其制备方法
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
CN105428517B (zh) 一种双通道超导连接及其制备方法
EP2908348B1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
CN106601794B (zh) 具有插入层的半导体结构及其制造方法
CN105304723A (zh) 薄膜晶体管、阵列基板、制造方法和显示装置
JP2015060908A (ja) 半導体装置、超伝導装置およびその製造方法
TWI825815B (zh) 半導體裝置及其製造方法
CN101286544A (zh) 一种用于超导器件的超导多层膜及其制备方法
US11342492B1 (en) Josephson junction structures
CN100505356C (zh) 一种闭合的超导环状多层膜及其制备方法和用途
CN106025061B (zh) 一种新型量子霍尔器件及其制备方法
US11201273B2 (en) Semiconductor-superconductor heterostructure
Grimm et al. A self-aligned nano-fabrication process for vertical NbN–MgO–NbN Josephson junctions
KR101239231B1 (ko) 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant