CN106601794B - 具有插入层的半导体结构及其制造方法 - Google Patents

具有插入层的半导体结构及其制造方法 Download PDF

Info

Publication number
CN106601794B
CN106601794B CN201610641281.8A CN201610641281A CN106601794B CN 106601794 B CN106601794 B CN 106601794B CN 201610641281 A CN201610641281 A CN 201610641281A CN 106601794 B CN106601794 B CN 106601794B
Authority
CN
China
Prior art keywords
layer
semiconductor structure
insert layer
gate dielectric
insert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610641281.8A
Other languages
English (en)
Other versions
CN106601794A (zh
Inventor
连承伟
王智麟
郭康民
林智伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106601794A publication Critical patent/CN106601794A/zh
Application granted granted Critical
Publication of CN106601794B publication Critical patent/CN106601794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了半导体结构及其形成方法。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，该插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本发明的实施例还涉及具有插入层的半导体结构及其制造方法。

Description

具有插入层的半导体结构及其制造方法
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及具有插入层的半导体结构及其制造方法。
背景技术
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。
然而，虽然现有的半导体制造工艺对于它们的预期目的通常已经足够，但是随着器件持续按比例缩小，它们不是在所有方面都已完全令人满意。
发明内容
本发明的实施例提供了一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。
本发明的另一实施例提供了一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，所述栅极介电层由M2Oy制成，并且其中，M1是金属，M2是金属，O是氧，以及x是大于y的数。
本发明的又一实施例提供了一种用于制造半导体结构的方法，包括：在衬底上方形成界面层；在所述界面层上方形成插入层；在所述插入层上方形成栅极介电层；以及在所述栅极介电层上方形成栅极结构，其中，所述插入层由M1 mOn制成，M1是金属，O是氧，m是在从1至2的范围内的值，并且n是在从1.2至3.5的范围内的值。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1D是根据一些实施例的形成半导体结构的各个阶段的截面表示。
图2A至图2B是根据一些实施例的形成半导体结构的各个阶段的截面表示。
图3是根据一些实施例的半导体结构的截面表示。
图4A至图4H是根据一些实施例的形成半导体结构的各个阶段的立体图。
图5是根据一些实施例的半导体结构的截面表示。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
提供了半导体结构及其制造方法的实施例。半导体结构包括在界面层和栅极介电层之间形成的插入层。该插入层由金属氧化物制成，并且插入层中的氧可以补充栅极介电层中的氧空位。
图1A至如1D是根据一些实施例的形成半导体结构100a的各个阶段的截面表示。如图1A所示，根据一些实施例，接收衬底102。衬底102可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但是不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但是不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但是不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
根据一些实施例，如图1A所示，在衬底102上方形成伪栅极结构104。根据一些实施例，伪栅极结构104包括界面层106、插入层108、栅极介电层110和伪栅电极层112。
在一些实施例中，界面层106由SiO2、GeO2、HfSiO、SiON等制成。在一些实施例中，界面层106具有在从约至约的范围内的厚度。界面层106可以通过实施原子层沉积(ALD)工艺、热氧化工艺、UV-臭氧氧化工艺或化学汽相沉积(CVD)工艺形成。
根据一些实施例，如图1A所示，在界面层106上方形成插入层108，并且在插入层108上方形成栅极介电层110。插入层108可以形成为补充栅极介电层110中的氧空位。相应地，用于形成插入层108的材料可能比用于形成栅极介电层110的材料包含更多的氧。在一些实施例中，插入层108和栅极介电层110都由金属氧化物制成，但是用于形成插入层108的金属氧化物具有比用于形成栅极介电层110的金属氧化物的配位数更高的配位数。
在一些实施例中，插入层108由M1Ox制成。M1是金属。在一些实施例中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。O是氧。在一些实施例中，x是大于4的值。在一些实施例中，x在从约5至约10的范围内。如上所述，插入层108可以形成为补充栅极介电层110中的氧空位。并且因此x应该足够大，从而使得插入层108可以提供足够的氧以修复栅极介电层110中的氧空位。然而，x不能太大，否则插入层108的介电常数可能太高并且可能影响随后的制造工艺中在插入层108上方形成的栅极结构的性能。
在一些实施例中，栅极介电层110由M2Oy制成。M2是金属。在一些实施例中，M2从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。O是氧。在一些实施例中，y小于5。在一些实施例中，y在从约1至4的范围内。在一些实施例中，M1和M2是相同的金属，但是用于形成插入层108和栅极介电层110的材料的配位数不同。例如，插入层108由M1Ox制成，并且栅极介电层110由M2Oy制成。此外，x大于y。在一些实施例中，插入层108由HfOx制成，并且栅极介电层110由HfOy制成，而x等于或大于5，并且y等于或小于4。
在一些实施例中，栅极介电层110的介电常数大于插入层108的介电常数。在一些实施例中，栅极介电层110的介电常数在从18至25的范围内。在一些实施例中，插入层108的介电常数在从13至17的范围内。在一些实施例中，插入层108的介电常数大于界面层的介电常数。
在一些实施例中，M1 mOn，M1是金属，O是氧，m是在从约1至约2的范围内的值，并且n是在从约1至约3的范围内的值。在一些实施例中，M1是Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。在一些实施例中，n与m的比率在从约5至约10的范围内。
在一些实施例中，插入层108具有在从约至约的范围内的厚度。插入层108应该有足够的厚度从而使得插入层108可以提供高效的氧以修复栅极介电层110的氧空位。然而，插入层108不能太厚，否则半导体结构的电容可能太高并且可能相应地削弱半导体结构的性能。插入层108可以通过退火、化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其它适用的工艺形成。在用于形成插入层108的工艺期间可以使用诸如N2、H2、O2、N2O和/或H2O的气体。
在一些实施例中，栅极介电层110由高k介电材料制成。高k介电材料的实例包括但是不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或其它适用的介电材料。栅极介电层110可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其它适用的工艺形成。在一些实施例中，栅极介电层110具有在从约至约范围内的厚度。
根据一些实施例，如图1A所示，在栅极介电层110上方形成伪栅电极层112。在一些实施例中，伪栅电极层112由多晶硅制成。可以通过依次沉积界面层106、插入层108、栅极介电层110和伪栅电极层112以及图案化这些材料层以形成伪栅极结构104来形成伪栅极结构104。
根据一些实施例，如图1B所示，在形成伪栅极结构104之后，在伪栅极结构104的侧壁上形成密封层114。密封层114可以保护伪栅极结构114不受随后的工艺期间的损害或损失，并且也可以阻止随后的工艺期间的氧化。在一些实施例中，密封层114由氮化硅、氧化硅、氮氧化硅、碳化硅或其它适用的介电材料制成。密封层114可以包括单层或多层。
根据一些实施例，在密封层114上还形成间隔件116。在一些实施例中，间隔件116由氮化硅、氧化硅、碳化硅、氮氧化硅或其它适用的材料制成。根据一些实施例，如图1B所示，源极/漏极结构118形成在衬底102中并且放置为邻近伪栅极结构104。在一些实施例中，源极/漏极结构118通过使用注入工艺或外延(epi)工艺形成。在一些实施例中，源极/漏极结构118包括Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP等。
根据一些实施例，如图1B所示，在衬底102中形成源极/漏极结构118之后，在衬底102上方形成接触蚀刻停止层(CESL)120，并且在接触蚀刻停止层120上方形成层间介电层122。如图1B所示，根据一些实施例，在间隔件116的侧壁上和源极/漏极结构118的顶面上形成接触蚀刻停止层120。在一些实施例中，接触蚀刻停止层120由氮化硅、氮氧化硅和/或其它适用的材料制成。接触蚀刻停止层可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其它适用的工艺形成。
在一些实施例中，层间介电层122由氧化硅、氮化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)和/或其它适用的介电材料制成。层间介电层122可以通过化学汽相沉积(CVD)物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其它适用的工艺形成。
根据一些实施例，如图1C所示，在形成层间介电层122之后，去除伪栅电极层112以在间隔件116之间形成沟槽124。之后，根据一些实施例，如图1D所示，在沟槽124中形成栅极结构126。
在一些实施例中，栅极结构126包括功函金属层128和金属栅电极层130。功函金属层128调节至适当的功函数。在一些实施例中，功函金属层128由金属氮化物制成。例如，如果期望的是用于PMOS器件的P-型功函金属(P-金属)，可以使用TiN、WN或W。另一方面，如果期望的是用于NMOS器件的N-型功函金属(N-金属)，可以使用TiAl、TiAlN或TaCN。
在一些实施例中，金属栅电极层130由诸如金属的导电材料制成。用于形成金属栅电极130的导电材料的实例可以包括但是不限于铝、铜、钨、钛、钽或其它适用的材料。如先前所述，在随后的工艺中，金属栅电极层130的金属可以朝向下面形成的层扩散。
如图1D所示，半导体结构100a包括在界面层106和栅极介电层110之间放置的插入层108。插入层108中的氧可以补充栅极介电层110中的氧空位，从而使得栅极结构126的阈值电压将不会受到栅极介电层110中的氧空位的影响。相应地，产生的半导体结构可以具有更好的均匀性，并且可以改进制造半导体结构100a的良率。
图2A至图2B是根据一些实施例的形成半导体结构100b的各个阶段的截面表示。用于形成半导体结构100b的一些工艺和材料可以与先前描述的用于形成半导体结构100a的工艺和材料类似或相同并且不在此处重复。
除了在去除伪栅极结构之后形成半导体结构100b的界面层、插入层和栅极介电层之外，用于形成半导体结构100b的方法类似于形成半导体结构100a的方法。类似于图1A至图1C的那些，在衬底102上方形成伪栅极结构，并且在伪栅极结构的侧壁上形成密封层114和间隔件116。此外，在衬底102中形成源极/漏极结构118，并且在衬底102上方形成接触蚀刻停止层120和层间介电层122。之后，根据一些实施例，如图2A所示，去除伪栅极结构以形成沟槽224。
与图1C中所示的结构不同，完全地去除伪栅极结构，并且因此通过沟槽224暴露了衬底102的顶面。在形成沟槽224之后，在沟槽224的底面上形成界面层206。用于形成界面层206的工艺和材料可以与先前描述的用于形成界面层106的工艺和材料类似或相同并且不在此处重复。
根据一些实施例，如图2B所示，在形成界面层206之后，在界面层206的顶面上和沟槽224的侧壁上形成插入层208。用于形成插入层208的工艺和材料可以与先前描述的用于形成插入层108的工艺和材料类似或相同并且不在此处重复。在一些实施例中，插入层208通过实施CVD工艺形成。
根据一些实施例，如图2B所示，在形成插入层208之后，在插入层208上方形成栅极介电层210。用于形成栅极介电层210的工艺和材料与先前描述的用于形成栅极介电层110的工艺和材料类似或相同并且不在此处重复。
下一步，根据一些实施例，如图2B所示，在栅极介电层210上方形成栅极结构226。根据一些实施例，类似于栅极结构126，栅极结构226包括功函金属层228和在功函金属层228上方形成的金属栅电极层230。用于形成功函金属层228和金属栅电极层230的工艺和材料可以分别与先前描述的用于形成功函金属层128和金属栅电极层130的工艺和材料类似或相同并且不在此处重复。
如图2B所示，半导体结构100b包括在界面层206和栅极介电层210之间放置的插入层208。如先前所述，插入层208形成为比栅极介电层包含更多的氧，并且因此插入层208可以被视为修复栅极介电层110中的氧空位的氧源。相应地，可以改进和更好地控制产生的半导体结构100b的性能。
因此，栅极介电层210中的氧空位可以由插入层208中的氧修复，并且可以改进形成半导体结构100b的均匀性。
图3是根据一些实施例的半导体100c的截面表示。除了在密封层114的侧壁上未形成插入层之外，半导体结构100c与半导体结构100b类似或相同。
更具体地，可以实施类似于图2A和图2B所示的工艺的工艺。然而，在界面层206上方形成插入层208’，而不是插入层208。用于形成插入层208’的材料与先前描述的用于形成插入层108和插入层208的材料类似或相同并且不在此处重复。插入层208’和插入层208之间的不同在于插入层208’仅仅形成在界面层206的顶面上(即，通过去除伪栅极结构形成的沟槽的底面上)而不形成在密封层114的侧壁上(即，通过去除伪栅极结构形成的沟槽的侧壁上)。在一些实施例中，插入层208’通过实施热工艺形成。
图4A至图4H是根据一些实施例的形成半导体结构100d的各个阶段的立体图。如图4A所示，在衬底102上方形成介电层303和掩模层305，并且根据一些实施例，如图4A所示，在掩模层305上方形成感光层307。介电层303可以用作衬底102和掩模层305之间的粘合层。此外，介电层303也可以用作蚀刻掩模层305的蚀刻停止层。在一些实施例中，介电层303由氧化硅制成。介电层305可以通过使用热氧化工艺形成，但是在一些其它实施例中，可以使用其它的沉积工艺。
在随后的光刻工艺期间，掩模层305可以用作硬掩模。在一些实施例中，掩模层305由氮化硅制成。掩模层305可以通过使用低压化学汽相沉积(LPCVD)或等离子体增强化学汽相沉积(PECVD)形成，但是在一些其它实施例中，也可以使用其它的沉积工艺。
下一步，根据一些实施例，如图4B所示，通过穿过感光层307依次蚀刻掩模层305、介电层303和衬底102而形成鳍结构309。之后，去除感光层307。根据一些实施例，如图4C所示，在形成鳍结构309之后，在衬底102上方形成绝缘层311。如图4C所示，鳍结构309可以由绝缘层311覆盖。在一些实施例中，绝缘层311由氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)或其它低k介电材料制成。绝缘层311可以通过使用高密度等离子体(HDP)CVD工艺形成，但是在其它实施例中，可以使用其它的沉积工艺。
下一步，根据一些实施例，如图4D所示，使绝缘层311凹进以在鳍结构309周围形成诸如浅沟槽隔离结构的隔离结构313。绝缘层311可以通过湿蚀刻工艺或干蚀刻工艺凹进。此外，去除掩模层305和介电层303。
之后，伪栅极结构304形成为横跨鳍结构309并且在隔离结构313上方延伸。在一些实施例中，伪栅极结构304包括伪栅极介电层306和在伪栅极介电层306上方形成的伪栅电极层312。在一些实施例中，伪栅极介电层306由氧化硅制成。在一些实施例中，伪栅极介电层306由诸如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐或金属的氮氧化物的高k介电材料制成。高k介电材料的实例包括但是不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或其它适用的介电材料。在一些实施例中，伪栅电极层312由多晶硅制成。
根据一些实施例，如图4E所示，在形成伪栅极结构304之后，在伪栅极结构304的侧壁上形成密封层314和间隔件316。用于形成密封层314和间隔件316的工艺和材料可以与先前描述的用于形成密封层114和间隔件116的工艺和材料类似或相同并且不在此处重复。
下一步，根据一些实施例，如图4E所示，在鳍结构309中形成源极/漏极结构323。在一些实施例中，使邻近伪栅极结构304的鳍结构309的部分凹进以在鳍结构309的两侧处形成凹槽，并且通过外延(epi)工艺在凹槽中生长应变材料。此外，应变材料的晶格常数可以不同于衬底102的晶格常数。在一些实施例中，源极/漏极结构323包括Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP等。
根据一些实施例，如图4F所示，在形成源极/漏极结构323之后，在衬底102上方形成接触蚀刻停止层(CESL)320，并且在接触蚀刻停止层320上方形成层间介电(ILD)层322。用于形成接触蚀刻停止层320和层间介电层322的工艺和材料与先前描述的用于形成接触蚀刻停止层120和层间介电层122的工艺和材料类似或相同并且不在此处重复。
下一步，根据一些实施例，对层间介电层322和接触蚀刻停止层320实施抛光工艺以暴露伪栅极结构304的顶面。在一些实施例中，实施化学机械抛光(CMP)工艺直至暴露伪栅极结构304的顶面。
根据一些实施例，如图4G所示，在实施抛光工艺之后，去除伪栅极结构304，从而形成沟槽324。在一些实施例中，通过实施干蚀刻工艺去除伪栅极结构304。在一些实施例中，通过实施干蚀刻工艺和湿蚀刻工艺去除伪栅极结构304。
根据一些实施例，如图4H所示，在形成沟槽324之后，在沟槽324的底面上形成界面层306’。用于形成界面层306’的工艺和材料可以与先前描述的用于形成界面层106和界面层206的工艺和材料类似或相同并且不在此处重复。
根据一些实施例，如图4H所示，在形成界面层306’之后，在界面层306’的顶面上和沟槽324的侧壁上形成插入层308。用于形成插入层308的工艺和材料可以与先前描述的用于形成插入层108、插入层208和插入层208’的工艺和材料类似或相同并且不在此处重复。在一些实施例中，插入层308通过实施CVD工艺形成。
根据一些实施例，如图4H所示，在形成插入层308之后，在插入层308上方形成栅极介电层310。用于形成栅极介电层310的工艺和材料可以与先前描述的用于形成栅极介电层110和栅极介电层210的工艺和材料类似或相同并且不在此处重复。
下一步，根据一些实施例，如图4H所示，在栅极介电层310上方形成栅极结构326。根据一些实施例，类似于栅极结构126，栅极结构326包括功函金属层328和在功函金属层328上方形成的金属栅电极层330。用于形成功函金属层328和金属栅电极层330的工艺和材料可以分别与先前描述的用于形成功函金属层128和功函金属层228以及金属栅电极层130和金属栅电极层230的工艺和材料类似或相同并且不在此处重复。
如图4H所示，半导体结构100d包括在界面层306’和栅极介电层310之间放置的插入层308。如先前所述，通过插入层308中的氧可以修复栅极介电层310中的氧空位，并且可以改进形成半导体结构100d的良率。
图5是根据一些实施例的半导体结构100e的截面表示。除了在密封层114的侧壁上未形成插入层(类似于半导体结构100c)之外，半导体结构100e与半导体结构100d类似或相同。
更具体地，可以实施类似于图4A至图4H所示的工艺的工艺。然而，在界面层306’上方形成插入层308’，而不是插入层308。用于形成插入层308’的材料可以与先前描述的用于形成插入层108、插入层208、插入层208’和插入层308的材料类似或相同并且不在此处重复。插入层308’和插入层308之间的不同在于插入层308’仅仅形成在界面层306’的顶面上(即，沟槽324的底面上)而不形成在密封层314的侧壁上(即，沟槽324的侧壁上)。在一些实施例中，插入层308’通过实施热工艺形成。
一般地，半导体结构中的栅极结构包括栅极介电层和在栅极介电层上方形成的栅电极层。然而，当栅极介电层由诸如金属氧化物的高k介电材料制成时，在用于制造栅极结构的工艺期间可能在栅极介电层中形成氧空位。氧空位可以吸引衬底的顶面上的负电子并且引起内部电场。也就是说，栅极结构的功函值可以受到内部电场的影响，并且产生的半导体结构的均匀性可能较差。
相应地，在本发明的一些实施例中，在界面层(例如，界面层106、界面层206和界面层306’)和栅极介电层(例如，栅极介电层110、栅极介电层210和栅极介电层310)之间放置插入层(例如，插入层108、插入层208、插入层208’、插入层308和插入层308’)。插入层由与栅极介电层相比的相对富氧材料制成，并且因此可以用于补充栅极介电层中的氧空位。相应地，栅极结构的阈值电压和功函值将不受栅极介电层中的氧空位的影响，并且可以更好地控制产生的半导体结构(例如，半导体结构100a至半导体结构100e)的性能。此外，还可以改进半导体结构的均匀性和可靠性，并且可以增加制造工艺的良率。
在一些实施例中，插入层由诸如先前描述的M1Ox的金属氧化物制成并且可以容易地通过任何已知的工艺或待开发的工艺形成。也就是说，不需要复杂的制造工艺，并且制造工艺的成本可以相对较低。
提供了半导体结构及其制造方法的实施例。该半导体结构包括在衬底上方形成的界面层、插入层以及栅极介电层。在该栅极介电层上方形成栅极结构。在界面层和栅极介电层之间放置插入层。插入层由与用于形成栅极介电层的材料相比在其中包含相对较高的氧的金属氧化物制成。因此，插入层可以用于补充栅极介电层中的氧空位，并且可以更好地控制在栅极介电层上方形成的栅极结构的阈值电压。相应地，半导体结构可以具有改进的均匀性，并且可以增加用于制造半导体结构的工艺的良率。
在一些实施例中，提供了半导体结构。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，插入层由M1Ox制成，并且M1是金属，O是氧以及x是大于4的值。
在上述半导体结构中，其中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
在上述半导体结构中，其中，所述栅极介电层由M2Oy制成，M2是金属，以及y在从1至4的范围内。
在上述半导体结构中，其中，所述栅极介电层由M2Oy制成，M2是金属，以及y在从1至4的范围内，x在从5至10的范围内。
在上述半导体结构中，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
在上述半导体结构中，其中，所述栅极介电层由M1Oy制成，并且y在从1至4的范围内。
在上述半导体结构中，其中，所述插入层的厚度在从至的范围内。
在一些实施例中，提供了半导体结构。该半导体结构包括衬底和在衬底上方形成的界面层。半导体结构还包括在界面层上方形成的插入层和在插入层上方形成的栅极介电层。该半导体结构还包括在栅极介电层上方形成的栅极结构。此外，插入层由M1Ox制成，栅极介电层由M2Oy制成，并且其中，M1是金属，M2是金属，O是氧以及x是大于y的数。
在上述半导体结构中，其中，x在从5至10的范围内。
在上述半导体结构中，其中，y在从1至4的范围内。
在上述半导体结构中，其中，M1和M2单独地从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
在上述半导体结构中，其中，M1和M2是相同的金属。
在上述半导体结构中，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
在一些实施例中，提供了用于制造半导体结构的方法。用于制造半导体结构的方法包括在衬底上方形成界面层。用于制造半导体结构的方法还包括在界面层上方形成插入层以及在插入层上方形成栅极介电层。用于制造半导体结构的方法还包括在栅极介电层上方形成栅极结构。此外，插入层由M1 mOn制成，M1是金属，O是氧，m是在从约1至约2的范围内的值并且n是在从约1.2至约3.5的范围内的值。
在上述方法中，其中，n与m的比率在从5至10的范围内。
在上述方法中，其中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
在上述方法中，其中，所述栅极结构包括：功函金属层，形成在所述栅极介电层上方；以及栅电极层，形成在所述功函金属层上方。
在上述方法中，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
在上述方法中，其中，所述插入层由HfOn制成，并且所述栅极介电层由HfOp制成，并且p在从1至4的范围内。
在上述方法中，其中，所述插入层的介电常数大于所述界面层的介电常数。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (15)

1.一种半导体结构，包括：
衬底；
界面层，形成在所述衬底上方；
插入层，形成在所述界面层上方；
栅极介电层，形成在所述插入层上方；以及
栅极结构，形成在所述栅极介电层上方，
其中，所述插入层由M1Ox制成，所述栅极介电层由M1Oy制成，并且M1是金属，O是氧，并且x大于y，x在从5至10的范围内。
2.根据权利要求1所述的半导体结构，其中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
3.根据权利要求1所述的半导体结构，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
4.根据权利要求1所述的半导体结构，其中，y在从1至4的范围内。
5.根据权利要求1所述的半导体结构，其中，所述插入层的厚度在从至的范围内。
6.一种半导体结构，包括：
衬底；
界面层，形成在所述衬底上方；
插入层，形成在所述界面层上方；
栅极介电层，形成在所述插入层上方；以及
栅极结构，形成在所述栅极介电层上方，
其中，所述插入层由M1Ox制成，所述栅极介电层由M2Oy制成，并且其中，M1是金属，M2是金属，O是氧，以及x是大于y的数，x在从5至10的范围内。
7.根据权利要求6所述的半导体结构，其中，y在从1至4的范围内。
8.根据权利要求6所述的半导体结构，其中，M1和M2单独地从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
9.根据权利要求6所述的半导体结构，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
10.一种用于制造半导体结构的方法，包括：
在衬底上方形成界面层；
在所述界面层上方形成插入层；
在所述插入层上方形成栅极介电层；以及
在所述栅极介电层上方形成栅极结构，
其中，所述插入层由M1 mOn制成，M1是金属，O是氧，n与m的比率在从5至10的范围内。
11.根据权利要求10所述的用于制造半导体结构的方法，其中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。
12.根据权利要求10所述的用于制造半导体结构的方法，其中，所述栅极结构包括：
功函金属层，形成在所述栅极介电层上方；以及
栅电极层，形成在所述功函金属层上方。
13.根据权利要求10所述的用于制造半导体结构的方法，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。
14.根据权利要求10所述的用于制造半导体结构的方法，其中，所述插入层由HfOn制成，并且所述栅极介电层由HfOp制成，并且p在从1至4的范围内。
15.根据权利要求10所述的用于制造半导体结构的方法，其中，所述插入层的介电常数大于所述界面层的介电常数。
CN201610641281.8A 2015-10-20 2016-08-08 具有插入层的半导体结构及其制造方法 Active CN106601794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/918,054 US9515158B1 (en) 2015-10-20 2015-10-20 Semiconductor structure with insertion layer and method for manufacturing the same
US14/918,054 2015-10-20

Publications (2)

Publication Number Publication Date
CN106601794A CN106601794A (zh) 2017-04-26
CN106601794B true CN106601794B (zh) 2019-10-08

Family

ID=57399958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610641281.8A Active CN106601794B (zh) 2015-10-20 2016-08-08 具有插入层的半导体结构及其制造方法

Country Status (5)

Country Link
US (2) US9515158B1 (zh)
KR (2) KR20170046048A (zh)
CN (1) CN106601794B (zh)
DE (1) DE102016100008B4 (zh)
TW (1) TWI619250B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515158B1 (en) * 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US10008386B2 (en) 2016-09-12 2018-06-26 International Business Machines Corporation Formation of pure silicon oxide interfacial layer on silicon-germanium channel field effect transistor device
US10522358B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and methods of forming same
US11227932B2 (en) * 2018-05-16 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with a fin top hardmask

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436774B1 (en) 2001-01-26 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Method for forming variable-K gate dielectric
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7122487B2 (en) * 2002-11-14 2006-10-17 Sharp Laboratories Of America, Inc. Method for forming an oxide with improved oxygen bonding
US7838875B1 (en) * 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
DE10350702B4 (de) * 2003-10-30 2007-08-09 Infineon Technologies Ag Halbleiterbauelement mit einer kapazitiven, gegenüber Fehlern einer Dielektrikusschicht robusten Struktur
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
CN101211970B (zh) * 2006-12-28 2012-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
KR101377069B1 (ko) * 2008-05-23 2014-03-24 삼성전자주식회사 반도체 장치 및 그 형성방법
US8778754B2 (en) 2008-09-15 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N and P work functions in high-K/metal gate devices
US7776757B2 (en) * 2009-01-15 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k metal gate devices
KR101599724B1 (ko) * 2009-02-16 2016-03-04 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2010206099A (ja) 2009-03-05 2010-09-16 Fujitsu Semiconductor Ltd 半導体素子及びその製造方法
US9178156B2 (en) * 2009-12-23 2015-11-03 Merck Patent Gmbh Compositions comprising polymeric binders
US8569135B2 (en) * 2011-07-20 2013-10-29 International Business Machines Corporation Replacement gate electrode with planar work function material layers
US20130075831A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having tialn blocking/wetting layer
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
DE112011105973T5 (de) * 2011-12-19 2014-09-25 Intel Corporation Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
US9142404B2 (en) 2013-10-16 2015-09-22 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for annealing semiconductor device structures using microwave radiation
ES2638939T3 (es) 2013-10-18 2017-10-24 Wöhner GmbH & Co. KG Elektrotechnische Systeme Sistema de protección frente a contactos para barras colectoras de corriente
US10158000B2 (en) 2013-11-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Low-K dielectric sidewall spacer treatment
CN105321820B (zh) 2014-07-08 2018-09-14 台湾积体电路制造股份有限公司 通过opc修改布局设计以降低拐角圆化效应
US9515158B1 (en) * 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same

Also Published As

Publication number Publication date
KR20170128170A (ko) 2017-11-22
DE102016100008B4 (de) 2023-12-14
TW201715728A (zh) 2017-05-01
US9515158B1 (en) 2016-12-06
KR20170046048A (ko) 2017-04-28
US20170110555A1 (en) 2017-04-20
US9960246B2 (en) 2018-05-01
DE102016100008A1 (de) 2017-04-20
TWI619250B (zh) 2018-03-21
CN106601794A (zh) 2017-04-26
KR102311437B1 (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
CN104835838B (zh) 具有不同宽度的栅极结构及其制造方法
CN106158966B (zh) 具有不齐平的栅极结构的半导体结构及其形成方法
CN105321943B (zh) 非平面器件和应变产生沟道电介质
CN106711042B (zh) 用于半导体中段制程（meol）工艺的方法和结构
CN102194875B (zh) 装置与半导体元件的形成方法
US11177259B2 (en) Multi-threshold gate structure with doped gate dielectric layer
CN106601794B (zh) 具有插入层的半导体结构及其制造方法
CN109585448A (zh) 半导体器件及其制造方法
US8183644B1 (en) Metal gate structure of a CMOS semiconductor device
KR101338830B1 (ko) Ｃｍｏｓ 반도체 디바이스의 금속 게이트 구조 및 이의 형성 방법
CN106206577B (zh) 用于FinFET器件的方法和结构
CN104347411B (zh) 金属栅电极等效功函数调节方法
CN102194754A (zh) 半导体装置及其制造方法
US9257323B2 (en) Semiconductor device and method for forming the same
CN109216456A (zh) 半导体器件和方法
CN106469684A (zh) 半导体装置及其形成方法
CN106941119A (zh) 具有放大的栅电极结构的半导体结构及其形成方法
CN103779224A (zh) Mosfet的制造方法
US20180166548A1 (en) Structure and formation method of semiconductor device structure with gate structure
CN106601619B (zh) 一种半导体器件及其制备方法、电子装置
CN104752228A (zh) 半导体器件结构及其制造方法
CN103779223A (zh) Mosfet的制造方法
CN106972054A (zh) 半导体器件及其制造方法
CN104916590B (zh) 一种半导体器件及其制造方法
TWI804880B (zh) 半導體裝置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant