CN101286544A - 一种用于超导器件的超导多层膜及其制备方法 - Google Patents
一种用于超导器件的超导多层膜及其制备方法 Download PDFInfo
- Publication number
- CN101286544A CN101286544A CNA200710065297XA CN200710065297A CN101286544A CN 101286544 A CN101286544 A CN 101286544A CN A200710065297X A CNA200710065297X A CN A200710065297XA CN 200710065297 A CN200710065297 A CN 200710065297A CN 101286544 A CN101286544 A CN 101286544A
- Authority
- CN
- China
- Prior art keywords
- multilayer film
- superconducting
- layer
- ring
- closed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明涉及一种用于超导器件的超导多层膜,其包括沉积在衬底上的多层膜,该多层膜的横截面为闭合的正N边形环,其中,N为大于或等于3的正整数。所述的正N边形环的内环边长为10~100000nm,外环边长为20~200000nm,环宽为10~100000nm。按照势垒层数的不同分类,该闭合的超导环状多层膜包括单势垒型和双势垒型,其可以通过微加工方法来制备。本发明的闭合超导环状多层膜在保持超导多层膜原有特征和性能的情况下,还具有较小的结电容和功耗等优点,能够满足大规模产品化的要求,能够广泛应用于以超导环状多层膜为核心的各种器件。
Description
技术领域
本发明涉及一种用于超导器件的超导多层膜,及其制备方法,和基于这种超导多层膜的超导器件。
背景技术
由于超导现象需要极低温度(典型的是4.2K),所以自从1911年昂尼斯(Onnes)发现超导现象以来,超导技术的广泛应用一直受到低温技术限制。上世纪八十年代中期,默勒(Müller)与贝诺兹(Bednorz)发现临界温度TC大于30K的高温超导体后,特别是1987年,TC高于90K的YBaCuO氧化物高温超导体的发现,为超导材料走出实验室铺平了道路,使超导技术的广泛应用成为了可能。超导材料的用途非常广阔,大致可分为三类:大电流应用(强电应用)、电子学应用(弱电应用)和抗磁性应用,其中电子学应用包括超导计算机、超导天线、超导微波器件、超导光探测器等。超导体不仅直流电阻为零,而且超导体低频损耗极低、高频损耗也很低。超导约瑟夫森(Josephson)结制成的电子器件的固有噪声温度接近量子噪声极限,超导SIS混频器在36GHz频率时噪声仅为3.8K,逻辑电路的开关时间小于15ps。超导量子干涉器的磁场灵敏度达~10-11T,能量分辨率约为10-33J/Hz。这些特性使超导技术在电工学和电子学领域有着广泛的应用前景。作为超高速、低功耗、超高灵敏度的需要,超导器件已经成为固态器件的重要组成部分。
在超导器件中,应用超导多层膜的核心部分是约瑟夫森隧道结或单粒子隧道结,它是由非超导的势垒层来分开两块超导体形成的隧道结,即S-I-S。在实际的器件中,势垒层可以是绝缘体,也可以是半导体和正常金属导体,势垒层的厚度可以有很大的变化范围。在现有的技术中,超导器件中超导多层膜的几何结构都是非闭合的结构,如矩形等。这种结构在高密度小尺寸器件中将产生不可忽视的结电容以及较大的功耗,对器件的性能带来许多不利的影响。
发明内容
本发明的目的在于提供一种具有较小的结电容和功耗,从而可以改善器件性能的用于超导器件的超导多层膜。
本发明的另一目的在于提供上述用于超导器件的超导多层膜的制备方法。
本发明的再一目的在于提供基于上述超导多层膜的超导器件。
本发明的目的是通过如下的技术方案实现的:
本发明提供一种用于超导器件的超导多层膜,其包括沉积在衬底上的多层膜,其特征在于,所述的多层膜的横截面为闭合的正N边形环,其中,N为大于或等于3的正整数,该正N边形环的内环边长为10~100000nm,外环边长为20~200000nm,环宽为10~100000nm。
优选的,所述的多层膜的横截面为三角形、五边形、六边形、八边形、十边形或十六边形。
本发明提供一种制备上述用于超导器件的超导多层膜的方法,其为利用微加工的方法制备所述的闭合环状超导多层膜,包括如下的步骤:
1)选择一个衬底,经过常规方法清洗之后,在常规的薄膜生长设备(例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等)上沉积下部缓冲层;
所述的衬底选自常规衬底,如Si、Si/SiO2、SiC、SiN、Ge、GaAs衬底等,或为单晶衬底,如蓝宝石、石英、LaAlO3、SrTiO3、MgO;厚度为0.3~1mm;
所述的下部缓冲层由Ta、Ru、Cr、Au、Ag、Pt、W、Ti、Cu、Al、SrTiO3、LaAlO3、CeO2等材料组成,厚度为2~200nm;
2)利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,在下部缓冲层上依次沉积超导多层膜;
3)采用微加工工艺,将步骤2)中沉积了超导多层膜的衬底加工成闭合环状结构;
所述的微加工工艺的具体步骤为:首先经过涂胶、前烘,再在在紫外、深紫外曝光或电子束曝光机上,根据所需的闭合状多边形图形对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把该超导多层膜刻成闭合环状,最后用去胶剂浸泡进行去胶;必要时还可以利用反应离子刻蚀机进行辅助去胶;
所述的闭合环状为闭合的正N边形环,其中,N为大于或等于3的正整数,该正N边形环的内环边长为10~100000nm,外环边长为20~200000nm,环宽为10~100000nm;优选的,该闭合环状为三角形、五边形、六边形、八边形、十边形或十六边形;
4)在步骤3)得到的刻蚀成形的闭合的超导环状多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层绝缘层将各闭合环状多层膜进行掩埋并且相互隔离;
所述的绝缘层为常规的绝缘体材料,优选SiO2,Al2O3,ZnO,TiO,SnO或有机分子材料(如聚氯乙烯PVC,聚乙烯PE,聚丙烯PP等),厚度为50~1000nm;
5)利用微加工工艺的紫外、深紫外曝光或电子束曝光方法,以及聚焦离子束刻蚀或者化学反应干刻或化学反应湿刻,在沉积有闭合环状多层膜的位置上对绝缘层进行刻蚀使绝缘层下掩埋的超导环状多层膜暴露,得到本发明的闭合的超导环状多层膜。
使用时,对上述方法得到的闭合的超导环状多层膜进一步加工,引出电极,具体步骤如下:
6)利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层导电层;
所述的导电层为电阻率较小的正常金属,如Au、Ag、Pt、Cu、Al、SiAl以及其合金;或为超导材料,如Nb、Sn、Pb、In、Ta、Nb-Ti以及YBa2Cu3O7等,厚度为5~1000nm;
7)利用常规的半导体微加工工艺,将导电层加工成电极,每个闭合环状结构引出四个电极,即得到含有本发明的闭合的超导环状多层膜的元器件;
所述的常规半导体微加工工艺包括:首先经过涂胶、前烘,再在紫外、深紫外曝光机或电子束曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导环状多层膜上的导电层刻成四个电极的形状,最后用去胶剂等浸泡进行去胶。
本发明还提供一种基于上述超导多层膜的超导器件,例如,超导隧道二极管、超导隧道三极管或磁控变阻元件等等。这些超导器件包括约瑟夫森隧道结或单粒子隧道结,所述隧道结由非超导的势垒层分开的两块超导的多层膜形成,其中所述超导的多层膜的横截面为闭合的正N边形环,其中,N为大于或等于3的正整数。
本发明提供的用于超导器件的闭合环状超导多层膜,使用微加工方法制备的闭合环状结构,来代替常规的超导多层膜。在现有技术使用常规的非闭合环状结构时,由于常规结构带来的结电容以及灵敏度不高和功耗较大的影响,给器件的加工、集成和使用带来许多不利因素,如噪声和散热问题等,并且对器件的性能产生不良的影响。而本发明通过改变超导多层膜的几何结构,可以克服上述缺陷,提高超导多层膜的性能,使其在保持超导多层膜原有特征和性能的情况下,还具有较小的结电容和功耗等优点,能够满足大规模产品化的要求,即本发明所提供的闭合超导环状多层膜更适合于器件化的超导微波器件、超导集成电路、新型超导传感器件和超导探测器件的制备。
附图说明
图1是本发明的单势垒型闭合的正六边形环状的超导多层膜的结构示意图(底部的衬底未在图中给出);图1a为俯视图,图1b为剖面结构图;
图2是本发明的单势垒型闭合的正八边形环状的超导多层膜的结构示意图(底部的衬底未在图中给出);图2a为俯视图,图2b为剖面结构图;
图3是本发明的双势垒型闭合的正六边形状的超导多层膜的结构示意图(底部的衬底未在图中给出);图3a为俯视图,图3b为剖面结构图;
图4是本发明的双势垒型闭合的正八边形环状的超导多层膜的结构示意图(底部的衬底未在图中给出);图4a为俯视图,图4b为剖面结构图;
其中,1-第一超导层,2-中间势垒层,21-是第一中间势垒层,22-是第二中间势垒层,3-第二超导层,4-下部缓冲层,5-覆盖层,6-中间导电层。
具体实施方式
本发明提供的用于超导器件的闭合环状超导多层膜,按照势垒层数的不同,分为单势垒型和双势垒型。
在本发明的技术方案中,所述的单势垒型的闭合环状超导多层膜,如图1和图2所示,其核心结构包括一衬底(图中未示出)及其上的下部缓冲层4,在所述下部缓冲层上依次沉积的第一超导层1、中间势垒层2、第二超导层3及覆盖层5。
在本发明的技术方案中,所述的双势垒型的闭合环状超导多层膜,如图3和图4所示,其核心结构包括一衬底(图中未示出)及其上的下部缓冲层4,在所述的下部缓冲层上依次沉积的第一超导层1、第一中间势垒层21、中间导电层6、第二中间势垒层22、第二超导层3及覆盖层5。
所述的衬底为常规衬底,如Si、Si/SiO2、SiC、SiN、Ge、GaAs衬底等,或为单晶衬底,如蓝宝石、石英、LaAlO3、SrTiO3、MgO;厚度为0.3~1mm;
所述的下部缓冲层由Ta、Ru、Cr、Au、Ag、Pt、W、Ti、Cu、Al、SrTiO3、LaAlO3、CeO2等材料组成,厚度为2~200nm;
所述的第一超导层和第二超导层均由超导材料组成;两个超导层中的材料和厚度可相同,也可不相同;
所述的超导材料包括:
1)单质、合金及简单化合物系列,如Nb、Sn、Pb、In、Ta、Nb-Ti、Mo-Re、V3Si、NbN、Nb3Sn、Nb3Ge、Pb-In-Au、Pb-Au、C60、MgB2等;厚度为1~1000nm
2)M1、M2、Cu和O组成的氧化物系列,所述的金属元素M1为Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Ho、Er、Yb或Lu,所述的金属元素M2为Ba、Sr、Ca、Mg或Ra;这种超导层的厚度为1.2~1000nm。
所述的中间势垒层由正常金属层、半导体层或者绝缘体势垒层构成,如SrTiO3、AlN、CeO2、Eu2CuO4、PrBa2Cu3O7-x、LaAlO3、Al2O3,MgO、Cu、Fe、Co、Ni、Ag、或Ag-Au,其中,所述的绝缘体势垒层还可以由第一超导层通过自然氧化、热氧化、直流或射频辉光放电氧化、射频溅射氧化等方法而制成;所述的中间势垒层的厚度为1~100nm;
所述的中间导电层由正常金属材料或超导材料层构成,其中正常金属材料如Au、Ag、Au-Ag、Cu等;超导材料同于前述的超导层的组成材料;所述的中间导电层的厚度为0.5~100nm;
所述的覆盖层由不易被氧化的金属材料组成,优选Ta、Cu、Ru、Pt、Ag、Au、Cr等,厚度为2~100nm,用于保护材料不被氧化。
下面通过实施例进一步详细说明本发明。
实施例1、制备单势垒型闭合正六边形环状的超导多层膜
利用高真空磁控溅射设备,在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为10nm的第一超导层Nb,然后沉积1nm的Al,经等离子体氧化60秒形成的绝缘层作为中间势垒层,在该中间势垒层上依次沉积厚度为10nm的第二超导层Nb和厚度为5nm的覆盖层Ru。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合正六边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合状正六边形环几何结构。该正六边形环的内环边长为500nm,外环边长为700nm。然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层50nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合正六边形环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。最后利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Nb,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成四个电极的形状,最后用去胶剂浸泡进行去胶,即得到本发明的单势垒型闭合形状的超导多层膜,其结构示意图如图1所示。
实施例2、制备单势垒型闭合正八边形环状的超导多层膜
利用高真空磁控溅射设备,在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为20nm的第一超导层Nb,然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为中间势垒层,在该中间势垒层上依次沉积厚度为10nm的第二超导层Nb和厚度为5nm的覆盖层Au。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合正八边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合状正八边形环几何结构,正八边形的内环边长为300nm,外环边长为500nm。然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层50nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合正八边形环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。最后利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Nb,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成四个电极的形状,最后用去胶剂浸泡进行去胶,即得到本发明的单势垒型闭合形状的超导多层膜,其结构示意图如图2所示。
实施例3、制备双势垒型闭合正六边形环状的超导多层膜
利用高真空磁控溅射设备,在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为10nm的第一超导层Nb,然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第一中间势垒层,在该层上沉积厚度为5nm的中间导电层Nb,然后再沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第二中间势垒层,在该层上依次沉积厚度为10nm的第二超导层Nb和厚度为20nm的覆盖层Ru。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合状正六边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合正六边形环几何结构,正六边形环的内环边长为300nm,外环边长为600nm。然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层50nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。最后利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Au,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成四个电极的形状,最后用去胶剂浸泡进行去胶,即得到本发明的双势垒型闭合形状的超导多层膜,其结构示意图如图3所示。
实施例4、制备双势垒型闭合正八边形环状的超导多层膜
利用高真空磁控溅射设备在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为10nm的第一超导层Nb3Ge,然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第一中间势垒层,在该层上沉积厚度为5nm的中间导电层Nb3Ge,然后再沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第二中间势垒层,在该层上依次沉积厚度为10nm的第二超导层Nb3Ge和厚度为5nm的覆盖层Ru。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合状正八边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合正八边形几何结构,正八边形环的内环边长为600nm,外环边长为1000nm。然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层50nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。最后利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Au,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成四个电极的形状,最后用去胶剂浸泡进行去胶,即得到本发明的双势垒型闭合形状的超导多层膜,其结构示意图如图4所示。
实施例5~9、
按照实施例1、2相同的方法,利用微加工方法制备单势垒型闭合正五边形环状的超导多层膜,其超导多层膜的各层材料和厚度列于表1中。
表1、本发明的单势垒型闭合正五边形环状的超导多层膜的结构
实施例10~14、
按照实施例3、4相同的方法,利用微加工方法制备双势垒型闭合正十边形环状矩形环状的超导多层膜,其超导多层膜的各层材料和厚度列于表2中。
表2、本发明的双势垒型闭合正十边形环状矩形环状的超导多层膜的结构
实施例15、基于单势垒型的闭合超导正六边形环状多层膜的超导隧道二极管
步骤1、利用高真空磁控溅射设备在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta;厚度为10nm的第一超导层Nb,作为超导隧道二极管的基电极;然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层构成中间势垒层,作为隧道二极管的绝缘势垒层;在该中间势垒层上依次沉积厚度为10nm的第二超导层Nb。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;
步骤2、沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合正六边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合状正六边形环几何结构,该正六边形环的内正六边形边长为500nm,外正六边形的边长为800nm。。
步骤3、然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层100nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合正六边形环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。再利用高真空磁控溅射设备沉积一层厚度为20nm的导电层Nb,作为超导隧道二极管的上电极;生长条件如前所述。用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成电极的形状,用去胶剂浸泡进行去胶。
步骤4、最后再利用常规的薄膜生长手段,沉积一层100nm厚的SiO2绝缘层,再采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到电极位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的电极暴露。然后利用高真空磁控溅射设备沉积一层厚度为20nm的导电层Nb,作为超导隧道二极管的控制极;生长条件如前所述。用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成电极的形状,用去胶剂浸泡进行去胶。即得到基于本发明的单势垒型闭合超导环状多层膜的超导隧道二极管。
实施例16、基于双势垒型的闭合超导正八边形环状多层膜的超导隧道三极管
1、利用高真空磁控溅射设备在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为30nm的第一超导层Nb3Ge,作为超导隧道三极管的集电区;然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第一中间势垒层;在该层上沉积厚度为5nm的中间导电层Nb3Ge,作为超导隧道三极管的基区;上述中间导电层、第一中间势垒层和第一超导层构成集电结。然后在中间导电层上沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为第二中间势垒层,在该层上依次沉积厚度为20nm的第二超导层Nb3Ge,作为超导隧道三极管的发射区;上述中间导电层、第二中间势垒层和超导层构成发射结。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;
2、沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合状正八边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,以及把电极的形状刻出,最后用去胶剂浸泡进行去胶,即超导多层膜形成闭合正八边形环几何结构,正八边形环的内正八边形边长为600nm,外正八边形的边长为1000nm。
3、在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层100nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合环状多层膜和底电极的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜以及底电极暴露。
4、在前述基础上利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Nb3Ge,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,再用离子刻蚀方法把超导多层膜上的导电层刻成顶电极的形状,用去胶剂浸泡进行去胶;
5、然后与上述半导体微加工工艺相同,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,再利用高真空磁控溅射设备沉积一层厚度为50nm的导电层Nb3Ge,生长条件如前所述。然后把聚焦离子束设备定位到沉积有中间电极的位置,再用离子刻蚀方法把超导多层膜上的导电层刻成中间电极的形状,用去胶剂浸泡进行去胶。最后使底电极、中间电极以及顶电极进行合理的电压偏置即得到基于本发明的双势垒型闭合超导环状多层膜的共基极或共发射极超导隧道三极管。
实施例17、基于单势垒型的闭合超导正十边形环状多层膜的磁控变阻元件
1、利用高真空磁控溅射设备在经过常规方法清洗的1mm厚的Si/SiO2衬底上依次沉积厚度为5nm的下部缓冲层Ta,厚度为5nm的第一超导层Pb,然后沉积1nm的Al,经等离子体氧化50秒形成的绝缘层作为中间势垒层,在该中间势垒层上依次沉积厚度为5nm的第二超导层Nb和厚度为4nm的覆盖层Ru。上述超导多层膜的生长条件:备底真空:5×10-6帕;溅射用高纯度氩气气压:0.07帕;溅射功率:120瓦;样品架旋转速率:20rmp;生长温度:室温;生长速率:0.3~1.1埃/秒;生长时间:薄膜厚度/生长速率;
2、沉积好的超导多层膜采用现有技术中的微加工技术,即首先经过涂胶、前烘,再在电子束曝光机上,根据所需的闭合正十边形环对片基进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜刻成闭合形状,最后用去胶剂浸泡进行去胶,即形成闭合状正十边形环几何结构,正十边形环的内正十边形边长为1000nm,外正十边形的边长为1030nm。
3、然后在此刻蚀成形的闭合形状的超导多层膜上,利用常规的薄膜生长手段,例如磁控溅射、电子束蒸发、脉冲激光沉积、化学沉积、分子束外延等,沉积一层100nm厚的SiO2绝缘层,将各闭合环状多层膜进行掩埋并且相互隔离,采用现有技术中的微加工技术进行刻蚀,即首先在聚焦离子束设备上定位到沉积有闭合正十边形环状多层膜的位置,接着利用聚焦离子束刻蚀方法对SiO2绝缘层进行刻蚀,使得绝缘层下掩埋的闭合形状的超导多层膜暴露。
4、最后利用高真空磁控溅射设备沉积一层厚度为20nm的导电层Nb,生长条件如前所述,用常规半导体微加工工艺加工出电极,即首先经过涂胶、前烘,再在紫外、深紫外曝光机上,利用带有待加工图案的光刻版进行曝光,接着显影、定影、后烘,然后用离子刻蚀方法把超导多层膜上的导电层刻成四个电极的形状,再用去胶剂浸泡进行去胶。由于第一超导层和第二超导层分别用临界磁场HC不同的超导材料Pb和Nb;则当所提供的外磁场强度达到一种材料的临界磁场HC时该材料失去超导性,造成电阻变化,从而得到基于本发明的单势垒型的闭合超导正十边形环状多层膜的磁控变阻元件。
Claims (8)
1、 一种用于超导器件的超导多层膜,包括沉积在衬底上的多层膜,其特征在于,所述多层膜的横截面为闭合的正N边形环,其中,N为大于或等于3的正整数。
2、 如权利要求1所述的用于超导器件的超导多层膜,其特征在于:所述的正N边形环的内环边长为10~100000nm,外环边长为20~200000nm,环宽为10~100000nm。
3、 如权利要求1所述的用于超导器件的超导多层膜,其特征在于:所述的正N边形环为三角形、五边形、六边形、八边形、十边形或十六边形。
4、 如权利要求1所述的用于超导器件的超导多层膜,其特征在于:所述的超导多层膜为单势垒型,其核心结构包括一衬底及在所述衬底上的下部缓冲层,以及依次在所述下部缓冲层上沉积的第一超导层、中间势垒层、第二超导层及覆盖层。
5、 如权利要求1所述的用于超导器件的超导多层膜,其特征在于:所述超导多层膜为双势垒型,其核心结构包括一衬底及其上的下部缓冲层,在所述的下部缓冲层上依次沉积的第一超导层、第一中间势垒层、中间导电层、第二中间势垒层、第二超导层及覆盖层。
6、 一种制备权利要求1至5之一所述的用于超导器件的超导多层膜的方法,其特征在于,包括如下步骤:
步骤一,选择一衬底,经过清洗后,在所述衬底上沉积一下部缓冲层;
步骤二,在所述下部缓冲层上依次沉积超导多层膜;
步骤三,将已沉积了超导多层膜的衬底加工成闭合环状结构,所述闭合环状结构为闭合的正N边形环,其中,N为大于或等于3的正整数;
步骤四,沉积一层绝缘层将各闭合环状多层膜进行掩埋并且相互隔离;
步骤五,对绝缘层进行刻蚀使绝缘层下掩埋的超导环状多层膜暴露。
7、 一种超导器件,包括约瑟夫森隧道结或单粒子隧道结,所述隧道结由非超导的势垒层分开的两块超导的多层膜形成,其特征在于,所述超导的多层膜的横截面为闭合的正N边形环,其中,N为大于或等于3的正整数。
8、 根据权利要求7所述的超导器件,其特征在于,所述超导器件为一种超导隧道二极管或一种超导隧道三极管或一种磁控变阻元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710065297 CN101286544B (zh) | 2007-04-10 | 2007-04-10 | 一种用于超导器件的超导多层膜及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710065297 CN101286544B (zh) | 2007-04-10 | 2007-04-10 | 一种用于超导器件的超导多层膜及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101286544A true CN101286544A (zh) | 2008-10-15 |
CN101286544B CN101286544B (zh) | 2013-01-30 |
Family
ID=40058604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710065297 Expired - Fee Related CN101286544B (zh) | 2007-04-10 | 2007-04-10 | 一种用于超导器件的超导多层膜及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101286544B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102680147A (zh) * | 2012-03-07 | 2012-09-19 | 中北大学 | 基于约瑟夫逊效应的压阻式力敏器件 |
CN110042352A (zh) * | 2019-03-06 | 2019-07-23 | 中国科学院电工研究所 | 一种铁基薄膜超导腔及其制备方法 |
CN111092146A (zh) * | 2019-07-05 | 2020-05-01 | 河南大学 | 一种pbco超导薄膜及其制备方法 |
CN115561683A (zh) * | 2022-11-07 | 2023-01-03 | 南方电网数字电网研究院有限公司 | 双超导环和隧道磁阻效应复合磁传感器及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020107059A1 (de) * | 2020-03-13 | 2021-09-16 | Technische Universität Darmstadt | Verfahren zum Herstellen einer Beschichtung eines Grundkörpers und Funktionselement mit einem Grundkörper mit einer Beschichtung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0472777A (ja) * | 1990-07-13 | 1992-03-06 | Sumitomo Electric Ind Ltd | 超電導デバイス用基板 |
JP2986871B2 (ja) * | 1990-08-22 | 1999-12-06 | 株式会社日立製作所 | 酸化物超電導体および酸化物超電導線ならびに超電導コイル |
US5430012A (en) * | 1991-12-02 | 1995-07-04 | Sumitomo Electric Industries, Ltd. | Superconducting multilayer interconnection formed of a-axis and c-axis oriented oxide superconductor materials |
-
2007
- 2007-04-10 CN CN 200710065297 patent/CN101286544B/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102680147A (zh) * | 2012-03-07 | 2012-09-19 | 中北大学 | 基于约瑟夫逊效应的压阻式力敏器件 |
CN102680147B (zh) * | 2012-03-07 | 2013-10-30 | 中北大学 | 基于约瑟夫逊效应的压阻式力敏器件 |
CN110042352A (zh) * | 2019-03-06 | 2019-07-23 | 中国科学院电工研究所 | 一种铁基薄膜超导腔及其制备方法 |
CN111092146A (zh) * | 2019-07-05 | 2020-05-01 | 河南大学 | 一种pbco超导薄膜及其制备方法 |
CN115561683A (zh) * | 2022-11-07 | 2023-01-03 | 南方电网数字电网研究院有限公司 | 双超导环和隧道磁阻效应复合磁传感器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101286544B (zh) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2907832B2 (ja) | 超電導デバイス及びその製造方法 | |
JP3031884B2 (ja) | 高温ssns及びsnsジョセフソン接合及びその製造方法 | |
EP0329603B1 (en) | Grain boundary junction devices using high-tc superconductors | |
EP0496259B1 (en) | High-Tc microbridge superconductor device utilizing stepped edge-to-edge sns junction | |
EP3563309B1 (en) | Selective capping to reduce quantum bit dephasing | |
CN101286544B (zh) | 一种用于超导器件的超导多层膜及其制备方法 | |
JP3278638B2 (ja) | 高温超伝導ジョセフソン接合およびその製造方法 | |
US6882293B2 (en) | Method for forming Josephson junction, Josephson junction and apparatus using Josephson junction | |
CN100505356C (zh) | 一种闭合的超导环状多层膜及其制备方法和用途 | |
Wakana et al. | Improvement in reproducibility of multilayer and junction process for HTS SFQ circuits | |
US5291035A (en) | Microelectronic superconducting crossover and coil | |
Chen et al. | ${\rm MgB} _ {2}/{\rm MgO/MgB} _ {2} $ Josephson Junctions for High-Speed Circuits | |
Talvacchio et al. | Materials basis for a six level epitaxial HTS digital circuit process | |
EP1349219B1 (en) | Josephson device and fabrication process thereof | |
JPH104223A (ja) | 酸化物超電導体ジョセフソン素子 | |
Satoh et al. | High-temperature superconducting edge junctions with modified interface barriers | |
Melbourne | Magnesium Diboride Devices and Applications | |
Jin et al. | Fabrication of HTS Josephson junctions on substrates prepared by focused ion beam system | |
JP5054463B2 (ja) | ジョセフソン接合素子、その形成方法、および超電導接合回路 | |
Blaugher et al. | Processing of all-NbN tunnel junction series arrays | |
Kuroda et al. | Fabrication of full high-Tc superconducting YBa2Cu3O7-x trilayer junctions using a polishing technique | |
Sato et al. | Fabrication of all YBaCuO trilayer Josephson junctions with YBaCuO wiring layer | |
Lam et al. | Nb/yttria-stabilized-zirconia/Nb nonhysteretic Josephson junctions | |
JP2003264319A (ja) | 高温超電導ジョセフソン接合及びそれを備えた超電導電子デバイス | |
JP2002141565A (ja) | 超電導デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130130 Termination date: 20160410 |