JP7440014B2 - トポロジカル量子コンピューティングコンポーネント、システム、および方法 - Google Patents

トポロジカル量子コンピューティングコンポーネント、システム、および方法 Download PDF

Info

Publication number
JP7440014B2
JP7440014B2 JP2022523120A JP2022523120A JP7440014B2 JP 7440014 B2 JP7440014 B2 JP 7440014B2 JP 2022523120 A JP2022523120 A JP 2022523120A JP 2022523120 A JP2022523120 A JP 2022523120A JP 7440014 B2 JP7440014 B2 JP 7440014B2
Authority
JP
Japan
Prior art keywords
nanocrystal
qubit
electron current
quantum
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022523120A
Other languages
English (en)
Other versions
JPWO2021158269A5 (ja
JP2022553014A (ja
Inventor
キャロル,デビッド,エル.
ライヒ,アルトン,ジェイ.
サルヴォ,ロバート ディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wake Forest University
Original Assignee
Wake Forest University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wake Forest University filed Critical Wake Forest University
Publication of JP2022553014A publication Critical patent/JP2022553014A/ja
Publication of JPWO2021158269A5 publication Critical patent/JPWO2021158269A5/ja
Application granted granted Critical
Publication of JP7440014B2 publication Critical patent/JP7440014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Hall/Mr Elements (AREA)
  • Powder Metallurgy (AREA)

Description

連邦政府主催の研究に関する声明:
本発明は、米国空軍によって授与された契約第FA9550-16-1-0328号および同第FA8649-19-PA-435号、ならびにNASAによって授与された契約第NNX16CJ30P号および同第80NSSC18C0003号に基づき、政府の支援を受けてなされた。政府は、本発明において一定の権利を有する。
関連出願:
本出願は、2019年10月21日に出願されたUS62/924,150に対する優先権を主張する。
本発明の背景:
本発明は、概して、量子ビットおよび量子コンピューティングシステムおよび方法に関する。より具体的には、本発明は、トポロジカル量子ビット(キュービット)、キュービットおよび計算システムを含む量子レジスタ、ならびにトポロジカルキュービットを含む方法に関する。
量子コンピューティングは、重ね合わせおよびエンタングルなどの量子力学的現象が特定のタイプの計算を実行するために使用される、急速に発展している分野である。量子コンピュータ回路は、量子コンピュータにおける情報の基本単位である「キュービット」または「キュビット」とも呼ばれる量子ビットに基づく。キュービットは、0または1の2つの状態で、同時に、または異なる時間に存在することができる。複数のキュービットを機能的に結合して、大まかには古典的なプロセッサレジスタの量子アナログである、量子レジスタを作製する。量子論理ゲート(または量子ゲート)は、組み合わせてより大きい量子コンピューティング回路を作製することができる少数のキュービットを含む基本的な量子回路である。
キュービットを安定にさせるには、熱ノイズおよび電磁ノイズなどの、量子状態を破壊する可能性がある外部干渉からキュービットを保護することが不可欠である。多くは、量子状態を破壊する可能性がある外部干渉からキュービットを保護するために、ほぼ絶対零度の極低温を必要とする。量子コンピューティングの実装はまた、既存のキュービットについて、短いコヒーレンス時間、または準備された量子状態を維持することができる時間の長さによって制限される。これは、少なくとも部分的には、現在の量子コンピューティング技術が、電子コンポーネントに直接結合することができない電子、光子、またはイオンをエンタングルさせることに基づいているためである。
WO2018/190919A9は、導電率、ゼーベック係数の増大、および熱伝導率の低下を含む熱電特性の強化を呈する複合半導体ナノ粒子組成物およびアセンブリを記載している。複合ナノ粒子組成物は、表面および背面を含む半導体ナノ粒子と、表面と背面との間に延在する側壁と、を含み、金属-半導体接合を確立する側壁のうちの少なくとも1つに、金属ナノ粒子を結合させることができる。半導体ナノ粒子は、例えば、硫化モリブデン(MoS)、テルル化アンチモン(SbTe)またはテルル化ビスマス(BiTe)を含み得、両錐構造を呈し得る。金属ナノ粒子は、半導体ナノ粒子の1つ以上の側壁に結合され得る。好適な金属としては、周期表のIVA-VIIIA族およびIB族から選択される金属が挙げられる。一例では、銀ナノ粒子は、SbTeナノ粒子の側壁に結合され、界面遷移領域は、SbTe-AgTe-Agを含む。
本発明の実施形態は、好ましくは、上記で特定されたものなどの、当該技術分野における1つ以上の欠陥、欠点、または問題を、キュービット、キュービットレジスタ、量子コンピュータ、キュービットを作製する方法、キュービットレジスタを作製する方法、および量子コンピュータを作製する方法を提供することによって、単独で、または任意の組み合わせで軽減するか、緩和するか、または排除することを求める。
本発明者らは、WO2018/190919A9に開示されたタイプの少なくともいくつかの半導体ナノ粒子を使用してキュービットを作製することができることと、ナノ粒子を含むキュービットが、既存のキュービットよりもはるかに高温で動作可能であり、干渉を受けにくく、かつキュービットを作製するために使用される既存の材料よりも長いコヒーレンス時間を有することと、を見出した。加えて、WO2018/190919A9に開示された特定のタイプの半導体ナノ粒子を含むキュービットの状態は、既存の量子コンピュータに必要とされるものほど、複雑ではなく、かつ高価ではない手段によって測定され得る。本明細書に記載されるキュービットは、例えば、原子時計、量子ナビゲーションセンサ、量子鍵配信システム、およびエンタングルメント増強顕微鏡のコンポーネントとしても使用され得る。キュービット、レジスタ、および論理ゲートの実施形態は、マイクロメータスケールでのサイズを有することができ、それらの製造および動作は、既存のキュービット、レジスタ、および論理ゲートよりも単純になり、かつそれらほど高価ではなくなる。加えて、キュービットの状態は、既存の量子コンピュータに必要とされるものほど、複雑ではなく、かつ高価ではない手段によって測定され得る。結果として、本発明は、量子コンピューティングがモバイルとなり、かつクラウドに限定されないことを可能にする。
一態様では、本発明は、ナノ結晶がナノ結晶と関連付けられた電子電流の重ね合わせ状態または基底状態を有する基材上に固定化された半導体ナノ結晶を含むキュービットデバイスを提供する。
別の態様では、本発明は、複数のキュービットデバイスを含むレジスタを提供する。
また別の態様では、本発明は、キラルナノ結晶を含むキュービットデバイスの状態を監視するための方法を提供する。
また別の態様では、本発明は、半導体ナノ結晶キュービットを含む量子レジスタを作製するための方法を提供する。
図面の要素は、必ずしも互いに相対的にスケールされず、代わりに、本開示の原理を明確に例示することに重点が置かれている。同様の参照符号は、図面のいくつかの図の全体を通して対応する部分を指定する。
キュービットを作成するために使用されるタイプの遷移金属ジカルコゲニド(TMD)ナノプレートレット(またはナノ結晶)の上面透過電子顕微鏡写真である。 TMDナノプレートレットの上面走査型電子顕微鏡写真であり、銀のナノ粒子がTMDナノプレートレットの中央面に沿ってナノ粒子の縁部に結合されている。 金属ナノ粒子とTMDナノプレートレットとの間の界面の2つの比較拡大スケール画像を示す。 TMDナノプレートレットの形成中の一連の事象と、金属ナノ粒子を含むTMDナノプレートレットと、を示す。 キュービットの一実施形態の基本構造を示す概略図である。 図1に示されるタイプのナノプレートレットを含むキュービットの写真である。 本発明のキュービット上の測定された電圧を示すグラフである。 ナノプレートレット縁部のプロファイルを示す、組み合わされた原子力および共焦点顕微鏡(AFM/CFM)グラフである。 上側および下側の電流対デコヒーレンス時間を比較するグラフである。
本発明の特定の実施形態について、添付の図面を参照して記載する。ただし、本発明を、多くの異なる形態で具現化してもよく、本明細書に述べる実施形態に限定されるものと解釈するべきではない。むしろ、これらの実施形態は、本開示が徹底的かつ完全であり、本発明の範囲を当業者に完全に伝達するように提供される。図面では、同様の数字は、同様の要素を指す。
すべての技術分野特有の用語は、別段の指定がない限り、その技術分野によって受け入れられる意味を有することが意図されている。すべての非技術分野特有の語は、別段の指定がない限り、それらが使用される文脈においてそれらの通常の言葉の意味を有することが意図されている。
本明細書で使用される場合、ナノ粒子またはナノプレートレットは、長さが1,000ナノメートル未満、または1マイクロメートル未満である少なくとも1つの寸法を有する粒子である。
図1Aおよび1Bは、キラルな自己組織化された両錐SbTe遷移金属ジカルコゲニド(TMD)ナノプレートレット/ナノ結晶(10)の上面透過および走査電子顕微鏡写真である。図2A~2Eは、TMDナノプレートレット(10)を形成するプロセスを例示している。ナノ結晶(10)は、上面または前面(11、図3)と、背面または下面(12、図3)と、それらの間に延在する側壁(13)と、を含む。ナノ結晶(10)は、参照により本明細書に組み込まれる、WO2018/190919A9に開示された自己組織化ナノ粒子を作製するための溶媒エンジニアリングプロセス、特にMoS、SbTe3およびBiTe3自己組織化ナノ粒子を作製するための方法を使用して産生されてもよい。プロセス中、結晶格子は、中心軸(14、図2A)の周りに形成され、それぞれ中央から中心軸に沿って上向きおよび下向きに軸方向に移動する時計回りおよび反時計回りの回転を伴って、反対のキラリティーを有して反対方向に成長する連続層(15)を形成する。理論に束縛されるものではないが、ナノプレートレット(10)の複雑なトポロジーは、ナノプレートレットの基本的なバンド構造に反映されない特性を有する伝導チャネルをもたらすと考えられる。図6は、以前に報告されたバルク成長スパイラルでは見られなかった連続層(15)の縁部(13)のわずかな隆起を示すAFM/CFM測定値からのグラフである。隆起したように見える領域は、特定のトポロジカルな性質の予期しない電子密度を示す。AFM/EFM(静電気力顕微鏡法)測定値を使用して計算された磁気モーメントは、TMDナノプレートレット(10)について、室温でエンタングルをもたらすのに十分な磁場強度を示す。
これらのサブミクロンサイズのTMDナノ結晶(10)の特徴は、これらのTMDナノ結晶が、ナノ粒子/ナノプレートレット(10)の上半分および下半分の縁部に沿った電流の流れの螺旋状のトポロジカルな経路によって定義され得ることである(図3)。このことは、既存のシステムよりもはるかに高温で2状態の重ね合わせを確立する独自の方式を提供する。トポロジカル電流は、基底晶癖面(37)から中心の変位(図示せず)に沿って上部および背部へ、上面(11)の螺旋に沿って流れる。この電流は、電荷-パリティ対称性を破ることになるため、晶癖面(37)を下半分(12)へと横切ることはない。トポロジカル状態は、電荷パリティ不変であるため、2つの半部でミラー電流が確立される。物体は電気的に中性であるが、任意の所与の測定では1つの電流方向が支配的であるため、外縁部(13)に沿った電流の任意の測定は、螺旋をたどるがゼロではない、+または-の電流を与える。トポロジーを使用してこの状態を作るこの確立された双安定性は、現在、トポロジカル量子コンピューティングの理論によって予測されていない。
図2Dおよび2Eは、金属イオン(20)からのナノ粒子の中央の外縁部(22)に沿った金属ナノ粒子(21)の形成を示す。銀、金、白金、銅、ならびに他のIVA-VIIIA族およびIB族金属などのナノ粒子ドーパントの存在を使用して、外縁部(22)または他の側壁(13)の少なくとも一部分に結合された金属ナノ粒子を形成し、電子密度を増大させるために使用され得る金属半導体接合を確立してもよい。例えば、BiTeおよびSbTeナノプレートレットをAgナノ粒子で、これらのナノ粒子をエチレングリコール中に分散させ、かつ室温で一晩硝酸銀と混合することによって、デコレーションするか、またはドープしてもよい。AgでデコレーションされたTMDナノ粒子を、エタノールで洗浄することによって回収してもよい。BiTeおよびSbTeナノプレートレット(10)を、ナノ粒子をエチレングリコール中に分散させることによってCuナノ粒子でデコレーションするか、またはドープしてもよく、60℃で一晩ヨウ化銅(I)および塩化銅(I)と混合してもよい。CuでデコレーションされたTMDナノ粒子を、エタノールで洗浄することによって回収してもよい。SbTeナノプレートレット上のAgナノ粒子の拡大図を、図1Cに示す。
構造全体にわたるコヒーレンスは、表面の電子の波動関数が晶癖面(37)全体にわたって対称または反対称であることを意味する(図3)。これらのキラルナノ粒子/ナノプレートレット(10)のトポロジカルな複雑さは、各々が中心の上電流または下電流のいずれかを有するナノ結晶(10)の上半部と下半部との間または上面と下面と(11、12)の間に安定なエンタングルメントを生じるように相互作用する電荷-パリティ保護状態をもたらす。この結果、ナノ結晶(10)は、2つの半部または面(図3の上部螺旋および下部螺旋)がエンタングルした1つのエンタングルした物体として振る舞い、ナノ結晶(10)を、量子コンピューティングのための量子ビット、すなわちキュービット、に有用とする。中心軸でのモーメント射影は↑、または↓であり得る。反時計回りのトポロジカル電流の場合、結果は、↑かつVSD=+1となる(例えば)。このことは、↓が時計回りの電流の流れおよびVSD=-1と関連付けられていることを意味する。ただし、上部と下部とは相関しており、ナノ粒子(10)の下部に結合されたバックゲート(33)を使用して、構造全体にわたって大きい磁場または電場をかけた場合には、上面および下面(11、12)は、エンタングルした状態にならなければならない。
図3は、本発明の一実施形態によるキュービット(30)のコンポーネントを示す図面である。電圧ソースリード(31)および電圧ドレインリード(36)は、ナノプレートレット(10)の上面(11)の表面と接触するか、またはほぼ接触するように配置されている。これらのリード(31、36)は、ナノ結晶(10)の上面(11)上の電子電流の方向を検知するための電流検知素子(300)として機能する。ナノプレートレット(10)の下面(12)の表面と接触するか、またはほぼ接触するように配置されたバックゲートリード/電極(33)。バックゲート電極(33)に、ナノ結晶を電子電流に関して重ね合わせの状態にするようにパルス供給することができる。電流の方向は、電極(31、36)を使用する電圧降下の方向などの電場測定を使用して便利に決定される。加えてまたは代わりに、電流の方向を、電流によって誘導される磁場を測定するために、ナノ粒子の上部に並置して配置された超伝導体または磁石などの他の電流検知手段(300)を使用して測定してもよい。加えてまたは代わりに、電流検知手段(300)は、電子電流によって誘導される電場および/または磁場によって円偏光の吸光度または反射率を測定するための電磁センサを含んでもよい。
図4は、酸化物表面または他の好適な非導電性材料を有するシリコンで作製され得る非導電性基材(40)上のゲート電極(33)を覆って形成される絶縁層(41、図示せず)に留止されたTMDナノ結晶(10)を含む実際のキュービットの写真である。この例では、バックゲート電極(33)は、ナノ結晶(10)の下面(12)と接触している。電圧ソース(33)を提供する第1の電極は、ナノ粒子(10)の上面(11)上の外縁部上の第1の位置と接触しており、電圧ドレイン(36)を提供する第2の電極は、ナノ粒子(10)の上面(11)上の外縁部上の第2の位置と接触している。電圧ソース(34)を提供する第3の電極は、ナノ粒子(10)の下面(12)上の外縁部上の第1の位置と接触しており、電圧ドレイン(35)を提供する第2の電極は、ナノ粒子(10)の下面(12)上の外縁部上の第2の位置と接触している。上面および下面(11、12)の各々における電子電流の方向を、図5に示されるように、電圧が印加されたときの位相のシフトを追加し、かつ測定電圧のスパイクを一方の方向または他方の方向に定位することによって、同時に測定してもよい。
電極の機能を、印加電圧を変更することによって変更してもよく、ナノ粒子の上半部上のリード(33)および(36)の位置を変更してもよい。追加の電極(32、34、35)が任意選択であり、ナノ粒子(10)上に位相シフト電圧を含む指向性電圧を印加し、測定するために、機能の冗長性を提供するために、またはリセットおよび測定時間を調整するために追加のキュービット、センサ、および/またはマイクロプロセッサコントローラへの接続を提供するために、使用されてもよい。
電圧を測定するために必要とされる最小電流は、測定デバイスの感度に依存する。金、白金、銅、ならびに他のIVA-VIIIA族およびIB族金属などの、銀ナノ粒子または他のナノ粒子(21)ドーパントの存在を使用して、外縁部(22)または他の側壁の少なくとも一部分に結合された金属ナノ粒子を形成し、必要に応じて電子密度を増大させて、信頼できる測定可能な電圧を提供するために使用され得る金属半導体接合を確立してもよい。図1Cは、TMDナノ結晶(10)の縁部22上の銀ナノ粒子21のクローズアップ図を示す。任意の所与のキュービット設計について、ホール測定を行って、ピコ電流計を使用して検出可能な電流レベルを決定し、検出可能な電流レベルを達成するために必要に応じてドーパントの有無またはタイプもしくは量を調整してもよい。
図7は、図4に示される測定と同様のキュービットデバイスを使用して行われた測定の結果を示し、この場合に、ナノ結晶(10)の上面および下面(11、12)の両方で測定を同時に行った。バックゲート(33)に、ナノ結晶を重ね合わせ状態にするためにマイクロプロセッサ制御素子によってパルス供給し、2つの上部マウントリード(31、36)と2つの下部マウントリード(34、35)との間で測定を行った。1:1のLHC/RHC比が、重ね合わせ後、100msまで維持され、室温で100msのコヒーレンス時間を示した。
本発明によるキュービットを、例えば、非導電性基材(40)上にゲート電極(33)を形成することと、ゲート(33)を覆って絶縁層(41)を形成することと、半導体ナノ結晶(10)をゲート電極(33)と接触するか、またはそれと並置して絶縁層(41)上に固定化することと、結晶の上半部(11)上に、またはそれと並置して電極(31、36)を配置することと、によって作製してもよい。また、半導体ナノ結晶(10)を絶縁層(41)上に固定化する前に、非導電性基材(40)上に追加のリード(34、35)を形成してもよい。
キュービットデバイスを組み合わせて、当該キュービットの電荷量子間の結合を介してエンタングルした複数のキュービットデバイスを含む量子レジスタを形成してもよい。キュービットデバイスは、物理的に直接接続されておらず、キュービットデバイスの各々の状態は、同時に読み取られる。パウリゲートおよび量子論理ゲートを含む量子ゲートを作製するために、ならびに量子回路を作製するために、キュービットデバイスを使用してもよい。ドープされたTMDナノ結晶を含むキュービットの非常に大きい利点は、キュービットが、室温を含む室温までの温度、例えば-80℃、-40℃-20℃、0℃、10℃、20℃、および25℃の温度で機能するため、極低温まで冷却することを必要としないことである。

Claims (7)

  1. キュービットデバイスであって、
    材上に固定化されたナノ結晶と
    前記ナノ結晶の面と接触しているか、またはそれと並置されたバック電極と
    前記ナノ結晶中の電子電流を測定するように構成された電子電流検知手段と、を含み、
    前記ナノ結晶が、前記ナノ結晶と関連付けられた電子電流の重ね合わせ状態または基底状態を有し、
    前記ナノ結晶が、電荷対対称性を含み、前記電子電流が、前記ナノ結晶の上面と下面とを分離する晶癖面内で、時計回りの、反時計回りの、またはその両方の方向に移動し、
    前記電子電流が前記電子電流検知手段によって測定されるまで前記電子電流が未知であるように、前記ナノ結晶中の前記電流を、前記バック電極を使用して重ね合わせの状態にすることができ、
    前記ナノ結晶中の前記電子電流の前記方向を、前記電子電流検知手段によって検知して、論理ゼロまたは論理1に対応するバイナリ出力を産生することができる、キュービットデバイス。
  2. 前記電子電流検知手段が、
    前記ナノ結晶の面上の第1の場所と接触しているか、またはそれと並置された第1の電極と
    前記ナノ結晶の面上の第2の場所と接触しているか、またはそれと並置された第2の電極と、を含み、
    前記第1および第2の電極が、前記電子電流の方向を検知するように構成されている、請求項1に記載のキュービットデバイス。
  3. 前記ナノ結晶が、遷移金属ジカルコゲニド(TMD)を含む、請求項1に記載のキュービットデバイス。
  4. 前記ナノ結晶の中央の外縁部に沿って形成された金属ドーパントナノ粒子をさらに含み、前記金属が、銅、銀、金、およびそれらの組み合わせからなる群から選択される、請求項3に記載のキュービットデバイス
  5. 前記重ね合わせ状態が、-80℃~25℃の温度で前記基底状態から生成される、請求項1に記載のキュービットデバイス。
  6. 前記ナノ結晶と接触しているか、またはそれと並置されて、コントローラおよび/または検知素子との機能的接続を提供する、2つ以上の追加の電気リードをさらに含む、請求項1に記載のキュービットデバイス。
  7. 請求項1に記載の複数のキュービットデバイスを含む量子レジスタであって、前記キュービットデバイスが、前記キュービットの電荷量子間の結合を介して量子エンタングルし、前記キュービットデバイスが、直接物理的には接続されていない、量子レジスタ。
JP2022523120A 2019-10-21 2020-10-21 トポロジカル量子コンピューティングコンポーネント、システム、および方法 Active JP7440014B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962924150P 2019-10-21 2019-10-21
US62/924,150 2019-10-21
PCT/US2020/056725 WO2021158269A1 (en) 2019-10-21 2020-10-21 Topological quantum computing components, systems and methods

Publications (3)

Publication Number Publication Date
JP2022553014A JP2022553014A (ja) 2022-12-21
JPWO2021158269A5 JPWO2021158269A5 (ja) 2023-10-27
JP7440014B2 true JP7440014B2 (ja) 2024-02-28

Family

ID=77200244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523120A Active JP7440014B2 (ja) 2019-10-21 2020-10-21 トポロジカル量子コンピューティングコンポーネント、システム、および方法

Country Status (7)

Country Link
US (2) US11580437B2 (ja)
EP (1) EP4048629A4 (ja)
JP (1) JP7440014B2 (ja)
KR (1) KR20230009351A (ja)
CN (1) CN114788011A (ja)
BR (1) BR112022007368A2 (ja)
WO (1) WO2021158269A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224659A2 (en) * 2021-12-08 2023-11-23 Quoherent Inc. Controllable topological qubit entanglement
CN115862788B (zh) * 2022-12-29 2023-08-29 中国科学院福建物质结构研究所 一种电子结构拓扑分析的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036214A1 (en) 2009-09-23 2011-03-31 Université Catholique de Louvain A memory device and a method of manufacturing the memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749922B2 (en) * 2005-05-05 2010-07-06 The Board Of Trustees Of The University Of Illinois Nanowire structures and electrical devices
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US10657456B1 (en) * 2018-06-15 2020-05-19 Brookhaven Science Associates, Llc Quantum computing using chiral qubits
WO2020014749A1 (en) * 2018-07-20 2020-01-23 Newsouth Innovations Pty Limited A quantum processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036214A1 (en) 2009-09-23 2011-03-31 Université Catholique de Louvain A memory device and a method of manufacturing the memory device

Also Published As

Publication number Publication date
WO2021158269A1 (en) 2021-08-12
US11880744B2 (en) 2024-01-23
CN114788011A (zh) 2022-07-22
EP4048629A1 (en) 2022-08-31
KR20230009351A (ko) 2023-01-17
JP2022553014A (ja) 2022-12-21
EP4048629A4 (en) 2023-11-29
US20230206107A1 (en) 2023-06-29
US20220269969A1 (en) 2022-08-25
BR112022007368A2 (pt) 2022-07-05
US11580437B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US11880744B2 (en) Topological quantum computing components, systems, and methods
JP2003519927A (ja) s波超伝導体とd波超伝導体との間のジョセフソン接合を用いた量子ビット
AU2020385351B2 (en) Majorana fermion quantum computing devices fabricated with ion implant methods
AU2020384653B2 (en) Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
Zhao et al. High mechanical endurance RRAM based on amorphous gadolinium oxide for flexible nonvolatile memory application
EP4022682B1 (en) Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
US8314475B2 (en) Nanoscale electronic device with anisotropic dielectric material
Wang et al. Improvement of resistive switching memory achieved by using arc-shaped bottom electrode
Zellekens et al. Hard-Gap Spectroscopy in a Self-Defined Mesoscopic In As/Al Nanowire Josephson Junction
Waliullah et al. Current density at failure of twinned silver nanowires
Zeng et al. Controllable high-performance memristors based on 2D Fe2GeTe3 oxide for biological synapse imitation
Bartolo et al. Microscopic quantum point contact formation as the electromigration mechanism in granular superconductor nanowires
Sawle et al. Accessing phase slip events in Nb meander wires
Tanaka et al. Artificial three dimensional oxide nanostructures for high performance correlated oxide nanoelectronics
WO2024049496A2 (en) Topological quantum computing systems and methods
Ivanov et al. Flexibility of fluorinated graphene based memristor structures: current flow model in a multi-barrier system under tensile strain
CA3235442A1 (en) Topological qubits, registers, and methods
WO2023224659A2 (en) Controllable topological qubit entanglement
Moshnyaga et al. Memristor behaviour in nano-sized vertical Lsmo/Lsmo tunnel junctions
Kumar et al. Current–voltage characteristics of focused ion beam fabricated superconducting tungsten meanders
Xu Nonlinear electrical properties of one-dimensional nanostructures
Volkov et al. Multilayered high-temperature superconducting materials as possible base for cryogenic switching elements
Vyshenski Single-electron transistor effect in a two-terminal structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240202

R150 Certificate of patent or registration of utility model

Ref document number: 7440014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150