JP2003100084A

JP2003100084A - 相変化型不揮発性記憶装置

Info

Publication number: JP2003100084A
Application number: JP2001296101A
Authority: JP
Inventors: Katsutaro Ichihara; 勝太郎市原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】相変化材料を記憶セルとして用いる相変化型
不揮発性記憶装置（Ovonic-memory）の原理的問題点を
解決し、記憶装置として確実且つ容易に動作する相変化
型不揮発性記憶装置を提供することを目的とする。【解決手段】非晶質状態と結晶状態との間で相変化
可能な相変化材料を有する記憶セル（１６）を備え、前
記記憶セルの前記相変化材料の一部分（１６１）を非晶
質状態と結晶状態との間で相変化させることにより第１
の記憶状態と第２の記憶状態のいずれかを選択的に記憶
可能とし、前記記憶セルが有する前記相変化材料の残り
の部分（１６２）は、前記第１の記憶状態においても前
記第２の記憶状態においても結晶状態を維持することに
より、記憶セルの抵抗値を好適に調節してオーバーライ
ト・モードでの書き込みを可能にできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、相変化型不揮発性
記憶装置に関し、特に記憶セルに収容した相変化材料の
抵抗の変化によって情報を記憶し再生する相変化型不揮
発性記憶装置に関する。

【０００２】

【従来の技術】記憶装置（メモリ）は、計算機システム
に限らず、電気、ガス、水道、交通、通信等の社会イン
フラの制御系や家電製品の制御系など、至る所で使われ
ており、記憶装置無しでは、現代社会は成立しない。理
想的な記憶装置の姿は、大容量、高速、低ビットコス
ト、不揮発性、低消費電力、高信頼性の全てを併せ持つ
ことであるが、このような素子が存在しないため、シス
テムとして最適化するメモリ階層が組まれているのが現
状である。

【０００３】例えばパソコンのメモリ階層を例にとる
と、上位のメモリから順番に、ＭＰＵ（MicroProcessin
g Unit）と直接対話する超高速だがビット単価が非常に
高いＳＲＡＭ（Static Random Access Memory）、ＳＲ
ＡＭほど高速ではないが、固体メモリとしては比較的大
容量でありビット単価がＳＲＡＭよりは安いＤＲＡＭ
（Dynamic Random Access Memory）、ＤＲＡＭより数桁
もアクセス速度は低いが機械的アクセスとしては高速で
大容量でビット単価が安く但し媒体可換性の無いＨＤＤ
（Hard Disk Drive）、ＨＤＤよりは低速だがビット単
価が極めて安く媒体可換性や信頼性に優れる光ディス
ク、フロッピーディスク(登録商標）、磁気テープ、と
いうような階層が組まれている。

【０００４】このようなメモリ階層を構築することによ
り、システムとしての性能と価格の最適化が図られてい
るが、理想的な記憶装置、例えばＤＲＡＭの速度とＨＤ
Ｄの容量と不揮発性とを併せ持つ全能的なメモリ（ユニ
バーサルメモリ）が出現すれば、システム設計が大幅に
簡略化され、飛躍的に高性能で低価格なシステムの構築
が可能となる。

【０００５】また一方で、全能的なメモリという立場で
なく、個別の記憶装置に焦点を当てた場合でも、「産業
の米」と言われ電子産業を牽引してきたＤＲＡＭの大容
量化が限界に近づいている、という具体的な課題もあ
る。例えば、日経エレクトロニクス２００１−２−１２
号に、ＤＲＡＭの限界とそれに置き換わる記憶装置の候
補が説明されている。

【０００６】ＤＲＡＭの限界は、大容量化即ち記憶セル
の微細化に伴う、容量占有面積の相対的な増大であり、
もはやトレンチ構造やスタック構造で所定の容量（３０
ｆＦ）を得ることが困難になってきている。ＤＲＡＭに
置き換わり得る記憶装置の候補は、ＦｅＲＡＭ（Ferroe
lectric RAM：強誘電体ランダムアクセスメモリ)、ＭＲ
ＡＭ（Magnetoresistive RAM：磁気抵抗ランダムアクセ
スメモリ）、ＰＲＡＭ（Phase-change RAM：相変化型ラ
ンダムアクセスメモリ）の三種類である。

【０００７】ＦｅＲＡＭは、強誘電体の残留分極を利用
して記憶保持するもので、信号量は蓄積電荷量に比例す
る。蓄積電荷量は記憶セル面積に比例するのでＤＲＡＭ
同様、記憶セルの微細化に伴い強誘電体記憶部の構造は
三次元的に複雑化する宿命にある。

【０００８】ＭＲＡＭは、磁気抵抗効果を利用するもの
で、比較的大きな抵抗変化を示すＴＭＲ（Tunneling Ma
gnetoResistance effect）素子や、ＣＰＰＧＭＲ（Curr
entPerpendicular to Plane GiantMagnetoResistance e
ffect）素子が主に検討されている。ＭＲＡＭの課題
は、素子の微細化に伴い磁化反転時の反磁界が増加し、
記録電流が増大する点にある。また、抵抗変化率が比較
的大きいと言っても高々５０％程度である。

【０００９】ＰＲＡＭは、本発明に関わる素子であり、
相変化材料の比抵抗の変化を利用して情報を記録する素
子である。その原理的な提案は、１９６６年の米国特許
第３，２７１，５９１号の開示、及び１９７０年の米国
特許第３，５３０，４４１号の開示に遡り、提案者のＯ
ｖｓｈｉｎｓｋｙ氏の名前を取り「オボニック・メモリ
（Ovonic-memory）」とも呼ばれることがある。

【００１０】その動作原理を簡単に説明すると、以下の
如くである。

【００１１】相変化材料を収容した記憶セルに非晶質化
レベルの記録電流を通電して相変化材料を溶融してから
急冷し、室温に非晶質状態を持ち来たすことにより、非
晶質状態が得られる。一方、このような相変化材料に結
晶化レベルの記録電流を通電することによってアニール
すると、相変化材料は結晶化して結晶状態が得られる。
このようにして、非晶質状態と結晶状態とを各セルに書
き込むことができる。

【００１２】一方、再生は、非晶質化レベル未満で結晶
化レベル未満の電流をセルに通電し、非晶質状態と結晶
状態の抵抗の違いを電圧変化もしくは電流変化として読
み取って行う。ある種の相変化材料においては、非晶質
状態の比抵抗と結晶状態の比抵抗が２〜３桁程度も違う
ため、再生信号品質は極めて高く、例えば米国特許第
５，２９６，７１６号公報に開示されているように多値
記録に技術展開することも可能である。

【００１３】ＰＲＡＭのセルの構造は基本的に電極と相
変化材料からなり、これにセル選択用のダイオードもし
くはトランジスタを直列接続してマトリクスアレイを構
成する。ＤＲＡＭやＦｅＲＡＭのようにセルの微細化に
よって記憶保持部が相対的に肥大化するといった問題は
無く、また、ＭＲＡＭのように微細化によって記録しに
にくなる、といった問題も無い。ＰＲＡＭの相変化記憶
部は、セルの微細化と共にスケーリング則通りに縮小
し、記録電流は微細化により低下する。

【００１４】このように、ＰＲＡＭはＤＲＡＭの置換え
としての優れてポテンシャルを有する。また、前記した
ように多値記録が可能なため、前述した「ユニバーサル
メモリ」の有力な候補としても位置付けられる。上述の
ようにＰＲＡＭの抵抗変化は１００〜１０００倍にも達
するので、例えば、上述したＭＲＡＭで得られる５０％
の抵抗変化を二つの信号レベルに割振ると、一つの相変
化記憶セルで２００〜２０００値の情報を記憶すること
が可能、ということになる。従って、二値動作で１Ｇｂ
のマトリクスでは、実質的に２００Ｇｂ〜２Ｔｂの情報
の記憶が可能となる。このように、ＰＲＡＭは、まさし
くＤＲＡＭの高速性とＨＤＤの大容量性とを併せ持つユ
ニバーサルメモリの有力候補ということができる。

【００１５】ＰＲＡＭに関しては、前記した文献以外
に、米国特許第５，３４１，３２８号、米国特許第５，
３５９，２０５号、米国特許第５，４０６，５０９号、
米国特許第５，４１４，２７１号、米国特許第５，５３
４，７１１号、米国特許第５，５３４，７１２号、米国
特許第５，５９６，５２２号、米国特許第５，６８７，
１１２号、米国特許第６，０８７，６７４号公報などに
おいて、改良技術が開示されている。

【００１６】

【発明が解決しようとする課題】しかし、本発明者は、
相変化材料を用いた記憶装置の動作について独自の検討
を行った結果、原理的な問題を見出した。そして、この
知見に基づき、記憶セルを試作して動作を試みた結果、
本発明の発明者等の見出した問題が本質的であることを
確認し、さらにこの原理的問題を解決する新規な手法を
開発して、本発明に至った。

【００１７】すなわち、本発明は、かかる課題の認識に
基づいてなされたものであり、その目的は、相変化材料
を記憶セルとして用いる相変化型不揮発性記憶装置（Ov
onic-memory）の原理的問題点を解決し、記憶装置とし
て確実且つ容易に動作する相変化型不揮発性記憶装置を
提供することにある。

【課題を解決するための手段】上記目的を達成するた
め、本発明の相変化型不揮発性記憶装置は、第１の比抵
抗を有する第１の相状態と、前記第１の比抵抗とは異な
る第２の比抵抗を有する第２の相状態と、の間で相変化
可能な相変化材料を有する記憶セルを備え、前記記憶セ
ルの前記相変化材料の一部分を前記第１の相状態と前記
第２の相状態との間で相変化させることにより、前記第
１の相状態に対応づけた第１の記録状態または前記第２
の相状態に対応づけた第２の記憶状態として記憶可能と
し、前記記憶セルが有する前記相変化材料の残りの部分
は、前記第１の記憶状態においても前記第２の記憶状態
においても前記第１の相状態にあることを特徴とする。

【００１８】上記構成によれば、相変化材料の中に、常
に相変化しない「残りの部分」を設けることによって記
憶セルの抵抗値を好適に調節し、同一の書き込み電圧パ
ルスあるいは電流パルスでオーバーライト・モードの書
き込みが可能となる。

【００１９】ここで、前記第１の相状態は、結晶状態で
あり、前記第２の相状態は、非晶質状態であるものとす
ることにより、記憶セル中に、常に結晶状態を維持する
「永久結晶領域」を設けることができる。

【００２０】また、前記記憶セルは、前記相変化材料か
らなる層を挟むように設けられた一対の電極を有し、前
記一対の電極のうちの少なくともいずれかの電極の面積
よりも前記相変化材料からなる層の面積のほうが大きい
ものとすれば、永久結晶領域を確実且つ容易に確保する
ことができる。

【００２１】また、前記相変化材料として、結晶成長型
材料を用いれば、永久結晶領域からの結晶成長による相
変化を生じさせることができる。

【００２２】また、前記記憶セルの前記相変化材料の前
記一部分に対する前記残りの部分の体積の割合は、０．
１以上で１．５以下であるものとすれば、記憶セルの抵
抗値を好適な範囲に調節することができる。

【００２３】また、前記記憶セルの前記相変化材料の前
記一部分を前記第１の相状態と前記第２の相状態とが混
在した中間の相状態とすることにより、前記第１の記憶
状態とも前記第２の記憶状態とも異なる第３の記憶状態
として記憶可能とすれば、いわゆる多値記憶を実現でき
る。

【００２４】

【発明の実施の形態】以下、具体例を参照しつつ本発明
の実施の形態について詳細に説明する。

【００２５】図１は、本発明の相変化型不揮発性記憶装
置（ＰＲＡＭ）の要部構成を例示する模式図である。す
なわち、複数のＹアドレス線１２とＸアドレス線１８と
が縦横マトリクス状に配線され、これらのそれぞれにメ
モリセルＣがアレイ状に接続されている。メモリセルＣ
のそれぞれは、例えば図示したように、相変化記憶セル
１とセル選択ダイオード２とが直列に接続された構造と
することができる。

【００２６】そして、Ｙアドレス線１２とＸアドレス線
１８とにそれぞれ接続されたドライバ回路２３Ａ、２３
Ｂにより、メモリセルＣのいずれかが選択され、その選
択ダイオード２を動作させて、記憶セル１に情報を書き
込み、あるいは書き込まれている情報を読み出す。な
お、ドライバ回路２３Ａ、２３Ｂは、記憶装置の内部に
設けられていてもよく、または外部に別体として設けら
れていてもよい。

【００２７】ここで、それぞれのメモリセルＣにおける
記憶セル１とダイオード２との接続関係は逆でもよい。
また、記憶セル１の選択は、対応する選択ダイオード２
の順方向特性を利用しても逆方向特性を利用しても良
い。例えば、選択したいメモリセルＣのみに対して、そ
のダイオード２の順方向バイアスを印加し、他のメモリ
セルＣには逆方向バイアスを印加するようにドライバ回
路２３Ａ、２３Ｂを動作させれば、選択した記憶セル１
のみに順方向電流を流すことができる。

【００２８】図２は、本発明のＰＲＡＭのメモリセルＣ
の断面構造を例示する模式図である。すなわち、本発
明のＰＲＡＭは、基板１１の上にＹアドレス線１２、選
択ダイオード２、相変化記憶セル１、Ｘアドレス線１
８、保護層１９が順に積層された構造を有する。ただ
し、本発明における各要素の積層関係は、図示したもの
には限定されず、異なる順序に積層したものや、その他
の要素を適宜追加したものも本発明の範囲に包含され
る。

【００２９】さて、セル選択ダイオード２の構造を説明
すると、Ｙアドレス線１２の上にｎ型半導体層１３とｐ
型半導体層１４とが積層された構造を有する。その周囲
は、第１の絶縁チャネル２０により電気的に分離されて
いる。

【００３０】次に、その上に積層された相変化記憶セル
１の構造を説明すると、第１電極１５、相変化記憶層１
６、第２電極１７が順次積層された構造を有する。その
周囲は、第２の絶縁チャネル２１によって電気的に分離
されている。

【００３１】相変化記憶層１６は、上下の電極１５、１
７の間に挟まれた相変化領域１６１とその周囲に延出し
た永久結晶領域１６２とを有する。すなわち、相変化領
域１６１は第１電極１５と第２電極１７とに面接触して
おり、記録電流の通電により非晶質状態、結晶状態及び
中間状態の間を遷移し、それに対応して電気抵抗が変化
する。

【００３２】これに対して、永久結晶領域１６２は、基
本的には記録電流の通電によってもその状態を結晶状態
に保持するが、第１電極１５、第２電極１７とは間接的
に線接触しており、適度な「記録電流路」として作用す
る。適度な記録電流路としての作用とは、例えば相変化
領域１６１が高抵抗の非晶質状態にある時、相変化領域
１６１と永久結晶領域１６２との境界付近の永久結晶領
域１６２に定電圧駆動により電流を通電し、相変化領域
１６１と永久結晶領域１６２との境界付近の相変化領域
１６１の非晶質部を選択的に加熱して、この加熱部に結
晶核を生成したり、結晶化を促進させたり、隣接する永
久結晶領域１６２を結晶種（シード）として横方向に結
晶成長を促したりすることを意味する。

【００３３】永久結晶領域１６２は、図２に例示したよ
うに、第１電極１５と第２電極１７とを結ぶ主要電流経
路から外側に外れるように設けるのが好ましいが、これ
ら上下電極を結ぶ経路内に多少食い込むように設けられ
てもよい。

【００３４】なお、この場合の「主要電流経路」は、電
極１５と相変化記憶層１６との接触面を第１の接触面と
し、電極１７と相変化記憶層１６との接触面を第２の接
触面とした時に、第１の接触面と第２の接触面の外周同
士を直線で結んで形成される最大の領域に対応する。

【００３５】また、図２に例示したように上下の電極１
５、１７の面積に比べて相変化記憶層１６の断面積が大
きい場合には、相変化領域１６１と永久結晶領域１６２
とを同一の相変化材料で形成できるので製造が容易とな
る。これに対して、永久結晶領域１６２を相変化領域１
６１よりも非晶質化しにくい材料により形成すれば、上
下電極を結ぶ経路上に永久結晶領域１６２を食い込ませ
て設けてよいのはもちろん、電極１５、１７の面積と相
変化記憶層１６の断面積を一致させてもよく、あるいは
電極面積よりも記憶層１６の面積を小さくすることもで
きる。ここで、非晶質化しにくい材料としては、相変化
領域１６１よりも融点が高いか、結晶化時間が短く再結
晶化しやすい材料を挙げることができる。

【００３６】相変化記憶層１６の材料としては、Ｇｅ−
Ｓｂ−Ｔｅ，Ｉｎ−Ｓｂ−Ｔｅ，Ａｇ−Ｉｎ−Ｓｂ−Ｔ
ｅ，Ｇｅ−Ｓｎ−Ｔｅなどのカルコゲン化合物を挙げる
ことができる。これらの材料は、高速スイッチング性、
繰返し記録安定性、高信頼性を確保する上で望ましい。

【００３７】一方、セル選択ダイオード２としては、通
常の半導体、代表的にはｎ型シリコン（Ｓｉ）とｐ型シ
リコンとの接合を用いることができる。セルの選択は、
ダイオードの代わりに、トランジスタ、例えばＭＯＳＦ
ＥＴ（Metal-Oxide-Semiconductor Field Effect Trans
istor）を用い、ゲート電圧の印加によりソース・ドレ
イン間にｎ型もしくはｐ型のチャネル（電流路）を形成
して行っても良い。

【００３８】基板１１としては、単結晶シリコンを用い
ることができる。この上に、通常の半導体プロセスによ
ってダイオード２やトランジスタなどを形成することが
できる。

【００３９】Ｙアドレス線１２としては、ｎ^＋型もしく
はｐ^＋型の高濃度ドープの半導体や、アルミニウム（Ａ
ｌ）、銅（Ｃｕ）などの金属を用いることができる。単
層でも多層構造でもよい。

【００４０】相変化記憶セル１の電極１５、１７も、単
層でも多層構造でも良く、例えば相変化記憶層１６の上
下に炭素（Ｃ）、非晶質シリコン（ａ−Ｓｉ）などの拡
散バリア層を設け、その上下にタンタル（Ｔａ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）などの高融点金属
からなる層を配置すると、繰返し記録、保存寿命等の信
頼性を確保する上で好ましい。

【００４１】Ｘアドレス線１８としては、アルミニウム
（Ａｌ）、銅（Ｃｕ）などの高伝導金属を用いるのが良
い。第１の絶縁チャネル２０は、ドープ量の少ない絶縁
性半導体により形成するのがプロセス上は好ましいが、
酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ
_３Ｎ_４）などを用いて形成することもできる。第２の絶
縁チャネル２１の材料としては、各種の絶縁体、例えば
酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ
_３Ｎ_４）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アル
ミニウム（ＡｌＮ）、酸化タンタル（Ｔａ_２Ｏ_５）、酸
化チタン（ＴｉＯ_２）、酸化ジルコニウム（Ｚｒ
Ｏ_２）、窒化ボロン（ＢＮ）、炭素水素（Ｃ−Ｈ）系も
しくは炭素フッ素（Ｃ−Ｆ）系のプラズマ重合体、スピ
ンコート・ポリイミドなどを用いることができる。

【００４２】保護層１９の材料は、第２の絶縁チャネル
２１と同様の材料から選択することが可能である。

【００４３】以上、本発明のＰＲＡＭの要部構成につい
て説明した。

【００４４】次に、このＰＲＡＭの動作作用について説
明する。

【００４５】まず、永久結晶領域１６２を設けない従来
のＰＲＡＭの動作に関して本発明者が見いだした本質的
な問題点について説明する。

【００４６】これは、一言で言うと、これまでに開示さ
れているＰＲＡＭ技術においては書き込みすなわち記録
を「オーバライトモード」で行うことが困難であった、
ということである。つまり、記録前のセルが非晶質状態
であっても結晶状態であっても、一意的に決められた所
定の非晶質化電流を通電すればセルは非晶質化し、一意
的に決められた所定の結晶化電流を通電すればセルは結
晶化する、という公式が成り立たないということであ
る。

【００４７】ここで、セルが非晶質状態に有る時のセル
の抵抗をＲａ、セルが結晶状態に有る時のセルの抵抗を
Ｒｃとする。記録は定電圧を印加して行っても定電流を
流して行っても良いが、まず、定電圧駆動する場合につ
いて説明する。表１は、記録前の状態から記録後の状態
への遷移、非晶質化電圧Ｖａ、結晶化電圧Ｖｃ、セルに
流れる電流Ｉｃ、セルで消費される電力Ｐｃの関係を纏
めた表である。ここで、ａは非晶質状態を表し、ｃは結
晶状態を表す。例えば表１において、ｃ→ａは、結晶状
態から非晶質状態への遷移を意味する。

【００４８】

【表１】セルへの記録は、電流通電によるセルの加熱により行わ
れる。そして、セルの温度Ｔはセル以外の部分への熱伝
導損失を無視するとＰｃに比例する。表１において、Ｉ
ｃ、Ｐｃは記録過程初期の値を表すが、実際には、後述
するように相変化に伴ってＩｃ、Ｐｃは記録過程の途中
で変化する。

【００４９】さてここで、前述したように、Ｒａ＝（１
００〜１０００）×Ｒｃという関係がある。本発明者が
見出した従来のＰＲＡＭの原理的な問題は、このＲａ、
Ｒｃの抵抗の差と表１のＰｃに関連しており、ＲａとＲ
ｃの差が大きいほど深刻となる。以下、一例として問題
が最も軽減化されるＲａ＝１００Ｒｃの場合について説
明する。

【００５０】相変化記憶層に用いられるカルコゲン系の
化合物の融点Ｔｍと結晶化温度Ｔｘは、材料や組成に依
存し、例えばＧｅ_２Ｓｂ_２Ｔｅ_５の場合、Ｔｍ＝６００
℃、Ｔｘ＝１６０℃である。

【００５１】図３及び図４は、定電圧モードすなわち印
加電圧を一定とした場合のセルの温度Ｔ（∝Ｐｃ）と通
電時間ｔとの関係を模式的に表すグラフ図である。それ
ぞれのグラフは、表１に表したそれぞれの遷移に対応す
るセルの温度変化を表す。また、ここで、温度上昇の過
程では、相変化記憶層から周囲への熱伝導損失は簡略化
のために無視した。

【００５２】前述したように、ＰＲＡＭに対するオーバ
ーライトは、現在のセルの状態に関わらず、一意的に決
定された所定の非晶質化電流パルスを通電してセルを非
晶質化させ、一意的に決定された所定の結晶化電流パル
スを通電してセルを結晶化せんとするものである。つま
り、Ｖａ、Ｖｃが各々一意的に決定される他、Ｖａ、Ｖ
ｃのパルス幅も一意的に決定される。

【００５３】しかしながら、前述したようにＲａ＝１０
０Ｒｃとすると、同一の電圧を印加して通電した場合、
結晶状態（ｃ）の消費電力は、非晶質状態（ａ）の消費
電力の１００倍となる。従って、通電によるセル温度の
時間に対する上昇率は、結晶状態（ｃ）のほうが非晶質
状態（ａ）よりも１００倍大きい。セルの温度は、消費
電力と時間との積、即ちセルへの投入エネルギーで決ま
るから、同一の電圧を印加した場合、結晶状態（ｃ）の
セルの温度は、非晶質状態（ａ）のセルの温度よりも１
００倍速く上昇することとなる。以下、図３及び図４を
参照しつつこの点について詳しく説明する。

【００５４】まず、結晶（ａ）→結晶（ａ）遷移につい
て説明する。

【００５５】図３（ａ）は、ａ→ａ遷移において、パル
ス幅が比較的長い場合のセルの温度変化を表す。

【００５６】非晶質化電圧Ｖａの印加によりセルに通電
すると、セルがメモリの動作環境温度ＴａにあるＯ点か
ら温度が上昇し、Ａ点で結晶化温度Ｔｘに至る。Ｔａか
らＴｘの間は相変化が起こらないので、セルへ投入され
る電力は表１に示した値のままである。従ってＯからＡ
への温度上昇は直線的であり、その傾斜は表１に表した
ようにＰｃ＝Ｖａ^２／Ｒａで与えられる。

【００５７】Ａ点からさらに温度が上昇すると次第にセ
ルが結晶化する。結晶化に要する時間は相変化記憶層の
材料の選定にも依存するが一般的にはサブナノ秒から数
１０ナノ秒である。結晶化の途中の段階では、セルは非
晶質状態と結晶状態との中間的な状態にある。この中間
的な状態においては、従来のＰＲＡＭに関して開示され
たように微細結晶粒を非晶質マトリクスが取り囲む状態
以外にも、本発明者が見出したところによれば、セルの
上下を略連通する略柱状の結晶柱もしくは略円筒状の結
晶円筒が形成され、これら結晶柱の周囲を非晶質円筒が
取り囲んでいる状態や、結晶円筒中に非晶質柱が残留し
ている状態なども有り得る。

【００５８】いずれの場合も、結晶化に伴ってセルの抵
抗は減少して電流が流れやすくなり、温度上昇の傾斜は
図３（ａ）のＡ→Ｂに示すように増大し、Ｂ点において
セルはほぼ完全に結晶化する。Ａ点とＢ点の途中で通電
を中断すれば、中間的な状態（結晶と非晶質とが混在し
た状態）を形成できるので多値記録ができる。

【００５９】Ｂ点を経過した後の融点Ｔｍ未満の温度帯
における温度上昇率はＰｃ＝Ｖａ^２／Ｒｃであり、この
経路の傾斜角は経路ＯＡの傾斜角の１００倍である。Ｃ
点に至ると、結晶化したセルは溶融する。溶融潜熱が必
要なので極く短い時間ではあるがＣ点からＤ点まではセ
ルの温度は融点に保持される。Ｃ点からＤ点に至る間に
おいても、セルは結晶状態と溶融状態との中間的な状態
に有るので、ＣＤ間でパルスオフすると、結晶状態と非
晶質状態との中間的な状態（混在した状態）を形成で
き、グレー記録即ち多値記録が可能である。

【００６０】Ｄ点においてセルはほぼ完全に溶融し、経
路ＯＡと概ね同じ傾斜角で温度上昇しＥ点に至りパルス
がオフされる。経路ＤＥの傾斜角が経路ＯＡと概ね一致
するのは、溶融状態の比抵抗が非晶質状態の比抵抗にほ
ぼ一致するためである。パルスオフのタイミングは、Ｄ
点以降ならいつでも良くＤ点でパルスオフしても良い。

【００６１】パルスオフ後、セルは急峻に冷却されてＦ
点で保持温度Ｔａに戻り、ａ→ａ（非晶質→非晶質）の
記録が完了する。

【００６２】ここで、経路ＥＦの冷却過程においても、
セルはＴｍからＴｘの間の温度帯を通過するが、相変化
記憶材料の結晶化時間に比べてＴｍとＴｘの間を通過す
る時間が十分に短い場合、保持温度に溶融したランダム
な状態がクエンチされて非晶質状態の記録ができる。こ
のことは、図３（ａ）において、ＡからＢにいたる時間
に比べＥからＦにいたる時間の中でＴｍとＴｘの間にセ
ルが有る時間が十分に短いことを意味している。

【００６３】次に、図３（ｂ）を参照しつつ、定電圧モ
ードにおけるｃ→ａ（結晶→非晶質）遷移について説明
する。

【００６４】非晶質化の記録であるから、オーバライト
モードを採用する場合には、記録電圧、記録パルス幅共
に上述したａ→ａ遷移と同一となる。

【００６５】まず、同図においてＯ点の結晶状態のセル
にＶａを印加すると、Ｐｃ＝Ｖａ^２／Ｒｃの傾斜角で急
峻に温度が上昇する。セルが結晶状態に有るので、Ｔｘ
を過ぎても相変化は起こらずＴｍまで直線的に温度上昇
してＧ点に至る。そして、溶融潜熱領域に対応する経路
ＧＨを経て、Ｈ点以降は概ねＰｃ＝Ｖａ^２／Ｒａの緩い
傾斜角で温度上昇を続け、ａ→ａ遷移のパルスオフ時間
に相当するＩ点に至り、パルスオフ後急冷されてｃ→ａ
の記録が完了する。

【００６６】この場合は、Ｈ点からＩ点までの時間帯の
加熱は不必要な加熱時間ということができるが、オーバ
ライト記録の場合は、ａ→ａ遷移とパルス幅が同じなの
で無駄が生じてしまう訳である。また、Ｅ点に比較して
Ｉ点の温度は高いのでセルに不必要な温度上昇を与える
ことにもなり、繰返し記録の安定性を損ないやすいとい
う問題も有する。

【００６７】これらの点も、従来のＰＲＡＭの問題点で
あり、本発明はこれらの問題も解決するものである。但
し、これらの問題は、前述した原理的問題とは異なる。
本発明者が見出した原理的問題とは、後述するａ→ｃ遷
移とｃ→ｃ遷移の両立の困難性のことである。

【００６８】ａ→ｃ遷移とｃ→ｃ遷移の両立困難性を説
明する前に、本発明におけるａ→ａ遷移、ｃ→ａ遷移の
例を説明する。ａ→ａ遷移、ｃ→ａ遷移は図３に関して
前述した以外にも、以下の過程でも実施可能である。

【００６９】すなわち、図３（ｂ）において、ｃ→ａ遷
移をＨ点で終了させる。このようにＨ点から急冷した場
合も、Ｉ点から急冷した場合と同ようにｃ→ａ遷移を実
現することができる。

【００７０】また、前述したように経路ＧＨの中間でパ
ルスオフすれば多値記録が可能である。これに対応する
ａ→ａ遷移は、図３（ａ）において、Ａ点に至る前にパ
ルスがオフされることになるので、記録前の非晶質状態
は記録過程で何ら相変化過程を通ることなく非晶質状態
を保存しａ→ａの記録が完了する。この方法は、前記し
た方法即ちａ→ａ遷移において一旦セルを結晶化させる
場合に比べて記録時間が短く消費電力が低いという利点
がある。

【００７１】次に、従来のＰＲＡＭの原理的問題とし
て、本発明者が見出したａ→ｃ遷移とｃ→ｃ遷移の両立
困難性について説明する。

【００７２】図４は、定電圧モードでａ→ｃ遷移および
ｃ→ｃ遷移を起こさせる場合のセルの温度Ｔ（∝Ｐｃ）
と通電時間ｔとの関係を模式的に表すグラフ図である。

【００７３】まず、図４（ａ）に表したａ→ｃ遷移から
説明する。

【００７４】この場合、動作環境温度ＴａにあるＯ点か
らＪ点、及びＪ点からＫ点までの温度上昇の挙動は、図
３（ａ）に表したａ→ａ遷移の場合のＯ点からＡ点及び
Ａ点からＢ点の場合と同様である。但し、ＯＡの傾斜角
はＰｃ＝Ｖｃ^２／Ｒａであり、ＶａがＶｃになっている
点が異なる。ａ→ｃ遷移を実現するためには、Ｋ点まで
の加熱は必須である。Ｋ点を含みセルが融点に至る前の
点Ｌでパルスオフすることでａ→ｃ遷移を実現すること
ができる。

【００７５】次に、図４（ｂ）に表したｃ→ｃ遷移につ
いて説明する。

【００７６】この場合、結晶状態の比抵抗が小さいため
にＯ点からＭ点まで温度上昇する時間は極めて短く、例
えば図４（ａ）に表した非晶質状態のＯ点からＪ点に至
る時間の数１０分の１程度である。従って、ａ→ｃ遷移
（図４（ａ））を完了させるために必要とされる時間だ
け電圧を印加してｃ→ｃ遷移（図４（ｂ））を行おうと
すると、セルはＭ点に至り溶融を開始する。状態Ｏから
状態Ｍに至る時間は極く短く、そのままａ→ｃ遷移を完
了させる電圧印加時間と同じ時間だけ電圧を印加する
と、セルはＯ→Ｍ→Ｎ→Ｐと温度上昇を続けパルスオフ
によってＦ点で非晶質状態に遷移してしまう。つまり、
ｃ→ｃ遷移の筈が、ｃ→ａ遷移となってしまう。

【００７７】一方、ｃ→ｃ遷移を実現するために、例え
ばＱ点でパルスオフすればＲ点に結晶状態が持ちきたさ
れてｃ→ｃ遷移を実現できる。しかし、この様な短パル
スを印加した場合、図４（ａ）に表したａ→ｃ遷移にお
いて、Ｊ点に至る前に電圧パルスがオフされることにな
り、ａ→ｃ遷移を実現できない。

【００７８】つまり、図４（ａ）及び（ｂ）に表したよ
うに、定電圧モードでａ→ｃ遷移とｃ→ｃ遷移を実現さ
せる場合、それぞれに必要とされる電圧パルスの印加時
間は大きく異なり、同一の電圧パルスを用いてａ→ｃ遷
移とｃ→ｃ遷移とを実現することができない。

【００７９】本発明は、このような従来のＰＲＡＭが有
する原理的問題を解決するものである。

【００８０】以下、本発明のＰＲＡＭにおけるセルの消
費電力と温度履歴について説明する。

【００８１】図５は、図２に例示した本発明のＰＲＡＭ
の相変化記憶セル１の部分を抽出した模式図であり、同
図（ａ）は図２と同様の断面図、同図（ｂ）は平面図す
なわち相変化記憶セルを上方または下方から見た図であ
る。

【００８２】図５においては、説明の簡単のために、相
変化領域１６１、永久結晶領域１６２の厚みは同一で、
形状は正方形状とし、電極１５、１７の形状は相変化領
域の形状と同一とした。また、電極１５、１７と永久結
晶領域１６２とは、電極の周縁部で線接触しているもの
とする。但し、前述したように、これらの条件は本発明
の必須事項ではなく、相変化領域や永久結晶領域の厚み
や形状、あるいは電極との配置関係などについては適宜
変更してもよい。

【００８３】ここで、相変化領域１６１の一辺の長さを
Ｍ、永久結晶領域１６２の外縁部の一辺の長さをＬ、相
変化記憶層の厚みをｄ、相変化記憶層１６が非晶質状態
に有る時の比抵抗をρａ、結晶状態に有る時の比抵抗を
ρｃ、電極と永久結晶領域の接触部の幅をΔｘ、接触部
の厚みをΔｚとする。

【００８４】すると、電極１５、１７と永久結晶領域１
６２との接触抵抗（Ｒcont.）は、次式により表すこと
ができる。

【００８５】

【数１】ここで、ΔｘとΔｚの収束次数は同じなので、上式は次
式により表される。

【００８６】Ｒcont.＝ρｃ／（４Ｍ）また、電極１５、１７と永久結晶領域１６２との接触部
を介して、電極から永久結晶領域に電流が通電した時、
永久結晶領域１６２に均一に電流が流れると近似する
と、永久結晶領域の抵抗（Ｒperm.）は、次式により表
すことができる。

【００８７】Ｒperm.＝ρｃ×［ｄ／（Ｌ^２−Ｍ^２）］実際には、永久結晶領域１６２においては、電極１５、
１７との接触部近傍に電流が集中するので、上式で与え
られるよりも抵抗Ｒperm.は大きいが、以下の説明にお
いては、上式により近似する。

【００８８】ただし、正確には上式に適当な係数ｋ（ｋ
＞１）を乗じて扱えば良く、本発明の効果はｋがρａ／
ρｃの１／２以下程度で有れば得ることができ、１／１
０以下程度で有れば十分な効果を得ることができる。こ
こで、ｋ＞１とするのは、記録電流が永久結晶領域全域
に亘って通電するのでは無いことを意味する。従って非
晶質化レベルの記録電流を通電しても永久結晶領域が非
晶質化することは無く保存される。また、電極１５、１
７と永久結晶領域１６２とが直接電気的に接触していな
い場合でも、電極と永久結晶領域との間の相変化領域を
介して永久結晶領域に通電するので本発明の実施は可能
であり、その場合は、上式において抵抗Ｒperm.に１未
満の係数を適宜選択して乗じた値が実効的な抵抗とな
る。

【００８９】さて、図５に例示した構造を参照しつつ説
明を続けると、電極１５、１７から見た永久結晶領域１
６２の実効抵抗（Ｒｐeff）は、次式により表すことが
できる。

【００９０】Ｒｐeff＝Ｒcont.＋Ｒperm. 一方、相変化領域１６１の抵抗は、相変化領域１６１が
非晶質状態に有る時には次式により表される。

【００９１】Ｒａ＝ρａ×ｄ／Ｍ^２また、相変化領域１６１の抵抗は、相変化領域１６１が
結晶状態に有る時には次式により表される。

【００９２】Ｒｃ＝ρｃ×ｄ／Ｍ^２上記したＲａ、Ｒｃは、前述した従来のＰＲＡＭのそれ
らと一致する。ただし、本発明の相変化記憶セルにおい
ては、相変化領域１６１が非晶質状態に有る時の実効抵
抗（Ｒａ’）は、次式により表される。

【００９３】Ｒａ’＝１／［（１／Ｒｐeff）＋（１／Ｒａ）］また一方、本発明の相変化記憶セルにおいては、相変化
領域１６１が結晶状態に有る時の実効抵抗（Ｒｃ’）
は、次式により表される。

【００９４】Ｒｃ’＝１／［（１／Ｒｐeff）＋（１／Ｒｃ）］つまり、単にＲａ、Ｒｃのみによって決定されるのでは
なく、Ｒｐeffとの並列抵抗で与えられる点に特徴を有
する。このことは、図５に表した長さＬと長さＭとの比
率によって、Ｒａ’とＲｃ’の値を自由に制御できるこ
とを意味する。

【００９５】図６は、長さＬおよびＭとセルの抵抗との
関係を例示するグラフ図である。すなわち、同図の縦軸
はセルの抵抗Ｒcellを表し、横軸はパラメータ（Ｌ^２−
Ｍ^２）／Ｍ^２を表す。

【００９６】図６に例示した曲線は、Ｍ＝０．２μｍ、
ｄ＝０．１μｍ、ρａ＝１００Ω・ｃｍ、ρｃ＝１Ω・
ｃｍとして、（Ｌ^２−Ｍ^２）／Ｍ^２に対してＲａ’とＲ
ｃ’を表したものである。Ｌ＝Ｍの場合のプロット、す
なわち永久結晶領域１６２を有さない従来のＰＲＡＭの
Ｒａ’，Ｒｃ’は各々Ｒａ，Ｒｃと一致し、図６では黒
丸と白丸で表した。

【００９７】図６から明らかなように、本発明に従って
相変化記憶セル中に永久結晶領域１６２を設けること
で、Ｒａ’，Ｒｃ’を幅広く制御できる。その結果とし
て、本発明によればＲａ’とＲｃ’との差を小さくでき
るので、従来のＰＲＡＭの原理的な問題、すなわち図４
に関して前述したようにＲａとＲｃの差が大きいが故に
オーバーライト記録において記録前のセルの状態に応じ
てセルの温度上昇が大幅に異なり、例えば定電圧駆動で
はｃ→ｃ遷移の実現が困難だったという問題を解決でき
る。

【００９８】次に、記憶装置の読み出し動作について説
明する。

【００９９】相変化記憶セル１の状態を読み出すために
は、相変化領域１６１に相変化が発生しない程度の再生
電圧パルスＶｒをセル１に印加し、非晶質状態の信号電
流Ｖｒ／Ｒａ’と結晶状態の信号電流Ｖｒ／Ｒｃ’及び
Ｖｒ／Ｒａ’とＶｒ／Ｒｃ’の間にある中間状態の信号
電流を読み出す。従って、再生信号振幅を大きくするた
めには、また、中間状態をできるだけ多く設定するため
には、Ｒａ’とＲｃ’との差は大きい方が好ましい。

【０１００】つまり、本発明によれば、従来のＰＲＡＭ
が有していたオーバライト記録が困難という原理的問題
を解決することができるが、その一方で、再生信号振幅
が低くなる。ただし、相変化型メモリにおいては、用い
る材料の特性上、元々のＲａとＲｃの差が十分過ぎる程
度に大きいので、本発明を適用しても十分に大きな再生
信号振幅が得られ、かつ多値記録が可能である。

【０１０１】図６には、再生信号振幅の目安となる抵抗
変化率（（Ｒａ’−Ｒｃ’）／Ｒｃ’）も併せて表し
た。図６は、Ｍ＝０．２μｍ、ｄ＝０．１μｍ、ρａ＝
１００Ω・ｃｍ、ρｃ＝１Ω・ｃｍとした場合の一例だ
が、他の実用的な条件範囲において、（Ｌ^２−Ｍ^２）／
Ｍ^２とＲａ’、Ｒｃ’、（Ｒａ’−Ｒｃ’）／Ｒｃ’
の関係は、概ね図６と一致した。

【０１０２】多値記録が可能な（Ｒａ’−Ｒｃ’）／Ｒ
ｃ’は概ね１００％以上、オーバライト記録においてａ
→ｃ遷移とｃ→ｃ遷移が両立するＲａ’／Ｒｃ’比は概
ね１０で有るから、永久結晶領域１６２の断面積（Ｌ^２
−Ｍ^２）と相変化領域１６１の断面積（Ｍ^２）との比は
０．１以上で、１．５以下であることが望ましいと言え
る。

【０１０３】以上、従来のＰＲＡＭが有する原理的な問
題点と、これに対する本発明の解決手段とについて、相
変化セルを定電圧駆動させる場合を例に挙げて説明し
た。

【０１０４】しかし、本発明は、定電圧駆動には限定さ
れず、相変化セルを定電流駆動する場合にも同様に有用
である。

【０１０５】以下に相変化セルを定電流駆動する場合
の、従来のＰＲＡＭの問題点とそれを解決する本発明の
構成と手段について、上記した定電圧駆動の説明と重複
しない部分について述べる。

【０１０６】定電流源を用いた場合、非晶質化電流をＩ
ａ、結晶電流をＩｃとおくと、セルの遷移に対応するセ
ル端電圧、セルの消費電力は表２のようになる。

【０１０７】

【表２】表２から、定電流駆動の場合は、表１に表した定電圧駆
動の場合とは逆に、セルが非晶質状態の時のセルの温度
上昇がセルが結晶状態の時のセルの温度上昇の１００倍
程度大きいことが分かる。

【０１０８】図７及び図８は、定電流駆動時の各遷移に
おけるセルの温度履歴を示す図である。図８（ａ）およ
び（ｂ）に表したように、ａ→ｃ遷移とｃ→ｃ遷移とは
両立する。つまり、同一幅の電流パルスによって、これ
らの遷移を実行させることができる。

【０１０９】しかし、図７（ａ）及び（ｂ）に表したよ
うに、ａ→ａ遷移とｃ→ａ遷移とは両立しない。つま
り、同一幅に電流パルスによっては、これらの遷移を両
方とも実行することはできない。

【０１１０】すなわち、図７（ａ）に表したように、ａ
→ａ遷移では、非晶質状態の抵抗が高いために、これに
定電流を流すとセルの温度上昇がＴｘまでは極めて急峻
でＴｍに比較的速い時間内に到達し溶融後、メルトの抵
抗も高いために再度極めて急峻に温度上昇してしまうの
で、セルの熱負荷が過大とならない程度の時間（Ｅ点）
にパルスオフする必要がある。

【０１１１】これに対応したパルス幅の電流パルスを用
いてｃ→ａ遷移を起こさせようとした場合を例示したも
のが図７（ｂ）である。結晶状態の抵抗が低いために定
電流モードで加熱した場合には、セルの温度上昇が緩慢
になり、同図に表したように、Ｔｍ未満の温度でパルス
オフされることとなる。つまり、ｃ→ａ遷移させようと
していたものが、ｃ→ｃ遷移になってしまうのである。

【０１１２】逆に、ｃ→ａ遷移が起こる程度の長い時間
幅の電流パルスもしくは高い電流を通電してしまうと、
ａ→ａ遷移（図７（ａ））の温度上昇が過大となってセ
ルに熱損傷を与えてしまう。

【０１１３】このような問題に対しても、定電圧駆動で
説明した場合と同様に図５の構成を用い、セル抵抗をＲ
ａ、Ｒｃの代わりにＲａ’、Ｒｃ’に調整すればオーバ
ライトモードでも容易にａ→ａ遷移とｃ→ａ遷移とを両
立することができることが判る。定電流モードにおいて
も、永久結晶領域１６２の断面積（Ｌ^２−Ｍ^２）と相変
化領域１６１の断面積（Ｍ^２）の比の望ましい範囲は、
定電圧駆動の場合と同様である。

【０１１４】以下、本発明の相変化型不揮発性記憶装置
の具体例を参照しつつ本発明の実施の形態についてさら
に詳細に説明する。

【０１１５】（第１の実施例）まず、本発明の第１の実
施例として、図１及び図２に例示したものと同様の相変
化型不揮発性記憶装置を試作・評価した。その構造と材
料については概ね前述した通りであるが、相変化記憶層
１６の膜厚とセルサイズについて補足説明をしておく。

【０１１６】例えば相変化記憶セルの正方形状の相変化
領域１６１の一辺の長さＭが０．２μｍ、永久結晶領域
１６２の外縁部の一辺の長さＬが０．２２４μｍ（（Ｌ
^２−Ｍ^２）／Ｍ^２＝０．２５）の場合、相変化記憶層
１６の膜厚を１００ｎｍとすると、駆動電圧２．５Ｖと
した定電圧駆動モードにおいて、非晶質状態のセルには
２２．７μＡの電流、結晶状態のセルには１２５μＡの
電流を通電することができる。これはほんの一例である
が、Ｌ、Ｍ及び相変化記憶層の膜厚ｄはドライバ回路の
電圧と電流の要求値に応じて適宜最適化することができ
る。

【０１１７】定電圧駆動の場合の非晶質化電圧をＶａ、
結晶化電圧をＶｃ、再生電圧をＶｒとした時、Ｒａ’、
Ｒｃ’とＶａ、Ｖｃ、Ｖｒの関係から適度な非晶質化電
力、結晶化電力及び適度な非晶質再生電流、結晶再生電
流が得られるように、ｄ、Ｖａ、Ｖｃ、Ｖｒを調整すれ
ば良い。また、定電流駆動の場合には、Ｖａ、Ｖｃ、Ｖ
ｒの代わりに非晶質化電流Ｉａ、結晶化電流Ｉｃ、再生
電流Ｉｒを調整すれば良い。

【０１１８】以下、図１及び図２に表したの素子の形成
方法と本発明に従った動作結果について説明する。

【０１１９】図１及び図２に表した本発明のＰＲＡＭ
は、通常の半導体製造プロセスに相変化材料の成膜と加
工の工程を加えることで作成することが可能で、例えば
以下の手順で形成することができる。

【０１２０】例えば、ｐ型の単結晶シリコン（Ｓｉ）基
板１１上にイオンインプランテーション法、拡散法など
の通常の半導体プロセスに用いられるのと同様の手法で
ｎ^＋型導電領域を形成しこれをＹアドレス線１２とす
る。Ｙアドレス線１２は、図２において紙面に垂直な方
向に形成され、ラインアンドスペース状に配置される。

【０１２１】このｎ^＋型導電領域の上にｎ型ドープ層を
エピタキシャル成長させてｎ型半導体層１３を得る。ｎ
型半導体層１３の形成時は、第１の絶縁チャネル２０の
部分はマスキングしておく。このｎ型半導体層１３の厚
みは、例えば５００ｎｍである。

【０１２２】次に、ｐ型にドープした半導体からなる第
１の絶縁チャネル２０をｎ型半導体層１３を取り囲むよ
うに形成する。第１の絶縁チャネル２０は、ウェーハ基
板１１上にグリッド状に形成され、グリッドの空孔内に
ｎ型半導体が埋め込まれた構造となる。第１の絶縁チャ
ネル２０は、ｐ型ドープ層により形成しても良いし、Ｓ
ｉＯ_２などの絶縁膜をＣＶＤ（Chemical Vapor Deposit
ion）法などにより形成してもよい。

【０１２３】次に、第２の絶縁チャネル２１の少なくも
一部として例えばＳｉＯ_２を例えば熱酸化法やＣＶＤ法
などで、第１の絶縁チャネル２０とｎ型半導体層１３の
上に形成し、さらにエッチング法によりｎ型半導体層１
３の上の第２の絶縁チャネル２０を除去する。このよう
して露出させたｎ型半導体層上にｐ型材料を拡散させて
ｐ型半導体層１４を形成し、ｎ型半導体層１３とｐ型半
導体層１４からなるダイオード２を形成する。

【０１２４】次にｐ型半導体層上に第１電極１５、相変
化記憶層１６、第２電極１７からなる相変化記憶セル１
を例えばスパッタ法、蒸着法などの方法によって形成す
る。この部分の具体的な形成プロセスとしては、幾つか
の方法を例示できる。

【０１２５】その一つは、予め第２の絶縁チャネル２１
の第１電極１５の高さまでの部分を形成してから第１電
極部をエッチング加工して除き、第１電極を例えば異方
性スパッタもしくはＣＶＤ埋め込みし、第２の絶縁チャ
ネル上へ成膜された部分はＣＭＰ（Chemical Mechanica
l Polishing）もしくはリフトオフ法で除去する。次
に、第２の絶縁チャネル２１の残りの厚み部分のうち
で、相変化記憶層１６の高さまでの部分を形成してから
相変化記憶層部をエッチング加工して除去し、相変化記
憶層を例えば異方性スパッタもしくは蒸着で埋め込み、
第２の絶縁チャネル上の相変化記憶層材料は、ＣＭＰも
しくはリフトオフ法で除去する。

【０１２６】続いて、第２の絶縁チャネル２１のさらに
残りの厚み部分を形成し第２電極部をエッチング除去し
た後、第２電極１７を埋め込む。このようにして相変化
記憶層１６の断面積と第１及び第２電極１５、１７の断
面積とを異ならせることができ、相変化記憶層中に電極
１５、１７と面接触する相変化領域１６１、及び電極と
線接触するか接触しない永久結晶領域１６２の両方を形
成することができる。

【０１２７】もう一つの方法は、以下の通りである。す
なわち、上記したのとは逆に第１電極１５を形成後、第
２の絶縁チャネル部を形成し、第１電極上の第２の絶縁
チャネル材料を除去して第２の絶縁チャネル部の高さを
第１電極の高さと一致させる。次に、相変化記憶層１６
を連続膜状に形成しＲＩＥ法等で記憶層を島取りした
後、ＣＶＤ法もしくは異方性スパッタ法等で第２の絶縁
チャネルをグリッド状に相変化記憶層の高さまで埋め込
み、相変化記憶層上の第２の絶縁チャネル材料をＣＭＰ
法等で除去する。続いて第１電極の形成と同様に第２電
極と残りの厚みの第２の絶縁チャネル部を形成する。

【０１２８】その他にも各種のプロセスを用いることが
できる。

【０１２９】第１電極１５、第２電極１７は、各々単層
の構成でも良いが、相変化記憶層１６の上下には拡散バ
リアとして例えば炭素（Ｃ）膜を配し、その上下に主電
極としてタンタル（Ｔａ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）などの高融点金属を配するのが良い。炭
素（Ｃ）バリア層の厚みは、例えば１０ｎｍ以上５０ｎ
ｍ以下、主電極１５、１７の厚さは例えば１００以上２
００ｎｍ以下、相変化記憶層１６の厚さはドライバ回路
の電圧、電流の要求値に整合するように、セルサイズ毎
に設定することができる。

【０１３０】次に、Ｘアドレス線１８を相変化記憶セル
１の第２電極１７と第２の絶縁チャネル２１の上に形成
する。例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）など
の高伝導率の薄膜をスパッタ法、蒸着法等で連続膜状に
形成した後、第２電極を連結する線状にラインアンドス
ペース状にエッチングしてＸアドレス１８を得る。

【０１３１】最後に、素子を湿度等から保護するための
保護層１９を形成する。保護層１９は、ＣＶＤ法もしく
はスパッタ法で形成されたＳｉ_３Ｎ_４、スピンコート後
ベーキングキュアされたポリイミド等を用いるのが好適
である。

【０１３２】以上に説明した以外に、本発明のＰＲＡＭ
の形成には様々な変形例を挙げることが可能であり、Ｐ
ＥＰ（Photo-Engraving Process）と、熱ＣＶＤ、プラ
ズマＣＶＤ、ＭＯＣＶＤ（Metal-Organic CVD）、エピ
タキシャル成長、スパッタ、蒸着、プラズマ重合、スピ
ンコートなどの成膜プロセスと、インプランテーショ
ン、熱拡散等のドーピングプロセスと、ＲＩＥ（Reacti
ve Ion Etching）、ＣＤＥ（Chemical Dry Etching）、
イオンミリング、ウエットエッチング等のエッチングプ
ロセスと、ＣＭＰ、イオンポリッシング等の表面平坦化
プロセスとを適宜組み合わせて実施することができる。

【０１３３】次に、図１に表したように、ドライバ回路
によりＰＲＡＭを動作させた結果について説明する。

【０１３４】図９は、ＰＲＡＭのメモリセル部２２とド
ライバ２３の接続例を表す模式図である。ドライバ回路
２３は、基本的には電源とスイッチング素子と信号検出
回路からなる。メモリセル部２２とドライバ回路２３と
は、同一基板上にハイブリッド形成しても良いし、別の
基板上に形成してチッピング後に接続しても良い。

【０１３５】メモリセル部２２とドライバ回路２３との
配線は、セル選択にダイオードを用いる場合は基本的に
Ｘアドレス線１８とＹアドレス線１２である。Ｘアドレ
ス線とＹアドレス線との間に所定の電圧を印加するか所
定の電流を通電して記録再生動作を行う。ドライバ回路
２３のスイッチング素子を用いて、例えば選択したいセ
ルの両端に順方向バイアスを印加し、他のセルは全て逆
方向バイアスするとセル選択ができる。

【０１３６】また、セル選択にＭＯＳＦＥＴ（Metal-Ox
ide-Semiconductor Field Effect Transistor）を用い
る場合は、ソースとＹアドレス線、ドレインに相変化記
憶セルを直列接続してＸアドレス線とを各々接続し、ゲ
ートにワード線を接続し、ワード線を介してゲート電圧
を印加することによって所定のセルを選択可能とする。
セル選択にダイオードを用いる場合もトランジスタを用
いる場合も、選択動作に関しては、ＤＲＡＭ、ＦｅＲＡ
Ｍ、ＭＲＡＭなどと同様の方法を用いることができる。

【０１３７】本発明によれば、選択したセルへの記録
は、全てオーバライト動作により実現可能である。

【０１３８】図１０は、定電圧駆動における本発明のＰ
ＲＡＭの各遷移のセルの温度履歴を例示するグラフ図で
ある。すなわち、同図（ａ）はａ→ａ遷移（太線）とｃ
→ａ遷移（細線）を表し、同図（ｂ）はａ→ｃ遷移（太
線）とｃ→ｃ遷移（細線）をそれぞれ表す。

【０１３９】本発明によれば、結晶状態と非晶質状態の
抵抗の差を適度に調節できるために、記録前のセルの状
態に依存する温度上昇率の差異を少なくすることができ
る。その結果として、図１０（ａ）に表したように、同
一の書き込み電圧パルスを用いてａ→ａ遷移とｃ→ａ遷
移のいずれも実現することができ、図１０（ｂ）に表し
たように、同一の消去電圧パルスを用いてａ→ｃ遷移と
ｃ→ｃ遷移のいずれも実現することができる。

【０１４０】図４に関して前述したように、従来のＰＲ
ＡＭは、定電圧駆動の場合にａ→ｃ遷移とｃ→ｃ遷移と
を同一の電圧パルスにより実行することが困難であった
が、本発明によれば、記録前のセルの状態に依存せず、
同一の電圧パルスを用いてオーバーライトモードで書き
込み、あるいは消去を行うことができる。

【０１４１】また、図１０の時間軸（横軸）は、図３及
び図４よりも拡大して表したが、両者を比較して分かる
ように、本発明のＰＲＡＭの記録パルスは、従来のＰＲ
ＡＭの記録パルスよりも短いので、高速動作が可能とな
る。特に、定電圧駆動の場合には、ａ→ａ遷移とｃ→ａ
遷移において従来よりも高速に書き込みを行うことがで
きる。

【０１４２】図１１は、定電流駆動における本発明のＰ
ＲＡＭの各遷移のセルの温度履歴を例示するグラフ図で
ある。すなわち、同図（ａ）はａ→ａ遷移（太線）とｃ
→ａ遷移（細線）を表し、同図（ｂ）はａ→ｃ遷移（太
線）とｃ→ｃ遷移（細線）をそれぞれ表す。

【０１４３】本発明によれば、定電流駆動の場合にも、
図１１（ａ）に表したように、同一の書き込み電流パル
スを用いてａ→ａ遷移とｃ→ａ遷移のいずれも実現する
ことができ、図１１（ｂ）に表したように、同一の消去
電流パルスを用いてａ→ｃ遷移とｃ→ｃ遷移のいずれも
実現することができる。

【０１４４】図８に関して前述したように、従来のＰＲ
ＡＭは、定電流駆動の場合にａ→ａ遷移とｃ→ａ遷移と
を同一の電流パルスにより実行することが困難であった
が、本発明によれば、記録前のセルの状態に依存せず、
同一の電流パルスを用いてオーバーライトモードで書き
込み、あるいは消去を行うことができる。

【０１４５】ここで、定電圧駆動におけるａ→ａ遷移
を、「ａ→ｃ→溶融・急冷→ａ」というプロセスで行う
べきか、あるいは単純に「ａ→ａ」（すなわち、Ｔｘ未
満でパルスオフする）というプロセスで行うべきかにつ
いて、簡単に説明する。

【０１４６】高速記録という観点からは、後者が良いと
考えられる。しかし、動作温度マージンの点からはむし
ろ前者が良い場合がある。

【０１４７】例えば、半導体を用いたＤＲＡＭの場合、
デバイスに要求される動作環境温度（Ｔａ）の最大値
は、１５０℃とかなり高い場合が多い。これは、実際的
な相変化材料のＴｘにかなり近い。従って、定電圧動作
で非晶質化遷移させようとする場合、ＴａとＴｘに殆ど
差がないと、ｃ→ａ遷移に必要な時間のほうが非晶質状
態のセルがＴａからＴｘに至る時間より長くなって、ａ
→ａ遷移が成立しなくなる。つまり、セルの一部が結晶
化してしまう。

【０１４８】従って、動作環境温度がＴｘに近いことを
考慮すると、ａ→ａ遷移は「ａ→ｃ→溶融・急冷→ａ」
というプロセスにより実行するほうが良いと言える。
「ａ→ｃ→溶融・急冷→ａ」というプロセスを用いると
定電圧駆動における非晶質化遷移は本発明のほうが従来
よりも速いということは、例えば、図１０と図３とを比
較すれば容易に理解できる。

【０１４９】また、本具体例においては、非晶質状態と
結晶状態の二値の状態を用いる記録方法を例示したが、
本発明はこれには限定されず、例えば、抵抗が高い非晶
質状態を主な構成成分とする状態と、結晶状態を主な成
分とする状態とを用いて記録を行ってもよい。

【０１５０】（第２の実施例）第１実施例においては、
主に非晶質状態と結晶状態の二値記録モードに本発明を
適用した場合を説明したが、本発明は多値記録する場合
においても有用である。以下、本発明の第２の実施例
として、多値記録の例について説明する。

【０１５１】図１２（ａ）は、図１０のＡＢ部またはＨ
Ｉ部を拡大したグラフ図であり、図１２（ｂ）は、図１
０のＣＤ部またはＥＦ部を拡大したグラフ図である。

【０１５２】図１２（ａ）のＡ点においては相変化領域
１６１は非晶質状態にあり、Ｂ点においては相変化領域
１６１は結晶状態にある。そして、Ａ点とＢ点との間
は、非晶質と結晶とが混在した中間状態Ｘ１，Ｘ２・・
・・・・Ｘｎである。Ｂ点に近づくにつれて結晶の比率
が大きくなる。そして、この比率に応じて、セルの抵抗
値が変化する。このような中間状態Ｘ１〜Ｘｎは、印加
電圧と通電時間によって制御可能である。従って、これ
らの中間状態を適宜、形成、判別すれば、多値記録が可
能となる。

【０１５３】一方、図１２（ｂ）のＣ点においては相変
化領域１６１は結晶状態にあり、Ｄ点においては相変化
領域１６１は非晶質（溶融）状態にある。そして、Ｃ点
とＤ点との間が、結晶と非晶質（溶融）とが混在した中
間状態Ｘｎ，・・・・・Ｘ２，Ｘ１である。この場合
も、ＸｎからＸ１の状態は印加電圧と通電時間によって
制御可能である。従って、この場合も、これらの中間状
態を適宜、形成、判別すれば、多値記録が可能となる。

【０１５４】中間状態の記録は、図１２（ａ）のＡ点と
Ｂ点との間で実施することもできるし、図１２（ｂ）の
Ｃ点とＤ点との間でも実施してもよく、または、両方を
併用しても良い。

【０１５５】Ｘ１からＸｎの中間状態において、セルの
相変化領域１６１は、非晶質状態と結晶状態の中間にあ
り、その具体的な構造のひとつは、微細結晶粒を非晶質
マトリクスが取り囲む状態であって、結晶粒のサイズも
しくは密度がＸ１からＸｎに向けて増加している状態で
ある。

【０１５６】また、具体的な構造の他の例は、セルの上
下を略連通する非晶質柱が形成され、その周囲を結晶角
筒が取り囲む状態であり、結晶角筒のＸＹ面内の断面積
がＸ１からＸｎに向けて増加している状態である。

【０１５７】本発明は、微細結晶粒を非晶質マトリクス
が取り囲む形態の中間状態でも、非晶質柱を結晶角筒が
取り囲む形態の中間状態でも適用できるが、望ましくは
非晶質柱を結晶角筒が取り囲む形態を用いるのがよい。
何故ならば、本発明においては、相変化領域１６１が非
晶質状態にある時、電流は相変化領域１６１と永久結晶
領域１６２との界面を優先的に流れ、このように電流が
優先的に流れた部分が優先的に温度上昇するからであ
る。この優先的に温度上昇した部分が結晶化することに
なり、中間状態の構造としては、非晶質柱を結晶角筒が
取り囲む形態となる場合が多いからである。

【０１５８】また一方、そのような中間状態の記録に適
した相変化材料としては、核生成型よりも結晶成長型の
ものが好ましい。具体的には、アンチモン（Ｓｂ）とテ
ルル（Ｔｅ）の組成比Ｓｂ／Ｔｅが１．５〜４．０の範
囲にあり、ゲルマニウム（Ｇｅ）の含有量が３〜２５原
子％の範囲にあるＧｅ−Ｓｂ−Ｔｅを挙げることができ
る。

【０１５９】図１３は、Ｇｅ_５（Ｓｂ_７Ｔｅ_３）_９５
を相変化記憶層に用いた場合の中間状態における記憶セ
ルの断面状態を例示する模式図である。すなわち、同図
において、１６１は相変化領域、１６２は永久結晶領
域、１６１１は相変化領域中の結晶部、１６１２は相変
化領域中の非晶質部である。相変化領域１６１の全域が
非晶質状態に有る場合も含めて、記録電流は永久結晶領
域１６２もしくは結晶部１６１１を優先的に流れし、そ
の部分の温度が優先的に上昇する。結晶化の記録を行う
場合、相変化材料が結晶成長型であると優先的に通電加
熱された結晶部１６１１から非晶質部１６１２へ向けて
結晶成長が起こり、非晶質部１６１２の柱が細くなりな
がら結晶化パルスオフのタイミングにより中間状態の記
録が実施できる。

【０１６０】非晶質化の記録を行った場合、相変化材料
が結晶成長型であると非晶質部１６１２の界面から結晶
部１６１１に向けて非晶質領域の拡大が起こり、非晶質
化パルスオフのタイミングに応じた中間状態の記録がで
きる。

【０１６１】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、記憶装置の
メモリアレイの接続関係やドライバ回路の具体的な構
成、あるいは、記憶セルを構成する各要素の具体的な形
状なサイズあるいは材料などについては、当業者が適宜
選択したものを用いた場合でも本発明と同様の作用効果
が得られる限り本発明の範囲に包含される。

【０１６２】また、相変化材料についても、前述した具
体例には限定されず、抵抗値が異なる複数の相を有する
材料であれば、同様に用いて同様の作用効果が得られ、
この限りにおいて本発明の範囲に包含される。

【０１６３】

【発明の効果】以上詳述したように、本発明によれば、
従来の相変化記憶セルを用いた不揮発性固体メモリでは
オーバライト記録が困難だった、という課題を解決でき
るので、相変化型不揮発性記憶装置を、ＤＲＡＭやＳＲ
ＡＭ、ＨＤＤなどの各種の記憶装置に置換え、ユニバー
サルメモリとして実用化する上で格段の技術的進展に寄
与する所極めて大である。

【図面の簡単な説明】

【図１】本発明の相変化型不揮発性記憶装置（ＰＲＡ
Ｍ）の要部構成を例示する模式図である。

【図２】本発明のＰＲＡＭのメモリセルＣの断面構造を
例示する模式図である。

【図３】定電圧モードすなわち印加電圧を一定とした場
合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模
式的に表すグラフ図である。

【図４】定電圧モードすなわち印加電圧を一定とした場
合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模
式的に表すグラフ図である。

【図５】図２に例示した本発明のＰＲＡＭの相変化記憶
セル１の部分を抽出した模式図であり、同図（ａ）は図
２と同様の断面図、同図（ｂ）は平面図すなわち相変化
記憶セルを上方または下方から見た図である。

【図６】長さＬおよびＭとセルの抵抗との関係を例示す
るグラフ図である。すなわち、同図の縦軸はセルの抵抗
Ｒcellを表し、横軸はパラメータ（Ｌ^２−Ｍ^２）／Ｍ^２
を表す。

【図７】定電流駆動時の各遷移におけるセルの温度履歴
を示す図である。

【図８】定電流駆動時の各遷移におけるセルの温度履歴
を示す図である。

【図９】ＰＲＡＭのメモリセル部２２とドライバ２３の
接続例を表す模式図である。

【図１０】定電圧駆動における本発明のＰＲＡＭの各遷
移のセルの温度履歴を例示するグラフ図である。

【図１１】定電流駆動における本発明のＰＲＡＭの各遷
移のセルの温度履歴を例示するグラフ図である。

【図１２】同図（ａ）は、図１０のＡＢ部またはＨＩ部
を拡大したグラフ図であり、図１２（ｂ）は、図１０の
ＣＤ部またはＥＦ部を拡大したグラフ図である。

【図１３】Ｇｅ_５（Ｓｂ_７Ｔｅ_３）_９５を相変化記憶
層に用いた場合の中間状態における記憶セルの断面状態
を例示する模式図である。

【符号の説明】

１相変化記憶セル２選択用ダイオード１１基板１２Ｙアドレス線１３ｎ型半導体層１４ｐ型半導体層１５第１電極１６相変化記憶層１６１相変化領域１６２永久結晶領域１６１１結晶部１６１２非晶質部１７第２電極１８Ｘアドレス線１９保護層２０第１の絶縁チャネル２１第２の絶縁チャネル２２相変化記憶アレイ（メモリセル）２３ドライバ

Claims

【特許請求の範囲】

【請求項１】第１の比抵抗を有する第１の相状態と、前
記第１の比抵抗とは異なる第２の比抵抗を有する第２の
相状態と、の間で相変化可能な相変化材料を有する記憶
セルを備え、前記記憶セルの前記相変化材料の一部分を前記第１の相
状態と前記第２の相状態との間で相変化させることによ
り、前記第１の相状態に対応づけた第１の記録状態また
は前記第２の相状態に対応づけた第２の記憶状態として
記憶可能とし、前記記憶セルが有する前記相変化材料の残りの部分は、
前記第１の記憶状態においても前記第２の記憶状態にお
いても前記第１の相状態にあることを特徴とする相変化
型不揮発性記憶装置。
【請求項２】前記第１の相状態は、結晶状態であり、前記第２の相状態は、非晶質状態であることを特徴とす
る請求項１記載の相変化型不揮発性記憶装置。
【請求項３】前記記憶セルは、前記相変化材料からなる
層を挟むように設けられた一対の電極を有し、前記一対の電極のうちの少なくともいずれかの電極の面
積よりも前記相変化材料からなる層の面積のほうが大き
いことを特徴とする請求項２記載の相変化型不揮発性記
憶装置。
【請求項４】前記相変化材料は、結晶成長型材料である
ことを特徴とする請求項１〜３のいずれか１つに記載の
相変化型不揮発性記憶装置。
【請求項５】前記記憶セルの前記相変化材料の前記一部
分に対する前記残りの部分の体積の割合は、０．１以上
で１．５以下であることを特徴とする請求項１〜４のい
ずれか１つに記載の相変化型不揮発性記憶装置。
【請求項６】前記記憶セルの前記相変化材料の前記一部
分を前記第１の相状態と前記第２の相状態とが混在した
中間の相状態とすることにより、前記第１の記憶状態と
も前記第２の記憶状態とも異なる第３の記憶状態として
記憶可能としたことを特徴とする請求項１〜５のいずれ
か１つに記載の相変化型不揮発性記憶装置。