JP4478768B2 - 相変化メモリおよびその作製方法 - Google Patents
相変化メモリおよびその作製方法 Download PDFInfo
- Publication number
- JP4478768B2 JP4478768B2 JP2004134651A JP2004134651A JP4478768B2 JP 4478768 B2 JP4478768 B2 JP 4478768B2 JP 2004134651 A JP2004134651 A JP 2004134651A JP 2004134651 A JP2004134651 A JP 2004134651A JP 4478768 B2 JP4478768 B2 JP 4478768B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- phase change
- thin film
- electrical resistance
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000002245 particle Substances 0.000 claims description 63
- 239000010409 thin film Substances 0.000 claims description 51
- 239000002105 nanoparticle Substances 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 29
- 239000012782 phase change material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000012071 phase Substances 0.000 description 73
- 150000004770 chalcogenides Chemical class 0.000 description 37
- 239000000463 material Substances 0.000 description 12
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 229910001215 Te alloy Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- -1 SiO 2 Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910002909 Bi-Te Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Description
ところで、上記したようなカルコゲナイドを用いた相変化メモリは、具体的には、カルコゲナイド薄膜と電気抵抗とを電気的に結合して構成されるものである。
ここで、相変化メモリとして適したカルコゲナイド材料として、例えば、Ge−Sb−Teの合金系が知られている。
なお、本願出願人が特許出願時に知っている先行技術は、上記において説明したようなものであって文献公知発明に係る発明ではないため、記載すべき先行技術情報はない。
即ち、本発明のうち請求項1に記載の発明は、相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜と、上記絶縁体薄膜の一方の面に配置された第1の電極と、上記絶縁体薄膜の他方の面に配置された第2の電極とを有して構成されたキャパシタと、上記キャパシタの上記第1の電極または上記第2の電極に接続された電気抵抗と、上記電気抵抗に接続された第3の電極とを有し、上記キャパシタと上記電気抵抗と上記第3の電極とを電気的に結合したものである。
図1には、本発明の実施の形態の一例による相変化メモリの概念構成説明図が示されている。
ここで、相変化メモリ10を作成する手法の一例について具体的に説明すると、例えば、シリコン基板やその他の半導体基板もしくはこれらの半導体基板上に絶縁体薄膜を形成した基板あるいは電気回路を形成したこれらの半導体基板やその上に絶縁体薄膜を形成している基板などの各種の基板上に、TiWなどの金属薄膜をスパターやCVD方法を用いて堆積して第3電極40を形成する。
ここで、カルコゲナイドよりなるナノサイズ粒子を作製する手法としては、例えば、特開2003−1096号公報や特開2003−253313号公報などに開示された化学的方法を用いた作製方法や、自己組織化により形成したcopolymerのナノ細孔や酸化アルミナのナノ細孔をテンプレートとして利用してこれらのナノ細孔の中にカルコゲナイドナノ粒子を形成して作製する方法や、本願発明者等の発明に係る特開2003−155504号公報で開示されたナノサイズ粒子の製造方法などのような公知の技術を用いればよいものであるので、ここに上記各公報を引用することによりその詳細な説明は省略する。
なお、ナノサイズ粒子とは、一般的に、粒径が1〜100nmの粒子を意味するが、本発明におけるナノサイズ粒子12の粒径A(図1参照)は、例えば、20nm以下とすることが好ましいものである。
以上の構成において、相変化メモリ10においては、第2電極18と第3電極40とを介して電気抵抗30に通電して、電気抵抗30に所定の電流を流すことで電気抵抗30が加熱されると、電気抵抗30の加熱によりキャパシタ20の絶縁体薄膜14内に分散配置されたナノサイズ粒子12も加熱されることになる。
即ち、本発明による相変化メモリ10においては、カルコゲナイドなどの相変化材料により形成されたナノサイズ粒子12をメモリ素子の構成部として用いている。
Tm=T0(1−K/Dp) ・・・ 式(1)
で表される。なお、式(1)において、T0は材料のバルクでの溶融温度であり、Kは比例係数である。
logε*=v1logε1+v2logε2
との関係式が提案されている。
なお、上記した実施の形態は、以下の(1)乃至(5)に示すように変形することができるものである。
12 ナノサイズ粒子
14 絶縁体薄膜
16 第1電極
18 第2電極
18a、18b 面
20 キャパシタ
30 電気抵抗
30a、30b 面
40 第3電極
Claims (5)
- 相変化材料よりなるナノサイズ粒子を分散配置した絶縁体薄膜と、前記絶縁体薄膜の一方の面に配置された第1の電極と、前記絶縁体薄膜の他方の面に配置された第2の電極とを有して構成されたキャパシタと、
前記キャパシタの前記第1の電極または前記第2の電極に接続された電気抵抗と、
前記電気抵抗に接続された第3の電極と
を有し、
前記キャパシタと前記電気抵抗と前記第3の電極とを電気的に結合した
ことを特徴とする相変化メモリ。 - 請求項1に記載の相変化メモリにおいて、
前記電気抵抗に接続された前記第1の電極または前記第2の電極と前記第3の電極とを介して前記電気抵抗に通電して前記電気抵抗を加熱し、前記電気抵抗の加熱により前記キャパシタの前記絶縁体薄膜内に分散配置した前記ナノサイズ粒子を相変化する所定の温度まで加熱して前記ナノサイズ粒子を相変化する
ことを特徴とする相変化メモリ。 - 請求項2に記載の相変化メモリにおいて、
前記第1の電極と前記第2の電極とを介して前記キャパシタに通電して、前記ナノサイズ粒子の相変化に伴う前記キャパシタのキャパシタンスの変化を検出し、前記キャパシタのキャパシタンスの変化量に基づいてメモリ状態を検出する
ことを特徴とする相変化メモリ。 - 請求項1、2または3のいずれか1項に記載の相変化メモリにおいて、
前記ナノサイズ粒子の粒径は20nm以下である
ことを特徴とする相変化メモリ。 - 基板上に第1の電極を形成し、
前記第1の電極上に電気抵抗を形成し、
前記電気抵抗上に第2の電極を形成し、
前記第2の電極上に粒径20nm以下の相変化材料よりなるナノサイズ粒子を分散配置して被覆した絶縁体薄膜を形成し、
前記絶縁体薄膜上に第3の電極を形成する
ことを特徴とする相変化メモリの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134651A JP4478768B2 (ja) | 2004-04-28 | 2004-04-28 | 相変化メモリおよびその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134651A JP4478768B2 (ja) | 2004-04-28 | 2004-04-28 | 相変化メモリおよびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317812A JP2005317812A (ja) | 2005-11-10 |
JP4478768B2 true JP4478768B2 (ja) | 2010-06-09 |
Family
ID=35444906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134651A Expired - Lifetime JP4478768B2 (ja) | 2004-04-28 | 2004-04-28 | 相変化メモリおよびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4478768B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4934276B2 (ja) * | 2004-11-15 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体メモリおよびその製造方法 |
KR101038611B1 (ko) * | 2006-05-31 | 2011-06-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
WO2007148405A1 (ja) * | 2006-06-23 | 2007-12-27 | Renesas Technology Corp. | 半導体装置 |
JP5225372B2 (ja) | 2008-04-01 | 2013-07-03 | 株式会社東芝 | 情報記録再生装置 |
EP2269201A1 (en) * | 2008-04-18 | 2011-01-05 | Nxp B.V. | Tunable capacitor and switch using mems with phase change material |
WO2015014379A1 (en) * | 2013-08-02 | 2015-02-05 | Universität Duisburg-Essen | Electrical capacitor comprising nanoparticles of a semiconductive material |
-
2004
- 2004-04-28 JP JP2004134651A patent/JP4478768B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005317812A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129560B2 (en) | Thermal memory cell and memory device including the thermal memory cell | |
US9543510B2 (en) | Multi-layer phase change material | |
US6545287B2 (en) | Using selective deposition to form phase-change memory cells | |
TWI457926B (zh) | 具有增強記憶體單元之隔離之記憶體裝置,包括該記憶體裝置之系統及形成該記憶體裝置之方法 | |
TWI290369B (en) | Phase change memory with adjustable resistance ratio and fabricating method thereof | |
CN102742163B (zh) | 驱动非易失性逻辑电路作为“异”电路的方法 | |
Kumar et al. | Bipolar resistive switching behavior in MoS2 nanosheets fabricated on ferromagnetic shape memory alloy | |
KR101058856B1 (ko) | 기억소자 및 이를 이용한 기억장치 | |
JP2007081363A (ja) | 相変化メモリ及びその動作方法 | |
US7151300B2 (en) | Phase-change memory device and method for manufacturing the same | |
CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
KR20070086842A (ko) | 비휘발성 메모리 및 상 변화 셀 메모리 형성 방법 | |
WO2006057541A1 (en) | Phase change memory cell with transparent conducting oxide as electrode contact material | |
CN101663771A (zh) | 电子器件和制造电子器件的方法 | |
KR20060061745A (ko) | 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법 | |
JP4478768B2 (ja) | 相変化メモリおよびその作製方法 | |
JP2003100084A (ja) | 相変化型不揮発性記憶装置 | |
WO2008129477A2 (en) | An electronic device comprising a convertible structure | |
US8830718B2 (en) | Magnetic memory | |
KR20090077232A (ko) | 상변화층 및 그를 포함하는 상변화 메모리 소자 | |
JP5274799B2 (ja) | 半導体記憶装置 | |
Zeng et al. | Introducing Spontaneously Phase‐Separated Heterogeneous Interfaces Enables Low Power Consumption and High Reliability for Phase Change Memory | |
WO2012117773A1 (ja) | 固体メモリ | |
CN101527349B (zh) | 非晶铟锡氧化物薄膜及其在制备阻变存储元件中的应用 | |
WO2017104577A1 (ja) | 相変化材料および相変化型メモリ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |