WO2009122568A1 - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
WO2009122568A1
WO2009122568A1 PCT/JP2008/056493 JP2008056493W WO2009122568A1 WO 2009122568 A1 WO2009122568 A1 WO 2009122568A1 JP 2008056493 W JP2008056493 W JP 2008056493W WO 2009122568 A1 WO2009122568 A1 WO 2009122568A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound
recording
information recording
reproducing apparatus
Prior art date
Application number
PCT/JP2008/056493
Other languages
English (en)
French (fr)
Inventor
光一 久保
親義 鎌田
隆之 塚本
伸也 青木
隆大 平井
司 中居
俊郎 平岡
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to PCT/JP2008/056493 priority Critical patent/WO2009122568A1/ja
Priority to JP2010505225A priority patent/JP5216847B2/ja
Priority to TW098110908A priority patent/TWI395327B/zh
Publication of WO2009122568A1 publication Critical patent/WO2009122568A1/ja
Priority to US12/886,254 priority patent/US8269205B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/1472—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the form
    • G11B9/1481—Auxiliary features, e.g. reference or indexing surfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Definitions

  • the present invention relates to an information recording / reproducing apparatus, and more particularly to a nonvolatile information recording / reproducing apparatus.
  • NAND flash memory and small HDD hard disk drive
  • PRAM phase change memory
  • PRAM uses a material that can take two states, an amorphous state (off) and a crystalline state (on), as a recording material, and the binary data “0”.
  • the principle of recording data corresponding to “1” is adopted.
  • an amorphous state is created by applying a high power pulse to the recording material
  • a crystalline state is created by applying a small power pulse to the recording material.
  • Reading is performed by passing a small read current that does not cause writing / erasing to the recording material and measuring the electrical resistance of the recording material.
  • the resistance value of the recording material in the amorphous state is larger than the resistance value of the recording material in the crystalline state, and the ratio thereof is, for example, about 10 3 .
  • Patent Document 1 a memory layer having a high resistance film and an ion source layer
  • Patent Document 2 a variable resistance element having a conductor film and an insulator film.
  • the ion source layer includes one or more elements selected from Ag, Cu, and Zn (metal elements) and one or more elements selected from S, Se, and Te (chalcogenide elements); Is contained.
  • examples of the material of the conductor film include a metal film containing one or more metal elements selected from Cu, Ag, and Zn, an alloy film (for example, a CuTe alloy film), a metal compound film, and the like. Yes. JP 2007-80311 A JP 2007-299436 A
  • the present invention provides a non-volatile information recording / reproducing apparatus with high recording density and low power consumption.
  • the first layer, the second layer, and the first layer and the second layer are sandwiched between the first layer and the second layer.
  • a recording layer capable of reversibly transitioning between a first state having a low resistance and a second state having a high resistance by a current supplied via the at least two types of recording layers.
  • a first compound layer including a first compound that is a transition element having a d-orbital incompletely filled with electrons, and at least one of the cationic elements, A compound having a transition element having a d orbital incompletely filled with electrons and having a second compound having a second compound having a void site capable of accommodating the cationic element.
  • FIG. 1 It is a conceptual diagram for demonstrating an example of the basic principle of the recording / reproduction
  • FIG. It is a schematic diagram showing the probe memory which concerns on embodiment of this invention. It is a schematic diagram showing the probe memory which concerns on embodiment of this invention. It is a conceptual diagram for demonstrating the state at the time of recording (set operation
  • FIG. 3 is a schematic view illustrating the structure of a memory cell 33.
  • FIG. It is a schematic diagram showing the other specific example of a memory cell array. It is a schematic diagram showing the other specific example of a memory cell array. It is a schematic cross section showing the memory cell of flash memory. It is a circuit diagram of a NAND cell unit. It is a schematic diagram showing the structure of the NAND cell unit which concerns on embodiment of this invention.
  • FIG. 10 is a schematic diagram illustrating a modification of a NAND flash memory. It is a circuit diagram of a NOR cell unit. It is a schematic diagram showing the structure of the NOR cell unit which concerns on embodiment of this invention. It is a circuit diagram of a two-transistor type cell unit. It is a schematic diagram showing the structure of the 2 tracell unit which concerns on embodiment of this invention. It is a schematic diagram showing the specific example using a normal MIS transistor. 10 is a table showing verification results of the first to fifteenth experimental examples and the comparative example.
  • Electrode layer 12 Recording layer 12A 1st compound, 1st compound layer 12B 2nd compound, 2nd compound layer 13A Electrode layer (protective layer) 13B Protective layer 14 Metal layer 15 Driver 16 Scanner 20 Substrate 21 Electrode layer 22 Recording layer 23 Substrate 24 Probe 25, 26 Multiplex driver 27 Recording bit 30 Semiconductor chip 31 Decoder 32 Read circuit 33 Memory cell 34 Diode 35 Heater layer 41 Semiconductor substrate 41a P-type semiconductor substrate 41b N-type well region 41c P-type well region 42 Diffusion layer 43 Gate insulating layer 44 Recording layer 45 Control gate electrode 47 Semiconductor layer
  • FIG. 1 is a conceptual diagram for explaining an example of a basic principle of information recording / reproduction in an information recording / reproducing apparatus according to an embodiment of the present invention.
  • FIG. 1A is a cross-sectional view of the recording portion.
  • This recording portion has a structure in which both sides of the recording layer 12 are sandwiched between the electrode layer 11 and the electrode layer 13A.
  • the electrode layers 11 and 13A are provided to obtain electrical connection to the recording layer 12. Further, the electrode layers 11 and 13A may have a function as a barrier layer for preventing, for example, diffusion of elements between the recording layer 12 and its upper and lower components. Further, a buffer layer 10 is attached to the recording unit.
  • small white circles in the recording layer 12 are A ions (for example, diffusion ions), small black circles are M ions (for example, host ions), and large white circles are X ions (for example, negative ions). ).
  • the recording layer 12 is made of a transition metal oxide, polymer, or solid electrolyte that can change its resistance when a voltage is applied.
  • the recording layer 12 can be composed of, for example, a compound having at least two kinds of cation elements.
  • the recording layer 12 is a transition element having a d orbital in which at least one of the cation elements is incompletely filled with electrons, and the shortest distance between adjacent cation elements is 0.32 nm or less. Has 1 compound.
  • the material of the recording layer 12 include the following.
  • a spinel structure represented by A x M y X 4 (0.1 ⁇ x ⁇ 2.2,1.5 ⁇ y ⁇ 2).
  • a and M are different elements, and at least one of them is a transition element having a d orbital incompletely filled with electrons.
  • X is an element containing at least one selected from the group consisting of O (oxygen) and N (nitrogen).
  • A is Na, K, Rb, Be, Mg, Ca, Sr, Ba, Al, Ga, Mn, Fe, Co, Ni, Cu, Zn, S, P, S, Se, Ge, Ag, Au, Cd. , Sn, Sb, Pt, Pd, Hg, Tl, Pb, Bi.
  • A is preferably at least one element selected from the group consisting of Mg, Mn, Fe, Co, Ni, Zn, Cd, and Hg. This is because, when these elements are used, the ionic radius for maintaining the crystal structure is optimal, and the ion mobility can be sufficiently secured. Further, it becomes easy to control the valence of ions to be divalent.
  • A is more preferably at least one element selected from Zn, Cd, and Hg. This is because the use of these elements facilitates the movement of cations.
  • M is at least one element selected from the group consisting of Al, Ga, Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, and Rh. is there.
  • M is at least one element selected from the group consisting of Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Re, Fe, Co, Ni, Al, and Ga. Is preferred. This is because the use of these elements makes it easier to control the electronic state in the crystal. More preferably, M is at least one transition element selected from a group of Cr, Mo, W, Mn, and Re (referred to as “group 1” for convenience). This is because when these elements are used, the matrix structure is stably maintained, so that switching can be stably repeated.
  • M includes at least one element selected from the group of Fe, Co, Ni, Al, and Ga in addition to the transition element of group 1. This is because when these elements are used in place of some of the elements of group 1, switching can be repeated more stably by maintaining the host structure more stably.
  • a delafossite structure represented by A x M y X 2 (0.1 ⁇ x ⁇ 1.1,0.9 ⁇ y ⁇ 1.1).
  • a and M are different elements, and at least one of them is a transition element having a d orbital incompletely filled with electrons.
  • X is an element containing at least one selected from the group consisting of O (oxygen) and N (nitrogen).
  • A is at least one element selected from the group of Li, Na, Be, Mg, Ca, Cu, Ag, Au, Pt, Pd, Rh, Hg, and Tl.
  • A is more preferably at least one element selected from the group consisting of Mg, Mn, Fe, Co, Ni, Cu, Ag, and Zn. This is because, when these elements are used, the ionic radius for maintaining the crystal structure is optimal, and the ion mobility can be sufficiently secured. Further, it becomes easy to control the coordination number to 2.
  • A is preferably at least one element selected from the group of Cu and Ag. This is because when these elements are used, a delafossite structure can be easily obtained.
  • M is Al, Ga, Sc, In, Y, La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb, Lu, Ti, Ge, Sn, V, Cr, Mn , Fe, Co, Ni, Nb, Ta, Mo, W, Ru, Rh, and Pd. More preferably, M is at least one element selected from the group consisting of Y, Sc, V, Cr, Mn, Fe, Co, Ni, Al, and Ga. This is because the use of these elements makes it easier to control the electronic state in the crystal.
  • M is at least one element selected from the group of Fe, Co, and Al. This is because when these elements are used, a delafossite structure can be easily obtained.
  • a wolframite structure represented by A x M y X 4 (0.5 ⁇ x ⁇ 1.1, 0.7 ⁇ y ⁇ 1.1).
  • a and M are different elements, and at least one of them is a transition element having a d orbital incompletely filled with electrons.
  • X is an element containing at least one selected from the group consisting of O (oxygen) and N (nitrogen).
  • A is Na, K, Rb, Be, Mg, Ca, Sr, Ba, Al, Ga, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Si, P, S, Se, Ge , Ag, Au, Cd, Sn, Sb, Pt, Pd, Hg, Tl, Pb, Bi.
  • A is preferably at least one element selected from the group consisting of Ti, V, Mn, Fe, Co, and Ni. This is because, when these elements are used, the ionic radius for maintaining the crystal structure is optimal, and the ion mobility can be sufficiently secured. Further, it becomes easy to control the valence of ions to be divalent.
  • A is more preferably at least one element selected from the group consisting of Mn, Fe, Co, and Ni. This is because the use of these elements can easily cause a resistance change.
  • M is at least one element selected from the group of V, Nb, Ta, Cr, Mn, Mo, W. More preferably, M is at least one element selected from the group consisting of Cr, Mo, and W 2. This is because when these elements are used, a wolframite structure can be easily obtained.
  • a and M are different elements, and at least one of them is a transition element having a d orbital incompletely filled with electrons.
  • X is an element containing at least one selected from the group consisting of O (oxygen) and N (nitrogen).
  • A is Na, K, Rb, Be, Mg, Ca, Sr, Ba, Al, Ga, Mn, Fe, Co, Ni, Cu, Zn, Si, P, S, Se, Ge, Ag, Au, Cd. , Sn, Sb, Pt, Pd, Hg, Tl, Pb, Bi.
  • A is preferably at least one element selected from the group consisting of Mg, Mn, Fe, Co, Ni and Zn. This is because, when these elements are used, the ionic radius for maintaining the crystal structure is optimal, and the ion mobility can be sufficiently secured. Further, it becomes easy to control the valence of ions to be divalent.
  • A is more preferably at least one element selected from the group of Fe and Ni. This is because when these elements are used, an ilmenite structure can be easily obtained.
  • M is at least one element selected from the group consisting of Al, Ga, Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, and Rh. is there. More preferably, M is at least one element selected from the group consisting of Ti, Zr, Hf, V, Nb, Ta, Cr, Mn, Fe, Co, and Ni. This is because the use of these elements makes it easier to control the electronic state in the crystal.
  • M is preferably at least one element selected from the group of Ti, Zr, Hf, V. This is because when these elements are used, an ilmenite structure can be easily obtained.
  • a layer of A ion elements can be arranged in the direction connecting the electrodes.
  • the c-axis of the crystal is arranged parallel to the film surface.
  • the a-axis of the crystal is parallel to the film surface. It is preferable to arrange.
  • a recording density of Pbpsi (peta bit per square inch) class can be realized, and further, low power consumption can be achieved.
  • Pbpsi peta bit per square inch
  • two kinds of cation elements are selected so that A ions easily diffuse in the first compound and M ions do not diffuse in the first compound. Is done.
  • the M ions that do not diffuse retain the crystal structure of the first compound, the movement of the A ions can be easily controlled. Therefore, the resistance value of the recording layer 12 of the information recording / reproducing apparatus can be easily changed by using the first compound having such a structure.
  • the high resistance state is a reset (initial) state
  • the low resistance state is a set state.
  • the opposite case that is, the low resistance state may be in the reset (initial) state
  • the high resistance state may be in the set state.
  • Such a case is also included in the scope of the present embodiment.
  • the initial state of the recording layer 12 is an insulator (high resistance state phase)
  • the recording layer 12 is phase-changed by a potential gradient
  • the recording layer 12 is made conductive (low resistance state phase).
  • a state in which the potential of the electrode layer 13A is relatively lower than the potential of the electrode layer 11 is created.
  • the electrode layer 11 is set to a fixed potential (for example, ground potential)
  • a negative potential may be applied to the electrode layer 13A.
  • a part of A ions in the recording layer 12 moves to the electrode layer 13A (cathode) side, and the number of A ions in the recording layer (crystal) 12 decreases relative to the X ions.
  • the A ions that have moved to the electrode layer 13A side receive electrons from the electrode layer 13A and are deposited as A atoms that are metals to form the metal layer 14. Therefore, in the region close to the electrode layer 13A, the A ions are reduced and behave like a metal, so that the electrical resistance is greatly reduced.
  • the A ions that have moved to the electrode layer 13A side may fill the void sites on the electrode layer 13A side.
  • the A ions receive electrons from the electrode layer 13A and behave like a metal.
  • the recording layer 12 In the recording layer 12, X ions become excessive, and as a result, the valence of A ions or M ions left in the recording layer 12 is increased. At this time, if the A ion or the M ion is selected so that the electric resistance decreases when the valence increases, the electric resistance decreases in both the metal layer 12A and the recording layer 12 due to the movement of the A ion. As a whole, the phase changes to the low resistance state phase. That is, information recording (set operation) is completed.
  • Information reproduction can be easily performed by, for example, applying a voltage pulse to the recording layer 12 and detecting the resistance value of the recording layer 12.
  • the amplitude of the voltage pulse needs to be a minute value that does not cause the movement of A ions.
  • the process described above is a kind of electrolysis, in which an oxidizing agent is generated by electrochemical oxidation on the electrode layer (anode) 11 side, and a reducing agent is generated by electrochemical reduction on the electrode layer (cathode) 13A side. Can be considered. Therefore, in order to return the low resistance state phase to the high resistance state phase, for example, the recording layer 12 may be Joule-heated with a large current pulse to promote the oxidation-reduction reaction of the recording layer 12. That is, due to Joule heat due to a large current pulse, the A ions return into the thermally more stable crystal structure 12, and an initial high resistance state phase appears (reset operation).
  • the reset operation can be performed by applying a voltage pulse in the opposite direction to that in the set operation. That is, if the electrode layer 11 is set to a fixed potential (for example, ground potential) as in the setting, a positive potential may be applied to the electrode layer 13A. Then, A atoms in the vicinity of the electrode layer 13A donate electrons to the electrode layer 13A to become A ions, and then return to the crystal structure 12 due to a potential gradient in the recording layer 12. As a result, some of the A ions whose valences have increased have their valences reduced to the same values as in the initial state, and thus change to the initial high resistance state phase.
  • a voltage pulse in the opposite direction to that in the set operation. That is, if the electrode layer 11 is set to a fixed potential (for example, ground potential) as in the setting, a positive potential may be applied to the electrode layer 13A. Then, A atoms in the vicinity of the electrode layer 13A donate electrons to the electrode layer 13A to become A ions, and then
  • the coordination number of the A ion is decreased (ideally 2 or less), the valence is increased to 2 or more, or the valence of the X ion is increased (ideally 3) or more).
  • the A ions are monovalent such as Li ions, sufficient ion migration resistance cannot be obtained in the set state, and the A ion element immediately returns from the metal layer 12A to the recording layer 12. . In other words, a sufficiently long retention time cannot be obtained.
  • the A ion is trivalent or higher, the voltage required for the set operation increases, which may cause crystal collapse. Therefore, it is preferable for the information recording / reproducing apparatus to make the valence of the A ion bivalent.
  • the valence of the A ion is set to 2 or less, and the A ion can be moved in the recording layer (crystal) 12 so that the A ion can move. This can be dealt with by optimizing the ion radius and using a structure with a moving path.
  • a recording layer 12 may employ the elements and crystal structures described above.
  • the coordination number of the A ion is 2
  • the valence of the A ion is +1.
  • Coulomb repulsion can be reduced.
  • the diffusion of A ions becomes easy, and the power consumption of the reset operation can be reduced.
  • the coordination number is small, the state after diffusion can be stably maintained.
  • the mixing ratio of A ions is somewhat arbitrary. Furthermore, even when there is an excess / deficiency of X ions, the mixing ratio of A ions or M ions deviates from that of the stoichiometric composition. Therefore, the mixing ratio of A ions and M ions is wide. In practice, it is possible to optimize the mixing ratio of A ions so that the resistance in each state or the diffusion coefficient of A ions becomes an optimum value.
  • the lower limit of the mixing ratio of A ions and M ions was set so that a first compound having a desired crystal structure could be easily produced. If the total amount of ions occupying the M ion sites is too small, it becomes difficult to stably maintain the structure after the A ions are extracted.
  • the resistance change is generated by utilizing only the diffusion of the cation element in the crystal structure, it is possible to realize an information recording / reproducing apparatus in which operation characteristics can be easily controlled and variation in operation characteristics between cells is small.
  • the recording layer is preferably in a polycrystalline state or a single crystal state.
  • the size of the crystal grains in the cross-sectional direction of the recording film follows a distribution having a single peak, and the average is 3 nm or more. Is preferred.
  • the average crystal grain size is 5 nm or more, film formation is easier, and more preferable, and when it is 10 nm or more, recording / erasing characteristics at different positions can be further uniformed, and more preferable.
  • the electrode layer 11 is made of a material that is not easily oxidized (for example, electrically conductive nitride, electrically conductive oxide, etc.). Is preferred.
  • the electrode layer 11 is preferably made of a material that does not have ionic conductivity. Examples of such a material include those shown below. Among them, LaNiO 3 can be said to be the most desirable material from the viewpoint of comprehensive performance in consideration of good electrical conductivity and the like.
  • ⁇ MN M is at least one element selected from the group consisting of Ti, Zr, Hf, V, Nb, and Ta. N is nitrogen.
  • ⁇ MO x M is selected from the group of Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt. At least one element.
  • the molar ratio x shall satisfy 1 ⁇ x ⁇ 4.
  • ⁇ AMO 3 A is at least one element selected from the group of La, K, Ca, Sr, Ba, and Ln (lanthanoid).
  • M is selected from the group of Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt. At least one element.
  • O is oxygen.
  • ⁇ A 2 MO 4 A is at least one element selected from the group of K, Ca, Sr, Ba, and Ln (lanthanoid).
  • M is selected from the group of Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt. At least one element.
  • O is oxygen.
  • the protective layer (electrode layer) 13A has a function of preventing the recording layer 12 from reacting with the atmosphere. desirable.
  • Examples of such a material include semiconductors such as amorphous carbon, diamond-like carbon, and SnO 2 .
  • the electrode layer 13A may function as a protective layer for protecting the recording layer 12, or a protective layer may be provided instead of the electrode layer 13A.
  • the protective layer may be an insulator or a conductor.
  • a heater layer (a material having a resistivity of about 10 ⁇ 5 ⁇ cm or more) may be provided on the cathode side, here, on the electrode layer 13A side.
  • FIG. 2 is a schematic diagram showing the structure of the recording unit of the information recording / reproducing apparatus of this embodiment.
  • This recording portion also has a structure in which both sides of the recording layer 12 are sandwiched between the electrode layers 11 and 13A.
  • small white circles in the first compound layer 12A represent A ions (for example, diffusion ions), and small white circles with thick lines in the first compound layer 12A represent M1 ions (for example, host ions).
  • the large white circles in the first compound layer 12A represent X1 ions (for example, anions).
  • black circles in the second compound layer 12B represent M2 ions (for example, transition element ions), and large white circles in the second compound layer 12B represent X2 ions (for example, anions).
  • a voltage is applied between the electrode layers 11 and 13A and the recording layer 12 to cause a phase change in the recording layer 12, thereby causing resistance. Changes and information is recorded.
  • the recording layer 12 includes a first compound 12A disposed on the electrode layer 11 side and a second compound 12B disposed on the electrode layer 13A side and in contact with the first compound 12A.
  • the first compound 12A is composed of a compound having at least two kinds of cationic elements. In the specific example, it is expressed as A x M1 y X1 z . At least one of the cation elements of the first compound 12A is a transition element having a d orbital incompletely filled with electrons.
  • a spinel structure represented by A x M y X 4 (0.1 ⁇ x ⁇ 2.2, 1.5 ⁇ y ⁇ 2) having a structure like the recording portion shown in FIG. 1,
  • a x M y Delafossite structure represented by X 2 (0.1 ⁇ x ⁇ 1.1, 0.9 ⁇ y ⁇ 1.1),
  • a x M y X 4 (0.5 ⁇ x ⁇ 1.1, 0 0.7 ⁇ y ⁇ 1.1), or an ilmenite structure represented by A x M y X 3 (0.5 ⁇ x ⁇ 1.1, 0.9 ⁇ y ⁇ 1)
  • the movement of the A ion occurs easily, which is suitable for use as the first compound.
  • the first compound 12A is oriented so that the movement path is arranged in the direction connecting the electrodes, the movement of the A ions in the first compound 12A is facilitated, which is preferable.
  • the lattice constant of the first compound 12A and the lattice constant of the second compound 12B coincide with each other, even when a material that has void sites and is difficult to form is used, the orientation is easily controlled to form a film. This is preferable because it can be performed.
  • the second compound 12B has a transition element having a d orbital incompletely filled with at least one kind of electrons.
  • the second compound 12B has a void site that can accommodate the A ion element diffused from the first compound 12A. However, part or all of the void sites may contain the A ion element that has moved from the first compound 12A. A part of the void site may be occupied in advance by other ions in order to facilitate the film formation of the second compound 12B.
  • the resistivity of the second compound 12B is equal to or lower than the resistivity of the first compound 12A in the low resistance state, both in the case where the recording layer 12 is in the low resistance state and in the high resistance state. 10 ⁇ 1 ⁇ cm or less.
  • Specific examples of the second compound 12B include those represented by the following chemical formulas, for example. “ ⁇ ” in the formula represents a void site.
  • A is at least one element selected from the group of Ti, Zr, Hf, and Sn.
  • M is at least one element selected from the group of V, Nb, Ta, Cr, Mo, W, As, Sb, and Bi.
  • X is at least one element selected from the group of O, N, and F.
  • a and M are different elements.
  • the molar ratio ⁇ satisfies 0.3 ⁇ ⁇ 2, the x of the molar ratios “1-x” and “x” satisfies 0.001 ⁇ x ⁇ 0.2, and the molar ratio “2-u” u satisfies 0 ⁇ u ⁇ 0.2.
  • ⁇ ⁇ ⁇ A 2- y My X 3-v A is at least one element selected from the group of V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ga, and In.
  • M is at least one element selected from the group of Ti, Zr, Hf, Sn, V, Nb, Ta, As, Sb, Bi, Cr, Mo, and W.
  • X is at least one element selected from the group of O, N, and F.
  • a and M are different elements.
  • the molar ratio ⁇ satisfies 0.3 ⁇ ⁇ 2
  • the y of the molar ratios “2-y” and “y” satisfies 0.001 ⁇ y ⁇ 0.2
  • v satisfies 0 ⁇ v ⁇ 0.3.
  • A is at least one element selected from the group of V, Nb, and Ta.
  • M is at least one element selected from the group consisting of Cr, Mo, and W.
  • X is at least one element selected from the group of O, N, and F.
  • a and M are different elements.
  • the molar ratio ⁇ satisfies 0.3 ⁇ ⁇ 2, the z of the molar ratios “2-z” and “z” satisfies 0.001 ⁇ z ⁇ 0.2, and the molar ratio “5-w”.
  • w satisfies 0 ⁇ w ⁇ 0.5.
  • the second compound 12B preferably has one of a corundum structure, a rutile structure, a ramsdellite structure, an anatase structure, a hollandite structure, a brookite structure, and a pyrolose structure.
  • the electron Fermi level of the first compound layer 12A is set lower than the electron Fermi level of the second compound layer 12B. This is one of the desirable conditions for imparting reversibility to the state of the recording layer 12.
  • all the Fermi levels are values measured from the vacuum level.
  • the first compound 12A is discharged between the first compound 12A and the second compound 12B in the recording layer formed as described above.
  • An insulator having a thickness of several nanometers having a permeability of ions may be inserted.
  • This insulator is a compound containing at least the A ion element discharged from the first compound 12A and another typical element, and is preferably a complex oxide.
  • the film thickness of the second compound 12B is preferably 1 nm or more.
  • the number of void sites in the second compound 12B is larger than the number of A ions in the first compound 12A, the resistance change effect of the second compound 12B is reduced, so the number of void sites in the second compound 12B is
  • the number of A ions in the first compound 12A within the same cross-sectional area is preferably the same as or less than that.
  • the film thickness of the second compound 12B is approximately the same as the film thickness of the first compound 12A. It is preferable to be smaller than that.
  • a heater layer (a material having a resistivity of about 10 ⁇ 5 ⁇ cm or more) for further promoting the reset operation may be provided on the cathode side.
  • the heater layer and the surface protective layer can be formed of one material having both functions.
  • semiconductors such as amorphous carbon, diamond-like carbon, and SnO 2 have both a heater function and a surface protection function.
  • the first compound layer 12A and the second compound layer 12B constituting the recording layer 12 may each be formed by alternately stacking two or more layers.
  • the basic operation principle of the resistance change type information recording / reproducing apparatus according to this example is as follows.
  • the initial state of the recording layer 12 is an insulator (high resistance state phase), the recording layer 12 is changed in phase by a potential gradient, and the recording layer 12 is made conductive (low resistance state phase). Record information.
  • a potential gradient is generated in the recording layer 12 by applying a potential to the electrode layers 11 and 13A so that the first compound layer 12A is on the anode side and the second compound layer 12B is on the cathode side, Part of the A ions in the first compound layer 12A containing the first compound moves in the crystal and enters the second compound layer 12B on the cathode side.
  • the ratio of the number of cations is relatively larger than the ratio of the number of anions. That is, the chemical equivalent (number of moles ⁇ valence) of the cation is larger than the chemical equivalent of the anion. For this reason, the second compound 12B receives electrons from the cathode in order to maintain electrical neutrality. As a result, the valence of part of the A ions or M2 ions in the second compound 12B decreases, and the second compound 12B becomes a compound having a low oxidation state.
  • the proportion of the number of cations is relatively smaller than the proportion of the number of anions. That is.
  • the chemical equivalent of the cation is smaller than the chemical equivalent of the anion. Therefore, the first compound 12A emits electrons to the anode side in order to maintain electrical neutrality. As a result, the valence of part of the A ions or M1 ions in the first compound 12A increases, and the first compound 12A becomes a compound having a high oxidation state.
  • first compound layer 12A and the second compound layer 12B are in the high resistance state (insulator) in the initial state (reset state)
  • a part of the A ions in the first compound layer 12A is the first.
  • conductive carriers are generated in the crystals of the first compound layer 12A and the second compound layer 12B, and both of them have electric conductivity.
  • At least one of A ion and M1 ion, and at least one of A ion and M1 ion are transition elements having d orbital in which electrons are incompletely filled so that the valence can be easily changed. Therefore, such an operation is possible.
  • the recording layer 12 can be used. That is, the set state can be maintained. This is because so-called ion movement resistance works.
  • the information recording / reproducing apparatus it is preferable for the information recording / reproducing apparatus to reduce the coordination number of A ions (ideally 2 or less) or to reduce the valence to two.
  • the electrode layer 11 is difficult to be oxidized and does not have ionic conductivity (for example, electrically conductive oxidation). It is desirable to use Suitable examples thereof are as described above.
  • the reset operation may be performed by heating the recording layer 12 and promoting the phenomenon that the A ions stored in the void sites of the second compound layer 12B return to the first compound layer 12A.
  • the recording layer 12 can be easily returned to the original high resistance state (insulator) by using Joule heat generated by applying a large current pulse to the recording layer 12 and its residual heat. it can. Since the recording layer 12 has a low resistance, a large current flows even with a low potential difference.
  • the electrical resistance value of the recording layer 12 is increased, so that a reset operation (erasing) is realized. That is, from the high energy metastable state pulled up by the setting operation, the state of the insulator, which is the low energy stable state before setting, is restored again by the thermal energy.
  • the reset operation can be performed by applying an electric field in the opposite direction to that at the time of setting. Reproduction can be easily performed by passing a current pulse through the recording layer 12 and detecting the resistance value of the recording layer 12. However, the current pulse needs to be a minute value that does not cause a resistance change in the material constituting the recording layer 12.
  • the second compound layer 12B made of the second compound 12B having the void sites for accommodating the A ions diffused from the first compound layer 12A is provided in contact with the first compound 12A, the second compound 12B is Since it has a function of storing the A ion element discharged from one compound 12A, the movement of ions is facilitated and the diffused A ion element is likely to exist stably.
  • the power consumption required for resistance change is reduced, and the thermal stability is improved. Can increase the sex.
  • a recording density of Pbpsi (peta bit per square inch) class can be realized, and further, low power consumption can be achieved. .
  • the first compound 12A and the second compound 12B change in resistance only during the set operation and the reset operation.
  • only one of these compounds changes in resistance except during these operations ( Switching).
  • Switching when an electric field is applied to a cell to make it in a low resistance state and then an erasing operation is performed by applying a reverse electric field to a cell adjacent to the cell, a low voltage reverse electric field is applied to the cell.
  • a low voltage reverse electric field is applied to the cell.
  • the second compound 12B of this specific example is, as in the specific example of the second compound 12B described above, by limiting x, y, and z to more than 0.001 and limiting the composition range, these compounds can be produced at 10 S / cm regardless of A ion in / out. It always has the above electrical conductivity.
  • the stability of the crystal structure is maintained by limiting x, y, and z to 0.2 or less and limiting the composition range as described above.
  • the 2nd compound 12B will not contribute to switching, and switching will be performed only by the 1st compound 12A.
  • only one of the first compound 12A and the second compound 12B does not change in resistance (unintentional resistance change), and resistance to disturbance when a voltage is applied in the opposite direction is improved. Thus, stable operation is possible.
  • the present embodiment by using the above-described material for the recording layer 12, diffusion of a cation (A ion) element can be facilitated, and power consumption required for resistance change can be reduced. While making it small, thermal stability can be improved. In principle, a recording density of the Pbpsi (peta bit per square inch) class can be realized. Furthermore, since the resistance change is generated by utilizing only the diffusion of the cation element in the crystal structure, the control of the operation characteristics is easy and the variation in the operation characteristics between the cells is reduced. By using this, an excellent information recording resistance can be obtained, and an information recording / reproducing apparatus capable of stable operation can be realized.
  • the recording unit according to the present embodiment is applied to a probe memory, a semiconductor memory, and a flash memory.
  • Probe memory 4 and 5 are schematic views showing the probe memory according to this embodiment.
  • a recording medium provided with the recording unit of the present embodiment is arranged.
  • a probe array is arranged to face the recording medium.
  • the probe array includes a substrate 23 and a plurality of probes (heads) 24 arranged in an array on one surface side of the substrate 23.
  • Each of the plurality of probes 24 is constituted by a cantilever, for example, and is driven by multiplex drivers 25 and 26.
  • Each of the plurality of probes 24 can be individually operated using the microactuator in the substrate 23.
  • an example will be described in which all of the probes 24 are collectively operated to access the data area of the recording medium. .
  • all the probes 24 are reciprocated in the X direction at a constant cycle, and the position information in the Y direction is read from the servo area of the recording medium.
  • the position information in the Y direction is transferred to the driver 15.
  • the driver 15 drives the XY scanner 16 based on this position information, moves the recording medium in the Y direction, and positions the recording medium and the probe.
  • data reading or writing is performed simultaneously and continuously on all the probes 24 on the data area.
  • Data reading and writing are continuously performed because the probe 24 reciprocates in the X direction.
  • Data reading and writing are performed line by line in the data area by sequentially changing the position of the recording medium in the Y direction.
  • the recording medium may be reciprocated in the X direction at a constant period to read position information from the recording medium, and the probe 24 may be moved in the Y direction.
  • the recording medium includes, for example, a substrate 20, an electrode layer 21 on the substrate 20, and a recording layer 22 on the electrode layer 21.
  • the recording layer 22 has a plurality of data areas and servo areas arranged at both ends of the plurality of data areas in the X direction. The plurality of data areas occupy the main part of the recording layer 22.
  • a servo burst signal is recorded in the servo area.
  • the servo burst signal indicates position information in the Y direction within the data area.
  • an address area for recording address data and a preamble area for synchronization are arranged in the recording layer 22.
  • the data and servo burst signal are recorded on the recording layer 22 as recording bits (electric resistance fluctuation).
  • the “1” and “0” information of the recording bit is read by detecting the electric resistance of the recording layer 22.
  • one probe is provided corresponding to one data area, and one probe is provided for one servo area.
  • the data area is composed of a plurality of tracks.
  • a track in the data area is specified by an address signal read from the address area.
  • the servo burst signal read from the servo area is used to move the probe 24 to the center of the track and eliminate the recording bit reading error.
  • the X direction correspond to the down-track direction
  • the Y direction correspond to the track direction, it becomes possible to use the head position control technology of the HDD.
  • FIG. 6 is a conceptual diagram for explaining a state during recording (set operation).
  • the recording medium includes an electrode layer 21 on a substrate (for example, a semiconductor chip) 20, a recording layer 22 on the electrode layer 21, and a protective layer 13B on the recording layer 22.
  • the protective layer 13B is made of, for example, a thin insulator.
  • the recording operation is performed by applying a voltage to the surface of the recording bit 27 of the recording layer 22 to generate a potential gradient inside the recording bit 27. Specifically, a current / voltage pulse may be given to the recording bit 27.
  • FIG. 7 is a schematic diagram showing recording.
  • a state is created in which the potential of the probe 24 is relatively lower than the potential of the electrode layer 21.
  • a negative potential may be applied to the probe 24.
  • the current pulse is generated by emitting electrons from the probe 24 toward the electrode layer 21 using, for example, an electron generation source or a hot electron source.
  • the voltage pulse may be applied by bringing the probe 24 into contact with the surface of the recording bit 27.
  • the recording bit 27 of the recording layer 22 a part of the A ions moves to the probe (cathode) 24 side, and the A ions in the crystal decrease relative to the X ions.
  • the A ions that have moved to the probe 24 side receive electrons from the probe 24 and are deposited as metal.
  • X ions become excessive, and as a result, the valence of A ions or M ions in the recording bit 27 is increased. That is, since the recording bit 27 has electron conductivity due to carrier injection due to phase change, the resistance in the film thickness direction decreases, and recording (set operation) is completed.
  • the current pulse for recording can also be generated by creating a state in which the potential of the probe 24 is relatively higher than the potential of the electrode layer 21.
  • FIG. 8 is a schematic diagram showing reproduction. Reproduction is performed by passing a current pulse through the recording bit 27 of the recording layer 22 and detecting the resistance value of the recording bit 27. However, the current pulse has a minute value that does not cause a change in resistance of the material constituting the recording bit 27 of the recording layer 22.
  • a read current (current pulse) generated by the sense amplifier S / A is passed from the probe 24 to the recording bit 27, and the resistance value of the recording bit 27 is measured by the sense amplifier S / A.
  • the difference in resistance value between the set / reset states can be 10 3 or more. In reproduction, continuous reproduction is possible by scanning the recording medium with the probe 24 (scanning).
  • the erase (reset) operation is performed by heating the recording bit 27 of the recording layer 22 with a large current pulse to promote the redox reaction in the recording bit 27.
  • a pulse that gives a potential difference in the opposite direction to that in the set operation may be applied.
  • the erasing operation can be performed for each recording bit 27, or can be performed in units of a plurality of recording bits 27 or blocks.
  • FIG. 9 is a schematic diagram showing a recording state.
  • a state is created in which the potential of the probe 24 is relatively lower than the potential of the electrode layer 21. If the electrode layer 21 is set to a fixed potential (for example, ground potential), a negative potential may be applied to the probe 24.
  • a fixed potential for example, ground potential
  • the set operation (recording) is completed.
  • the recording operation if the positional relationship between the first compound layer 12A and the second compound layer 12B is reversed, the setting operation is performed with the potential of the probe 24 relatively lower than the potential of the electrode layer 21. You can also
  • FIG. 10 is a schematic diagram showing a state during reproduction.
  • the reproduction operation is performed by passing a current pulse through the recording bit 27 and detecting the resistance value of the recording bit 27.
  • the current pulse has a minute value that does not cause a change in resistance of the material constituting the recording bit 27.
  • a read current (current pulse) generated by the sense amplifier S / A is passed from the probe 24 to the recording layer (recording bit) 22 and the resistance value of the recording bit is measured by the sense amplifier S / A. If the new material already described is adopted, the difference in resistance value between the set / reset states can be 10 3 or more.
  • the reproduction operation can be continuously performed by scanning the probe 24.
  • the reset (erase) operation uses Joule heat generated by flowing a large current pulse through the recording layer (recording bit) 22 and its residual heat to cause the A ions to first pass through the void sites in the second compound layer 12B. What is necessary is just to promote the effect
  • the erasing operation can be performed for each recording bit 27, or can be performed in units of a plurality of recording bits 27 or blocks.
  • the probe memory of this embodiment higher recording density and lower power consumption can be realized than the current hard disk and flash memory.
  • the recording layer described above with reference to FIG. 2 or FIG. 3 is used for the recording layer 22, the above-described effects are exhibited. That is, the movement of ions is facilitated, and the diffused ionic elements are likely to exist stably. Thereby, the power consumption required for resistance change can be made small, and thermal stability can be improved. Further, by using a conductive material for the second compound layer before and after operation, switching is performed exclusively by the first compound layer, and the disturbance resistance is appropriately ensured. That is, operational stability is ensured.
  • FIG. 11 is a schematic diagram showing a cross-point type semiconductor memory including the recording layer of the present embodiment.
  • the word lines WL i ⁇ 1 , WL i , WL i + 1 extend in the X direction, and the bit lines BL j ⁇ 1 , BL j , BL j + 1 extend in the Y direction.
  • each of the word lines WL i ⁇ 1 , WL i , WL i + 1 is connected to the word line driver & decoder 31 via a MOS transistor RSW as a selection switch, and the bit lines BL j ⁇ 1 , BL j , BL j + 1 One end is connected to a bit line driver & decoder & read circuit 32 via a MOS transistor CSW as a selection switch.
  • Selection signals R i ⁇ 1 , R i , and R i + 1 for selecting one word line (row) are input to the gate of the MOS transistor RSW, and one bit line is input to the gate of the MOS transistor CSW.
  • Selection signals C i ⁇ 1 , C i , and C i + 1 for selecting (column) are input.
  • the memory cell 33 is arranged at the intersection of the word lines WL i ⁇ 1 , WL i , WL i + 1 and the bit lines BL j ⁇ 1 , BL j , BL j + 1 . This is a so-called cross-point cell array structure.
  • the memory cell 33 is provided with a diode 34 for preventing a sneak current during recording / reproduction.
  • FIG. 12 is a schematic diagram showing the structure of the memory cell array portion of the semiconductor memory shown in FIG.
  • word lines WL i ⁇ 1 , WL i , WL i + 1 and bit lines BL j ⁇ 1 , BL j , BL j + 1 are arranged, and a memory cell 33, a diode 34, , Is arranged. Between the diode 34 and the word lines (WL i, etc.), a barrier layer may be provided (not shown).
  • the feature of such a cross-point cell array structure is that it is advantageous for high integration because it is not necessary to individually connect a MOS transistor to the memory cell 33. For example, as shown in FIGS. 14 and 15, it is possible to stack the memory cells 33 to make the memory cell array have a three-dimensional structure.
  • the memory cell 33 having the recording layer of the present embodiment is configured by a stacked structure of the recording layer 22, the protective layer 13B, and the heater layer 35, for example, as shown in FIG.
  • One memory cell 33 stores 1-bit data.
  • the diode 34 is disposed between the word line WL i and the memory cell 33.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (WL i or the like).
  • word lines WL i ⁇ 1 , WL i , WL i + 1 extending in the X direction are respectively above and below the bit lines BL j ⁇ 1 , BL j , BL j + 1 extending in the Y direction.
  • Memory cells 33 and 34 are arranged at the cross points of these bit lines and word lines, respectively. That is, the bit line is shared by the upper and lower memory cells.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (such as WL (d) i ) and between the diode 34 and the bit line (such as BL j ).
  • bit lines BL j ⁇ 1 , BL j , BL j + 1 extending in the Y direction and word lines WL i ⁇ 1 , WL i , WL i + 1 extending in the X direction are alternately arranged.
  • Memory cells 33 and 34 are arranged at the cross points of these bit lines and word lines, respectively. That is, the bit line and the word line are shared by the upper and lower memory cells.
  • a barrier layer (not shown) may be provided between the diode 34 and the word line (WL (d) i etc.), between the diode 34 and the bit line (BL (d) j ), and between the diode 34 and the word line (WL (u) i etc.) Between them, a barrier layer (not shown) may be provided.
  • the recording density can be increased by adopting the laminated structure illustrated in FIGS. 14 and 15.
  • the recording (set operation) it is only necessary to apply a voltage to the selected memory cell 33, generate a potential gradient in the memory cell 33, and pass a current pulse.
  • the potential of the word line WL i is the bit line. making a relatively lower than the potential of BL j.
  • Bit lines BL j and a fixed potential e.g., ground potential
  • a negative potential may be applied to the word line WL i.
  • the unselected word lines WL i ⁇ 1 , WL i + 1 and the unselected bit lines BL j ⁇ 1 , BL j + 1 are all biased to the same potential. Further, at the time of standby before recording, it is desirable to precharge all the word lines WL i ⁇ 1 , WL i , WL i + 1 and all the bit lines BL j ⁇ 1 , BL j , BL j + 1 .
  • the current pulse for recording may be generated by creating a state in which the potential of the word line WL i is relatively higher than the potential of the bit line BL j .
  • Regeneration is performed by flowing a current pulse through the selected memory cell 33 surrounded by the dotted line A and detecting the resistance value of the memory cell 33.
  • the current pulse needs to be a minute value that does not cause a resistance change of the material constituting the memory cell 33.
  • read current generated by the reading circuit (current pulses) to the memory cell 33 surrounded by the dotted line A from the bit line BL j, measure the resistance value of the memory cell 33 by the read circuit. If the new material already described is adopted, the difference in resistance value between the set / reset states can be 10 3 or more.
  • the erase (reset) operation is performed by heating the selected memory cell 33 surrounded by the dotted line A with a large current pulse to promote the oxidation-reduction reaction in the memory cell 33.
  • the recording operation (set operation), it is only necessary to apply a voltage to the selected memory cell 33 and generate a potential gradient in the memory cell 33 to flow a current pulse.
  • the potential of the word line WL i is set to a bit. lower relatively than the potential of the line BL j.
  • Bit lines BL j and a fixed potential e.g., ground potential
  • a negative potential may be applied to the word line WL i.
  • the unselected word lines WL i ⁇ 1 , WL i + 1 and the unselected bit lines BL j ⁇ 1 , BL j + 1 are all biased to the same potential. Further, at the time of standby before recording, it is desirable to precharge all the word lines WL i ⁇ 1 , WL i , WL i + 1 and all the bit lines BL j ⁇ 1 , BL j , BL j + 1 .
  • the current pulse may be generated by creating a state in which the potential of the word line WL i is relatively higher than the potential of the bit line BL j .
  • the reproduction operation is performed by passing a current pulse through the selected memory cell 33 surrounded by the dotted line A and detecting the resistance value of the memory cell 33.
  • the current pulse needs to be a minute value that does not cause a resistance change of the material constituting the memory cell 33.
  • read current generated by the reading circuit (current pulses) to the memory cell 33 surrounded by the dotted line A from the bit line BL j measure the resistance value of the memory cell 33 by the read circuit. If the new material already described is adopted, the difference in resistance value between the set / reset states can be 10 3 or more.
  • the reset (erase) operation uses Joule heat generated by flowing a large current pulse to the selected memory cell 33 surrounded by the dotted line A and its residual heat, so that the A ion element becomes a void in the second compound. What is necessary is just to accelerate
  • the recording layer described above with reference to FIG. 2 or FIG. 3 is used for the recording layer 22, the above-described effects are exhibited. That is, the movement of ions is facilitated, and the diffused ionic elements are likely to exist stably. Thereby, the power consumption required for resistance change can be made small, and thermal stability can be improved. Further, by using a conductive material for the second compound layer before and after operation, switching is performed exclusively by the first compound layer, and the disturbance resistance is appropriately ensured. That is, operational stability is ensured.
  • FIG. 16 is a schematic cross-sectional view showing a memory cell of a flash memory.
  • the memory cell of the flash memory is composed of a MIS (metal-insulator-semiconductor) transistor.
  • a diffusion layer 42 is formed in the surface region of the semiconductor substrate 41.
  • a gate insulating layer 43 is formed on the channel region between the diffusion layers 42.
  • a recording layer (RRAM: Resistive RAM) 44 of this embodiment is formed on the gate insulating layer 43.
  • a control gate electrode 45 is formed on the recording unit 44.
  • the semiconductor substrate 41 may be a well region, and the semiconductor substrate 41 and the diffusion layer 42 have opposite conductivity types.
  • the control gate electrode 45 becomes a word line and is made of, for example, conductive polysilicon.
  • the recording layer 44 is formed of the material constituting the recording layer 12 described above with reference to FIGS.
  • the set (write) operation is performed by applying the potential V1 to the control gate electrode 45 and applying the potential V2 to the semiconductor substrate 41.
  • the difference between the potentials V1 and V2 needs to be large enough for the recording layer 44 to undergo phase change or resistance change, but the direction is not particularly limited. That is, either V1> V2 or V1 ⁇ V2 may be used.
  • the recording layer 44 is an insulator (high resistance) in the initial state (reset state)
  • the gate insulating layer 43 is substantially thickened, so that the threshold value of the memory cell (MIS transistor) is reached. Get higher.
  • the recording layer 44 is changed to a conductor (low resistance) by applying the potentials V1 and V2 from this state, the gate insulating layer 43 is substantially thinned. Therefore, the threshold value of the memory cell (MIS transistor) is , Get lower.
  • the potential V2 is applied to the semiconductor substrate 41, the potential V2 may be transferred from the diffusion layer 42 to the channel region of the memory cell instead.
  • the reset (erase) operation is performed by applying the potential V1 ′ to the control gate electrode 45, applying the potential V3 to one of the diffusion layers 42, and applying the potential V4 ( ⁇ V3) to the other of the diffusion layers 42.
  • the potential V1 ′ is set to a value exceeding the threshold value of the memory cell in the set state.
  • the memory cell is turned on, electrons flow from the other side of the diffusion layer 42 to one side, and hot electrons are generated. Since the hot electrons are injected into the recording layer 44 through the gate insulating layer 43, the temperature of the recording layer 44 rises.
  • the recording layer 44 changes from a conductor (low resistance) to an insulator (high resistance), so that the gate insulating layer 43 is substantially thickened, and the threshold value of the memory cell (MIS transistor) is , Get higher.
  • the threshold value of the memory cell can be changed based on a principle similar to that of the flash memory, the information recording / reproducing apparatus according to the example of the present embodiment can be put into practical use by using the technology of the flash memory.
  • FIG. 17 is a circuit diagram of the NAND cell unit.
  • FIG. 18 is a schematic diagram showing the structure of the NAND cell unit according to this embodiment.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a NAND cell unit according to the example of the present embodiment is formed in the P-type well region 41c.
  • the NAND cell unit is composed of a NAND string composed of a plurality of memory cells MC connected in series, and a total of two select gate transistors ST connected to the both ends one by one.
  • the memory cell MC and the select gate transistor ST have the same structure. Specifically, these include an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, a recording layer (RRAM) 44 on the gate insulating layer 43, and a recording layer 44. And the upper control gate electrode 45.
  • the state (insulator / conductor) of the recording layer 44 of the memory cell MC can be changed by the basic operation described above.
  • the recording layer 44 of the select gate transistor ST is fixed in a set state, that is, a conductor (low resistance).
  • One of the select gate transistors ST is connected to the source line SL, and the other one is connected to the bit line BL.
  • the set (write) operation is sequentially performed one by one from the memory cell MC on the source line SL side to the memory cell on the bit line BL side.
  • V1 (plus potential) is applied to the selected word line (control gate electrode) WL as a write potential
  • Vpass is applied to the unselected word line WL as a transfer potential (a potential at which the memory cell MC is turned on).
  • the select gate transistor ST on the source line SL side is turned off, the select gate transistor ST on the bit line BL side is turned on, and program data is transferred from the bit line BL to the channel region of the selected memory cell MC.
  • program data For example, when the program data is “1”, a write inhibit potential (for example, the same potential as V1) is transferred to the channel region of the selected memory cell MC, and the recording layer 44 of the selected memory cell MC is transferred.
  • the resistance value should not change from a high state to a low state.
  • V2 ⁇ V1
  • V1 ′ is applied to all the word lines (control gate electrodes) WL, and all the memory cells MC in the NAND cell unit are turned on. Further, the two select gate transistors ST are turned on, V3 is applied to the bit line BL, and V4 ( ⁇ V3) is applied to the source line SL. At this time, since hot electrons are injected into the recording layers 44 of all the memory cells MC in the NAND cell unit, a reset operation is collectively executed for all the memory cells MC in the NAND cell unit.
  • a read potential (plus potential) is applied to the selected word line (control gate electrode) WL, and the memory cell MC receives data “0”, “1” on the unselected word line (control gate electrode) WL.
  • a potential to be turned on without fail is given.
  • the two select gate transistors ST are turned on to supply a read current to the NAND string.
  • the read potential is applied, the selected memory cell MC is turned on or off according to the value of the data stored in the selected memory cell MC. For example, data can be read by detecting a change in the read current. it can.
  • the select gate transistor ST has the same structure as the memory cell MC.
  • the select gate transistor ST is formed with a recording layer.
  • a normal MIS transistor can be used.
  • FIG. 20 is a schematic diagram showing a modification of the NAND flash memory.
  • This modification has a structure in which the gate insulating layers of the plurality of memory cells MC constituting the NAND string are replaced with a P-type semiconductor layer 47.
  • the P-type semiconductor layer 47 is filled with a depletion layer without applying a voltage.
  • a positive write potential for example, 3.5 V
  • a positive transfer potential is applied to the control gate electrode 45 of the non-selected memory cell MC.
  • the surface of the P-type well region 41c of the plurality of memory cells MC in the NAND string is inverted from P-type to N-type, and a channel is formed.
  • the set operation can be performed by turning on the select gate transistor ST on the bit line BL side and transferring the program data “0” from the bit line BL to the channel region of the selected memory cell MC. it can.
  • the reset (erase) is performed, for example, by applying a negative erase potential (for example, ⁇ 3.5 V) to all the control gate electrodes 45 and applying a ground potential (0 V) to the P-type well region 41 c and the P-type semiconductor layer 47. This can be performed collectively for all the memory cells MC constituting the NAND string.
  • a negative erase potential for example, ⁇ 3.5 V
  • a ground potential (0 V
  • a positive read potential for example, 0.5 V
  • the control gate electrode 45 of the selected memory cell MC receives the data “ A transfer potential (for example, 1 V) that always turns on regardless of 0 ”or“ 1 ”is applied.
  • the threshold voltage Vth “1” of the memory cell MC in the “1” state is in the range of 0V ⁇ Vth ”1” ⁇ 0.5 V
  • the threshold voltage Vth ”of the memory cell MC in the“ 0 ”state is It is assumed that 0 ′′ is in the range of 0.5V ⁇ Vth ′′ 0 ′′ ⁇ 1V.
  • the two select gate transistors ST are turned on to supply a read current to the NAND string. In such a state, since the amount of current flowing through the NAND string changes according to the value of the data stored in the selected memory cell MC, data can be read by detecting this change.
  • the hole doping amount of the P-type semiconductor layer 47 is larger than that of the P-type well region 41c, and the Fermi level of the P-type semiconductor layer 47 is 0 than that of the P-type well region 41c. It is desirable that the depth is about 5V. This is because when a positive potential is applied to the control gate electrode 45, inversion from the P-type to N-type starts from the surface portion of the P-type well region 41c between the N-type diffusion layers 42, and a channel is formed. It is for doing so.
  • the channel of the non-selected memory cell MC is formed only at the interface between the P-type well region 41c and the P-type semiconductor layer 47, and at the time of reading, a plurality of memories in the NAND string is formed.
  • the channel of the cell MC is formed only at the interface between the P-type well region 41 c and the P-type semiconductor layer 47. That is, even if the recording layer 44 of the memory cell MC is a conductor (set state), the diffusion layer 42 and the control gate electrode 45 are not short-circuited.
  • FIG. 21 is a circuit diagram of the NOR cell unit.
  • FIG. 22 is a schematic diagram showing the structure of the NOR cell unit according to the example of the present embodiment.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a NOR cell according to the example of this embodiment is formed in the P-type well region 41c.
  • the NOR cell is composed of one memory cell (MIS transistor) MC connected between the bit line BL and the source line SL.
  • the memory cell MC includes an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, a recording layer (RRAM) 44 on the gate insulating layer 43, and a control on the recording layer 44. And a gate electrode 45.
  • the state (insulator / conductor) of the recording layer 44 of the memory cell MC can be changed by the basic operation described above.
  • FIG. 23 is a circuit diagram of a two-transistor cell unit.
  • FIG. 24 is a schematic diagram showing the structure of the two tracell unit according to the present embodiment.
  • the two-transistor cell unit has been recently developed as a new cell structure that combines the characteristics of a NAND cell unit and the characteristics of a NOR cell.
  • An N-type well region 41b and a P-type well region 41c are formed in the P-type semiconductor substrate 41a.
  • a two-transistor cell unit according to the example of the present embodiment is formed in the P-type well region 41c.
  • the two-transistor type cell unit includes one memory cell MC and one select gate transistor ST connected in series.
  • the memory cell MC and the select gate transistor ST have the same structure. Specifically, these include an N-type diffusion layer 42, a gate insulating layer 43 on a channel region between the N-type diffusion layers 42, a recording layer (RRAM) 44 on the gate insulating layer 43, and a recording layer 44. And the upper control gate electrode 45.
  • the state (insulator / conductor) of the recording layer 44 of the memory cell MC can be changed by the basic operation described above.
  • the recording layer 44 of the select gate transistor ST is fixed in a set state, that is, a conductor (low resistance).
  • Select gate transistor ST is connected to source line SL, and memory cell MC is connected to bit line BL.
  • the state (insulator / conductor) of the recording layer 44 of the memory cell MC can be changed by the basic operation described above.
  • the select gate transistor ST has the same structure as the memory cell MC.
  • the select gate transistor ST is not formed with a recording layer.
  • a normal MIS transistor can be used.
  • the materials and principles proposed in this embodiment can also be applied to current recording media such as hard disks and DVDs.
  • current recording media such as hard disks and DVDs.
  • the recording layer described above with reference to FIG. 2 or FIG. 3 is used for the recording layer 44, the above-described effects are exhibited. That is, the movement of ions is facilitated, and the diffused ionic elements are likely to exist stably. Thereby, the power consumption required for resistance change can be made small, and thermal stability can be improved. Further, by using a conductive material for the second compound layer before and after operation, switching is performed exclusively by the first compound layer, and the disturbance resistance is appropriately ensured. That is, operational stability is ensured.
  • the substrate 20 is a disk made of glass and having a diameter of about 60 mm and a thickness of about 1 mm.
  • An electrode layer 21 is formed on such a substrate 20 by depositing Pt (platinum) to a thickness of about 500 nm.
  • a film is formed using an RF power source having a power adjusted to obtain a (110) orientation.
  • RF magnetron is used in an atmosphere of a temperature of 300 to 600 ° C., Ar (argon) 95%, O 2 (oxygen) 5%. Sputtering is performed to form ZnMn 2 O 4 having a thickness of about 10 nm constituting a part of the recording layer 22.
  • the recording layer 22 has a laminated structure of ZnMn 2 O 4 and TiO 2 .
  • the protective layer 13B is formed on the recording layer 22, the recording medium as shown in FIG. 6 is completed.
  • the probe pair is brought into contact with the protective layer 13B, and writing / erasing is performed using one of them.
  • Writing is performed by applying a voltage pulse of 1 V to the recording layer 22 with a width of 10 nsec, for example.
  • Erasing is performed by applying a voltage pulse of 0.2 V to the recording layer 22 with a width of, for example, 100 nsec.
  • reading is performed using the other one of the probe pair between the writing / erasing. Reading is performed by applying a voltage pulse of 0.1 V with a width of 10 nsec to the recording layer 22 and measuring the resistance value of the recording layer (recording bit) 22.
  • the specifications of the sample of the first experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of Zn 1.1 Mn 1.9 O 4 having a thickness of about 10 nm and Ti 0.9 Nb 0.1 O 2 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the second experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnCo 2 O 4 having a thickness of about 10 nm and Ti 0.9 Nb 0.1 O 2 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the third experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnMn 2 O 4 having a thickness of about 10 nm and Ti 0.9 Nb 0.1 O 2 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the fourth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnCo 2 O 4 having a thickness of about 10 nm and Zr 0.9 Nb 0.1 NF having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the fifth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnMnO 3 having a thickness of about 10 nm and Hf 0.98 Mo 0.02 NF having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the sixth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnMoO 3 having a thickness of about 10 nm and Zr 0.98 Nb 0.02 O 2 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the seventh experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnNbN 2 having a thickness of about 10 nm and Nb 0.95 Mo 0.05 ON having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the eighth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnTaN 2 having a thickness of about 10 nm and TaON 0.98 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the ninth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnMn 2 O 4 having a thickness of about 10 nm and Nb 1.95 Mo 0.05 O 5 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the tenth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnCo 2 O 4 having a thickness of about 10 nm and Ta 1.98 W 0.02 O 5 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the eleventh experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnFe 2 O 4 having a thickness of about 10 nm and Ta 1.98 W 0.02 O 5 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the twelfth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of ZnFe 2 O 4 having a thickness of about 10 nm and Ga 1.99 Ti 0.01 O 3 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the thirteenth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of MgMn 2 O 4 having a thickness of about 10 nm and In 1.99 Hf 0.01 O 3 having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the fourteenth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of MgMn 2 O 4 having a thickness of about 10 nm and Ga 1.01 Ti 0.99 O 2 N having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V.
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specifications of the sample of the fifteenth experimental example are as follows.
  • the recording layer 22 is composed of a laminated structure composed of MgMoO 3 having a thickness of about 10 nm and Nb 1.95 Mo 0.05 O 4 F having a thickness of about 5 nm.
  • the reset voltage during the unipolar operation is about +0.5 V
  • the set voltage is about +1.5 V
  • the reset voltage at the time of bipolar operation can be about + 1V and the set voltage can be about -2.5V.
  • the specification of the sample of the comparative example is as follows.
  • the recording layer 22 is composed only of a laminated structure composed of Zn 1.1 Mn 1.9 O 4 having a thickness of about 10 nm and TiO 2 having a thickness of about 5 nm.
  • the reset voltage during unipolar operation is expected to be about + 0.5V, and the set voltage is expected to be about + 1.5V.
  • the reset voltage during bipolar operation is expected to be about + 0.5V, and the set voltage is expected to be about ⁇ 1.0V.
  • the set voltage during the bipolar operation is higher than the set voltage during the unipolar operation.
  • the set voltage during the bipolar operation is lower than the set voltage during the unipolar operation. This indicates that the resistance to reverse bias that may be applied to non-selected cells in a device such as a crosspoint cell is superior to the comparative example in the experimental example according to the present embodiment. is there.
  • FIG. 26 is a table showing predicted values of the first to fifteenth experimental examples and the comparative example.
  • information recording is performed only at a site (recording unit) to which an electric field is applied, and thus information can be recorded in a very fine area with very low power consumption. Can be recorded.
  • a site recording unit
  • Erasing is performed by applying heat.
  • the material proposed in the example of this embodiment is used, the structure of the oxide hardly changes, so that erasing can be performed with low power consumption.
  • erasing can be performed by applying an electric field in the opposite direction to that during recording. In this case, since there is little energy loss of heat diffusion, erasing can be performed with smaller power consumption.
  • the conductor portion is formed in the insulator, so that current is concentrated on the conductor portion during reading, and the sensing efficiency is improved.
  • An extremely high recording principle can be realized.
  • the recording layer described above with reference to FIG. 2 or FIG. 3 is used for the recording layer, the following effects are exhibited. That is, the movement of ions is facilitated, and the diffused ionic elements are likely to exist stably. Thereby, the power consumption required for resistance change can be made small, and thermal stability can be improved. Further, by using a conductive material for the second compound layer before and after operation, switching is performed exclusively by the first compound layer, and the disturbance resistance is appropriately ensured. That is, operational stability is ensured.
  • the example of this embodiment although it is an extremely simple mechanism, it is possible to record information at a recording density that cannot be achieved by the prior art and to perform high-speed operation. Therefore, the example of this embodiment has a great industrial advantage as a next generation technology that breaks down the recording density barrier of the current nonvolatile memory.
  • each component can be deform
  • the state immediately after film formation is defined as the initial state, and the set and the reset are defined.
  • the definition of the set and the reset is arbitrary, and is limited to the example of the present embodiment. It is not a thing.
  • various inventions can be configured by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some constituent elements may be deleted from all the constituent elements disclosed in the above-described embodiments, or constituent elements of different embodiments may be appropriately combined.
  • a non-volatile information recording / reproducing apparatus with high recording density and low power consumption is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

　第１の層と、第２の層と、前記第１の層と前記第２の層との間に挟持され、前記第１の層と前記第２の層とを介して供給される電流により、抵抗が低い第１の状態と抵抗が高い第２の状態との間を可逆的に遷移可能な記録層と、を備え、前記記録層は、少なくとも２種類の陽イオン元素を有する化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である第１化合物を含む第１化合物層と、少なくとも１種類の電子が不完全に満たされたｄ軌道を有する遷移元素を有する化合物であって、前記陽イオン元素を収容可能な空隙サイトを有する第２化合物を含む第２化合物層と、を有することを特徴とする情報記録再生装置が提供される。高記録密度かつ低消費電力の不揮発性の情報記録再生装置が提供される。

Description

情報記録再生装置
　本発明は情報記録再生装置に関し、より詳細には、不揮発性の情報記録再生装置に関する。
　近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
　このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。例えば、ＰＲＡＭ（相変化メモリ）は、記録材料として、アモルファス状態（オフ）と結晶状態（オン）の２つの状態をとることができる材料を使用し、この２つの状態を２値データ“０”、“１”に対応させてデータを記録する、という原理を採用する。　
　書き込み／消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
　読み出しに関しては、記録材料に、書き込み／消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、例えば１０３程度である。
　また、ＰＲＡＭとは異なる原理によって抵抗を変化させることを利用したメモリも報告されている。例えば、高抵抗膜とイオン源層とを有する記憶層（特許文献１）や、導体膜と絶縁体膜を持つ可変抵抗素子（特許文献２）である。これらのメモリでは、イオンが用いられており、金属元素がイオン化することにより、あるいは、イオン化した金属元素が移動することにより、メモリ素子の抵抗値が変化している。前者においては、イオン源層には、Ａｇ、Ｃｕ、Ｚｎから選ばれた１種以上の元素（金属元素）と、Ｓ、Ｓｅ、Ｔｅから選ばれた１種以上の元素（カルコゲナイド元素）と、が含有されている。後者においては、導体膜の材料としては、例えば、Ｃｕ、Ａｇ、Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられている。
特開２００７－８０３１１号公報 特開２００７－２９９４３６号公報
　本発明は、高記録密度かつ低消費電力の不揮発性の情報記録再生装置を提供する。
　本発明の一態様によれば、第１の層と、第２の層と、前記第１の層と前記第２の層との間に挟持され、前記第１の層と前記第２の層とを介して供給される電流により、抵抗が低い第１の状態と抵抗が高い第２の状態との間を可逆的に遷移可能な記録層と、を備え、前記記録層は、少なくとも２種類の陽イオン元素を有する化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である第１化合物を含む第１化合物層と、少なくとも１種類の電子が不完全に満たされたｄ軌道を有する遷移元素を有する化合物であって、前記陽イオン元素を収容可能な空隙サイトを有する第２化合物を含む第２化合物層と、を有することを特徴とする情報記録再生装置が提供される。
本発明の実施形態に係る情報記録再生装置における情報の記録／再生の基本原理の一例を説明するための概念図である。 本実施形態の情報記録再生装置の記録部の構造を表す模式図である。 記録層１２を構成する第１化合物層１２Ａ及び第２化合物層１２Ｂを交互に積層させた具体例を表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 記録（セット動作）時の状態を説明するための概念図である。 記録について表した模式図である。 再生について表した模式図である。 記録する状態を表した模式図である。 再生時の状態を表す模式図である。 本実施形態の記録層を備えたクロスポイント型半導体メモリを表す模式図である。 図１１に表した半導体メモリのメモリセルアレイ部の構造を表す模式図である。 メモリセル３３の構造を例示する模式図である。 メモリセルアレイの他の具体例を表す模式図である。 メモリセルアレイの他の具体例を表す模式図である。 フラッシュメモリのメモリセルを表す模式断面図である。 ＮＡＮＤセルユニットの回路図である。 本発明の実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である。 ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。 ＮＯＲセルユニットの回路図である。 本発明の実施形態に係るＮＯＲセルユニットの構造を表す模式図である。 ２トランジスタ型セルユニットの回路図である。 本発明の実施形態に係る２トラセルユニットの構造を表す模式図である。 通常のＭＩＳトランジスタを用いた具体例を表す模式図である。 第１実験例～第１５実験例及び比較例の検証結果を表す表である。
符号の説明
 １０　バッファ層
 １１　電極層
 １２　記録層
 １２Ａ　第１化合物、第１化合物層
 １２Ｂ　第２化合物、第２化合物層
 １３Ａ　電極層（保護層）
 １３Ｂ　保護層
 １４　メタル層
 １５　ドライバ
 １６　スキャナー
 ２０　基板
 ２１　電極層
 ２２　記録層
 ２３　基板
 ２４　プローブ
 ２５，２６　マルチプレクスドライバ
 ２７　記録ビット
 ３０　半導体チップ
 ３１　デコーダ
 ３２　読み出し回路
 ３３　メモリセル
 ３４　ダイオード
 ３５　ヒータ層
 ４１　半導体基板
 ４１ａ　Ｐ型半導体基板
 ４１ｂ　Ｎ型ウェル領域
 ４１ｃ　Ｐ型ウェル領域
 ４２　拡散層
 ４３　ゲート絶縁層
 ４４　記録層
 ４５　コントロールゲート電極
 ４７　半導体層
　以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。　
　図１は、本発明の実施形態に係る情報記録再生装置における情報の記録／再生の基本原理の一例を説明するための概念図である。
　図１（ａ）は、記録部の断面図である。この記録部は、記録層１２の両側を電極層１１及び電極層１３Ａにより挟んだ構造を有する。電極層１１、１３Ａは、記録層１２に対して電気的な接続を得るために設けられている。また、電極層１１、１３Ａは、例えば、記録層１２とその上下の構成要素との間の元素の拡散などを防止するバリア層としての機能を併有していてもよい。さらに、記録部には、バッファ層１０が付設されている。
　図１に表した記録部において、記録層１２内の小さな白丸はＡイオン（例えば、拡散イオン）を、小さな黒丸はＭイオン（例えば、母体イオン）を、大きな白丸はＸイオン（例えば、陰イオン）を表す。
　記録層１２は、電圧印加によってその抵抗を変化し得る、遷移金属の酸化物、ポリマー、または固体電界質からなる。記録層１２は、具体的には例えば、少なくとも２種類の陽イオン元素を有する化合物から構成することができる。この場合、記録層１２は、陽イオン元素の少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は０．３２ｎｍ以下である第１化合物を有する。この化合物からなる記録層１２を用いることにより、比較的小さい消費電力で抵抗変化を生ずることが可能となる。このような記録層１２の材料としては、例えば以下が挙げられる。
　例えば、ＡｘＭｙＸ４（０．１≦ｘ≦２．２、１．５≦ｙ≦２）で表されるスピネル構造である。ＡとＭは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である。ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である。
　Ａは、Ｎａ，Ｋ，Ｒｂ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ａｌ，Ｇａ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓ，Ｐ，Ｓ，Ｓｅ，Ｇｅ，Ａｇ，Ａｕ，Ｃｄ，Ｓｎ，Ｓｂ，Ｐｔ，Ｐｄ，Ｈｇ，Ｔｌ，Ｐｂ，Ｂｉ　のグループから選択される少なくとも１種類の元素である。　
　また、Ａは、Ｍｇ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｚｎ，Ｃｄ，Ｈｇ　のグループから選択される少なくとも１種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を２価に制御することが容易となる。
　また、Ａは、Ｚｎ，Ｃｄ，Ｈｇ　から選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、陽イオンの移動が生じやすくなるためである。
　Ｍは、Ａｌ，Ｇａ，Ｔｉ，Ｇｅ，Ｓｎ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ｒｅ，Ｒｕ，Ｒｈ　のグループから選択される少なくとも１種類の元素である。
　また、Ｍは、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ａｌ，Ｇａ　のグループから選択される少なくとも１種類の元素とするのが好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。　
　また、Ｍは、Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｒｅ　のグループ（便宜上「グループ１」と称す）から選択される少なくとも１種類の遷移元素とするのがさらに好ましい。これらの元素を使用すると、母体構造が安定に保持されるため、安定にスイッチングを繰り返すことができるからである。
　また、Ｍは、Ｆｅ，Ｃｏ，Ｎｉ，Ａｌ，Ｇａ　のグループから選択される少なくとも１種類の元素を、前記グループ１の遷移元素に加えて含むことがさらに好ましい。グループ１の元素の一部の代わりにこれらの元素を使用すると、母体構造がより安定に保持されることによって、より安定にスイッチングを繰り返すことができるためである。
　他には、例えば、ＡｘＭｙＸ２（０．１≦ｘ≦１．１、０．９≦ｙ≦１．１）で表されるデラフォサイト構造である。ＡとＭは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である。ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である。
　Ａは、Ｌｉ，Ｎａ，Ｂｅ，Ｍｇ，Ｃａ，Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｒｈ，Ｈｇ，Ｔｌ　のグループから選択される少なくとも１種類の元素である。　
　また、Ａは、Ｍｇ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｇ，Ｚｎ　のグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、配位数を２に制御することが容易となる。
　また、Ａは、Ｃｕ，Ａｇ　のグループから選択される少なくとも１種類の元素であることが好ましい。これらの元素を使用すると、容易にデラフォサイト構造をとることができるからである。　
　Ｍは、Ａｌ，Ｇａ，Ｓｃ，Ｉｎ，Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｔｂ，Ｌｕ，Ｔｉ，Ｇｅ，Ｓｎ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ｒｕ，Ｒｈ，Ｐｄ　のグループから選択される少なくとも１種類の元素である。　
　また、Ｍは、Ｙ，Ｓｃ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ａｌ，Ｇａ　のグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
　また、Ｍは、Ｆｅ，Ｃｏ，Ａｌ　のグループから選択される少なくとも１種類の元素とすることがさらに好ましい。これらの元素を使用すると、容易にデラフォサイト構造をとることができるからである。
　他には、例えば、ＡｘＭｙＸ４（０．５≦ｘ≦１．１、０．７≦ｙ≦１．１）で表されるウルフラマイト構造である。ＡとＭは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である。ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である。
　Ａは、Ｎａ，Ｋ，Ｒｂ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ａｌ，Ｇａ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓｉ，Ｐ，Ｓ，Ｓｅ，Ｇｅ，Ａｇ，Ａｕ，Ｃｄ，Ｓｎ，Ｓｂ，Ｐｔ，Ｐｄ，Ｈｇ，Ｔｌ，Ｐｂ，Ｂｉ　のグループから選択される少なくとも１種類の元素である。　
　また、Ａは、Ｔｉ，Ｖ, Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ　のグループから選択される少なくとも１種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を２価に制御することが容易となる。
　また、Ａは、Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ　のグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易に抵抗変化を起こすことができるからである。
　Ｍは、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｎ，Ｍｏ，Ｗ　のグループから選択される少なくとも１種類の元素である。　
　また、Ｍは、Ｃｒ，Ｍｏ，Ｗ　のグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易にウルフラマイト構造をとることができるからである。
　他には、例えば、ＡｘＭｙＸ３（０．５≦ｘ≦１．１、０．９≦ｙ≦１）で表されるイルメナイト構造である。ＡとＭは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である。ＸはＯ（酸素）、Ｎ（窒素）よりなる群から選択された少なくともいずれかを含む元素である。
　Ａは、Ｎａ，Ｋ，Ｒｂ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ａｌ，Ｇａ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓｉ，Ｐ，Ｓ，Ｓｅ，Ｇｅ，Ａｇ，Ａｕ，Ｃｄ，Ｓｎ，Ｓｂ，Ｐｔ，Ｐｄ，Ｈｇ，Ｔｌ，Ｐｂ，Ｂｉ　のグループから選択される少なくとも１種類の元素である。　
　また、Ａは、Ｍｇ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｚｎ　のグループから選択される少なくとも１種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を２価に制御することが容易となる。
　また、Ａは、Ｆｅ, Ｎｉのグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易にイルメナイト構造をとることができるからである。
　Ｍは、Ａｌ，Ｇａ，Ｔｉ，Ｇｅ，Ｓｎ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ｒｅ，Ｒｕ，Ｒｈ　のグループから選択される少なくとも１種類の元素である。　
　また、Ｍは、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ　のグループから選択される少なくとも１種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
　また、Ｍは、Ｔｉ, Ｚｒ, Ｈｆ, Ｖ　のグループから選択される少なくとも１種類の元素とするのが好ましい。これらの元素を使用すると、容易にイルメナイト構造をとることができるからである。
　なお、ＡｘＭｙＸ４（０．１≦ｘ≦２．２、１．５≦ｙ≦２）で表されるスピネル構造と、ＡｘＭｙＸ２（０．１≦ｘ≦１．１、０．９≦ｙ≦１．１）で表されるデラフォサイト構造と、ＡｘＭｙＸ４（０．５≦ｘ≦１．１、０．７≦ｙ≦１．１）で表されるウルフラマイト構造と、ＡｘＭｙＸ３（０．５≦ｘ≦１．１、０．９≦ｙ≦１）で表されるイルメナイト構造と、のモル比ｘ，ｙに関し、数値範囲の下限は、結晶構造を維持するために設定され、その上限は、結晶内の電子状態をコントロールするために設定される。
　また、前述したように、電圧の印加によってＡイオンの拡散を容易に生ぜしめるためには、電極間を結ぶ方向にＡイオン元素の層が配置しているようにすることができる。このためには、スピネル構造、イルメナイト構造、及びデラフォサイト構造では、結晶のｃ軸が膜面と平行に配置していることが好ましく、ウルフラマイト構造では、結晶のａ軸が膜面と平行に配置していることが好ましい。
　以上のような記録層を所望の配向として使用することで、原理的には、Ｐｂｐｓｉ（peta bit per square inch）級の記録密度を実現することができ、さらに、低消費電力化も達成できる。　
　上述した構造を有する材料によれば、図１において、Ａイオンが容易に第１化合物内を拡散し、かつ、Ｍイオンは第１化合物内を拡散しないように、２種類の陽イオン元素が選択される。この場合、拡散しないＭイオンが第１化合物の結晶構造を保持するため、Ａイオンの移動を容易に制御することが可能となる。このため、このような構造を有する第１化合物を用いることにより、情報記録再生装置の記録層１２の抵抗値を容易に変化させることができる。
　ここで、本明細書においては、高抵抗状態をリセット（初期）状態とし、低抵抗状態をセット状態とする。ただし、これは便宜上のものであり、材料の選択や製造方法等によっては、これと逆の場合、すなわち、低抵抗状態がリセット（初期）状態となり、高抵抗状態がセット状態となることもある。このような場合も、本実施形態の範囲に含まれる。
　記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、Ａイオンの一部が結晶中を移動する。そこで、本実施形態では、記録層１２の初期状態を絶縁体（高抵抗状態相）とし、電位勾配により記録層１２を相変化させ、記録層１２に導電性を持たせる（低抵抗状態相）ことにより情報の記録を行う。
　まず、例えば、電極層１３Ａの電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３Ａに負の電位を与えればよい。　
　この時、記録層１２内のＡイオンの一部が電極層１３Ａ（陰極）側に移動し、記録層（結晶）１２内のＡイオンの数がＸイオンに対して相対的に減少する。電極層１３Ａ側に移動したＡイオンは、電極層１３Ａから電子を受け取り、メタルであるＡ原子として析出してメタル層１４を形成する。したがって、電極層１３Ａに近い領域では、Ａイオンが還元されてメタル的に振舞うので、その電気抵抗が大きく減少する。
　あるいは、例えばスピネル構造のように記録層１２の結晶構造においてＡイオンが占め得る空隙サイトがある場合には、電極層１３Ａ側に移動したＡイオンは電極層１３Ａ側の空隙サイトを埋めてもよい。この場合にも、局所的な電荷の中性条件を満たすために、Ａイオンは電極層１３Ａから電子を受け取り、メタル的に振舞う。
　記録層１２の内部では、Ｘイオンが過剰となり、結果的に、記録層１２内に残されたＡイオンあるいはＭイオンの価数を上昇させる。このとき、その価数が上がったときに電気抵抗が減少するようにＡイオンあるいはＭイオンを選択すると、メタル層１２Ａ、記録層１２内ともにＡイオンの移動により電気抵抗が減少するので、記録層全体として低抵抗状態相へと相変化する。つまり、情報記録（セット動作）が完了する。
　情報再生に関しては、例えば電圧パルスを記録層１２に印加し、記録層１２の抵抗値を検出することにより容易に行える。ただし、電圧パルスの振幅は、Ａイオンの移動が生じない程度の微小な値であることが必要である。　
　以上説明した過程は、一種の電気分解であり、電極層（陽極）１１側では電気化学的酸化により酸化剤が生じ、電極層（陰極）１３Ａ側では電気化学的還元により還元剤が生じた、と考えることができる。　
　このため、低抵抗状態相を高抵抗状態相に戻すには、例えば、記録層１２を大電流パルスによりジュール加熱して、記録層１２の酸化還元反応を促進させればよい。すなわち、大電流パルスによるジュール熱のため、Ａイオンは熱的により安定な結晶構造１２内へと戻り、初期の高抵抗状態相が現れる（リセット動作）。
　あるいは、セット動作時とは逆向きの電圧パルスを印加してもリセット動作を行うことができる。つまり、セット時と同様に電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３Ａに正の電位を与えればよい。すると、電極層１３Ａ近傍のＡ原子は電極層１３Ａに電子を与えてＡイオンとなった後、記録層１２内の電位勾配により結晶構造１２内に戻っていく。これにより、価数が上昇していた一部のＡイオンは、その価数が初期と同じ値に減少するため、初期の高抵抗状態相へと変化する。
　ただし、この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
　前者に対しては、Ａイオンの配位数を小さく（理想的には２以下に）する、または、その価数を２以上にする、もしくは、Ｘイオンの価数を上げる（理想的には３以上にする）ことで対応できる。　
　仮に、ＡイオンがＬｉイオンのような１価であると、セット状態において十分なイオンの移動抵抗が得られず、即座に、Ａイオン元素は、メタル層１２Ａから記録層１２内に戻ってしまう。言い換えれば、十分に長いリテンション時間が得られないということになる。また、Ａイオンが３価以上であると、セット動作に必要とされる電圧が大きくなるため、結晶の崩壊を引き起こす可能性がある。したがって、Ａイオンの価数を２価にすることが、情報記録再生装置としては好ましいことになる。
　また、後者に対しては、結晶破壊を引き起こさないようにするために、Ａイオンの価数を２以下にするとともに、記録層（結晶）１２内をＡイオンが移動できるように、Ａイオンのイオン半径を最適化し、移動パスが存在する構造を用いることにより対応できる。そのような記録層１２としては、前述したような元素及び結晶構造を採用すればよい。
　デラフォサイト構造のように配位数が小さい陽イオンをＡイオンとして用いる場合には（デラフォサイト構造の場合、Ａイオンの配位数は２）、Ａイオンの価数を＋１価とし、クーロン反発力を減少させることができる。これにより、Ａイオンの拡散が容易となり、リセット動作の消費電力を低減することができる。また、配位数が小さいため、拡散した後の状態を安定に保持することが可能となる。
　次に、各原子の混合比の最適値について説明する。　
　Ａイオンが占め得る空隙サイトがある場合や、また、本来Ｍイオンが占めるサイトをＡイオンが占めることが可能な場合には、Ａイオンの混合比には若干の任意性がある。さらに、Ｘイオンの過剰／欠損がある場合にもＡイオン、またはＭイオンの混合比は定比組成のそれからずれることになる。したがって、Ａイオン、Ｍイオンの混合比には幅を持たせてある。実際には、各状態の抵抗、あるいはＡイオンの拡散係数が最適値になるように、Ａイオンの混合比を最適化することが可能である。
　Ａイオン、Ｍイオンの混合比の下限は、所望の結晶構造を有する第１化合物を容易に作製できるように設定した。また、Ｍイオンのサイトを占めるイオンの総量が少なすぎると、Ａイオンが引き抜かれた後の構造を安定に保持するのが困難になる。　
　以上説明したように、本実施形態によれば、上述した材料を記録層１２に使用することにより陽イオンの拡散を容易にすることができ、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、結晶構造内の陽イオン元素の拡散のみを利用して抵抗変化を生ぜしめるため、動作特性の制御が容易で、セル間の動作特性のばらつきが小さい情報記録再生装置を実現できる。
　また、結晶構造内部と結晶粒の周縁部においては、イオンの移動のしやすさが異なるため、結晶構造内における拡散イオンの移動を利用し、異なる位置での記録消去特性を均一にするためには、記録層は多結晶状態、あるいは単結晶状態からなることが好ましい。記録層が多結晶状態にあるときにおいては、成膜のしやすさを考慮すると、結晶粒の記録膜断面方向のサイズは、単一のピークをもつ分布に従い、その平均は３ｎｍ以上であることが好ましい。結晶粒サイズの平均が５ｎｍ以上であると、成膜がより容易であるため、さらに好ましく、１０ｎｍ以上であると、異なる位置での記録消去特性をさらに均一化させることができるため、より好ましい。
　ところで、セット動作後の電極層（陽極）１１側には酸化剤が生じるため、電極層１１には、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成するのが好ましい。　
　また、電極層１１は、イオン伝導性を有しない材料から構成するのがよい。　
　そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、ＬａＮｉＯ３は、最も望ましい材料ということができる。
　・　ＭＮ　
　Ｍは、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ　のグループから選択される少なくとも１種類の元素である。Ｎは、窒素である。
　・　ＭＯｘ　
　Ｍは、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｉｒ，Ｏｓ，Ｐｔ　のグループから選択される少なくとも１種類の元素である。モル比ｘは、１≦ｘ≦４を満たすものとする。
　・　ＡＭＯ３　
　Ａは、Ｌａ，Ｋ，Ｃａ，Ｓｒ，Ｂａ，Ｌｎ（ランタノイド）　のグループから選択される少なくとも１種類の元素である。　
　Ｍは、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｉｒ，Ｏｓ，Ｐｔ　のグループから選択される少なくとも１種類の元素である。　
　Ｏは、酸素である。
　・　Ａ２ＭＯ４　
　Ａは、Ｋ，Ｃａ，Ｓｒ，Ｂａ，Ｌｎ（ランタノイド）　のグループから選択される少なくとも１種類の元素である。　
　Ｍは、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｉｒ，Ｏｓ，Ｐｔ　のグループから選択される少なくとも１種類の元素である。　
　Ｏは、酸素である。
　また、セット動作後の保護層（陰極）１３Ａ側には還元剤が生じるため、保護層（電極層）１３Ａとしては、記録層１２が大気と反応することを防止する機能を持っていることが望ましい。　
　そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体がある。
　電極層１３Ａは、記録層１２を保護する保護層として機能させてもよいし、電極層１３Ａの代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。　
　また、リセット動作において記録層１２の加熱を効率よく行うために、陰極側、ここでは、電極層１３Ａ側に、ヒータ層（抵抗率が約１０－５Ωｃｍ以上の材料）を設けてもよい。
　次に、記録層１２のさらに他の具体例について図２及び図３を参照しつつ説明する。　
　図２は、本実施形態の情報記録再生装置の記録部の構造を表す模式図である。　
　この記録部も、記録層１２の両側を電極層１１、１３Ａにより挟んだ構造を有する。
　図２に表した記録部において、第１化合物層１２Ａ内の小さな白丸はＡイオン（例えば、拡散イオン）を、第１化合物層１２Ａ内の太線の小さな白丸はＭ１イオン（例えば、母体イオン）を、第１化合物層１２Ａ内の大きな白丸はＸ１イオン（例えば、陰イオン）を表す。また、図２に表した記録部において、第２化合物層１２Ｂ内の黒丸はＭ２イオン（例えば、遷移元素イオン）を、第２化合物層１２Ｂ内の大きな白丸はＸ２イオン（例えば、陰イオン）を表す。　
　本具体例に係る情報記録再生装置においても、以下に詳述するように、電極層１１、１３Ａと記録層１２の間に電圧を印加して記録層１２に相変化を生じさせ、これにより抵抗が変化し、情報が記録される。
　記録層１２は、電極層１１側に配置された第１化合物１２Ａと、電極層１３Ａ側に配置され、第１化合物１２Ａと接する第２化合物１２Ｂと、を有する。　
　第１化合物１２Ａは、少なくとも２種類の陽イオン元素を有する化合物から構成される。具体例には、ＡｘＭ１ｙＸ１ｚで表記される。第１化合物１２Ａの陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素である。
　図１に表した記録部のような構造を有する、ＡｘＭｙＸ４（０．１≦ｘ≦２．２、１．５≦ｙ≦２）で表されるスピネル構造、ＡｘＭｙＸ２（０．１≦ｘ≦１．１、０．９≦ｙ≦１．１）で表されるデラフォサイト構造、ＡｘＭｙＸ４（０．５≦ｘ≦１．１、０．７≦ｙ≦１．１）で表されるウルフラマイト構造、またはＡｘＭｙＸ３（０．５≦ｘ≦１．１、０．９≦ｙ≦１）で表されるイルメナイト構造、のいずれかの化合物内では、Ａイオンの移動が容易に生じるので、第１化合物として用いるのに好適である。
　特に、その移動パスが電極間を結ぶ方向に配置するように、第１化合物１２Ａが配向している場合には、第１化合物１２Ａ内でのＡイオンの移動が容易となるので、好ましい。さらに、第１化合物１２Ａの格子定数と第２化合物１２Ｂの格子定数が一致する場合においては、空隙サイトがあり、成膜しにくい材料を用いた場合においても、容易に配向を制御して成膜することが可能となるので好ましい。
　第２化合物１２Ｂは、少なくとも１種類の電子が不完全に満たされたｄ軌道を有する遷移元素を有する。また、第２化合物１２Ｂは、第１化合物１２Ａから拡散したＡイオン元素を収容できる空隙サイトを有する。ただし、空隙サイトの一部または全部には、第１化合物１２Ａから移動してきたＡイオン元素が収容されていてもよい。なお、空隙サイトの一部は、第２化合物１２Ｂの成膜を容易にするために、予め他のイオンによって占有されていてもよい。
　また、第２化合物１２Ｂの抵抗率は、記録層１２が低抵抗状態である場合及び高抵抗状態である場合のいずれにおいても、低抵抗状態における第１化合物１２Ａの抵抗率以下であり、望ましくは１０－１Ωｃｍ以下である。　
　第２化合物１２Ｂの具体例としては、例えば以下のような化学式で表されるものが挙げられる。式中の「□」は、空隙サイトを表す。
　・□αＡ１－ｘＭｘＸ２－ｕ　
　Ａは、Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎのグループから選択される少なくとも１種類の元素である。Ｍは、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ａｓ，Ｓｂ，Ｂｉのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比αは、０．３＜α≦２を満たし、モル比「１－ｘ」及び「ｘ」のｘは、０．００１＜ｘ≦０．２を満たし、モル比「２－ｕ」のｕは、０≦ｕ＜０．２を満たす。
　・□βＡ２－ｙＭｙＸ３－ｖ　
　Ａは、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｆｅ，Ｃｏ，Ｇａ，Ｉｎのグループから選択される少なくとも１種類の元素である。Ｍは、Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｖ，Ｎｂ，Ｔａ，Ａｓ，Ｓｂ，Ｂｉ，Ｃｒ，Ｍｏ，Ｗのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比βは、０．３＜β≦２を満たし、モル比「２－ｙ」及び「ｙ」のｙは、０．００１＜ｙ≦０．２を満たし、モル比「３－ｖ」のｖは、０≦ｖ＜０．３を満たす。
　・□γＡ２－ｚＭｚＸ５－ｗ　
　Ａは、Ｖ，Ｎｂ，Ｔａのグループから選択される少なくとも１種類の元素である。Ｍは、Ｃｒ，Ｍｏ，Ｗのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比γは、０．３＜γ≦２を満たし、モル比「２－ｚ」及び「ｚ」のｚは、０．００１＜ｚ≦０．２を満たし、モル比「５－ｗ」のｗは、０≦ｗ＜０．５を満たす。
　第２化合物１２Ｂは、コランダム構造、ルチル構造、ラムスデライト構造、アナターゼ構造、ホランダイト構造、ブルッカイト構造、及びパイロルース構造のうちの１つを有しているのが好ましい。
　低消費電力を実現するには、結晶破壊を引き起こすことなく、結晶内をＡイオンが移動できるように、Ａイオンのイオン半径を最適化し、移動パスが存在する構造を用いることが重要になる。　
　第２化合物１２Ｂとして、上述したような材料及び結晶構造を用いた場合においては、このような条件を満たすことが可能となり、低消費電力を実現するのに有効となる。
　また、第１化合物層１２Ａの電子のフェルミ準位は、第２化合物層１２Ｂの電子のフェルミ準位よりも低くする。これは、記録層１２の状態に可逆性を持たせるために望ましい条件のひとつである。ここで、フェルミ準位については、いずれも真空準位から測定した値とする。
　なお、素子の選択状態（オン）の抵抗値をさらに上げるために、上記のように形成された記録層中の第１化合物１２Ａと第２化合物１２Ｂとの間に、第１化合物１２Ａから排出されるイオンの透過性を有する数ナノメータ程度の厚さの絶縁体を挿入してもよい。この絶縁体は、少なくとも第１化合物１２Ａから排出されるＡイオン元素と他の典型元素とを含む化合物であり、複合酸化物であることが好ましい。
　次に、第２化合物１２Ｂの膜厚の好適な範囲について説明する。　
　空隙サイトによるＡイオン収納の効果を得るためには、第２化合物１２Ｂの膜厚は、１ｎｍ以上の膜厚であることが好ましい。　
　一方、第２化合物１２Ｂ内の空隙サイト数が第１化合物１２Ａ内のＡイオン数よりも大きくなると、第２化合物１２Ｂの抵抗変化効果が小さくなるため、第２化合物１２Ｂ内の空隙サイト数は、同じ断面積内にある第１化合物１２Ａ内のＡイオン数と同じか、それより少ないことが好ましい。
　第１化合物１２Ａ内のＡイオンの密度と第２化合物１２Ｂ内の空隙サイトの密度は、概ね同じであるため、第２化合物１２Ｂの膜厚は、第１化合物１２Ａの膜厚と同程度か、それより小さいことが好ましい。　
　陰極側には、一般に、リセット動作をさらに促進するためのヒータ層（抵抗率約１０－５Ωｃｍ以上の材料）を設けてもよい。
　プローブメモリでは、陰極側に還元性の材料が析出するため、大気との反応を防ぐために、表面保護層を設けることが好ましい。　
　ヒータ層と表面保護層を、両方の機能を持つ１つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、ＳｎＯ２などの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
　なお、図３に例示したように、記録層１２を構成する第１化合物層１２Ａ及び第２化合物層１２Ｂは、それぞれ、２層以上の複数層を交互に積層してもよい。
　本具体例に係る抵抗変化型情報記録再生装置基本的な動作原理は、以下の通りである。
　本具体例でも、記録層１２の初期状態を絶縁体（高抵抗状態相）とし、電位勾配により記録層１２を相変化させ、記録層１２に導電性を持たせる（低抵抗状態相）ことにより情報の記録を行う。　
　このような記録部において、第１化合物層１２Ａが陽極側、第２化合物層１２Ｂが陰極側になるように電極層１１、１３Ａに電位を与え、記録層１２内に電位勾配を発生させると、第１化合物を含む第１化合物層１２Ａ内のＡイオンの一部が結晶中を移動し、陰極側の第２化合物層１２Ｂ内に進入する。
　第２化合物層１２Ｂの結晶中には、Ａイオンの空隙サイトがあるため、第１化合物を含む第１化合物層１２Ａから移動してきたＡイオンは、この空隙サイトに収まる。　
　第２化合物層１２Ｂでは、相対的に陽イオンの数の割合が陰イオンの数の割合よりも多くなる。すなわち、陽イオンの化学当量（モル数×価数）が陰イオンの化学当量よりも大きくなる。このため、第２化合物１２Ｂは、電気的中性を保つために陰極から電子を受け取る。この結果、第２化合物１２Ｂ中のＡイオンあるいはＭ２イオンの一部の価数が減少し、第２化合物１２Ｂは酸化状態の低い化合物になる。
　一方、第１化合物層１２Ａでは、逆に、相対的に陽イオンの数の割合が陰イオンの数の割合よりも小さくなる。すなわち。陽イオンの化学当量が陰イオンの化学当量よりも小さくなる。このため、第１化合物１２Ａは、電気的中性を保つために陽極側に電子を放出する。この結果、第１化合物１２Ａ中のＡイオンあるいはＭ１イオンの一部の価数が増加し、第１化合物１２Ａは酸化状態の高い化合物になる。
　つまり、初期状態（リセット状態）において、第１化合物層１２Ａ及び第２化合物層１２Ｂが高抵抗状態（絶縁体）であると仮定すれば、第１化合物層１２Ａ内のＡイオンの一部が第２化合物層１２Ｂ内に移動することにより、第１化合物層１２Ａ及び第２化合物層１２Ｂの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
　このように、電流／電圧パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が小さくなるため、セット動作（記録）が実現される。　
　前述したように、Ａイオン及びＭ１イオンの少なくとも一方、並びにＡイオン及びＭ１イオンの少なくとも一方は、その価数が容易に変化できるように、電子が不完全に満たされたｄ軌道を有する遷移元素であるため、このような動作が可能となる。
　セット動作時に、第１化合物層１２Ａから第２化合物層１２Ｂに向かって電子も移動するが、第２化合物層１２Ｂの電子のフェルミ準位は、第１化合物層１２Ａの電子のフェルミ準位よりも高いため、記録層１２のトータルエネルギーとしては、上昇する。　
　ここで、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層１２は、自然に、セット状態（低抵抗状態）からリセット状態（高抵抗状態）に戻ってしまう可能性がある。
　しかし、本実施形態の例に係る記録層１２を用いれば、このような懸念は回避される。すなわち、セット状態を維持し続けることができる。これは、いわゆるイオンの移動抵抗が働いているためである。前述のように、Ａイオンの配位数を小さく（理想的には２以下に）する、あるいはその価数を２価にすることが、情報記録再生装置としては好ましい。
　ところで、セット動作が完了した後には、陽極側に酸化剤が生成されるため、この場合にも、電極層１１としては、酸化され難く、イオン伝導性を有しない材料（例えば、電気伝導性酸化物）を用いることが望ましい。その好適な例は前述の通りである。　
　リセット動作（消去）は、記録層１２を加熱して、上述の第２化合物層１２Ｂの空隙サイト内に収納されたＡイオンが第１化合物層１２Ａ内に戻る、という現象を促進してやればよい。
　具体的には、記録層１２に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層１２を元の高抵抗状態（絶縁体）に戻すことができる。記録層１２は低抵抗であるため、低電位差であっても大電流が流れることになる。
　このように、大電流パルスを記録層１２に与えることにより、記録層１２の電気抵抗値が大きくなるため、リセット動作（消去）が実現される。すなわち、セット動作によって引き上げられた高エネルギー準安定状態から、熱エネルギーにより、再びセット前の低エネルギー安定状態である絶縁体の状態に戻ることになる。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。　
　再生に関しては、電流パルスを記録層１２に流し、記録層１２の抵抗値を検出することにより容易に行える。ただし、電流パルスは、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
　前述したように、第１化合物層１２Ａから拡散したＡイオンを収容する空隙サイトを有する第２化合物１２Ｂからなる第２化合物層１２Ｂを第１化合物１２Ａに接して設けると、第２化合物１２Ｂは第１化合物１２Ａから排出されるＡイオン元素を格納する機能を有するため、イオンの移動が円滑化されるとともに、拡散したＡイオン元素が安定に存在しやすくなる。このような材料の組み合わせを記録層に使用し、第１化合物層１２Ａと第２化合物層１２Ｂの間のイオンの授受を容易にすることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、このような材料の組み合わせを記録層に使用することで、原理的には、Ｐｂｐｓｉ（peta bit per square inch）級の記録密度を実現することができ、さらに、低消費電力化も達成できる。
　ここで、第１化合物１２Ａと第２化合物１２Ｂは、セット動作時及びリセット動作時においてのみ抵抗変化することが望ましいが、実際にはこれら動作時以外においてこれら化合物のいずれか一方だけが抵抗変化（スイッチング）する可能性がある。例えば、あるセルに電場を印加して低抵抗状態にした後に、当該セルに隣接するセルに逆方向の電場を印加して消去動作を行う場合に、当該セルに低電圧の逆方向電場が印加される可能性がある。かかる場合において、例えば、第２化合物１２Ｂのみが構造変化を起こし、抵抗状態が変化して高抵抗状態になる可能性がある。これにより、意図されない動作モード、具体的には、誤った書込みや書換えなど（これを「ディスターブ」という）、が生じ得る。
　しかしながら、本具体例の第２化合物１２Ｂを用いることにより、この問題は解消される。すなわち、前述した第２化合物１２Ｂの具体例のようにｘ、ｙ、及びｚを０．００１より大きくして組成範囲を限定することにより、これら化合物は、Ａイオンの出入りによらず１０Ｓ／ｃｍ以上の電気伝導率を常に有することとなる。また、上記のようにｘ、ｙ、及びｚを０．２以下にして組成範囲を限定することにより、結晶構造の安定性が維持される。このように構成することにより、第２化合物１２Ｂはスイッチングに寄与しないこととなり、スイッチングは専ら第１化合物１２Ａによってのみ行われることとなる。この結果、第１化合物１２Ａと第２化合物１２Ｂのいずれか一方のみが抵抗変化を生じるということ（意図せざる抵抗変化）はなくなり、逆方向に電圧を印加した場合におけるディスターブへの耐性が向上し、もって安定動作が可能となる。
　以上説明したように、本実施形態によれば、上述した材料を記録層１２に使用することにより陽イオン（Ａイオン）元素の拡散を容易にすることができ、抵抗変化に必要な消費電力を小さくするとともに、熱安定性を高めることができる。また、原理的には、Ｐｂｐｓｉ（peta bit per square inch）級の記録密度を実現することができる。さらに、結晶構造内の陽イオン元素の拡散のみを利用して抵抗変化を生ぜしめるため、動作特性の制御が容易でセル間の動作特性のばらつきが小さくなり、また、上述した第２化合物１２Ｂを用いることにより良好なディスターブ耐性が得られ、もって安定動作可能な情報記録再生装置が実現される。
　以下、本実施形態に係る情報記録再生装置の応用例について説明する。　
　本実施形態に係る記録部を、プローブメモリに適用した場合、半導体メモリに適用した場合、及びフラッシュメモリに適用した場合の３つについて説明する。
　（プローブメモリ）
　図４及び図５は、本実施形態に係るプローブメモリを表す模式図である。　
　ＸＹスキャナー１６上には、本実施形態の記録部が設けられた記録媒体が配置される。この記録媒体に対向する形で、プローブアレイが配置される。
　プローブアレイは、基板２３と、基板２３の一面側にアレイ状に配置される複数のプローブ（ヘッド）２４と、を有する。複数のプローブ２４の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ２５，２６により駆動される。　
　複数のプローブ２４は、それぞれ、基板２３内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
　まず、マルチプレクスドライバ２５，２６を用いて、全てのプローブ２４をＸ方向に一定周期で往復動作させ、記録媒体のサーボエリアからＹ方向の位置情報を読み出す。Ｙ方向の位置情報は、ドライバ１５に転送される。　
　ドライバ１５は、この位置情報に基づいてＸＹスキャナー１６を駆動し、記録媒体をＹ方向に移動させ、記録媒体とプローブとの位置決めを行う。　
　両者の位置決めが完了したら、データエリア上のプローブ２４の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。　
　データの読み出し及び書き込みは、プローブ２４がＸ方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のＹ方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。　
　なお、記録媒体をＸ方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ２４をＹ方向に移動させるようにしてもよい。
　記録媒体は、例えば、基板２０と、基板２０上の電極層２１と、電極層２１上の記録層２２とから構成される。　
　記録層２２は、複数のデータエリア、並びに、複数のデータエリアのＸ方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層２２の主要部を占める。
　サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のＹ方向の位置情報を示している。　
　記録層２２内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。　
　データ及びサーボバースト信号は、記録ビット（電気抵抗変動）として記録層２２に記録される。記録ビットの“１”，“０”情報は、記録層２２の電気抵抗を検出することにより読み出す。
　本例では、１つのデータエリアに対応して１つのプローブ（ヘッド）が設けられ、１つのサーボエリアに対して１つのプローブが設けられる。　
　データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ２４をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。　
　ここで、Ｘ方向をダウントラック方向、Ｙ方向をトラック方向に対応させることにより、ＨＤＤのヘッド位置制御技術を利用することが可能になる。
　次に、このプローブメモリの記録／再生動作について説明する。　
　図６は、記録（セット動作）時の状態を説明するための概念図である。　
　記録媒体は、基板（例えば、半導体チップ）２０上の電極層２１と、電極層２１の上の記録層２２と、記録層２２上の保護層１３Ｂとから構成されるものとする。保護層１３Ｂは、例えば、薄い絶縁体から構成される。　
　記録動作は、記録層２２の記録ビット２７表面に電圧を印加し、記録ビット２７の内部に電位勾配を発生させることにより行う。具体的には、電流／電圧パルスを記録ビット２７に与えればよい。
　（図１に関して前述した記録部を用いた場合）
　ここで、図１に関して前述した記録部を用いた場合について説明する。
　図７は、記録について表した模式図である。　
　まず、図７に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。　
　電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させる。あるいは、プローブ２４を記録ビット２７表面に接触させて電圧パルスを印加してもよい。
　この時、例えば、記録層２２の記録ビット２７では、Ａイオンの一部がプローブ（陰極）２４側に移動し、結晶内のＡイオンがＸイオンに対して相対的に減少する。また、プローブ２４側に移動したＡイオンは、プローブ２４から電子を受け取ってメタルとして析出する。　
　記録ビット２７では、Ｘイオンが過剰となり、結果的に、記録ビット２７におけるＡイオンあるいはＭイオンの価数を上昇させる。つまり、記録ビット２７は、相変化によるキャリアの注入により電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録（セット動作）が完了する。　
　なお、記録のための電流パルスは、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。
　図８は、再生について表した模式図である。　
　再生に関しては、電流パルスを記録層２２の記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録層２２の記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。
　例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録ビット２７に流し、センスアンプＳ／Ａにより記録ビット２７の抵抗値を測定する。　
　図１に関して前述した実施形態に係る材料を使用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。　
　なお、再生では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
　消去（リセット）動作に関しては、記録層２２の記録ビット２７を大電流パルスによりジュール加熱して、記録ビット２７における酸化還元反応を促進させることにより行う。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。　
　消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
　（図２に関して前述した記録部を用いた場合）
　次に、図２に関して前述した記録部を用いた場合について説明する。　
　図９は、記録する状態を表した模式図である。　
　まず、図９に表したように、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負の電位を与えればよい。
　この時、記録層２２の第１化合物層（陽極側）１２Ａ内のＡイオンの一部は、結晶中を移動し、第２化合物（陰極側）１２Ｂの空隙サイトに収まる。これに伴い、第１化合物層１２Ａ内のＡイオン、あるいはＭ１イオンの価数が増加し、第２化合物層１２Ｂ内のＡイオンあるいはＭ２イオンの価数が減少する。その結果、第１化合物層１２Ａ及び第２化合物層１２Ｂの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
　これにより、セット動作（記録）が完了する。　
　なお、記録動作に関して、第１化合物層１２Ａ及び第２化合物層１２Ｂの位置関係を逆にすれば、プローブ２４の電位を電極層２１の電位よりも相対的に低い状態にしてセット動作を実行することもできる。
　図１０は、再生時の状態を表す模式図である。　
　再生動作は、電流パルスを記録ビット２７に流し、記録ビット２７の抵抗値を検出することにより行う。ただし、電流パルスは、記録ビット２７を構成する材料が抵抗変化を起こさない程度の微小な値とする。　
　例えば、センスアンプＳ／Ａにより発生した読み出し電流（電流パルス）をプローブ２４から記録層（記録ビット）２２に流し、センスアンプＳ／Ａにより記録ビットの抵抗値を測定する。既に説明した新材料を採用すると、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
　なお、再生動作は、プローブ２４を走査（スキャン）させることで、連続的に行うことができる。　
　リセット（消去）動作は、記録層（記録ビット）２２に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａイオンが第２化合物層１２Ｂ内の空隙サイトから第１化合物層１２Ａ内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。　
　消去動作は、記録ビット２７ごとに行うこともできるし、複数の記録ビット２７又はブロック単位で行うこともできる。
　以上説明したように、本実施形態のプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。　
　なお、記録層２２に、図２または図３に関して前述した記録層を用いた場合には、前述した効果が発現される。すなわち、イオンの移動が円滑化されるとともに、拡散したイオン元素が安定に存在しやすくなる。これにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、第２化合物層に動作前後を通じて導電性を有する材料を用いることにより、スイッチングは専ら第１化合物層によってのみ行われることとなり、ディスターブ耐性が適切に確保される。すなわち、動作の安定性が確保される。
　（半導体メモリ）
　次に、半導体素子と組み合わせた情報記録再生装置について説明する。　
　図１１は、本実施形態の記録層を備えたクロスポイント型半導体メモリを表す模式図である。　
　ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。　
　ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
　ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ－１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ－１，Ｃｉ，Ｃｉ＋１が入力される。　
　メモリセル３３は、ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１との交叉部に配置される。いわゆるクロスポイント型セルアレイ構造である。　
　メモリセル３３には、記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が付加される。
　図１２は、図１１に表した半導体メモリのメモリセルアレイ部の構造を表す模式図である。　
　半導体チップ３０上には、ワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交叉部にメモリセル３３と、ダイオード３４と、が配置される。なお、ダイオード３４とワード線（ＷＬｉ等）との間には、図示しないバリア層が設けられてもよい。　
　このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１４及び図１５に表したように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
　本実施形態の記録層を有するメモリセル３３は、例えば、図１３に表したように、記録層２２、保護層１３Ｂ、及びヒータ層３５のスタック構造から構成される。１つのメモリセル３３により１ビットデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。なお、前述したように、ダイオード３４とワード線（ＷＬｉ等）との間には、図示しないバリア層が設けられてもよい。
　図１４及び図１５は、メモリセルアレイの他の具体例を表す模式図である。　
　図１４に表した具体例においては、Ｙ方向に延びたビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１の上下に、Ｘ方向に延びたワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４と、がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。なお、ダイオード３４とワード線（ＷＬ（ｄ）ｉ等）との間、及びダイオード３４とビット線（ＢＬｊ等）との間には、図示しないバリア層が設けられてもよい。
　図１５に表した具体例においては、Ｙ方向に延びたビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１と、Ｘ方向に延びたワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル３３、３４と、がそれぞれ配設されている。つまり、ビット線とワード線を、それらの上下のメモリセルで共有した構造とされている。なお、ダイオード３４とワード線（ＷＬ（ｄ）ｉ等）との間、ダイオード３４とビット線（ＢＬ（ｄ）ｊ）との間、及びダイオード３４とワード線（ＷＬ（ｕ）ｉ等）との間には、図示しないバリア層が設けられてもよい。　
　図１４及び図１５に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
　次に、本実施形態の記録層を用いた半導体メモリの記録／再生動作について、図１１～図１３を参照しつつ説明する。　
　ここでは、図１１において点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行する場合について説明する。
　（図１に関して前述した記録層を用いた場合）
　記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
　この時、点線Ａで囲まれた選択されたメモリセル３３では、Ａ１イオンの一部がワード線（陰極）ＷＬｉ側に移動し、結晶内のＡイオンがＸイオンに対して相対的に減少する。また、ワード線ＷＬｉ側に移動したＡイオンは、ワード線ＷＬｉから電子を受け取ってメタルとして析出する。
　点線Ａで囲まれた選択されたメモリセル３３では、Ｘイオンが過剰となり、結果的に、結晶内におけるＡイオンあるいはＭイオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、記録（セット動作）が完了する。
　なお、記録時には、非選択のワード線ＷＬｉ－１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ－１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。　
　また、記録前のスタンバイ時には、全てのワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。　
　また、記録のための電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
　再生に関しては、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
　例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
　消去（リセット）動作に関しては、点線Ａで囲まれた選択されたメモリセル３３を大電流パルスによりジュール加熱して、そのメモリセル３３における酸化還元反応を促進させることにより行う。
　（図２に関して前述した記録層を用いた場合）
　記録動作（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。　
　この時、点線Ａで囲まれた選択されたメモリセル３３では、第１化合物内のＡイオンの一部が第２化合物の空隙サイトに移動する。このため、第２化合物内のＡイオンあるいはＭ２イオンの価数が減少し、第１化合物内のＡイオンあるいはＭ１イオンの価数が増加する。その結果、第１及び第２化合物の結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。　
　これにより、セット動作（記録）が完了する。
　なお、記録時には、非選択のワード線ＷＬｉ－１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ－１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが望ましい。　
　また、記録前のスタンバイ時には、全てのワード線ＷＬｉ－１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ－１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが望ましい。　
　電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
　再生動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
　例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０３以上を確保できる。
　リセット（消去）動作は、点線Ａで囲まれた選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Ａイオン元素が第２化合物内の空隙サイトから第１化合物内に戻ろうとする作用を促進してやればよい。
　以上説明したように、本実施形態の半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
　なお、記録層２２に、図２または図３に関して前述した記録層を用いた場合には、前述した効果が発現される。すなわち、イオンの移動が円滑化されるとともに、拡散したイオン元素が安定に存在しやすくなる。これにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、第２化合物層に動作前後を通じて導電性を有する材料を用いることにより、スイッチングは専ら第１化合物層によってのみ行われることとなり、ディスターブ耐性が適切に確保される。すなわち、動作の安定性が確保される。
　（フラッシュメモリ）
　本実施形態は、フラッシュメモリに適用することも可能である。　　
　図１６は、フラッシュメモリのメモリセルを表す模式断面図である。　
　フラッシュメモリのメモリセルは、ＭＩＳ（metal-insulator-semiconductor）トランジスタから構成される。
　半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本実施形態の記録層（ＲＲＡＭ：Resistive　ＲＡＭ）４４が形成される。記録部４４上には、コントロールゲート電極４５が形成される。　
　半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。　
　記録層４４は、図１～図３に関して前述した記録層１２を構成する材料により形成される。
　図１６を参照しつつ、その基本動作について説明する。　
　セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。　
　電位Ｖ１，Ｖ２の差は、記録層４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。　
　すなわち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでもよい。　
　例えば、初期状態（リセット状態）において、記録層４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
　この状態から電位Ｖ１，Ｖ２を与えて記録層４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。　
　なお、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
　リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。　
　電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。　
　この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録層４４に注入されるため、記録層４４の温度が上昇する。　
　これにより、記録層４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。　
　このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
　（ＮＡＮＤ型フラッシュメモリ）
　図１７は、ＮＡＮＤセルユニットの回路図である。　
　また、図１８は、本実施形態に係るＮＡＮＤセルユニットの構造を表す模式図である。
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＡＮＤセルユニットが形成される。　
　ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５と、から構成される。
　メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。　
　セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
　セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。　
　セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。　
　選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
　ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。　
　例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値が高い状態から低い状態に変化しないようにする。　
　また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録層４４の抵抗値を高い状態から低い状態に変化させる。
　リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。　
　この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録層４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
　読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。　
　選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
　なお、図１８に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図１９に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
　図２０は、ＮＡＮＤ型フラッシュメモリの変形例を表す模式図である。　
　この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている構造を有する。　
　高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
　セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、３．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、１Ｖ）を与える。　
　この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
　そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
　リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、－３．５Ｖ）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（０Ｖ）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
　読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、０．５Ｖ）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、１Ｖ）を与える。
　ただし、“１”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”１”は、０Ｖ　＜　Ｖｔｈ”１”　＜　０．５Ｖの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Ｖｔｈ”０”は、０．５Ｖ　＜　Ｖｔｈ”０”　＜　１Ｖの範囲内にあるものとする。　
　また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。　
　このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
　なお、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも０．５Ｖ程度深くなっていることが望ましい。　
　これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
　このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。　
　つまり、メモリセルＭＣの記録層４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
　（ＮＯＲ型フラッシュメモリ）　
　図２１は、ＮＯＲセルユニットの回路図である。　
　また、図２２は、本実施形態の例に係るＮＯＲセルユニットの構造を表す模式図である。
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成されている。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係るＮＯＲセルが形成されている。　
　ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。　
　メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５と、から構成される。メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
　（２トランジスタ型フラッシュメモリ）
　図２３は、２トランジスタ型セルユニットの回路図である。　
　また、図２４は、本実施形態に係る２トラセルユニットの構造を表す模式図である。
　２トランジスタ型セルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。　
　Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本実施形態の例に係る２トランジスタ型セルユニットが形成される。
　２トランジスタ型セルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。　
　メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録層（ＲＲＡＭ）４４と、記録層４４上のコントロールゲート電極４５と、から構成される。　
　メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録層４４は、セット状態、すなわち、導電体（抵抗小）に固定される。
　セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。　
　メモリセルＭＣの記録層４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。　
　図２４に表した構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２５に表したように、セレクトゲートトランジスタＳＴについては、記録層を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
　上記以外にも、本実施形態で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。　
　なお、これらフラッシュメモリにおいて、記録層４４に図２または図３に関して前述した記録層を用いた場合には、前述した効果が発現される。すなわち、イオンの移動が円滑化されるとともに、拡散したイオン元素が安定に存在しやすくなる。これにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、第２化合物層に動作前後を通じて導電性を有する材料を用いることにより、スイッチングは専ら第１化合物層によってのみ行われることとなり、ディスターブ耐性が適切に確保される。すなわち、動作の安定性が確保される。
　次に、本発明の実施形態に係る記録媒体の製造方法について説明する。　
　ここでは、図６に表した記録媒体の構造を例に挙げて説明する。　
　基板２０は、ガラスから構成される直径約６０ｍｍ、厚さ約１ｍｍのディスクとする。このような基板２０上に、Ｐｔ（プラチナ）を約５００ｎｍの厚さで蒸着して電極層２１を形成する。
　電極層２１上においては、まず、ＴｉＮが堆積されるように組成が調整されたターゲットを用いて、（１１０）配向が得られるよう調整されたパワーのＲＦ電源を用いて成膜する。続いてＺｎＭｎ２Ｏ４が堆積されるように組成が調整されたターゲットを用いて、温度３００～６００℃、Ａｒ（アルゴン）９５％、Ｏ２（酸素）５％、の雰囲気中で、ＲＦマグネトロンスパッタを行い、記録層２２の一部を構成する厚さ約１０ｎｍのＺｎＭｎ２Ｏ４を形成する。
　続けて、ＲＦマグネトロンスパッタにより、ＺｎＭｎ２Ｏ４上に、厚さ約３ｎｍのＴｉＯ２を形成する。その結果、記録層２２は、ＺｎＭｎ２Ｏ４とＴｉＯ２との積層構造を有することになる。　
　最後に、記録層２２上に、保護層１３Ｂを形成すれば、図６に表すような記録媒体が完成する。
　（実験例）
　次に、いくつかのサンプルを作成し、リセット（消去）状態とセット（書き込み）状態との抵抗差について評価した実験例について説明する。　
　サンプルとしては、図５に表した構造を有する記録媒体を使用する。評価は、先端の径が１０ｎｍ以下に先鋭化されたプローブ対を使用する。
　プローブ対を保護層１３Ｂに接触させ、書き込み／消去は、そのうちの１つを用いて実行する。書き込みは、記録層２２に、例えば、１０ｎｓｅｃ幅で、１Ｖの電圧パルスを印加することにより行う。消去は、記録層２２に、例えば、１００ｎｓｅｃ幅で、０．２Ｖの電圧パルスを印加することにより行う。　
　また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録層２２に、１０ｎｓｅｃ幅で、０．１Ｖの電圧パルスを印加し、記録層（記録ビット）２２の抵抗値を測定することにより行う。
　（第１実験例）　
　第１実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎ１．１Ｍｎ１．９Ｏ４と、厚さ約５ｎｍのＴｉ０．９Ｎｂ０．１Ｏ２と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第２実験例）　
　第２実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＣｏ２Ｏ４と、厚さ約５ｎｍのＴｉ０．９Ｎｂ０．１Ｏ２と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第３実験例）　
　第３実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＭｎ２Ｏ４と、厚さ約５ｎｍのＴｉ０．９Ｎｂ０．１Ｏ２と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第４実験例）　
　第４実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＣｏ２Ｏ４と、厚さ約５ｎｍのＺｒ０．９Ｎｂ０．１ＮＦと、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第５実験例）　
　第５実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＭｎＯ３と、厚さ約５ｎｍのＨｆ０．９８Ｍｏ０．０２ＮＦと、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第６実験例）　
　第６実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＭｏＯ３と、厚さ約５ｎｍのＺｒ０．９８Ｎｂ０．０２Ｏ２と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第７実験例）　
　第７実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＮｂＮ２と、厚さ約５ｎｍのＮｂ０．９５Ｍｏ０．０５ＯＮと、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第８実験例）　
　第８実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＴａＮ２と、厚さ約５ｎｍのＴａＯＮ０．９８と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第９実験例）　
　第９実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＭｎ２Ｏ４と、厚さ約５ｎｍのＮｂ１．９５Ｍｏ０．０５Ｏ５と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１０実験例）　
　第１０実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＣｏ２Ｏ４と、厚さ約５ｎｍのＴａ１．９８Ｗ０．０２Ｏ５と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１１実験例）　
　第１１実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＦｅ２Ｏ４と、厚さ約５ｎｍのＴａ１．９８Ｗ０．０２Ｏ５と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１２実験例）　
　第１２実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎＦｅ２Ｏ４と、厚さ約５ｎｍのＧａ１．９９Ｔｉ０．０１Ｏ３と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１３実験例）　
　第１３実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＭｇＭｎ２Ｏ４と、厚さ約５ｎｍのＩｎ１．９９Ｈｆ０．０１Ｏ３と、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１４実験例）　
　第１４実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＭｇＭｎ２Ｏ４と、厚さ約５ｎｍのＧａ１．０１Ｔｉ０．９９Ｏ２Ｎと、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（第１５実験例）　
　第１５実験例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＭｇＭｏＯ３と、厚さ約５ｎｍのＮｂ１．９５Ｍｏ０．０５Ｏ４Ｆと、からなる積層構造から構成する。　
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が期待される。また、バイポーラ動作時のリセット電圧は、約＋１Ｖ、セット電圧は、約－２．５Ｖを実現できることが期待される。
　（比較例）　
　比較例のサンプルの仕様は、以下の通りである。　
　記録層２２は、厚さ約１０ｎｍのＺｎ１．１Ｍｎ１．９Ｏ４と、厚さ約５ｎｍのＴｉＯ２と、からなる積層構造のみから構成する。
　この場合、ユニポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約＋１．５Ｖという結果が予想される。また、バイポーラ動作時のリセット電圧は、約＋０．５Ｖ、セット電圧は、約－１．０Ｖとなることが予想される。
　以上説明したように、第１実験例～第１５実験例のいずれのサンプルにおいても、ユニポーラ動作時のセット時の電圧よりもバイポーラ動作時のセット時の電圧の方が高い。一方、比較例においては、ユニポーラ動作時のセット電圧よりもバイポーラ動作時のセット電圧の方が低い。これは、クロスポイント型セル等の装置における非選択セルに印加される可能性がある逆バイアスに対する耐性が、本実施形態に係る実験例の方が比較例よりも優れていることを示すものである。　
　図２６は、第１実験例～第１５実験例及び比較例の予想値を表す表である。
　以上説明したように、本発明の実施形態によれば、情報記録（書き込み）は、電場が印加された部位（記録単位）のみで行われるため、極めて微細な領域に、極めて小さな消費電力で情報を記録できる。これにより、多数セルの同時並行処理が可能となり、チップ当たり極めて高速な動作を行うことが可能となる。　
　また、消去は、熱を印加することにより行うが、本実施形態の例で提案する材料を用いれば酸化物の構造変化がほとんど生じないため、小さな消費電力で消去が可能となる。あるいは、消去は記録時と逆向きの電場を印加して行うこともできる。この場合には、熱の拡散というエネルギーロスが少ないため、より小さな消費電力で消去が可能となる。
　さらに、本実施形態によれば、書き込み後においては、絶縁体内に導体部が形成された形となるため、読み出しの際においては、電流が導体部に集中して流れることになり、感知効率が極めて高い記録原理を実現できる。　
　さらに、本実施形態によれば、移動しやすい陽イオンと、母体構造を安定に保つ遷移元素イオンと、を組みあわせることにより、繰り返し安定に記録消去することが可能となる。
　さらに、記録層に図２または図３に関して前述した記録層を用いた場合には、次の効果が発現される。すなわち、イオンの移動が円滑化されるとともに、拡散したイオン元素が安定に存在しやすくなる。これにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、第２化合物層に動作前後を通じて導電性を有する材料を用いることにより、スイッチングは専ら第１化合物層によってのみ行われることとなり、ディスターブ耐性が適切に確保される。すなわち、動作の安定性が確保される。
　このように、本実施形態の例によれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録が可能になるとともに、高速動作が可能になる。したがって、本実施形態の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
　なお、本実施形態の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、本実施形態の例は、成膜された直後の状態を初期状態として、セット、リセットを定義したが、セット、リセットの定義は任意のものであり、本実施形態の例に限定されるものではない。さらに、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
　本発明によれば、高記録密度かつ低消費電力の不揮発性の情報記録再生装置が提供される。

Claims (10)

  1. 　第１の層と、
    　第２の層と、
    　前記第１の層と前記第２の層との間に挟持され、前記第１の層と前記第２の層とを介して供給される電流により、抵抗が低い第１の状態と抵抗が高い第２の状態との間を可逆的に遷移可能な記録層と、
    　を備え、
    　前記記録層は、
    　少なくとも２種類の陽イオン元素を有する化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたｄ軌道を有する遷移元素である第１化合物を含む第１化合物層と、
    　少なくとも１種類の電子が不完全に満たされたｄ軌道を有する遷移元素を有する化合物であって、前記陽イオン元素を収容可能な空隙サイトを有する第２化合物を含む第２化合物層と、
    　を有することを特徴とする情報記録再生装置。
  2. 　前記空隙サイトの少なくとも一部に、前記陽イオン元素が収容されていることを特徴とする請求項１記載の情報記録再生装置。
  3. 　前記第２化合物の抵抗率は、前記記録層が前記第１の状態である場合及び前記第２の状態である場合のいずれにおいても、前記第１の状態における前記第１化合物の抵抗率以下であることを特徴とする請求項１記載の情報記録再生装置。
  4. 　前記第２化合物は、
    （１）□αＡ１－ｘＭｘＸ２－ｕ
    　（□は、空隙サイトを表す。Ａは、Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎのグループから選択される少なくとも１種類の元素である。Ｍは、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ａｓ，Ｓｂ，Ｂｉのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比αは、０．３＜α≦２を満たし、モル比「１－ｘ」及び「ｘ」のｘは、０．００１＜ｘ≦０．２を満たし、モル比「２－ｕ」のｕは、０≦ｕ＜０．２を満たす。）、
    （２）□βＡ２－ｙＭｙＸ３－ｖ
    　（□は、空隙サイトを表す。Ａは、Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｆｅ，Ｃｏ，Ｇａ，Ｉｎのグループから選択される少なくとも１種類の元素である。Ｍは、Ｔｉ，Ｚｒ，Ｈｆ，Ｓｎ，Ｖ，Ｎｂ，Ｔａ，Ａｓ，Ｓｂ，Ｂｉ，Ｃｒ，Ｍｏ，Ｗのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比βは、０．３＜β≦２を満たし、モル比「２－ｙ」及び「ｙ」のｙは、０．００１＜ｙ≦０．２を満たし、モル比「３－ｖ」のｖは、０≦ｖ＜０．３を満たす。）、及び
    （３）□γＡ２－ｚＭｚＸ５－ｗ
    　（□は、空隙サイトを表す。Ａは、Ｖ，Ｎｂ，Ｔａのグループから選択される少なくとも１種類の元素である。Ｍは、Ｃｒ，Ｍｏ，Ｗのグループから選択される少なくとも１種類の元素である。Ｘは、Ｏ，Ｎ，Ｆのグループから選択される少なくとも１種類の元素である。ＡとＭは異なる元素である。モル比γは、０．３＜γ≦２を満たし、モル比「２－ｚ」及び「ｚ」のｚは、０．００１＜ｚ≦０．２を満たし、モル比「５－ｗ」のｗは、０≦ｗ＜０．５を満たす。）
    　のいずれかの組成式で表される化合物を含む材料から構成されることを特徴とする請求項１記載の情報記録再生装置。
  5. 　前記化合物は、□αＡ１－ｘＭｘＸ２－ｕの組成式で表される化合物であって、前記Ａは、Ｔｉであることを特徴とする請求項４記載の情報記録再生装置。
  6. 　前記第２化合物は、コランダム構造、ルチル構造、ラムスデライト構造、アナターゼ構造、ホランダイト構造、ブルッカイト構造、及びパイロルース構造よりなる群から選択された少なくともいずれかを含む構造を有していることを特徴とする請求項１記載の情報記録再生装置。
  7. 　前記選択された少なくともいずれかの構造は、ラムスデライト構造であることを特徴とする請求項６記載の情報記録再生装置。
  8. 　第１の方向に延在する第１の配線と、
    　前記第１の方向と交叉する第２の方向に延在する第２の配線と、
    　をさらに備え、
    　前記第１の層と前記第２の層と前記記録層とを含む積層体は、前記第１の配線と前記第２の配線とが交叉した部分において、前記第１の配線と前記第２の配線との間に接続され、前記第１及び第２の配線を介して前記電流が供給されることを特徴とする請求項１記載の情報記録再生装置。
  9. 　前記第１の配線または前記第２の配線と前記積層体との間に、整流素子をさらに備えることを特徴とする請求項８記載の情報記録再生装置。
  10. 　前記第１の配線または前記第２の配線と前記整流素子との間に、前記第１の配線もしくは前記第２の配線を構成する材料の元素または前記整流素子を構成する材料の元素の拡散を防止するためのバリア層をさらに備えることを特徴とする請求項９記載の情報記録再生装置。
PCT/JP2008/056493 2008-04-01 2008-04-01 情報記録再生装置 WO2009122568A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2008/056493 WO2009122568A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置
JP2010505225A JP5216847B2 (ja) 2008-04-01 2008-04-01 情報記録再生装置
TW098110908A TWI395327B (zh) 2008-04-01 2009-04-01 Information recording and reproducing device
US12/886,254 US8269205B2 (en) 2008-04-01 2010-09-20 Information recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056493 WO2009122568A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/886,254 Continuation US8269205B2 (en) 2008-04-01 2010-09-20 Information recording and reproducing device

Publications (1)

Publication Number Publication Date
WO2009122568A1 true WO2009122568A1 (ja) 2009-10-08

Family

ID=41134988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/056493 WO2009122568A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Country Status (4)

Country Link
US (1) US8269205B2 (ja)
JP (1) JP5216847B2 (ja)
TW (1) TWI395327B (ja)
WO (1) WO2009122568A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11889776B2 (en) 2018-12-26 2024-01-30 Nuvoton Technology Corporation Japan Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792007B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
WO2010029607A1 (ja) * 2008-09-09 2010-03-18 株式会社 東芝 情報記録再生装置
TWI399852B (zh) * 2010-05-26 2013-06-21 Ind Tech Res Inst 電阻式隨機存取記憶體及其製造方法
JP5457961B2 (ja) 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
JP2012138512A (ja) * 2010-12-27 2012-07-19 Toshiba Corp 情報記録再生装置
US9006075B2 (en) * 2011-11-17 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor devices including such cells, and methods of fabrication
US8711601B2 (en) * 2011-12-28 2014-04-29 Industrial Technology Research Institute Resistive random access memory cell and resistive random access memory module
WO2014109827A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. High mobility film through quantum confinement using metal oxynitrides and oxides
TWI531100B (zh) * 2014-02-11 2016-04-21 力晶科技股份有限公司 電阻式隨機存取記憶體
US10930844B2 (en) * 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices
JP2022142627A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526362A (ja) * 1998-09-23 2002-08-20 キャプチャー センサーズ アンド アナライザーズ リミティド 固体ガスセンサーおよびそのための化合物
JP2002362923A (ja) * 2001-06-05 2002-12-18 Nippon Shokubai Co Ltd 金属酸化物系粒子の製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
JP2006080259A (ja) 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
JP2007299436A (ja) 2006-04-27 2007-11-15 Sony Corp 記憶装置の記録方法
JP4792007B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526362A (ja) * 1998-09-23 2002-08-20 キャプチャー センサーズ アンド アナライザーズ リミティド 固体ガスセンサーおよびそのための化合物
JP2002362923A (ja) * 2001-06-05 2002-12-18 Nippon Shokubai Co Ltd 金属酸化物系粒子の製法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAKAMOTO T. ET AL.: "Kotai Denkaishitsu Memory", OYO BUTSURI, vol. 75, no. 9, 2006, pages 1126 - 1130, XP003023919 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11889776B2 (en) 2018-12-26 2024-01-30 Nuvoton Technology Corporation Japan Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Also Published As

Publication number Publication date
JP5216847B2 (ja) 2013-06-19
JPWO2009122568A1 (ja) 2011-07-28
TWI395327B (zh) 2013-05-01
US8269205B2 (en) 2012-09-18
TW200947697A (en) 2009-11-16
US20110031459A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5351144B2 (ja) 情報記録再生装置
JP5216847B2 (ja) 情報記録再生装置
JP4791948B2 (ja) 情報記録再生装置
JP4792107B2 (ja) 情報記録再生装置
JP4908555B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
JP4792010B2 (ja) 情報記録再生装置
JP4792008B2 (ja) 情報記録再生装置
JP4792007B2 (ja) 情報記録再生装置
JP4792006B2 (ja) 情報記録再生装置
JP4792009B2 (ja) 情報記録再生装置
JP2008251108A (ja) 情報記録再生装置
JP4792125B2 (ja) 情報記録再生装置
JP4792108B2 (ja) 情報記録再生装置
WO2009122571A1 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
JP2008276904A (ja) 情報記録再生装置
JP2012138512A (ja) 情報記録再生装置
JP5306363B2 (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08739606

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010505225

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08739606

Country of ref document: EP

Kind code of ref document: A1