KR20080061014A - 상변환 기억 소자의 프로그래밍 방법 - Google Patents

상변환 기억 소자의 프로그래밍 방법 Download PDF

Info

Publication number
KR20080061014A
KR20080061014A KR1020060135735A KR20060135735A KR20080061014A KR 20080061014 A KR20080061014 A KR 20080061014A KR 1020060135735 A KR1020060135735 A KR 1020060135735A KR 20060135735 A KR20060135735 A KR 20060135735A KR 20080061014 A KR20080061014 A KR 20080061014A
Authority
KR
South Korea
Prior art keywords
phase change
temperature
programming
film
voltage
Prior art date
Application number
KR1020060135735A
Other languages
English (en)
Inventor
박남균
김형준
오진호
류승욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060135735A priority Critical patent/KR20080061014A/ko
Publication of KR20080061014A publication Critical patent/KR20080061014A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

본 발명은 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서, 상기 셋 프로그래밍은, 상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계 및 상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계로 진행하는 것을 특징으로 한다.

Description

상변환 기억 소자의 프로그래밍 방법{Programming of method phase change RAM device}
도 1a는 종래의 상변환 물질의 종류에 따라 결정화가 이루어지는 온도를 나타내는 도면.
도 1b는 종래의 상변환 기억 소자의 상변화를 설명하는 도면.
도 2a는 본 발명에 따른 상변환막에 인가되는 전압 또는 전류 펄스를 나타내는 도면.
도 2b는 본 발명에 따른 전압 또는 전류 펄스에 따른 상변환막의 온도 변화를 나타내는 도면.
도 3a는 본 발명에 따른 GST에 인가되는 전압 또는 전류 펄스를 나타내는 도면.
도 3b는 본 발명에 따른 전압 또는 전류 펄스에 따른 GST의 온도 변화를 나타내는 도면.
도 4a는 본 발명에 따른 AIST에 인가되는 전압 또는 전류 펄스를 나타내는 도면.
도 4b는 본 발명에 따른 전압 또는 전류 펄스에 따른 AIST의 온도 변화를 나타내는 도면.
본 발명은 상변환 기억 소자의 프로그래밍 방법에 관한 것으로, 보다 상세하게는, 세트(SET) 프로그래밍 속도를 최대화할 수 있는 상변환 기억 소자의 프로그래밍 방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다.
상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있 고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 최근들어 상변환 기억 소자(Phase Change memory device)가 제안되었다.
이러한 상변환 기억 소자는 게르마늄-안티모니-텔루륨(Ge-Sb-Te: 이하 GST)계 및 은-인듐-안티모니-텔루륨(Ag-In-Sb-Te: 이하 AIST)계와 같은 상변화 물질(phase change material)에 전압 또는 전류 펄스의 크기와 시간을 적절히 제어하게 되면 상변화 물질은 결정질 상태(crystalline state)와 비정질 상태(amorphouse state) 사이에서 빠르고 가역적인 상변화가 발생되는 것으로부터, 상변환 기억 셀에 저장된 정보가 셋(Set) 상태의 데이터 '0'인지, 또는, 리셋(Reset) 상태의 데이터 '1'인지를 판별하게 된다.
이러한, 상기의 상변화 물질 중에서 상기 GST계는 빠른 핵(nuclear) 생성에 의해서 결정화가 진행되는 대표적인 핵 형성 지배 상변화 물질이며, 상기 AIST계는 빠른 결정 성장에 의해서 결정화가 진행되는 대표적인 결정 성장 지배 상변화 물질이며, 도 1a에 도시된 바와 같이, 상변환막이 결정화가 이루어지는 핵 형성 확률 밀도와 결정 성장 확률 밀도가 최대가 되는 온도는 서로 상이함을 알 수 있다.
도 1b는 종래 상변화 기억 소자에서의 상변화 물질의 상변화를 설명하기 위한 그래프로서, 도시된 바와 같이, 상변화 물질은 용융온도(Melting Temperature;Tm) 보다 높은 온도에서 짧은 시간(제1동작구간; t1) 동안 가열한 후에 빠른 속도로 냉각시키는 것에 의해 비정질 상태로 변하는데, 이러한 비정질 상태의 저항은 고저항 상태가 되고, 이를 리셋(Reset) 상태라고 하며 데이타 '0'에 대응된다. 반면, 상변화 물질은 용융 온도(Tm) 보다 낮고 결정화 온도(Crystallization Temperature;Tc) 보다 높은 온도에서 제1동작구간(t1) 보다 긴 시간(제2동작구간; t2) 동안 가열한 후 냉각시키는 것에 의해 결정 상태로 변하는데, 이러한 결정질 상태의 저항은 저저항 상태가 되고, 이를 셋(Set) 상태라고 하며 데이타 '1'에 대응된다.
이와 같이, 상변화 물질을 비정질 상태로 전이시켜서 높은 저항 값을 갖도록 하는 리셋 프로그래밍 방법에서는 상변화 물질이 용융 및 냉각의 과정을 거쳐서 액체 상태로부터 고체의 비정질 상태로 전이하게 때문에 데이타 기록에 소요되는 시간이 수십 나노 초(㎱) 정도로 짧으며, 이와는 달리, 상변화 물질을 결정질 상태로 전이시켜서 낮은 저항 값을 갖도록 하는 셋 프로그래밍 방법에서는 고체의 비정질 상태로부터 고체의 결정질 상태로 전이하기 때문에 데이타 기록에 소요되는 시간은 수백 나노 초(㎱)에서 마이크로 초(㎲)로서 상대적으로 긴 시간을 필요로 하게 된다.
따라서, 상변환 기억 소자의 데이타 기록 속도를 결정하는 것을 셋 상태이며, 빠른 동작 속도를 갖는 소자를 구현하기 위해서는 셋 상태의 시간을 감소시키는 것이 필수적이다.
아울러, 상변환막 물질에 종류에 따라서 결정화가 진행되는 온도가 다름에도 불구하고 종래의 상변환 기억 소자의 프로그래밍 방법에서는 상변환 물질의 이러한 차이를 고려하지 않음으로써, 상변환 기억 소자의 빠른 동작 속도를 구현하기 어려운 실정이다.
본 발명은 셋 상태의 시간을 감소시켜 상변환 기억 소자의 동작 속도를 향상시킬 수 있는 상변환 기억 소자의 프로그래밍 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서, 상기 셋 프로그래밍은, 상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및 상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;로 진행하는 상변환 기억 소자의 프로그래밍 방법을 제공한다.
여기서, 상기 상변환막은 핵 형성 지배 상변화 물질, 또는, 결정 성장 지배 상변화 물질인 것을 포함한다.
상기 핵 형성 지배 상변화 물질은 Ge-Sb-Te로 이루어진 상변화 물질인 것을 포함한다.
상기 결정 성장 지배 상변화 물질은 Ag-In-Sb-Te로 이루어진 상변화 물질인 것을 포함한다.
또한, 본 발명은, Ge-Sb-Te로 이루어진 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서, 상기 셋 프로그래밍은, 상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및 상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도에서 핵 형성 확률 밀도가 최대가 되는 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;로 진행하는 상변환 기억 소자의 프로그래밍 방법을 제공한다.
아울러, 본 발명은, Ag-In-Sb-Te로 이루어진 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서, 상기 셋 프로그래밍은, 상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및 상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도에서 결정 성장 확률 밀도가 최대가 되 는 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;로 진행하는 상변환 기억 소자의 프로그래밍 방법을 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋(Reset) 프로그래밍 및 셋(Set) 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 관한 것으로, 상변환막을 저저항 상태로 만들기 위한 셋(Set) 프로그래밍은, 상기 상변환막에 소정의 크기를 갖는 전압 또는 전류 펄스, 바람직하게는, 상변환막의 온도가 용융 온도(Metlting temperature:Tm) 보다 높게 되는 전압 또는 전류 펄스를 인가하여 상기 상변환막을 용융 상태로 만드는 1단계와, 상기 용융 상태의 상변화막에 상기 1단계의 전압 또는 전류 펄스보다 작은 크기의 전압 또는 전류 펄스, 바람직하게는, 상기 용융된 상변환막의 온도가 결정화 온도(Crystallization temperature:Tc)와 용융 온도 사이의 온도로 유지되는 전압 또는 전류 펄스를 인가하여 상기 상변환막을 결정화 상태로 만드는 2단계로 진행된다.
이와 같이, 셋 프로그래밍을 상기와 같은 1단계 및 2단계로 진행함에 따라 상기 상변환막을 저저항 상태로 만드는 속도를 빠르게 진행할 수 있어 상변환 기억 소자의 동작 속도를 향상시킬 수 있게 된다.
자세하게는, 도 2a는 본 발명의 실시예에 따른 상변환 기억 소자의 리셋 프로그래밍 및 셋 프로그래밍시 상변환막에 인가되는 전압 또는 전류 펄스를 나타낸 그래프이며, 도 2b는 전압 또는 전류 펄스에 따른 상변환막의 온도 변화를 나타낸 그래프이다.
도시된 바와 같이, 셋 프로그래밍시 2단계로 구성되는 전압 또는 전류 펄스를 상변환막에 인가하는 것으로, 1단계의 전압 또는 전류 펄스는 상변환막의 온도를 용융 온도(Tm)보다 높게 증가되도록 구성되며, 2단계의 전압 또는 전류 펄스는 1단계의 전압 또는 전류 펄스가 인가된 상변환막의 온도를 결정화 온도(Tc)와 용융 온도(Tm) 사이의 온도로 유지되도록 구성된다.
따라서, 본 발명은 상기 상변환막에 1단계의 전압 또는 전류 펄스가 인가되면, 상기 상변환막은 용융 온도(Tm) 이상으로 가열되어 용융 상태로 전위되며, 상기 1단계의 전압 또는 전류 펄스 인가 후에 2단계로의 전압 또는 전류 펄스가 인가되면, 상기 상변환막은 결정화 온도(Tc)보다는 높고 융용 온도보다는 낮은 온도를 유지하게 되어 급속 냉각에 의한 재비정질화를 방지하면서 액체상태에서 고체상태의 과정을 통하여 결정화를 이루게 되면서, 빠른 속도로 상변환막을 저저항 상태로 만들 수 있다.
한편, 본 발명의 실시예에 따른 셋 프로그래밍 과정시 상기 상변환막에 1단계 및 2단계의 전압 또는 전류 펄스를 인가함에 있어서 2단계의 전압 또는 전류 펄스의 크기를 상변환막의 결정화 과정 중에 나타나는 특이성에 따라 변화시킬 수 있다.
다시말하면, 상변화막의 종류에 있어서 결정화 과정 중에 빠른 핵 생성에 의해서 결정화가 진행되는 대표적인 핵 형성 지배 상변화 물질인 게르마늄-안티모니-텔루륨(Ge-Sb-Te: 이하 GST)계와, 빠른 결정 성장에 의해서 결정화가 진행되는 대표적인 결정 성장 지배 상변화 물질인 은-인듐-안티모니-텔루륨(Ag-In-Sb-Te: 이하 AIST)계로 구분되는데, 이와 같은 핵 형성 지배 상변환막과 결정 성장 지배 상변환막은 결정화가 이루어지는 온도가 서로 상이함으로, 그 종류에 따라서 전압 또는 전류 펄스의 크기를 변화시킬 수 있다.
먼저, 상변환막으로 핵 형성 지배 상변환막인 GST를 사용하는 경우에는, 도 3a에 도시된 바와 같이, 셋 프로그래밍시 1단계의 전압 또는 전류 펄스는 상변환막의 온도를 용융 온도(Tm)보다 높게 증가되도록 구성되며, 2단계의 전압 또는 전류 펄스는 1단계의 전압 또는 전류 펄스가 인가된 상변환막의 온도를 결정화 온도(Tc)와 용융 온도(Tm) 사이의 온도로 유지되도록 구성되되, 그의 온도가 결정화 온도(Tc)와 용융 온도(Tm) 사이의 온도에서 핵 형성 확률 밀도가 최대가 되는 온도(Nucleation probability density maximized temperature:NPMT)로 유지되도록 구성된다.
도 3b는 전압 또는 전류 펄스에 따른 GST의 온도 변화를 나타낸 그래프이다.
이렇게 하면, 상기 상변환막인 GST에 1단계의 전압 또는 전류 펄스가 인가되면, 상기 상변환막은 용융 온도(Tm) 이상으로 가열되어 용융 상태로 전위되며, 상기 1단계의 전압 또는 전류 펄스 인가 후에 2단계로의 전압 또는 전류 펄스가 인가되면, 상기 상변환막인 GST는 핵 형성 확률 밀도가 최대가 되는 온도(NPTM)를 유지 하게 되어 급속 냉각에 의한 재비정질화를 방지하면서 액체상태에서 고체상태의 과정을 통하여 결정화를 이루게 되면서, 빠른 속도로 상변환막을 저저항 상태로 만들 수 있다.
그리고, 상변환막으로 핵 형성 지배 상변환막인 AIST를 사용하는 경우에는, 도 4a에 도시된 바와 같이, 셋 프로그래밍시 1단계의 전압 또는 전류 펄스는 상변환막의 온도를 용융 온도(Tm)보다 높게 증가되도록 구성되며, 2단계의 전압 또는 전류 펄스는 1단계의 전압 또는 전류 펄스가 인가된 상변환막의 온도를 결정화 온도(Tc)와 용융 온도(Tm) 사이의 온도로 유지되도록 구성되되, 그의 온도가 결정화 온도(Tc)와 용융 온도(Tm) 사이의 온도에서 결정 성장 확률 밀도가 최대가 되는 온도(Growth probability density maximized temperature:GPMT)로 유지되도록 구성된다.
도 4b는 전압 또는 전류 펄스에 따른 AIST의 온도 변화를 나타낸 그래프이다.
이렇게 하면, 상기 상변환막인 AIST에 1단계의 전압 또는 전류 펄스가 인가되면, 상기 상변환막은 용융 온도(Tm) 이상으로 가열되어 용융 상태로 전위되며, 상기 1단계의 전압 또는 전류 펄스 인가 후에 2단계로의 전압 또는 전류 펄스가 인가되면, 상기 상변환막인 AIST는 결정 성장 확률 밀도가 최대가 되는 온도(GPMT)를 유지하게 되어 급속 냉각에 의한 재비정질화를 방지하면서 액체상태에서 고체상태의 과정을 통하여 결정화를 이루게 되면서, 빠른 속도로 상변환막을 저저항 상태로 만들 수 있다.
전술한 바와 같이, 본 발명은 셋 프로그래밍시 GST와 AIST의 결정화가 진행되는 온도를 다르게 설정함으로써, 상변환막의 결정화 동작 속도을 빠르게 진행할 수 있다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명이 본 발명의 본질적인 사상에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명은, 상변환막을 저저항 상태로 만들기 위한 셋(Set) 프로그래밍은, 상변환막의 온도가 용융 온도(Metlting temperature) 보다 높게 되는 전압 또는 전류 펄스를 인가하여 상기 상변환막을 용융 상태로 만드는 1단계와, 상기 용융된 상변환막의 온도가 결정화 온도(Crystallization temperature)와 용융 온도 사이의 온도로 유지되는 전압 또는 전류 펄스를 인가하여 상기 상변환막을 결정화 상태로 만드는 2단계로 진행함으로써, 상기 상변환막을 저저항 상태로 만드는 속도를 빠르게 진행할 수 있어 상변환 기억 소자의 동작 속도를 향상시킬 수 있게 된다.

Claims (6)

  1. 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서,
    상기 셋 프로그래밍은,
    상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및
    상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;
    로 진행하는 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
  2. 제 1 항에 있어서,
    상기 상변환막은 핵 형성 지배 상변화 물질, 또는, 결정 성장 지배 상변화 물질인 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
  3. 제 2 항에 있어서,
    상기 핵 형성 지배 상변화 물질은 Ge-Sb-Te로 이루어진 상변화 물질인 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
  4. 제 2 항에 있어서,
    상기 결정 성장 지배 상변화 물질은 Ag-In-Sb-Te로 이루어진 상변화 물질인 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
  5. Ge-Sb-Te로 이루어진 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서,
    상기 셋 프로그래밍은,
    상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및
    상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도에서 핵 형성 확률 밀도가 최대가 되는 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;
    로 진행하는 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
  6. Ag-In-Sb-Te로 이루어진 상변환막에 전압 또는 전류 펄스를 인가해서 상기 상변환막을 결정질 상태와 비정질 상태 사이에서 가역적으로 상변화시켜 각 상태간 저항 차이를 이용해 데이터 입력 및 입력된 데이터를 판별하는 리셋 프로그래밍 및 셋 프로그래밍을 포함한 상변환 기억 소자의 프로그래밍 방법에 있어서,
    상기 셋 프로그래밍은,
    상기 상변화막이 용융 상태가 되도록 상기 상변환막에 그의 온도가 용융 온도 보다 높게 되는 전압 또는 전류 펄스를 인가하는 1단계; 및
    상기 용융된 상변환막이 결정화되도록 상기 용융된 상변환막에 그의 온도가 결정화 온도와 용융 온도 사이의 온도에서 결정 성장 확률 밀도가 최대가 되는 온도로 유지되는 전압 또는 전류 펄스를 인가하는 2단계;
    로 진행하는 것을 특징으로 하는 상변환 기억 소자의 프로그래밍 방법.
KR1020060135735A 2006-12-27 2006-12-27 상변환 기억 소자의 프로그래밍 방법 KR20080061014A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135735A KR20080061014A (ko) 2006-12-27 2006-12-27 상변환 기억 소자의 프로그래밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135735A KR20080061014A (ko) 2006-12-27 2006-12-27 상변환 기억 소자의 프로그래밍 방법

Publications (1)

Publication Number Publication Date
KR20080061014A true KR20080061014A (ko) 2008-07-02

Family

ID=39813467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135735A KR20080061014A (ko) 2006-12-27 2006-12-27 상변환 기억 소자의 프로그래밍 방법

Country Status (1)

Country Link
KR (1) KR20080061014A (ko)

Similar Documents

Publication Publication Date Title
JP5111883B2 (ja) しきい電圧制御ｐｒａｍのプログラム方法
JP4958244B2 (ja) 半導体装置
US7460389B2 (en) Write operations for phase-change-material memory
US7295464B2 (en) Phase change memory device and method of programming the same
US7304885B2 (en) Phase change memories and/or methods of programming phase change memories using sequential reset control
US7126846B2 (en) Method and driver for programming phase change memory cell
US8036013B2 (en) Using higher current to read a triggered phase change memory
US7679980B2 (en) Resistive memory including selective refresh operation
US7787316B2 (en) Semiconductor memory device and write control method thereof
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
US7660147B2 (en) Programming method for phase change memory
US20060077741A1 (en) Multilevel phase-change memory, manufacturing and status transferring method thereof
US7852657B2 (en) Multiple write configurations for a memory cell
JP2008171541A (ja) 相変化メモリの駆動方法とシステム
US20070280023A1 (en) Phase change memory having temperature budget sensor
US7082051B2 (en) Method and driver for programming phase change memory cell
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
JP2011517829A (ja) 相変化メモリ
US7031181B1 (en) Multi-pulse reset write scheme for phase-change memories
KR20070082473A (ko) 문턱 전압제어 ｐｒａｍ의 프로그램 방법
US20050259498A1 (en) Asymmetrical programming mechanism for non-volatile memory
EP1733398B1 (en) Circuit for accessing a chalcogenide memory array
US8102702B2 (en) Phase change memory and operation method of the same
US7710790B2 (en) Semiconductor memory device and write control method thereof
KR20080061014A (ko) 상변환 기억 소자의 프로그래밍 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application