CN104576600B - 一种反熔丝结构 - Google Patents

Abstract

本发明涉及一种反熔丝结构，包括：半导体衬底；位于所述半导体衬底上的栅极介电层；位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干金属栅极条。本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，其中，所述金属栅极阵列可以为若干平行的金属栅极条并列排列设置或者横向纵向的金属栅极条相互交错形成网格状结构，所述若干平行的金属栅极条设置于同一平面上，编程时，在所述金属栅极阵列上施加电压，所述金属栅极阵列中的高K介电层被击穿即实现所述反熔丝结构的编程，所述结构可以降低反熔丝结构的编程电压，提高器件的稳定性和良率。

Description

一种反熔丝结构

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种反熔丝结构。

背景技术

在包括CMOS的集成电路中，通常希望能够永久的存储信息，后者在制造后形成集成电路的永久连接。通常可以选用可熔连接的熔丝或者器件实现所述目的。例如，熔丝也可以用于编程冗余元件，以替代同一失效元件。此外，熔丝可用于存储芯片标识或其他这样的信息，或用于通过调节通路的电阻来调节电路速度。

所述熔丝器件中的一类是通过激光编程或烧断的，以在半导体器件被处理和钝化之后断开连接，此类熔丝器件需要激光精确对准熔丝器件上，精度要求很高，不然则会造成相邻器件的损坏；此外，该类熔丝器件不能和许多最新工艺技术一起使用。

随着半导体技术的不断发展，反熔丝（Anti-fuse）技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。

目前的反熔丝开发集中在三维薄膜结构和特殊的金属间材料。这种反熔丝技术需要在标准CMOS工艺中不可利用的附加的处理步骤，这阻止了反熔丝在典型的VLSI和ASIC设计中的应用，这里，可编程性可以帮助克服不断缩短的器件寿命周期和不断上升的芯片开发成本的问题。因此，在工业上对使用标准CMOS工艺的可靠反熔丝结构存在明显的需要。

反熔丝（Anti-fuse）的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝（blowing fuses）的熔链接方法来说，反熔丝技术通过分裂导电路径打开一个导电电路，反熔丝的通过成长（growing）一 个导电通道来关闭电路。

现有技术中反熔丝（Anti-fuse）的结构如图1a和1b所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅（amorphous silicon），利用所述反熔丝进行栅极数组的程序化，其中如图1a所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶硅（amorphous silicon）变为多晶硅（polysilicon），处于导电状态，所述反熔丝处于“开”的状态，如图1b所示，以此进行反熔丝的程序化。

现有技术中高密度的反熔丝阵列（high-density anti-fuse arrays）更多的是选用常规CMOS器件中的多晶硅栅极结合位于所述栅极下方的硅氧化物来形成熔丝结构，如图2所示，所述反熔丝结构包括位于衬底上的沟道氧化物层105、浮栅106、氧化物层107以及逻辑多晶硅108（logic poly），当所述CMOS器件的逻辑多晶硅108以及沟道氧化物层105、浮栅106、氧化物层107被击穿后，实现所述反熔丝结构的编程。

虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是随着半导体技术的不断发展以及器件尺寸的不断缩小，现有技术中各种反熔丝结构中熔丝的熔断和击穿电压都不断地缩小，使器件变得不够稳定，因此，需要对常规的反熔丝结构进行改进，以提高器件的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种反熔丝结构，包括：

半导体衬底；

位于所述半导体衬底上的栅极介电层；

位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干金属栅极条。

作为优选，所述栅极介电层为高K介电材料。

作为优选，所述若干金属栅极条为彼此平行设置的指状结构。

作为优选，所述若干金属栅极条设置于核心有源区和输入输出区。

作为优选，所述若干金属栅极条为彼此交叉的网格形状结构。

作为优选，所述若干金属栅极条仅设置于输入输出区。

作为优选，所述反熔丝结构还包括金属连接线，以将所述若干金属栅极条连接为一体。

作为优选，所述金属栅极条中包括位于所述栅极介电层上的TiN覆盖层以及金属层。

作为优选，所述TiN覆盖层的四周边缘呈凸起状，以包围位于上方的所述金属层。

作为优选，所述反熔丝结构设置于N阱上。

作为优选，所述金属栅极为N型多晶硅。

本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，所述反熔丝结构包括半导体衬底，位于所述半导体衬底上的栅极介电层，位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干金属栅极条，所述金属栅极阵列可以为若干平行的金属栅极条并列排列设置或者横向纵向的金属栅极条相互交错形成网格状结构，所述若干平行的金属栅极条设置于同一平面上，编程时，在所述金属栅极阵列上施加电压，所述金属栅极阵列中的高K介电层被击穿即实现所述反熔丝结构的编程，所述结构可以降低反熔丝结构的编程电压，提高器件的稳定性和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1b为现有技术中反熔丝结构处于关和开状态时的结构示意图；

图2为现有技术中栅极反熔丝结构的结构示意图；

图3a-3c为本发明中具体实施方式中反熔丝结构的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的 理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述反熔丝结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，包括：

半导体衬底；

位于所述半导体衬底上的栅极介电层；

位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干金属栅极条。

本发明中所述反熔丝结构为金属栅极的反熔丝结构，并且改变所述金属栅极的设置方式，将所述金属栅极结构设置为阵列式的金属栅极结构，例如所述反熔丝结构中的金属栅极阵列可以为若干平行的金属栅极条并列排列设置，所述若干平行的金属栅极条设置于同一平面上，例如设置于半导体衬底上。

当所述金属栅极阵列为若干平行的金属栅极条并列排列设置，所述金属 阵列可以设置于核心有源区作为核心栅极结构，同时也设置于输入输出区（I/O），当设置于核心有源区时，所述反熔丝结构的编程电压和常规反熔丝结构相比较，其编程电压可以至少降低0.4V以上。

此外，所述金属栅极条还可以包括横向设置和纵向设置的两组，所述两者金属栅极条横纵交错，形成网格形状，所述横向和纵向的所述金属栅极条均设置于同一平面，在本发明的一具体地实施方式中，所述横向和纵向的所述金属栅极条均设置于所述半导体衬底上。所述金属连接线包括两横向连接线以及连接所述两横向连接线的纵向连接线，所述金属栅极条间隔设置于所述两横向连接线上。

当所述金属栅极阵列为所述金属栅极条横纵交错，形成网格形状时，所述金属栅极阵列只能设置于输入输出区（I/O），因为在所述半导体衬底上先形成横向或者纵向的金属栅极条之后，后形成所述纵向或者横向金属栅极条时，先形成的金属栅极条会对掩膜、蚀刻等工艺造成影响。

所述金属栅极阵列为网格形状时，所述金属连接线包括两横向连接线以及连接所述两横向连接线的纵向连接线，其中纵向设置的所述金属栅极条间隔设置于所述两横向连接线上，横向设置的所述金属栅极条的一端固定于所述纵向连接线。

作为优选，为了降低所述反熔丝结构的编程电压（击穿电压），所述反熔丝结构设置与所述半导体衬底中的阱上，作为优选，所述反熔丝结构设置与所述半导体衬底中的N阱上，所述N阱为重掺杂。

进一步，所述半导体衬底可以硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。优选为多晶硅，更优选为N型重掺杂的多晶硅，选用N型重掺杂的多晶硅以及N阱，可以降低功函，从而进一步降低所述反熔丝结构的编程（击穿）电压。

此外，在所述半导体衬底上除了设置有反熔丝结构，在所述反熔丝结构下方的有源区内还可以包含其他有源器件，在此不再赘述。

所述金属栅极阵列优选为高K金属栅极，所述高K金属栅极中至少依次沉积的高K介电层、TiN覆盖层以及金属层，作为优选，所述TiN覆盖层的四周边缘呈凸起状，以包围位于上方的所述及金属层，所述结构可以进一步降低所述反熔丝结构的编程电压。

进一步所述金属层包括依次层叠的功函数金属层、阻挡层和金属材料层。

下面结合附图对本发明所述的两种反熔丝结构做进一步的说明。

实施例1

参照图3a，图3a为该实施例中反熔丝结构的结构示意图，所述反熔丝结构设置于半导体衬底205上，所述半导体衬底205可以硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。

所述半导体衬底205中形成有N阱，所述N阱的设置可以降低功函，从而进一步降低所述反熔丝结构的编程（击穿）电压。

此外，在所述半导体衬底205上除了设置有反熔丝结构，在所述反熔丝结构下方的有源区内还可以包含其他有源器件，在此不再赘述。

在本发明中所述Ｎ型掺杂的多晶硅衬底可以通过离子扩散或者离子注入的方法形成，当选用离子扩散方法形成所述多晶硅材料层时，可以在沉积的同时通入含有所需掺杂剂的气体混合物，在沉积的同时进行掺杂；作为优选，在本发明中选用离子注入的方法形成所述N型掺杂多晶硅。

所述金属栅极阵列设置于所述半导体衬底205上，在该实施例中，所述金属栅极阵列由多根金属栅极条201组成，所述金属栅极条201呈长条形设置，所述多根金属栅极条201平行间隔设置以形成阵列。需要说明的是所述金属栅极条201的形状并不局限于矩形，还可以选用其他类似的形状。

所述金属阵列可以设置于核心有源区作为核心栅极结构，也设置于输入输出区（I/O），当设置于核心有源区时，所述反熔丝结构的编程电压和常规反熔丝结构相比较，其编程电压可以至少降低0.4V以上。

所述多根金属栅极条201和金属连接线之间通过金属接触孔204连接，具体地，所述金属栅极条201的两端均设置有金属接触孔204，以连接至所述金属连接线。

其中图3c为图3a沿A-A线的剖面图，在该图图中所述金属栅极阵列设置于所述半导体衬底205上，所述金属栅极条201包括依次层叠的高K介电层（未示出）、TiN覆盖层206、金属层207；所述金属层207所述金属层优选为N型多晶硅。

其中，选用所述高K材料来形成所述栅极介电层，所述高K材料包括 氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。例如用在Hf0₂中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。

作为优选，TiN覆盖层206位于所述金属层207下方，其边缘凸起，所述TiN覆盖层206的四周的边缘均呈凸起状，所述凸起能够包围所述金属层207，通过所述设置可以降低所述反熔丝结构的编程电压。

所述多根金属栅极条201通过金属连接线连接为一体，形成金属栅极阵列，其中所述金属连接线呈“F”状，其中包括两条横向连接线202以及一条纵向连接线203，其中纵向连接线203的一端较长，以形成连接端，用于编程时施加电压。所述两条横向连接线202平行设置，所述金属栅极条201的两端固定于两条横向连接线202之间。

所述反熔丝结构还包括设置于所述半导体衬底205上的电源连接端208，所述电源连接端208通过通孔209连接于所述半导体衬底205，在编程时分别在所述金属栅极阵列以及电源连接端208上施加电压，实现高K介电层的击穿，以对所述反熔丝结构进行编程。

所述反熔丝结构的编程原理为：在不施加电压的情况下，所述金属栅极条201的高K介电层完好，所述中间介质层处于“关”的状态，此时所述高K介电层不导电，当在所述熔丝结构上施加电压时，具体地，在所述金属栅极阵列以及所述半导体衬底上施加电压时，当电压达到编程电压后，所述高K介电层被击穿，形成导电状态，所述反熔丝处于“开”的状态，通过上述过程实现所述反熔丝结构的程序化。

实施例2

参照图3b，图3b为该实施例中反熔丝结构的结构示意图，所述反熔丝结构设置于半导体衬底205上，所述半导体衬底205可以硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。优选为多晶硅，所述半导体衬底205中形成有N阱，所述N阱的设置可以降低功函，从而进一步降低所述反熔丝结构的编程（击穿）电压。

此外，在所述半导体衬底上除了设置有反熔丝结构，在所述反熔丝结 构下方的有源区内还可以包含其他有源器件，在此不再赘述。

在本发明中所述Ｎ型掺杂的多晶硅衬底可以通过离子扩散或者离子注入的方法形成，当选用离子扩散方法形成所述多晶硅材料层时，可以在沉积的同时通入含有所需掺杂剂的气体混合物，在沉积的同时进行掺杂；作为优选，在本发明中选用离子注入的方法形成所述N型掺杂多晶硅。

所述金属栅极阵列设置于所述半导体衬底205上，在该实施例中，所述金属栅极条201还可以包括横向设置和纵向设置的两组，所述两者金属栅极条横纵交错，形成网格形状，所述横向和纵向的所述金属栅极条201均设置于同一平面。

所述横向和纵向的所述金属栅极条201均设置于所述半导体衬底205上。当所述金属栅极阵列为所述金属栅极条201横纵交错，形成网格形状时，所述金属栅极阵列只能设置于输入输出区（I/O），因为在所述半导体衬底上先形成横向或者纵向的金属栅极条201之后，后形成所述纵向或者横向金属栅极条201时，先形成的金属栅极条201会对掩膜、蚀刻等工艺造成影响。

所述多根金属栅极条201和金属连接线之间通过金属接触孔204连接，具体地，所述纵向设置的金属栅极条201的两端均设置有金属接触孔204，，所述纵向设置的金属栅极条201的一端设置有金属接触孔。

其中图3c为图3a沿A-A线的剖面图，在该图图中所述金属栅极阵列设置于所述半导体衬底205上，所述金属栅极条201包括依次层叠的高K介电层（未示出）、TiN覆盖层206、金属层207；所述金属层207优选为N型多晶硅。

其中，选用所述高K材料来形成所述栅极介电层，所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。例如用在Hf0₂中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。所述形成栅极介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。

作为优选，TiN覆盖层206位于所述金属层207下方，其边缘凸起，所述TiN覆盖层206的四周的边缘均呈凸起状，所述凸起能够包围所述金属层207，通过所述设置可以降低所述反熔丝结构的编程电压。

所述多根金属栅极条201通过金属连接线连接为一体，形成金属栅极阵 列，其中所述金属连接线呈“F”状，其中包括两条横向连接线202以及一条纵向连接线203，其中纵向连接线203的一端较长，以形成连接端，用于编程时施加电压。所述两条横向连接线202平行设置，所述纵向设置的金属栅极条201的两端固定于两条横向连接线202之间横向设置的所述金属栅极条201的一端固定于所述纵向连接线203上。

所述反熔丝结构还包括设置于所述半导体衬底上的电源连接端208，所述电源连接端208通过通孔209连接于所述半导体衬底205，在编程时分别在所述金属栅极阵列以及电源连接端208上施加电压，实现高K介电层的击穿，以对所述反熔丝结构进行编程。

所述反熔丝结构的编程原理为：在不施加电压的情况下，所述金属栅极条201的高K介电层完好，所述中间介质层处于“关”的状态，此时所述高K介电层不导电，当在所述熔丝结构上施加电压时，具体地，在所述金属栅极阵列以及所述半导体衬底上施加电压时，当电压达到编程电压后，所述高K介电层被击穿，形成导电状态，所述反熔丝处于“开”的状态，通过上述过程实现所述反熔丝结构的程序化。

本发明为了解决现有技术中存在的各种问题，提供了一种反熔丝结构，所述反熔丝结构包括半导体衬底，位于所述半导体衬底上的栅极介电层，位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干金属栅极条，所述金属栅极阵列可以为若干平行的金属栅极条并列排列设置或者横向纵向的金属栅极条相互交错形成网格状结构，所述若干平行的金属栅极条设置于同一平面上，编程时，在所述金属栅极阵列上施加电压，所述金属栅极阵列中的高K介电层被击穿即实现所述反熔丝结构的编程，所述结构可以降低反熔丝结构的编程电压，提高器件的稳定性和良率。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种反熔丝结构，包括：

半导体衬底；

位于所述半导体衬底上的栅极介电层；

位于所述栅极介电层上的金属栅极阵列，所述金属栅极阵列包括若干相互电连接的金属栅极条，所述若干金属栅极条为彼此交叉的网格形状结构；

所述反熔丝结构还包括金属连接线，以将所述若干金属栅极条连接为一体，所述金属栅极条和所述金属连接线之间通过金属接触孔连接。

2.根据权利要求1所述的反熔丝结构，其特征在于，所述栅极介电层为高K介电材料。

3.根据权利要求1所述的反熔丝结构，其特征在于，所述若干金属栅极条为彼此平行设置的指状结构。

4.根据权利要求3所述的反熔丝结构，其特征在于，所述若干金属栅极条设置于输入输出区。

5.根据权利要求1所述的反熔丝结构，其特征在于，所述若干金属栅极条仅设置于输入输出区。

6.根据权利要求1或2所述的反熔丝结构，其特征在于，所述金属栅极条中包括位于所述栅极介电层上的TiN覆盖层以及金属层。

7.根据权利要求6所述的反熔丝结构，其特征在于，所述TiN覆盖层的四周边缘呈凸起状，以包围位于上方的所述金属层。

8.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构设置于N阱上。

9.根据权利要求1或8所述的反熔丝结构，其特征在于，所述金属栅极为N型多晶硅。