CN106098691B - 反熔丝结构、反熔丝存储器及其制作方法 - Google Patents
反熔丝结构、反熔丝存储器及其制作方法 Download PDFInfo
- Publication number
- CN106098691B CN106098691B CN201610490086.XA CN201610490086A CN106098691B CN 106098691 B CN106098691 B CN 106098691B CN 201610490086 A CN201610490086 A CN 201610490086A CN 106098691 B CN106098691 B CN 106098691B
- Authority
- CN
- China
- Prior art keywords
- layer
- antifuse
- electrode
- dielectric
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title abstract description 63
- 238000002360 preparation method Methods 0.000 title abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 122
- 239000002184 metal Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 121
- 238000000231 atomic layer deposition Methods 0.000 claims description 85
- 230000004888 barrier function Effects 0.000 claims description 59
- 230000008569 process Effects 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 58
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 45
- 238000000151 deposition Methods 0.000 claims description 41
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 33
- 229910052593 corundum Inorganic materials 0.000 claims description 31
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 31
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 23
- 238000005498 polishing Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 928
- 239000000463 material Substances 0.000 description 41
- 239000010936 titanium Substances 0.000 description 31
- 229910052715 tantalum Inorganic materials 0.000 description 29
- 229910052719 titanium Inorganic materials 0.000 description 28
- 229910000881 Cu alloy Inorganic materials 0.000 description 15
- -1 aluminum-silicon-copper Chemical compound 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 13
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 238000005137 deposition process Methods 0.000 description 11
- 238000003475 lamination Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000007517 polishing process Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910004166 TaN Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 241000070928 Calligonum comosum Species 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供了一种反熔丝结构、反熔丝存储器及其制作方法，采用至少一层高介电常数K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用，当所述反熔丝层被预设电压击穿后，比现有的反熔丝结构的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的耗。或者，在反熔丝结构中，通过在通孔内构成反熔丝层，使得反熔丝层限制于通孔内，当所述反熔丝层被预设电压击穿后，具有比现有的反熔丝结构更低的电阻，从而使本发明的反熔丝结构的整体电阻低，降低了电路的功耗。
Description
本申请要求于2015年07月01日提交中国专利局、申请号为201510382110.3、发明名称为“一种反熔丝存储器及其制作方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请还要求于2016年4月1日提交美国专利局、申请号为15089108、发明名称为“ANTIFUSE STRUCTURES AND METHODS OF MAKING SAME”的美国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及电子技术领域，特别涉及一种反熔丝结构、反熔丝存储器及其制作方法。
背景技术
一次可编程(One Time Programmable，OTP)存储器是一种支持一次编程的非易失性存储器，广泛应用于模拟电路、数字/SOC芯片、SRAM/DRAM存储器等领域。
目前，OTP存储器主要分为熔丝型(e-Fuse)、反熔丝型(Anti-fuse)和浮栅电荷存储型。反熔丝存储器结构如图1所示，由上导电电极层121、下导电电极层111和中间的绝缘介质层131构成，其工作原理为，在未编程状态下，反熔丝存储器由于绝缘介质层的存在，呈现高阻状态，编程过后，绝缘电介质层被击穿，呈现低阻状态。
在实际应用过程中，反熔丝存储器在编程后虽然呈低阻状态，但是其实际电阻仍然较高，因此，会导致应用此存储器的电路功耗高。
发明内容
为解决上述技术问题，本申请实施例提供一种反熔丝结构、反熔丝存储器及其制作方法，降低了存储器在编程后的整体电阻，从而降低了应用此存储器的电路的功耗，技术方案如下：
一种反熔丝存储器，包括：相对设置的两个金属电极层，所述金属电极层间设置有反熔丝层，所述反熔丝层与所述两个金属电极层电连接，所述反熔丝层包括至少一层高介电常数K介质层。
优选的，所述高介电常数K介质层为介电常数K值大于6的介质层，且所述高介电常数K介质层的厚度小于
优选的，所述高介电常数K介质层为：
三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层或二氧化铪HfO2介质层。
优选的，所述反熔丝层为由多个高介电常数K介质层构成的叠层，所述多个高介电常数K介质层分别为不同的高介电常数K材料；
或者，所述反熔丝层为由一个所述高介电常数K介质层与氧化层构成的叠层；
或者，所述反熔丝层为由一个所述高介电常数K介质层与氮化硅层构成的叠层。
优选的，所述由多个高介电常数K介质层构成的叠层为：
三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层以及二氧化铪HfO2介质层中任意多个介质层构成的叠层。
优选的，所述由一个所述高介电常数K介质层与氧化层构成的叠层为：
三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层或二氧化铪HfO2介质层中任意一个介质层与氧化硅SiO2构成的叠层。
优选的，所述反熔丝层与所述金属电极层之间还包括：与所述反熔丝层电接触的粘接层。
优选的，所述反熔丝层与所述金属电极层之间还包括：与所述粘接层电接触的阻挡层。
优选的，所述相对设置的两个金属电极层间还设置有：
介质层，所述介质层设置于一个金属电极层与所述反熔丝层之间；
所述介质层中设置有通孔，所述通孔垂直于所述金属电极层表面；
所述通孔中填充有导电材料，所述导电材料电连接所述一个金属电极层与所述反熔丝层。
优选的，所述相对设置的两个金属电极层间还设置有：
介质层，所述介质层设置于所述两个金属电极层之间；
所述介质层中设置有通孔，所述通孔垂直于所述金属电极层表面；
所述通孔中设置有反熔丝层，所述通孔的两端分别填充有导电材料，所述通孔两端的导电材料分别电连接所述反熔丝至所述两个金属电极层。
一种反熔丝存储器的制作方法，包括：
形成第一金属电极层；
形成反熔丝层，所述反熔丝层包括至少一层高介电常数K介质层；
相对第一金属电极层，形成第二金属电极层；
所述反熔丝层设置于所述第一金属电极层和第二金属电极层之间，并与所述第一金属电极层和第二金属电极层形成电连接。
优选的，所述形成反熔丝层，包括：
采用原子层沉积ALD工艺，形成所述反熔丝层。
优选的，所述形成反熔丝层之后，还包括：
在所述反熔丝层的上表面形成粘接层，所述粘接层与所述反熔丝层电接触。
优选的，所述形成粘接层之后，还包括：在所述粘接层的上表面形成阻挡层，所述阻挡层与所述粘接层电接触。
一种反熔丝结构，包括：
第一电极层；
位于所述第一电极层上的金属间电介质层；
贯穿所述金属间电介质层的通孔，所述通孔暴露部分所述第一电极层；
位于所述通孔中且覆盖所述通孔内第一电极层的反熔丝层；以及
位于所述反熔丝层上且位于所述通孔内的第二电极。
优选的，还包括位于所述第二电极和所述金属间电介质层上的互连层，所述互连层与所述第二电极电接触。
优选的，所述反熔丝层还包括采用原子层沉积ALD工艺沉积的SiO2层和/或Si3N4层。
优选的，所述反熔丝层的介电常数大于8。
优选的，所述反熔丝层采用原子层沉积ALD工艺沉积得到。
优选的，所述反熔丝层包括HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层，或其中任意层的组合。
优选的，所述反熔丝层包括叠层结构的电介质薄膜。
优选的，所述叠层结构的电介质薄膜包括：
SiO2层，Si3N4层，氮氧化硅层，或非晶硅层中的一层或多层；
和，
HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层；
其中，所述SiO2层、Si3N4层、氮氧化硅层、非晶硅层、HfO2层、Al2O3层、ZrO2层、Ta2O5层和La2O3层均采用原子层沉积ALD工艺沉积得到。
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层的台阶覆盖率大于80％。
优选的，所述反熔丝层的台阶覆盖率大于95％。
优选的，所述第一电极层、所述反熔丝层和所述第二电极之间直接接触。
优选的，还包括，位于所述第一电极层和所述反熔丝层之间的第一粘接层和/或第一阻挡层。
优选的，还包括，位于所述反熔丝层和所述第二电极之间的第二粘接层和/或第二阻挡层。
优选的，所述第二电极和所述反熔丝层位于所述通孔内。
一种反熔丝结构，包括：
第一互连层；
第二互连层；
位于所述第一互连层和所述第二互连层之间第一金属间电介质层；
穿过所述第一金属间电介质层的第一通孔，所述通孔暴露部分所述第一互连层；
位于所述第一通孔中的第一电极，所述第一电极和所述第一互连层电接触；
位于所述第一金属间电介质层和所述第二互连层之间的第二金属间电介质层；
穿过所述第二金属间电介质层的第二通孔，其中，所述第二通孔位于所述第一通孔上方，所述第二通孔的中轴线与所述第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔；
位于所述第二通孔中且覆盖所述第二通孔内的第一电极的反熔丝层；
位于所述第二通孔中的第二电极，所述第二电极和所述第二互连层电接触。
优选的，所述第二通孔的横截面积与所述第一通孔的横截面积相等。
优选的，所述第二通孔的横截面积小于所述第一通孔的横截面积。
优选的，所述第二通孔的横截面积大于所述第一通孔的横截面积。
优选的，所述第二通孔延伸至所述第一金属间电介质层内，并环绕在所述第一电极侧面，所述反熔丝层边缘台阶环绕所述第一电极侧面。
优选的，所述反熔丝层包括采用原子层沉积ALD工艺沉积的SiO2层和/或Si3N4层。
优选的，反熔丝层的介电常数大于8。
优选的，所述反熔丝层采用原子层沉积ALD工艺沉积得到。
优选的，所述反熔丝层包括HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层，或其中任意层的组合。
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层包括叠层结构的电介质薄膜。
优选的，所述叠层结构的电介质薄膜包括：
一层或多层的SiO2层，Si3N4层，氮氧化硅层，或非晶硅层；
和，
一层或多层的HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层；
其中，所述SiO2层、Si3N4层、氮氧化硅层、非晶硅层、HfO2层、Al2O3层、ZrO2层、Ta2O5层和La2O3层均采用原子层沉积ALD工艺沉积得到。
优选的，所述反熔丝层的台阶覆盖率大于80％。
优选的，所述反熔丝层的台阶覆盖率大于95％。
优选的，位于所述第一电极层和所述第一互连层之间的第一粘接层和/或第一阻挡层。
优选的，还包括，位于所述第二电极和所述反熔丝层之间的第二粘接层和/或第二阻挡层。
优选的，所述第二电极和所述反熔丝层位于所述通孔内。
一种制造反熔丝结构的方法，包括：
形成第一电极层；
在所述第一电极层上形成金属间电介质层；
刻蚀所述金属间电介质层，形成穿过所述金属间电介质层的通孔，所述通孔暴露出部分所述第一电极层；
在所述通孔中淀积反熔丝层，所述反熔丝层覆盖所述通孔内第一电极层；
在所述反熔丝层上淀积导电材料，形成第二电极，所述第二电极位于所述通孔内。
优选的，还包括：在所述第二电极和所述金属间电介质层上形成互连层，所述互连层与所述第二电极电接触。
优选的，采用原子层沉积ALD工艺在所述通孔中淀积反熔丝层。
优选的，所述采用原子层沉积ALD工艺在所述通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述通孔中淀积SiO2层和/或Si3N4层。
优选的，所述反熔丝层的介电常数大于8。
优选的，所述采用原子层沉积ALD工艺在所述通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层中的一层或多层。
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层的厚度小于
优选的，所述采用原子层沉积ALD工艺在所述通孔中淀积反熔丝层，包括，
采用原子层沉积ALD工艺在所述通孔中淀积SiO2层，Si3N4层，氮氧化硅层，或非晶硅层中的一层或多层；
采用原子层沉积ALD工艺在所述通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层。
优选的，所述在所述第二电极和所述金属间电介质层上形成互连层之前，还包括：抛光所述金属间电介质层，去除所述金属间电介质层上表面的反熔丝层和第二电极。
优选的，采用化学机械抛光工艺抛光所述金属间电介质层，去除所述金属间电介质层上表面的反熔丝层和第二电极。优选的，所述在所述通孔中淀积反熔丝层之前，还包括：形成第一粘接层和/或第一阻挡层，所述第一粘接层和/或第一阻挡层位于所述第一电极层和所述反熔丝层之间。
优选的，所述在所述通孔中淀积反熔丝层之后，还包括：形成第二粘接层和/或第二阻挡层，所述第二粘接层和/或第二阻挡层位于所述反熔丝层和所述第二电极之间。
优选的，所述第二电极和所述反熔丝层位于所述通孔内。
优选的，所述反熔丝层的台阶覆盖率大于95％。
一种制造反熔丝结构的方法，包括：
形成第一互连层；
在所述第一互连层上形成第一金属间电介质层；
刻蚀所述第一金属间电介质层，形成穿过所述第一金属间介质层的第一通孔，所述第一通孔暴露出部分所述第一互连层；
在所述第一通孔中淀积第一导电材料，形成第一电极，所述第一电极与所述第一互连层电接触；
在所述第一金属间电介质层和所述第一电极上形成第二金属间电介质层；
刻蚀所述第二金属间电介质层，形成穿过所述第二金属间电介质层的第二通孔；所述第二通孔位于所述第一通孔上方，所述第二通孔的中轴线与所述第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔；
在所述第二通孔内淀积反熔丝层，所述反熔丝层覆盖所述第二通孔内的第一电极；
在所述反熔丝层上淀积第二导电材料，形成第二电极，所述第二电极位于所述通孔内；
在所述第二金属间电介质层和所述第二电极上形成第二互连层，所述第二互连层和第二电极电接触。
优选的，采用原子层沉积ALD工艺在所述第二通孔内淀积反熔丝层。
优选的，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述第二通孔中淀积SiO2层和/或Si3N4层。
优选的，所述反熔丝层的介电常数大于8。
优选的，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述第二通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层中的一层或多层。
优选的，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，
采用原子层沉积ALD工艺在所述第二通孔中淀积SiO2层，Si3N4层，氮氧化硅层，或非晶硅层中的一层或多层；
采用原子层沉积ALD工艺在所述第二通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层。
优选的，所述反熔丝层的厚度小于
优选的，所述反熔丝层的厚度小于
优选的，所述在所述第一金属间电介质层和所述第一电极上形成第二金属间电介质层之前，还包括：化学机械抛光第一金属间电介质层，去除所述第一金属间电介质层上表面的第一电极。优选的，所述在所述第二金属间电介质层和所述第二电极上形成第二互连层之前，还包括：化学机械抛光第二金属间电介质层，去除所述第二金属间电介质层上表面的反熔丝层和第二电极。
优选的，所述在所述第一通孔中淀积第一导电材料之前，还包括：在所述第一通孔中形成第一粘接层和/或第一阻挡层。
优选的，所述在所述反熔丝层上淀积第二导电材料之前，还包括：在所述第二通孔中形成第二粘接层和/或第二阻挡层。
优选的，所述第二通孔与所述第一通孔的横截面积相同。
优选的，所述第二通孔的横截面积小于所述第一通孔的横截面积。
优选的，所述第二通孔的横截面积大于所述第一通孔的横截面积。
优选的，所述第二电极和所述反熔丝层位于所述第二通孔内。
优选的，所述反熔丝层的台阶覆盖率高于95％。
与现有技术相比，本发明的有益效果为：
由于本发明反熔丝存储器中，采用至少一层高介电常数K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用，当所述反熔丝层被预设电压击穿后，比现有的反熔丝结构的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的功耗。或者，在反熔丝结构中，通过在通孔内构成反熔丝层，使得反熔丝层限制于通孔内，当所述反熔丝层被预设电压击穿后，具有比现有的反熔丝结构更低的电阻，从而使本发明的反熔丝结构整体电阻低，降低了电路的功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术反熔丝存储器的剖面的结构示意图；
图2是本发明实施例一提供的存储器的结构示意图；
图3是本发明实施例三提供的存储器的结构示意图；
图4是本发明实施例四提供的存储器的结构示意图；
图5是本发明实施例一提供的存储器的制造工艺流程图；
图6是本发明实施例三提供的存储器的制造工艺流程图；
图7是本发明实施例四提供的存储器的制造工艺流程图；
图8是本发明实施例五提供的反熔丝结构的结构示意图；
图9是本发明实施例六提供的反熔丝结构的结构示意图；
图10是本发明实施例七提供的反熔丝结构的结构示意图；
图11是本发明实施例八提供的反熔丝结构的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如背景技术所述，在实际应用过程中，反熔丝存储器在编程后虽然呈低阻状态，但是其实际电阻仍然较高，因此，会导致应用此反熔丝存储器的电路功耗高。
有鉴于此，本发明提出一种反熔丝存储器及其制作方法，包括：相对设置的两个金属电极层，所述金属电极层间设置有反熔丝层，所述反熔丝层与所述两个金属电极层电连接，所述反熔丝层包括至少一层高介电常数K介质层。
由于本发明存储器中，采用金属电极层作为导电电极层，电阻相对较低。并且，采用至少一层高介电常数K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用。当所述反熔丝层被预设电压击穿后，相比于现有的反熔丝结构中击穿后的的绝缘层的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的功耗。
或者，在反熔丝结构中，通过在通孔内构成反熔丝层，使得反熔丝层限制于通孔内，当所述反熔丝层被预设电压击穿后，具有比现有的反熔丝结构更低的电阻，从而使本发明的反熔丝结构整体电阻低，降低了电路的功耗。
进一步的，将反熔丝层设置于通孔内，采用自对准工艺即可形成相应的结构，工艺上易于实现，避免了现有技术中制作反熔丝结构中复杂的光刻程序。
以上是本发明的中心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种反熔丝存储器及其制作方法，如图2所示，包括：相对设置的两个金属电极层211和221，其中，第一金属电极211，第二金属电极221，所述金属电极层间设置有反熔丝层231，所述反熔丝层与所述两个金属电极层电连接，所述反熔丝层包括至少一层高介电常数K介质层。
具体的，在本实施例中，所述高介电常数K介质层为介电常数K值大于6的介质层，更优的，在本发明其他实施例中，所述高介电常数K介质层的介电常数K值大于8。
在本实施例中，所述高介电常数K介质层的厚度小于更优的，在本发明其他实施例中，所述高介电常数K介质层的厚度小于，
需要说明的是，高介电常数K介质层即高K材料的介质层。高K介质层中的K为电子学的工程术语，源于希腊文Kappa，代表介电常数。
在本实施例中，所述高K介质层通过原子层沉积(ALD)工艺形成，因此可以制作出厚度小于的K介质层。并且，ALD工艺在保证高K介质层在厚度足够薄的同时，还可以保证高K介质层漏电流也很小。
具体的，所述高介电常数K介质层可以为三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层或二氧化铪HfO2介质层中任意一种介质层。作为反熔丝层，上述材料均可实现编程前高阻状态，编程后，击穿呈低阻状态。
本方案中的存储器在编程后便不可更改。
在本实施例中，所述反熔丝层231与所述金属电极层之间还包括：与所述反熔丝层电接触的粘接层；更优的，在本实施例中，所述粘接层上还可以设置与所述粘接层电接触的阻挡层。其中，所述粘接层作为所述反熔丝层与其他导电材料之间的过渡，用于使所述反熔丝层与其他材料紧密接合。
具体的，所述粘接层和阻挡层可以为Ti，TiN，Ta或者TaN。
在本发明的其他实施例中，所述粘接层和阻挡层可以为不同的两种材料，也可以设置为一种材料，如Ti，通过增加所述Ti层的厚度，即可实现其同时作为粘接层和阻挡层的作用。
并且，所述粘接层和阻挡层可以设置于所述反熔丝层231与第二金属电极层221之间，也可以设置于所述反熔丝层231与第一金属电极层211之间。当所述粘接层和阻挡层设置于所述反熔丝层231与第二金属电极层221之间时，所述设置的顺序自下而上依次为反熔丝层231、粘接层、阻挡层、第二金属电极层221。当所述粘接层和阻挡层设置于所述反熔丝层231第一金属电极层211之间时，所述设置的顺序自下而上依次为第一金属电极层211、阻挡层、粘接层、反熔丝层231。
在本实施例中，在所述第一金属电极和所述第二金属电极两端施加预设电压，可以使所述高K介质层被击穿，即实现了对OTP存储器的编程。
对应的，制作上述反熔丝存储器的方法包括：
步骤S110：形成第一金属电极层。
第一金属电极层211按照器件结构所属集成电路中电路连接要求形成。
具体的，本步骤可以通过淀积工艺形成第一金属层。
步骤S120：形成反熔丝层，所述反熔丝层包括至少一层高介电常数K介质层。
具体的，采用ALD工艺在所述第一金属电极层211对应位置形成所述反熔丝层，所述反熔丝层包括至少一层高介电常数K介质层。
由于ALD工艺可以制作出厚度小于的K介质层，从而形成较薄的反熔丝层。并且，ALD工艺在保证高K介质层在厚度足够薄的同时，还可以保证高K介质层漏电流也很小。
步骤S130：相对第一金属电极层，形成第二金属电极层221。
具体的，相对第一金属电极层，在所述反熔丝层上形成第二金属电极层221。
其中，所述反熔丝层形成于所述第一金属电极层和第二金属电极层之间，并与所述第一金属电极层和第二金属电极层形成电连接。
并且，在本发明的实施例中，所述形成反熔丝层之后，还包括：
步骤S121：在所述反熔丝层的上表面形成粘接层，所述粘接层与所述反熔丝层电接触。
步骤S122：在所述粘接层的上表面形成阻挡层，所述阻挡层与所述粘接层电接触。
本实施例提供的存储器中，采用金属电极层作为导电电极层，电阻相对较低。并且，采用至少一层高K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用。当所述反熔丝层被预设电压击穿后，相比于现有的反熔丝结构中击穿后的的绝缘层的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的功耗。
实施例二
与实施例一不同，本实施例中的所述反熔丝层为叠层。所述叠层中至少包括一层高介电常数K介质层。
具体的，所述反熔丝层为由多个高介电常数K介质层构成的叠层，所述多个高介电常数K介质层分别为不同的高介电常数K材料。
或者，所述反熔丝层为由一个所述高介电常数K介质层与氧化层构成的叠层。
或者，所述反熔丝层为由一个所述高介电常数K介质层与氮化硅层构成的叠层。
其中，由多个高介电常数K介质层构成的叠层为：
三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层以及二氧化铪HfO2介质层中任意多个介质层构成的叠层。
所述由一个所述高介电常数K介质层与氧化硅层构成的叠层为：
三氧化二铝Al2O3介质层、三氧化二镧La2O3介质层、二氧化锆ZrO2介质层、五氧化二钽Ta2O5介质层或二氧化铪HfO2介质层中任意一个介质层与氧化硅SiO2构成的叠层。
在本实施例中，通过将所述高介电常数K介质层制作为叠层结构，通过对不同结构和性质的高介电常数K材料进行合理设置，从而进一步提高器件的性能。
以二氧化锆ZrO2介质层为例，由于二氧化锆ZrO2为晶体结构，其具有较高的介电常数K，但是，二氧化锆ZrO2介质层的漏电流却较大。通过在所述二氧化锆ZrO2介质层上叠加一层三氧化二铝Al2O3介质层或者氧化硅SiO2介质层，形成的叠层，即可以有较高的介电常数K，还可以具有较小的漏电流。
其中，所述叠层的厚度可以根据实际需要设计的尽量薄，叠层越薄，编程后的OTP器件结构的OTP存储器的电阻越小。
对应的，制作上述反熔丝存储器的方法与实施例一的方法不同的是，步骤S120具体分为以下步骤：
步骤S221：采用ALD工艺形成第一分层。
其中，所述第一分层的材料可以为三氧化二铝Al2O3、三氧化二镧La2O3、二氧化锆ZrO2、五氧化二钽Ta2O5介质层或者二氧化铪HfO2中的一种。
步骤S222：采用ALD工艺在所述第一分层上形成第二分层。
其中，所述第二分层的材料可以为三氧化二铝Al2O3、三氧化二镧La2O3、二氧化锆ZrO2、、五氧化二钽Ta2O5介质层、二氧化铪HfO2、氧化硅SiO2或者氮化硅中的一种。但是，所述第二分层的材料不同于所述第一分层。
在本实施例中，具有双层结构的叠层可以通过上述步骤实现，当所述反熔丝层具有两层以上的叠层结构时，可以根据其叠层结构进行逐层叠加，如Al2O3/HfO2/Al2O3/HfO2叠层具有4层结构，可以通过4次ALD工艺形成所述4层叠层。
本实施例提供的存储器中，采用金属电极层作为导电电极层，电阻相对较低。并且，采用至少一层高K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用。当所述反熔丝层被预设电压击穿后，相比于现有的反熔丝结构中击穿后的的绝缘层的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的功耗。
实施例三
与上述实施例不同的是，本实施例提供了一种反熔丝存储器，如图3所示，所述存储器相对设置的两个金属电极层间还设置有：
介质层341，所述介质层设置于一个金属电极层311与所述反熔丝层331之间。
具体的，所述介质层为氧化硅SiO2。
所述介质层中设置有通孔351，所述通孔垂直于所述一个金属电极层表面。
所述通孔中填充有导电材料，所述导电材料电连接所述一个金属电极层与所述反熔丝层。
具体的，所述导电材料可以为金属钨。
并且，所述通孔的数量可以根据实际情况设定。在本实施例中，将通孔设置为1个。
在本发明的其他实施例中，还可以设置粘接层(例如TiN粘接层)，所述粘接层可以位于所述介质层和所述反熔丝层之间，并与所述反熔丝层电接触。
对应的，上述反熔丝存储器的制作方法包括：
步骤S310：形成第一金属电极层311。
第一金属电极层311按照器件结构所属集成电路中电路连接要求形成。
具体的，所述第一金属电极层可以为添加了铜Cu和Si的铝合金。
步骤S320：在所述第一金属电极层的上表面形成介质层341。
具体的，所述介质层341为氧化硅SiO2。
步骤S330：刻蚀所述介质层，在所述介质层中形成通孔351，所述通孔垂直于所述第一金属电极层的上表面。
具体的，采用干法刻蚀刻蚀所述介质层，在本发明的其他实施例中，也可使用湿法刻蚀刻蚀所述介质层。
步骤S340：采用导电材料完全填充所述通孔，所述导电材料与所述第一金属电极层形成电接触。
具体的，所述导电材料可以为金属钨。
并且，在本步骤中，所述金属钨可以通过化学气相沉积法(CVD)沉积得到。
在本步骤中，采用导电材料完全填充所述通孔后，还可以通过化学机械研磨(CMP)工艺研磨所述介质层上表面，使所述介质层上表面保持平坦。
步骤S350：采用化学机械研磨CMP工艺磨平所述介质层的上表面；
通过所述CMP工艺，将填充所述通孔时，超出所述介质层上表面的导电材料去除，使得所述介质层的上表面仅有通孔中具有导电材料。
步骤S360：在所述介质层的上表面形成反熔丝层331，所述反熔丝层通过所述导电材料与所述第一金属电极层形成电连接。
具体的，采用ALD工艺在所述第一金属电极层311对应位置形成所述反熔丝层，所述反熔丝层包括至少一层高介电常数K介质层。
并且，在本步骤中，还可以包括必要的光刻以及刻蚀工艺，以形成特定形状的反熔丝层。
其中，本实施例中所述反熔丝层为三氧化二铝Al2O3介质层。
由于ALD工艺可以制作出厚度小于的K介质层，从而形成较薄的反熔丝层。并且，ALD工艺在保证高K介质层在厚度足够薄的同时，还可以保证高K介质层漏电流也很小。
在本发明其他实施例中，还可以在在所述介质层与所述反熔丝层间形成所述粘接层(例如TiN粘接层)，所述粘接层分别与所述通孔中的导电材料和反熔丝层电接触。
步骤S370：相对第一金属电极层，在所述反熔丝层的上表面形成第二金属电极层321；所述反熔丝层与所述第二金属电极层形成电接触。
在本实施例中，由于通过通孔连接所述反熔丝层于金属电极层，可以使所述反熔丝结构的截面面积更小，从而在单位面积的集成电路板上上制作更多的器件，增加器件在单位面积的集成电路板上的密度。
本实施例提供的存储器中，采用金属电极层作为导电电极层，电阻相对较低。并且，采用至少一层高K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用。当所述反熔丝层被预设电压击穿后，相比于现有的反熔丝结构中击穿后的的绝缘层的电阻低，从而使本发明的存储器在编程后的整体电阻低，降低了应用此存储器的电路的功耗。
实施例四
与上述实施例不同的是，本实施例提供了一种反熔丝存储器，如图4所示，所述存储器相对设置的两个金属电极层411和421间设置有：
介质层，所述介质层设置于所述两个金属电极层之间。
在本实施例中，所述介质层包括第一介质层441和第二介质层442，所述第一介质层441和第二介质层442采用相同的材料，通过相同的工艺制作得到。
所述介质层中设置有通孔，所述通孔垂直于所述金属电极层表面。
在本实施例中，所述通孔包括第一通孔451和第二通孔452。所述第二通孔452与所述第一通孔451位于相同的位置，且具有相同的方向。
所述通孔中设置有反熔丝层430，具体的，所述反熔丝层设置于所述第二通孔中，所述反熔丝层电接触所述第一通孔中的导电材料。
并且，在所述第二通孔中，在所述反熔丝层上填充有导电材料，所述通孔两端的导电材料分别电连接所述反熔丝至所述两个金属电极层。
更优的，在本实施例中，在所述反熔丝层的上表面设置有粘接层460以及阻挡层470，在所述阻挡层470的上表面填充导电材料以电连接所述反熔丝至金属电极。
对应的，上述反熔丝存储器的制作方法包括：
步骤S401：形成第一金属电极层。
第一金属电极层411按照器件结构所属集成电路中电路连接要求形成。
具体的，所述第一金属电极层可以为添加了铜Cu和Si的铝合金。
步骤S402：在所述第一金属电极层的上表面形成第一介质层441。
具体的，所述第一介质层441为氧化硅SiO2。
步骤S403：刻蚀所述第一介质层，在所述第一介质层中形成第一通孔，所述第一通孔垂直于所述第一金属电极层的上表面。
具体的，采用干法刻蚀刻蚀所述第一介质层，在本发明的其他实施例中，也可使用湿法刻蚀刻蚀所述第一介质层。
步骤S404：采用导电材料填充所述第一通孔451，所述导电材料与所述第一金属电极层形成电接触。
具体的所述导电材料可以为金属钨。
并且，在本步骤中，所述金属钨可以通过化学气相沉积法(CVD)沉积在所述第一通孔中。
步骤S405：采用化学机械研磨CMP工艺磨平所述第一介质层的上表面。
具体的，所述CMP工艺，将填充所述通孔时，超出所述介质层上表面的导电材料去除，使得所述介质层的上表面仅有通孔中具有导电材料。步骤S406：在所述第一介质层的上表面形成覆盖所述通孔的第二介质层442。
步骤S407：在所述第一介质层的第一通孔位置刻蚀所述第二介质层，形成贯穿第二介质层的第二通孔452。
具体的，采用干法刻蚀刻蚀所述第二介质层，在本发明的其他实施例中，也可使用湿法刻蚀刻蚀所述第二介质层。
步骤S408：在所述第二通孔中形成反熔丝层430，所述反熔丝层通过所述第一通孔451中的导电材料与所述第一金属电极层形成电接触。
具体的，采用ALD工艺在所述第二通孔452对应位置形成所述反熔丝层，所述反熔丝层包括至少一层高介电常数K介质层。
其中，本实施例中所述反熔丝层为三氧化二铝Al2O3。
由于ALD工艺可以制作出厚度小于的K介质层，从而形成较薄的反熔丝层。并且，ALD工艺在保证高K介质层在厚度足够薄的同时，还可以保证高K介质层漏电流也很小。
步骤S409：在所述第二通孔中填充导电材料至第二介质层442上表面。
具体的，在本步骤中，采用金属钨继续填充所述第二通孔452至介质层上表面。
步骤S410：采用化学机械研磨CMP工艺磨平所述第二介质层的上表面。
具体的，采用化学机械研磨(CMP)工艺研磨所述第二介质层的上表面，使所述第二介质层上表面保持平坦，并且，通过所述CMP工艺，将填充所述通孔时，超出所述第二介质层上表面的导电材料去除，使得所述第二介质层的上表面仅有通孔中具有导电材料。
步骤S411：相对第一金属电极层，在所述第二介质层的上表面形成第二金属电极层；所述第二金属电极层与所述第二介质层通孔中的导电材料形成电接触。
更优的，在本方法步骤408后，还可以包括：
步骤4081：在所述反熔丝层的上表面形成粘接层，所述粘接层与所述反熔丝层电接触。
具体的，所述粘接层可以通过淀积Ta材料形成。
步骤4082：在所述粘接层的上表面形成阻挡层，所述阻挡层与所述粘接层电接触。
具体的，所述阻挡层可以通过淀积TaN材料形成。
本实施例提供的存储器中，采用金属电极层作为导电电极层，电阻相对较低。并且，采用至少一层高K介质层作为反熔丝层，仅需薄薄的一层即可起到反熔丝结构中的绝缘作用。当所述反熔丝层被预设电压击穿后，相比于现有的反熔丝结构中击穿后的的绝缘层的电阻低，从而使本发明的存储器在编程后的整体电阻低，使得应用此存储器的电路，信号传输的延时降低，工作频率升高，从而降低了所述电路的功耗。
实施例五
图8示意性地示出了根据本发明的实施例的反熔丝结构100，如图所示，反熔丝结构100包含一个位于底部的第一电极层106，位于第一电极层106上的金属间电介质层(IMD)104，以及，穿过所述金属间电介质层的通孔102，所述通孔暴露出部分所述第一电极层。反熔丝层110和位于所述反熔丝层上的第二电极112，被配置或自对准到通孔102中，互连层108可配置到第二电极112和IMD层104上。
在本实施例中，第一电极层106可淀积在衬底上(未显示)，该衬底可为集成电路结构中的任意绝缘层。第一电极层106可通过接触传导层或接触绝缘层中的通孔连接到其它传导层。第一电极层106可为导电的单层材料，例如铝，铝-硅-铜合金，铜，钨，钛，钽，氮化钛，氮化钽，金属硅化物，或类似物。可替代地，第一电极层106可以是导电材料层的堆叠。例如，第一电极层106可以包括一铝层或铝-硅-铜合金层，一位于铝层或铝-硅-铜合金层上方和/或下方的第一阻挡层和/或第一粘接层。其中，所述第一阻挡层和第一粘接层均为导电层，用于阻挡层的合适材料包括并且不限于金属钛和钽或金属钛和钽的氮化物，用于粘接层的合适材料包括并且不限于金属钛或钽，或类似物。第一电极层106可以使用本领域已知的普通技术中的一个淀积工艺来形成。第一电极层106的厚度范围可从到
第一电极层106上可淀积IMD层104。用于IMD层104的合适材料包括并且不限于二氧化硅，氮化硅，或氮氧化硅。IMD层104可以使用本领域已知的普通技术中的一个CVD或PVD或其它合适淀积工艺中来淀积。IMD层104的厚度范围可从到
通孔102可由IMD层104来提供。通孔102贯穿IMD层104，从而暴露第一电极层106的一部分。通孔102可通过刻蚀工艺制成，该工艺可能涉及使用光刻胶图案化IMD层，刻蚀，剥离光刻胶，清洗等本领域公知的普通技术。通孔102可在横截面呈圆形，其直径范围从至通孔102也可以是其它合适的形状和尺寸。
接着，反熔丝层110淀积到通孔102中。用于反熔丝层110的合适材料包括电介质层诸如氧化硅，氮化硅，氮氧化硅，非晶硅，或类似物。在一些优选的实施例中，反熔丝层110包括具有介电常数等于或大于8的高K电介质材料。可用的高K电介质材料包括并且不限于HfO2，Al2O3，ZrO2，Ta2O5或La2O3。反熔丝层可为单层结构或叠层结构的电介质薄膜。以示例方式，反熔丝层可包含SiO2层，Si3N4层，氮氧化硅层，或非晶硅的一层或多层，以及HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层。反熔丝层可通过本领域所公知的普通技术中的原子层淀积(ALD)来实现。反熔丝层的厚度可小于优选小于更优选小于淀积的反熔丝层的台阶覆盖率高于80％，优选高于90％，更优选高于95％。其中，所述台阶覆盖率，指的是膜层厚度的均匀度，具体的，台阶覆盖率为膜层最薄处的厚度与膜层最厚处的厚度的比值。
接着，可淀积电传导材料至通孔102以形成第二电极112。第二电极112可以填塞的形式填到通孔中。合适的传导材料包括并且不限于铝，铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物，或类似物。第二电极112可由一层导电材料或多层导电材料的堆叠构成。第二电极112可通过本领域公知的普通技术中的ALD，CVD或其它淀积工艺来淀积形成。
在淀积第二电极112之前，第二粘接层和/或第二阻挡层114可选择性地淀积到通孔102中的反熔丝层110上，所述第二粘接层为导电粘接层。用于阻挡层的合适材料包括并且不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包括并且不限于金属Ti，Ta，或类似物。
抛光工艺诸如化学机械抛光(CMP)或无光刻的体刻蚀可实施来抛光所述IMD层104，以去除IMD层104上表面上的反熔丝层，第二电极，和选择性淀积的第二粘接层和/或第二阻挡层等材料。抛光工艺可确保反熔丝层110，第二电极112，和选择性淀积的第二粘接层和/或第二阻挡层114在通孔102之内。这使得反熔丝层110和第二电极112，以及选择性淀积的第二粘接层和/或第二阻挡层114依靠IMD层104中的通孔102实现自对准。可以看出，本实施例可以采用普通的自对准工艺制作形成反熔丝结构，工艺上易于实现，避免了现有技术中复杂的光刻工艺。
互连层108可在抛光工艺之后淀积。互连层108可以是第二电极的延伸或将第二电极112电连接到的其它方式。互连层108可为单层导电材料诸如铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物，或类似物。互连层108也可为多层导电材料层的堆叠层。例如，互连层108可包含一层铝或铝-硅-铜合金，和在铝或铝-硅-铜合金层上方或下方的阻挡层和/或粘接层。用于阻挡层的合适材料包含但并不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包含但不限于金属Ti，Ta或类似物。第二电极可由本领域公知的普通技术中的淀积工艺实现。第二电极的厚度范围可从到
可以看出，本实施例中的反熔丝结构由第一电极层，一个位于第一电极层上的金属间电介质层，以及一个金属间电介质通孔组成。该通孔贯穿金属间电介质层，暴露出至少部分第一电极层。反熔丝层淀积在通孔中，并位于第一电极层的上方。第二电极置于通孔中，并位于反熔丝层上。就其本身而论，第二电极和反熔丝层就能通过通孔实现自对准。互连层可置于第二电极和金属间电介质层上方。互连层可实现与通孔中的第二电极的电接触。
实施例六
图9示意性地示出了根据本实施例的反熔丝结构200。如图所示，反熔丝结构200具有双孔结构，在第一金属间电介质层(第一IMD层)204中的第一通孔202和在第二金属间电介质层(第二IMD层)208中的第二通孔206。第二通孔位于第一通孔上方，第二通孔的中轴线与第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔。第一电极214位于第一通孔202中，以及第二电极220位于第二通孔206中。
第一互连层210可淀积到衬底(未显示)上，该衬底可为集成电路结构中的任意绝缘层。第一互连层210可通过与其他传导层接触或与绝缘层上的通孔接触以连接到其它传导层。第一互连层210可用合适的导电材料诸如铝，铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物，或类似物。第一互连层210可以是单层或多层导电材料层。例如，第一互连层210可包含一铝层或铝-硅-铜合金层，一位于铝层或铝-硅-铜合金层的上方或下方的粘接层和/或阻挡层，所述粘接层为导电粘接层。所述粘接层和所述组档层均为导电层。用于阻挡层的合适材料包含但不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包含但不限于金属Ti，Ta，或类似物。第一互连层210可由本领域公知的普通技术中的淀积工艺来实现。第一互连层210的厚度范围可从到
第一IMD层204可淀积到第一电极层210上。用于第一IMD层的合适材料包括且不限于二氧化硅，氮化硅，或氮氧化硅。第一IMD层204可由本领域公知的普通技术之一的CVD或PVD或其它合适淀积工艺来淀积。第一IMD层204的厚度范围可从到
第一通孔202由第一IMD层204提供。第一通孔202贯穿第一IMD层204，暴露出部分所述第一互连层210。第一通孔202可通过刻蚀工艺实现，该工艺可能涉及使用光刻胶图案化IMD层204，刻蚀，剥离光刻胶，清洗等本领域公知的一些普通技术。第一通孔202的横截面可以是圆形，其直径范围为至第一通孔202也可以是其它合适的形状和尺寸。
第一导电材料被淀积到第一通孔202中以形成第一电极214。第一电极214可通过填塞的方式填到第一通孔202中。合适的导电材料包含且不限于铝，铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物，或类似物。第一电极214可由单层导电材料或者多层导电材料的堆叠构成。第一电极214可通过本领域内公知的普通技术中的ALD，CVD或其它淀积工艺来淀积实现。
在所述第一通孔中淀积第一导电材料，形成第一电极214之前，第一粘接层和/或第一阻挡层216可被淀积到第一通孔202中，所述第一粘接层为导电粘接层，第一粘接层和第一阻挡层为导电层。用于阻挡层的合适材料包含但不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包含且不限于金属Ti，Ta或类似物。
在所述第一金属间电介质层和所述第一电极上形成第二金属间电介质层之前，抛光工艺诸如化学机械抛光(CMP)或无光刻的体刻蚀可实施来去除第一IMD层204上表面上的第一电极材料，和选择性淀积的阻挡层和/或粘接层材料。第二IMD层208被淀积到第一IMD层204和第一通孔202中的第一电极214上。
第二IMD层208被随后淀积到第一IMD层204和第一通孔202中的第一电极214上。用于第二IMD层208的合适材料包含且不限于二氧化硅，氮化硅，或氮氧化硅。第二IMD层可通过本领域内所公知的普通技术中的CVD或PVD或其它合适淀积工艺来淀积实现。第二IMD层的厚度范围可从到
第二通孔206接着由第二IMD层208来提供。第二通孔206贯穿第二IMD层208，由此暴露出至少一部分的填充在第一通孔内的第一电极214，所述第二通孔位于所述第一通孔上方，所述第二通孔的中轴线与所述第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔。第二通孔206可通过刻蚀工艺实现，该工艺涉及用光刻胶图案化第二IMD层208，刻蚀，剥离光刻胶，清洗等本领域公知的普通技术之一。第二通孔206可以是横截面为圆形的形状，其直径范围从到第二通孔206也可以是其它合适的形状和尺寸。第二通孔206的形状和尺寸可以和第一通孔202的形状和尺寸大体相同。
反熔丝层218被淀积到第二通孔206内。用于反熔丝层218的合适材料包含电介质层诸如氧化硅，氮化硅，非晶硅，或类似物。在一些优选的实施例中，反熔丝层218包含具有介电常数等于或高于8的高K电介质材料。合适的高K电介质材料包含且不限于HfO2，Al2O3，ZrO2，Ta2O5或La2O3。反熔丝层218可以是单层结构或叠层结构的电介质薄膜。以示例方式，反熔丝层可包含SiO2层，Si3N4层，氮氧化硅层，或非晶硅的一层或多层，以及HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层。反熔丝层218可通过本领域所公知的普通技术中的原子层淀积(ALD)工艺来形成。反熔丝层218的厚度可小于优选小于更优选小于淀积的反熔丝层的台阶覆盖率高于80％，优选高于90％，更优选高于95％。
第二导电材料被淀积到第二通孔206中以形成第二电极220。第二电极220可以填塞的形式填入第二通孔206中。合适的导电材料包含且不限于铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物，或类似物。第二电极220可由单层导电材料或多层导电材料的堆叠构成。第二电极220可通过本领域内公知的普通技术中的ALD，CVD或其它淀积工艺来淀积形成。第二电极220的横截面积与第一电极214的横截面积大体相同或小于第一电极214的横截面积。
在所述反熔丝层上淀积第二导电材料形成第二电极220之前，第二粘接层和/或第二阻挡层222可被淀积到反熔丝层218上的第二通孔206中，所述第二粘接层为导电粘接层。用于阻挡层的合适材料包含但不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包含且不限于金属Ti，Ta或类似物。
在所述第二金属间电介质层和所述第二电极上形成第二互连层之前，抛光工艺诸如化学机械抛光(CMP)或无光刻的体刻蚀可被实施以去除第二IMD层208表面上的反熔丝层，第二电极，和选择性淀积的第二阻挡层和/或第二粘接层材料。抛光工艺可确保反熔丝层218，第二电极220，和选择性淀积的第二阻挡层和/或第二粘接层222都在第二通孔内，使得反熔丝层218和第二电极220，和选择性淀积的第二阻挡层和/或第二粘接层222沿着第二通孔206实现自对准。
第二互连层212可在抛光工艺之后淀积。同第一互连层210类似，第二互连层212可以是导电材料诸如铝，铝-硅-铜合金，Cu，W，Ti，Ta，TiN，TaN，金属硅化物或类似物的单层结构。或者，第二互连层212可以是多层导电材料的叠层结构。例如，第二互连层212可包含一铝层或铝-硅-铜合金层，和位于铝层或铝-硅-铜合金层上方或下方的阻挡层和/或粘接层。用于阻挡层的合适材料包含但不限于金属Ti或Ta或金属Ti或Ta的氮化物。用于粘接层的合适材料包含且不限于金属Ti或Ta或类似物。第二互连层212可通过本领域所公知的普通技术中的淀积工艺形成。第二电极212的厚度范围可从到
可以看出，本实施例中，反熔丝结构包括第一互连层，第二互连层，位于第一互连层和第二互连层之间的第一金属间电介质层，穿过第一金属间电介质层并暴露出部分第一互连层的第一通孔，第一电极位于第一通孔中，在通孔中第一电极和第一互连层实现电接触，第二金属间电介质层位于第一互连层和第二互连层之间并位于第一金属电介质层上方，第二通孔穿过第二金属间电介质层。其中，第二通孔垂直置于第一层通孔上，第二层通孔中的反熔丝层至少覆盖部分第一电极，第二通孔中的第二电极位于在反熔丝层上，其中，第二电极和第二互连层实现电接触。就其本身而论，第二电极和反熔丝层在通孔中实现自对准。
实施例七
图10示意性地示出了本实施例中的反熔丝结构300。其中，该反熔丝结构300从很多方面来看类似于图9示出的反熔丝结构200。例如，图10示出的反熔丝结构300也有双孔结构，一个在第一IMD层304中的第一通孔302和在第二IMD层308中的第二通孔306。第一通孔302和第二通孔306是在两互连层310和312之间垂直且中轴线重合布置的。在第一通孔302中，第一电极314被淀积到其中。第一阻挡层和/或第一粘接层316可在第一电极314被淀积和填入到第一通孔302之前淀积到第一通孔302中。在第二通孔306中，一ALD的反熔丝层318被淀积到其中。用于反熔丝层的材料可以包含氧化硅，氮化硅，氮氧化硅，非晶硅和/或电介质层或以上讨论的优选具有介电常数等于或高于8的高K电介质材料。具有高K电介质材料的反熔丝层318的厚度可小于优选小于更优选小于淀积的反熔丝层的台阶覆盖率高于80％，优选高于90％，更优选高于95％。第二电极320被淀积到第二通孔306中。之后，抛光工艺诸如化学机械抛光可实施来去除第二IMD层308表面上的反熔丝层，第二电极，和选择性淀积的第二阻挡层和/或第二粘接层材料。
反熔丝结构200和300之间的不同在图10中可以看出，第二IMD层308中的第二通孔306的横截面积小于第一IMD层304中的第一通孔302的横截面积，然而在图9中的反熔丝结构200中，第二IMD层208中的第二通孔206的横截面积是和第一IMD层204中的第一通孔202的横截面积是大体一致的。因此，在图9的反熔丝结构200中，第一电极214和第一阻挡层和/或第一粘接层216都和第二通孔206中的反熔丝层218参与到反熔丝层218的击穿过程，但在图10中的反熔丝结构300中，只有和第二通孔306中的反熔丝层318接触的一部分第一电极314参与到反熔丝层318的击穿过程。
实施例八
图11示意性地示出了根据本公开的备选实施例中的反熔丝结构400。图11示出的反熔丝结构400从很多方面来看类似于图9示出的反熔丝结构200。例如，图11示出的反熔丝结构400也有双孔结构，一个在第一IMD层404中的第一通孔402和在第二IMD层408中的第二通孔406。第一通孔402和第二通孔406是在两互连层410和412之间相互垂直且中轴线重合布置的。在第一通孔402中，第一电极414被淀积到其中。第一阻挡层和/或第一粘接层416可在第一电极414被淀积和填入到第一通孔402之前淀积到第一通孔402中。在第二通孔406中，一ALD的反熔丝层418被淀积到其中。用于反熔丝层418的合适材料包含电介质薄膜如氧化硅、氮化硅、氮氧化硅、非晶硅或以上讨论的优选具有介电常数等于或高于8的高K电介质材料。反熔丝层418的厚度可小于优选小于更优选小于淀积的反熔丝层的台阶覆盖率高于80％，优选高于90％，更优选高于95％。第二电极420被淀积到第二通孔406中。之后，抛光工艺诸如化学机械抛光或无光刻的体刻蚀可实施来去除第二IMD层表面以上的反熔丝层，第二电极，和选择性淀积的第二阻挡层和/或第二粘接层材料。
反熔丝结构200和400之间的不同在图11中可以看出，第二IMD层408中的第二通孔406的横截面积大于第一IMD层404中的第一通孔402的横截面积，然而在图9中的反熔丝结构200中，第二IMD层208中的第二通孔206的横截面积是和第一IMD层204中的第一通孔202的横截面积是大体一致的。而本实施例中的第二通孔406的一部分会延伸到第一IMD层404内，并环绕在所述第一电极侧面，所述反熔丝层边缘台阶环绕所述第一电极侧面，即第一通孔402的一部分可被第二通孔406所包围。第二通孔406中的反熔丝层418可在反熔丝层418的底部形成一个凹口的台阶。在图四示出的反熔丝结构400中，反熔丝层的击穿和导电沟道的形成很可能发生在台阶424的交叉角落处。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
以上对本申请所提供的一种反熔丝存储器及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (27)
1.一种反熔丝结构，其特征在于，包括：
第一互连层；
第二互连层；
位于所述第一互连层和所述第二互连层之间第一金属间电介质层；
穿过所述第一金属间电介质层的第一通孔，所述通孔暴露部分所述第一互连层；
位于所述第一通孔中的第一电极，所述第一电极和所述第一互连层电接触；
位于所述第一金属间电介质层和所述第二互连层之间的第二金属间电介质层；
穿过所述第二金属间电介质层的第二通孔，其中，所述第二通孔位于所述第一通孔上方，所述第二通孔的中轴线与所述第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔；
位于所述第二通孔内且覆盖所述第二通孔内的第一电极的反熔丝层；
位于所述第二通孔中的第二电极，所述第二电极和所述第二互连层电接触；
其中，所述反熔丝层包括至少一层高介电常数K介质层，所述高介电常数K介质层为介电常数K值大于6的介质层；
所述第二通孔的横截面积小于所述第一通孔的横截面积；或者，
所述第二通孔的横截面积大于所述第一通孔的横截面积；
所述第二通孔延伸至所述第一金属间电介质层内，并环绕在所述第一电极侧面，所述反熔丝层边缘台阶环绕所述第一电极侧面。
2.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝层包括采用原子层沉积ALD工艺沉积的SiO2层和/或Si3N4层。
3.根据权利要求1所述的反熔丝结构，其特征在于，反熔丝层的介电常数大于8。
4.根据权利要求3所述的反熔丝结构，其特征在于，所述反熔丝层采用原子层沉积ALD工艺沉积得到。
5.根据权利要求4所述的反熔丝结构，其特征在于，所述反熔丝层包括HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层，或其中任意层的组合。
6.根据权利要求4所述的反熔丝结构，其特征在于，所述反熔丝层的厚度小于
7.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝层的厚度小于
8.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝层包括叠层结构的电介质薄膜。
9.根据权利要求8所述的反熔丝结构，其特征在于，所述叠层结构的电介质薄膜包括：
一层或多层的SiO2层，Si3N4层，氮氧化硅层，或非晶硅层；
和，
一层或多层的HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层；
其中，所述SiO2层、Si3N4层、氮氧化硅层、非晶硅层、HfO2层、Al2O3层、ZrO2层、Ta2O5层和La2O3层均采用原子层沉积ALD工艺沉积得到。
10.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝层的台阶覆盖率大于80％。
11.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝层的台阶覆盖率大于95％。
12.根据权利要求1所述的反熔丝结构，其特征在于，还包括，位于所述第一电极层和所述第一互连层之间的第一粘接层和/或第一阻挡层。
13.根据权利要求1所述的反熔丝结构，其特征在于，还包括，位于所述第二电极和所述反熔丝层之间的第二粘接层和/或第二阻挡层。
14.根据权利要求1所述的反熔丝结构，其特征在于，所述第二电极和所述反熔丝层位于所述通孔内。
15.一种制造反熔丝结构的方法，其特征在于，包括：
形成第一互连层；
在所述第一互连层上形成第一金属间电介质层；
刻蚀所述第一金属间电介质层，形成穿过所述第一金属间介质层的第一通孔，所述第一通孔暴露出部分所述第一互连层；
在所述第一通孔中淀积第一导电材料，形成第一电极，所述第一电极与所述第一互连层电接触；
在所述第一金属间电介质层和所述第一电极上形成第二金属间电介质层；
刻蚀所述第二金属间电介质层，形成穿过所述第二金属间电介质层的第二通孔；所述第二通孔位于所述第一通孔上方，所述第二通孔的中轴线与所述第一通孔的中轴线平行，所述第一通孔和所述第二通孔贯通为一个通孔；
在所述第二通孔内淀积反熔丝层，所述反熔丝层覆盖所述第二通孔内的第一电极；其中，至少一层为高介电常数K介质层，所述高介电常数K介质层为介电常数K值大于6的介质层；
在所述反熔丝层上淀积第二导电材料，形成第二电极；其中，所述第二电极和所述反熔丝层位于所述通孔内；
在所述第二金属间电介质层和所述第二电极上形成第二互连层，所述第二互连层和第二电极电接触；
所述第二通孔的横截面积小于所述第一通孔的横截面积；
或者，所述第二通孔的横截面积大于所述第一通孔的横截面积，所述第二通孔延伸至所述第一金属间电介质层内，并环绕在所述第一电极侧面，所述反熔丝层边缘台阶环绕所述第一电极侧面。
16.根据权利要求15所述的方法，其特征在于，采用原子层沉积ALD工艺在所述第二通孔内淀积反熔丝层。
17.根据权利要求16所述的方法，其特征在于，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述第二通孔中淀积SiO2层和/或Si3N4层。
18.根据权利要求15所述的方法，其特征在于，所述反熔丝层的介电常数大于8。
19.根据权利要求16所述的方法，其特征在于，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，采用原子层沉积ALD工艺在所述第二通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层或La2O3层中的一层或多层。
20.根据权利要求16所述的方法，其特征在于，所述采用原子层沉积ALD工艺在所述第二通孔中淀积反熔丝层，包括，
采用原子层沉积ALD工艺在所述第二通孔中淀积SiO2层，Si3N4层，氮氧化硅层，或非晶硅层中的一层或多层；
采用原子层沉积ALD工艺在所述第二通孔中淀积HfO2层，Al2O3层，ZrO2层，Ta2O5层，或La2O3层中的一层或多层。
21.根据权利要求15所述的方法，其特征在于，所述反熔丝层的厚度小于
22.根据权利要求15所述的方法，其特征在于，所述反熔丝层的厚度小于
23.根据权利要求15所述的方法，其特征在于，所述在所述第一金属间电介质层和所述第一电极上形成第二金属间电介质层之前，还包括：化学机械抛光第一金属间电介质层，去除所述第一金属间电介质层上表面的第一电极。
24.根据权利要求15所述的方法，其特征在于，所述在所述第二金属间电介质层和所述第二电极上形成第二互连层之前，还包括：化学机械抛光第二金属间电介质层，去除所述第二金属间电介质层上表面的反熔丝层和第二电极。
25.根据权利要求15所述的方法，其特征在于，所述在所述第一通孔中淀积第一导电材料之前，还包括：在所述第一通孔中形成第一粘接层和/或第一阻挡层。
26.根据权利要求15所述的方法，其特征在于，所述在所述反熔丝层上淀积第二导电材料之前，还包括：在所述第二通孔中形成第二粘接层和/或第二阻挡层。
27.根据权利要求15所述的方法，其特征在于，所述反熔丝层的台阶覆盖率高于95％。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2015103821103 | 2015-07-01 | ||
| CN201510382110 | 2015-07-01 | ||
| US15/089,108 | 2016-04-01 | ||
| US15/089,108 US10128184B2 (en) | 2015-07-01 | 2016-04-01 | Antifuse structure in via hole in interplayer dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098691A CN106098691A (zh) | 2016-11-09 |
| CN106098691B true CN106098691B (zh) | 2019-05-28 |
Family
ID=57215080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610490086.XA Active CN106098691B (zh) | 2015-07-01 | 2016-06-24 | 反熔丝结构、反熔丝存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098691B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411601B (zh) * | 2018-11-06 | 2023-04-07 | 珠海创飞芯科技有限公司 | 阻变存储器及其制作方法 |
| CN115692372A (zh) * | 2021-07-27 | 2023-02-03 | 中国电子科技集团公司第五十八研究所 | 一种反熔丝单元结构、制备方法及电极结构的制备方法 |
| CN117995811A (zh) * | 2022-10-27 | 2024-05-07 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258558A (zh) * | 2005-07-01 | 2008-09-03 | 桑迪士克3D公司 | 具有用于反向偏置编程的高k反熔丝的存储器单元 |
| CN102315173A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 三维多值非挥发存储器的制备方法 |
| CN103137860A (zh) * | 2011-11-30 | 2013-06-05 | 中国科学院微电子研究所 | 非易失性三维半导体存储器件及制备方法 |
| CN104051617A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 阻变式存储结构及其形成方法 |
| CN104347631A (zh) * | 2013-07-30 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 使用组合间隔件的rram结构和工艺 |
| CN104576600A (zh) * | 2013-10-10 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637957B1 (en) * | 2012-07-18 | 2014-01-28 | International Business Machines Corporation | Low cost anti-fuse structure |
-
2016
- 2016-06-24 CN CN201610490086.XA patent/CN106098691B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258558A (zh) * | 2005-07-01 | 2008-09-03 | 桑迪士克3D公司 | 具有用于反向偏置编程的高k反熔丝的存储器单元 |
| CN102315173A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 三维多值非挥发存储器的制备方法 |
| CN103137860A (zh) * | 2011-11-30 | 2013-06-05 | 中国科学院微电子研究所 | 非易失性三维半导体存储器件及制备方法 |
| CN104051617A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 阻变式存储结构及其形成方法 |
| CN104347631A (zh) * | 2013-07-30 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 使用组合间隔件的rram结构和工艺 |
| CN104576600A (zh) * | 2013-10-10 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098691A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7190584B2 (ja) | 三次元メモリデバイス及びそれを形成するための方法 | |
| US10622305B2 (en) | Interconnection structures for semiconductor devices and methods of fabricating the same | |
| US11309327B2 (en) | Method for forming channel hole plug of three-dimensional memory device | |
| JP2022500856A (ja) | 三次元メモリデバイス及びその形成方法 | |
| TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
| TWI706544B (zh) | 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法 | |
| JP2002141417A (ja) | 並列キャパシタの積層構造と製造方法 | |
| JP2022537237A (ja) | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| CN111244065A (zh) | 集成电路电容器阵列结构、半导体存储器及制备方法 | |
| US10103330B2 (en) | Resistance variable memory structure | |
| KR101554826B1 (ko) | 저항 가변성 막을 갖는 메모리 셀 및 그 제조 방법 | |
| KR100806034B1 (ko) | Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
| CN106098691B (zh) | 反熔丝结构、反熔丝存储器及其制作方法 | |
| US9299643B2 (en) | Ruthenium interconnect with high aspect ratio and method of fabrication thereof | |
| CN110770904A (zh) | 具有由粘合层连接的源极触点的三维存储器件及其形成方法 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| US8803212B2 (en) | Three-dimensional crossbar array | |
| US20070235880A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2004342702A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN107871742B (zh) | 动态随机存取存储器元件 | |
| US20220199531A1 (en) | Memory device and fabrication method thereof | |
| JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
| KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
| US20040262638A1 (en) | Integrated circuit with dram memory cell | |
| JP2014216386A (ja) | 抵抗変化素子及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |