CN107301877A - 可配置的rom - Google Patents

可配置的rom Download PDF

Info

Publication number
CN107301877A
CN107301877A CN201611163146.3A CN201611163146A CN107301877A CN 107301877 A CN107301877 A CN 107301877A CN 201611163146 A CN201611163146 A CN 201611163146A CN 107301877 A CN107301877 A CN 107301877A
Authority
CN
China
Prior art keywords
antifuse
capacitor
transistor
programming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611163146.3A
Other languages
English (en)
Inventor
S·德努尔梅
P·康德利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of CN107301877A publication Critical patent/CN107301877A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Abstract

可配置ROM包括电可编程反熔丝以及通过掩蔽编程的反熔丝。

Description

可配置的ROM
本申请要求享有2016年4月11日提交的法国专利申请No.16/53287的权益，该申请在此以法律所允许最大范围通过全文引用而并入本文。
技术领域
本公开涉及一种可配置反熔丝(antifuse)只读存储器(ROM)。它特别地涉及一种一次性可编程存储器(OTP存储器)。
背景技术
图1是示出了反熔丝及其存取晶体管的示例的电路图。该反熔丝包括电容器1并且与存取晶体管3串联连接。晶体管3的源极5连接至电压源VS，晶体管3的栅极7连接至电压源VG，以及晶体管3的漏极9连接至电容器1的第一端子。电容器的自由端子或极板连接至电压源VHT。在初始状态中，反熔丝称作是未编程的。其阻抗例如在一GΩ的量级。当高电压施加至电容器时，后者击穿并且进入低阻抗状态，例如在10kΩ的量级。反熔丝称作是已编程的。为了使得电容器1击穿，寻址电压VG施加至晶体管栅极并且强电压差VHT－VS施加在电容器1的自由端子与晶体管3的源极5之间。该类型的反熔丝用作在存储器阵列中的存储器单元。为了编程该存储器阵列，电压VS、VG、VHT的应用端子分布在存储器阵列的行和列上。
图2是示出了图1的反熔丝及其存取晶体管3的实施例的视图。视图示出了与存取晶体管3串联的电容器1，存取晶体管3具有源极5、栅极7和漏极9以及电压VS、VG、VHT的应用端子。电容器1和晶体管3形成在相同的半导体衬底11上。晶体管3的源极5由支持电接触的衬底11(N+)的重掺杂N部分形成。电接触由通孔13连接至形成在第一金属化层中的第一电极15，从而形成电压VS的应用端子。晶体管3的栅极7形成在驻留在少或非P类型掺杂(P-)的衬底一部分上的绝缘栅极材料的层17上。电栅极接触由通孔19连接至形成在第一金属化层中的第二栅极电极21，从而形成电压VG的应用端子。晶体管3的漏极9由重掺杂N型衬底部分(N+)形成。该部分也形成了电容器1的第一极板。实际上，具有与层17基本上相等厚度和相同结构的绝缘材料的层23驻留在该部分上。层23支撑电容器的第二极板25。由通孔27连接至形成在第一金属化层中、形成了电压VHT的应用端子的第三电极29的电接触位于极板25上。
为了访问存储在使用该类型反熔丝的存储器中的数据，窃取者可以借由电子扫描显微镜采用电子扫描结构并且施加偏置电压。具有流过其中的电流的已编程存储器单元将随后出现作为光斑。在已经分层了形成在部件上的金属化层之后，该攻击可以从上表面执行，以便于到达第一金属化层的电极15、21、29。攻击也可以从下表面执行，优选地在已经减薄了衬底之后。
发明内容
实施例的目的在于形成避免了现有装置缺点的至少一些的可配置ROM。
实施例的目的在于形成不太易于受到窃取者攻击的可配置ROM。
因此，实施例提供了一种包括电可编程反熔丝和通过掩蔽(masking)已编程的反熔丝的可配置ROM。
根据实施例，一种电可编程反熔丝包括电容器，电容器与存取晶体管串联连接，电容器包括驻留在绝缘材料层上的极板，电接触被形成在晶体管栅极上、在晶体管与电容器相反的主区域上、以及在电容器极板上。
根据实施例，通过掩蔽编程的反熔丝包括电可编程反熔丝的部件，并且进一步包括在晶体管和电容器之间的衬底上的电接触。
根据实施例，所述电接触的每一个由通孔连接至形成在第一金属化层中的电极。
根据实施例，电可编程反熔丝的电容器的电极具有等同于通过掩蔽编程的反熔丝的电容器的电极的那些形状和尺寸。
根据实施例，绝缘材料的层具有与存取晶体管的栅极绝缘体层的相同厚度并且由相同材料制成。
根据实施例，绝缘材料的层和栅极绝缘层具有在从1至10nm范围内的厚度。
在以下具体实施例的非限定性说明中将结合附图详细讨论前述和其他特征以及优点。
附图说明
图1示出了电可编程反熔丝及其存取晶体管的电路图；
图2是示出了电可编程反熔丝及其存取晶体管的实施例的剖视图；
图3是示出了通过掩蔽编程的反熔丝及其存取晶体管的实施例的剖视图；
图4是通过掩蔽编程的反熔丝及其存取晶体管的实施例的顶视图；
图5是电可编程反熔丝及其存取晶体管的实施例的顶视图；
图6示出了可配置ROM阵列的实施例。
具体实施方式
在不同附图中已经采用相同参考数字标注相同元件，并且进一步的，各个附图并未按照比例。为了清楚，仅已经示出并详述有助于理解所述实施例的那些步骤和元件。
在以下说明书中，当对于限制了相对位置的术语诸如术语“顶部”、“下部”和“上部”时，对于附图中所关注元件的朝向做出参考。除非另外规定，表达“以……的量级”意味着在10％内，优选地在5％内。
图3是通过掩蔽编程的反熔丝及其存取晶体管的实施例的剖视图。在该附图中，采用相同的参考数字标注与图1和图2相同的元件。图3的反熔丝具有与图2的反熔丝相同的通用配置并且进一步包括在电容器1的附近的晶体管的漏极9上的电接触件。接触件由通孔31连接至形成了电压VHT的应用端子的电极33。层23具有在从1nm至10nm范围内的厚度，并且可以由绝缘材料的单一层或者绝缘材料的层堆叠而形成。作为示例，绝缘材料可以是二氧化硅或二氧化铪。电极33具有足够的延长以覆盖通孔27和31。通孔31因此短路了电容器1。由掩模限定通孔31，掩膜尤其限定了将晶体管3的源极5连接至形成访问电压VS的端子的电极15。反熔丝因此通过制造而编程。
图4是通过掩蔽图3中该类型的反熔丝而编程的反熔丝的实施例的顶视图。晶体管3和电容器1形成在具有矩形轮廓的半导体衬底11上。电容器1的极板25驻留在绝缘材料(图4中未示出)的层23上，层23自身驻留在晶体管3的漏极9上。在所示的示例中，极板25延伸直至由此形成了两个对称通孔27的接触区域。电极15、21和33如所示以虚线界定。形成电压VHT的应用端子的电极33特别地覆盖了通孔31和通孔27。
图5是图2的电可编程反熔丝及其存取晶体管的实施例的顶视图。在该附图中，采用相同参考数字标注与图4中相同的元件。形成了电压VHT的应用端子的电极29形成为与图4的通过掩蔽编程的反熔丝的电极33具有相同形状和相同延伸范围。因此，在顶视图中，电可编程反熔丝和通过掩蔽编程的反熔丝是等同的。
图6是可配置ROM的存储器单元的阵列4的简化顶视图。
该可配置ROM包括电可编程反熔丝以及通过掩蔽编程的反熔丝。
空白存储器单元42是处于未编程状态的电可编程反熔丝。采用黑点标记的存储器单元44是处于已编程状态的电可编程反熔丝。采用交叉标记的存储器单元46是通过掩蔽编程的反熔丝。通过掩蔽编程的反熔丝的阻抗例如在10Ω的量级，并且小于处于已编程状态下电可编程反熔丝的阻抗，其例如在10kΩ的量级。
两种类型反熔丝的光学观察并未使能相互区分它们，因为它们具有等同的方面。
采用在现有技术讨论中所述的电子扫描显微镜观察，可以希望查看不同类型反熔丝的状态。通过掩蔽编程的反熔丝具有比电可编程反熔丝较低的阻抗并且传导了最大的电子流。窃取者将随后查看对于通过掩蔽编程的反熔丝的尖锐光斑。然而，处于已编程状态的电可编程反熔丝无法与未编程反熔丝区分。窃取者可以因此相信在图6中采用黑点标记的已编程单元是未编程的并且将无法访问存储在存储器中的所有数据。
已经描述了具体实施例。各个改变、修改和改进对于本领域技术人员将是易于发生的。特别地：
－掺杂的半导体衬底可以对应于形成在固体半导体衬底中的阱，或者对应于绝缘体上硅结构(SOI)；
－上述偏置均可以反转；
－阻抗值仅给出作为示例；
－所述电容器可以替换为具有第一高电阻率状态和第二低电阻率状态的任何其他类型反熔丝；
－可以使用多个例如三个串联连接的存取晶体管以承担在编程操作中所包含的高电压。
该改变、修改和改进意在是本公开的一部分，并且意在落入本发明的精神和范围内。因此，前述说明书仅是借由示例的方式并且并非意在是限定性的。本发明仅由如以下权利要求及其等价形式所限定。

Claims (7)

1.一种可配置ROM，包括电可编程反熔丝(42，44)以及通过掩蔽编程的反熔丝(46)。
2.根据权利要求1所述的可配置ROM，其中至少一个电可编程反熔丝包括电容器(1)，所述电容器与存取晶体管(3)串联连接，所述电容器包括驻留在绝缘材料层(23)上的极板(25)，电接触件被形成在所述存取晶体管的栅极(7)上、被形成在晶体管的与所述电容器相对的主区域(5)上以及被形成在所述电容器的极板(25)上。
3.根据权利要求2所述的可配置ROM，其中，通过掩蔽编程的至少一个反熔丝包括电可编程反熔丝的部件，并且进一步包括在所述晶体管(3)和所述电容器(1)之间在衬底(11)上的电接触件。
4.根据权利要求2所述的可配置ROM，其中所述电接触件中的每个电接触件经由通孔连接至在第一金属化层中形成的电极。
5.根据权利要求4所述的可配置ROM，其中电可编程反熔丝的所述电容器(1)的电极的形状和尺寸与通过掩蔽编程的反熔丝的电容器(1)的电极的形状和尺寸等同。
6.根据权利要求2所述的可配置ROM，其中所述绝缘材料层具有与所述存取晶体管的栅极绝缘体层相同的厚度，并且由与所述存取晶体管的栅极绝缘体层相同的材料制成。
7.根据权利要求6所述的可配置ROM，其中所述绝缘材料层和所述栅极绝缘体层具有在从1nm至10nm范围内的厚度。
CN201611163146.3A 2016-04-14 2016-12-15 可配置的rom Pending CN107301877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1653287A FR3050319B1 (fr) 2016-04-14 2016-04-14 Memoire morte configurable
FR1653287 2016-04-14

Publications (1)

Publication Number Publication Date
CN107301877A true CN107301877A (zh) 2017-10-27

Family

ID=56263918

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611163146.3A Pending CN107301877A (zh) 2016-04-14 2016-12-15 可配置的rom
CN201621379350.4U Active CN206610810U (zh) 2016-04-14 2016-12-15 可配置rom

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201621379350.4U Active CN206610810U (zh) 2016-04-14 2016-12-15 可配置rom

Country Status (3)

Country Link
US (1) US20170301681A1 (zh)
CN (2) CN107301877A (zh)
FR (1) FR3050319B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3050319B1 (fr) * 2016-04-14 2018-05-11 Stmicroelectronics Sa Memoire morte configurable
US11605639B2 (en) * 2020-06-15 2023-03-14 Taiwan Semiconductor Manufacturing Company Limited One-time-programmable memory device including an antifuse structure and methods of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395797A (en) * 1992-12-01 1995-03-07 Texas Instruments Incorporated Antifuse structure and method of fabrication
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
CN1864262A (zh) * 2003-10-06 2006-11-15 国际商业机器公司 电可编程反熔丝和由它构成的电路
WO2008077240A1 (en) * 2006-12-22 2008-07-03 Sidense Corp. Mask programmable anti-fuse architecture
CN101609834A (zh) * 2008-06-20 2009-12-23 东部高科股份有限公司 具有otp单元的半导体器件及其制造方法
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
CN103151332A (zh) * 2013-03-25 2013-06-12 中国电子科技集团公司第五十八研究所 一种ono反熔丝单元结构及其制备方法
CN206610810U (zh) * 2016-04-14 2017-11-03 意法半导体有限公司 可配置rom

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117461A (ja) * 2007-11-02 2009-05-28 Elpida Memory Inc アンチヒューズ素子、およびアンチヒューズ素子の設定方法
US8350308B2 (en) * 2008-03-06 2013-01-08 Nxp B.V. Reverse engineering resistant read only memory
US8242831B2 (en) * 2009-12-31 2012-08-14 Intel Corporation Tamper resistant fuse design
JP2012079942A (ja) * 2010-10-01 2012-04-19 Renesas Electronics Corp 半導体装置
JP2012099625A (ja) * 2010-11-02 2012-05-24 Renesas Electronics Corp 半導体装置
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
FR2980920B1 (fr) * 2011-09-29 2013-10-04 St Microelectronics Crolles 2 Circuit integre a cle d'identification auto-programmee
FR2990291A1 (fr) * 2012-05-03 2013-11-08 St Microelectronics Sa Procede de controle du claquage d'un antifusible

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395797A (en) * 1992-12-01 1995-03-07 Texas Instruments Incorporated Antifuse structure and method of fabrication
CN1864262A (zh) * 2003-10-06 2006-11-15 国际商业机器公司 电可编程反熔丝和由它构成的电路
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
WO2008077240A1 (en) * 2006-12-22 2008-07-03 Sidense Corp. Mask programmable anti-fuse architecture
CN101609834A (zh) * 2008-06-20 2009-12-23 东部高科股份有限公司 具有otp单元的半导体器件及其制造方法
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
CN103151332A (zh) * 2013-03-25 2013-06-12 中国电子科技集团公司第五十八研究所 一种ono反熔丝单元结构及其制备方法
CN206610810U (zh) * 2016-04-14 2017-11-03 意法半导体有限公司 可配置rom

Also Published As

Publication number Publication date
FR3050319B1 (fr) 2018-05-11
CN206610810U (zh) 2017-11-03
US20170301681A1 (en) 2017-10-19
FR3050319A1 (fr) 2017-10-20

Similar Documents

Publication Publication Date Title
CN104979353B (zh) 反熔丝单次可编程存储单元以及存储器的操作方法
US7256446B2 (en) One time programmable memory cell
US7256471B2 (en) Antifuse element and electrically redundant antifuse array for controlled rupture location
US7714326B2 (en) Electrical antifuse with integrated sensor
US8258586B1 (en) Non-volatile anti-fuse with consistent rupture
CN103579246B (zh) 一次性可编程存储器单元及其制造方法
CN101271881A (zh) 熔断后不会造成非线性电流的反熔丝及存储单元
US7804352B2 (en) Multi-level anti-fuse and methods of operating and fabricating the same
US11605639B2 (en) One-time-programmable memory device including an antifuse structure and methods of forming the same
CN101488502A (zh) 非易失性半导体存储装置
US8546222B1 (en) Electrically erasable programmable non-volatile memory
CN206610810U (zh) 可配置rom
US10825823B1 (en) Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US20200343182A1 (en) Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US8674475B2 (en) Antifuse and methods of operating and manufacturing the same
KR102414944B1 (ko) 반도체 장치의 안티-퓨즈
US20090029541A1 (en) Method of fabricating anti-fuse and method of programming anti-fuse
US11393547B2 (en) Anti-fuse one-time programmable memory cell and related array structure
CN109671710B (zh) 具有改进的可编程性的otp单元
CN114429991A (zh) 反熔丝晶体管及其制造方法、存储单元及其阵列、芯片
US11450670B1 (en) Semiconductor memory cell and the forming method thereof
US11380694B2 (en) Low-voltage anti-fuse element
US9941017B1 (en) Antifuse one-time programmable semiconductor memory
US7805687B2 (en) One-time programmable (OTP) memory cell
US9082823B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171027

WD01 Invention patent application deemed withdrawn after publication