CN109671710B - 具有改进的可编程性的otp单元 - Google Patents
具有改进的可编程性的otp单元 Download PDFInfo
- Publication number
- CN109671710B CN109671710B CN201811179146.1A CN201811179146A CN109671710B CN 109671710 B CN109671710 B CN 109671710B CN 201811179146 A CN201811179146 A CN 201811179146A CN 109671710 B CN109671710 B CN 109671710B
- Authority
- CN
- China
- Prior art keywords
- source
- memory cell
- drain region
- gate electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000015556 catabolic process Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
集成电路OTP存储器单元包括具有增强的可编程性的编程元件。编程元件具有在半导体衬底的表面处的掺杂区域、以及部分地在半导体衬底的表面上并且沿着掺杂区域的边界延伸的导电层。导电层通过薄氧化物层从掺杂区域和半导体衬底的表面移位。部分延伸的导电层提供用于在编程期间聚集电场并且使栅极氧化物层破裂的位置。
Description
技术领域
本发明涉及OTP(一次性可编程)存储器单元，并且特别地涉及具有改进的可编程性的存储器单元结构。
背景技术
OTP存储器单元存储一位信息：“1”或“0”，这取决于单元是否已经被编程。位的值与单元是否被编程之间的特定对应关系任意地定义。编程通过存储器单元中的编程元件MOSFET(金属氧化物半导体场效应晶体管)的栅极氧化物的击穿或破裂来执行。随着MOSFET的栅极氧化物的击穿，穿过栅极氧化物形成导电塞(conducting plug)，以在栅极电极与MOSFET的源极/漏极区域和/或MOSFET的源极/漏极下面的本体之间形成编程连接。由于通过产生电连接来对单元编程，因此这种存储器单元有时被称为“反熔丝”OTP单元。
OTP存储器单元的编程的问题是其可变性。栅极氧化物击穿可以随着不受欢迎的降低的导电率以及这种单元的阵列的存储器单元的电导率的大的变化而广泛变化。非常希望实现编程连接的持续改进。
本发明解决了可以改进OTP存储器单元的可编程性的一种方式。
发明内容
本发明提供了一种集成电路OTP(一次性可编程)存储器单元，其具有MOSFET，MOSFET具有栅极电极、以及在用于集成电路的衬底中的第一源极/漏极区域和第二源极/漏极区域，第一源极/漏极区域连接到第一导线，并且栅极电极控制第一源极/漏极区域与第二源极/漏极区域之间的电连接，栅极电极是第二导线的一部分。OTP单元还具有编程元件，编程元件具有平行于第二导线的第三导线并且具有延伸的矩形突片，突片在三个侧面上被第二源极/漏极区域围绕并且通过栅极氧化物层从第二源极/漏极区域的表面移位。矩形增强了存储器单元的可编程性。
本发明还提供了一种集成电路OTP(一次性可编程)存储器单元，其具有MOSFET，MOSFET具有栅极电极、以及在用于集成电路的衬底中的第一源极/漏极区域和第二源极/漏极区域。第一源极/漏极区域连接到第一导线，并且控制第一源极/漏极区域与第二源极/漏极区域之间的电连接的栅极电极是第二导线的一部分。OTP存储器单元还具有编程元件，编程元件具有平行于第二导线的第三导线，其中编程元件的至少一个延伸部具有沿着第二源极/漏极区域的边界的三个侧面，延伸部通过栅极氧化物层从第二源极/漏极区域的表面移位以增强存储器单元的编程。
本发明还提供了一种用于集成电路OTP(一次性可编程)存储器单元的具有增强的可编程性的编程元件。编程元件包括在半导体衬底的表面处的掺杂区域和部分地在半导体衬底的表面之上并且沿着掺杂区域的边界延伸的导电层。导电层通过薄氧化物层从掺杂区域和半导体衬底的表面移位。部分延伸的导电层提供用于通过掺杂区域与导电层之间的编程电压来聚集电场并且使栅极氧化物层破裂的位置。
考虑到以下详细描述和附图，本发明的其他目的、特征和优点将变得很清楚，附图中的相同的附图标记在所有附图中表示相同的特征。
附图说明
图1A示出了当前制造的OTP存储器单元的代表性顶视图；图1B示出了图1A的存储器单元的代表性截面侧视图；
图2A示出了根据本发明一个实施例的OTP存储器单元的代表性顶视图；图2B示出了用于一个半导体制造工艺的图2A的存储器单元的截面侧视图；图2C示出了用于另一半导体制造工艺的图2A的存储器单元的截面侧视图；以及
图3示出了根据本发明的实施例的图2A的OTP存储器单元的变型的代表性顶视图。
具体实施方式
图1A是当前的双晶体管OTP存储器单元的顶视图。存储器单元具有由栅极电极17形成的传输或选择晶体管，其中两个N+源极/漏极区域13和14在电极的任一侧上。N+源极/漏极区13通过触点20连接到OTP存储器单元上方的位线BL(图中未示出)。虽然图中未示出，但是位线BL将在图中竖直延伸并且在触点20上方交叉。N+源极/漏极区域14形成第二MOSFET晶体管、可编程元件或编程晶体管的源极/漏极区域。电浮置的第二N+源极/漏极区域15是第二MOSFET晶体管的一部分，第二MOSFET晶体管的栅极电极16从两个N+源极/漏极区域14和15稍微移除并且跨越两个N+源极/漏极区域14和15。
应当理解，栅极电极16和17是在一个方向(垂直于位线BL)上跨存储器阵列延伸的字线的一部分，OTP存储器单元是存储器阵列的一部分。当字线在具有源极/漏极区域13、14和15的存储器单元区域之上越过时，字线变为栅极电极。用于传输晶体管的栅极电极17是存储器阵列的读取字线(图1B中的WLr)，并且用于编程晶体管的栅极电极16是程序字线(图1B中的WLp)。为了便于在附图中标识，栅极电极标记为“多晶硅”和“多晶硅栅极”，但是栅极电极可以由很多不同的导电材料形成，包括例如掺杂的多晶硅、金属(诸如钨和钽)、硅化物(金属和多晶硅的合金)以及在半导体加工领域中公知的其他材料和材料组合。
图1B中示出了图1A的OTP存储器单元的另一视图。单元的截面侧视图是沿着图1A中的虚线1B'截取的。该稍微程式化的视图示出了薄绝缘氧化物层19(栅极氧化物)将P型本体12和N+区域13和14与栅极电极17分开。两个源极/漏极区域13和14以及跨越源极/漏极区域13、14的栅极电极17在本体12的顶部限定用于传输晶体管的沟道区域。薄绝缘栅极氧化物层18将本体12以及N+区域14和15与栅极电极16分开。两个源极/漏极区域14和15以及跨越源极/漏极区域14、15的栅极电极16在本体12的顶部限定用于可编程元件的沟道区域。具有绝缘氧化物的STI(浅沟槽隔离)区域21围绕存储器单元并且电隔离存储器单元。在STI区域21的顶部是厚场氧化物层22，字线/栅极电极16、17在厚场氧化物层22上延伸。尽管在图1A的顶视图中未示出，但是STI区域21和场氧化物层22围绕由N+源极/漏极区域13、14和15形成的矩形区域以及在栅极电极16和17下面的区域。
在这个双晶体管OTP存储器单元的示例中示出的特定MOSFET技术是SOI(绝缘体上硅)工艺。P型本体12位于绝缘BOX(掩埋氧化物)层11上，绝缘BOX层11又位于半导体衬底10上。其他半导体结构和工艺可以用于构造双晶体管OTP存储器单元，诸如美国专利No.7,471,540和7,623,368中所述，这两个专利均转让给本受让人并且出于所有目的通过引用并入本文。
源极/漏极区13连接到位线BL(未示出)，位线BL在图1A中竖直延伸并且在图1B中在存储器单元上方水平延伸。源极/漏极区域15保持浮置。通过栅极电极16(字线WLp)上的高电压、用于导通传输晶体管的栅极电极17(字线WLr)上的电压、和用于在源极/漏极区域14与本体12之间产生跨越栅极氧化物18的大电压的源极/漏极区域13(位线BL)上的电压来执行编程。该电压使编程元件(第二晶体管)的栅极氧化物18击穿或破裂。随着栅极氧化物18的击穿，穿过栅极氧化物18形成导电塞，以在栅极电极16与N+源极/漏极区域14和/或下层本体12之间形成编程连接。然而，仍然存在编程过程和编程连接的所得到的的电参数的变化。需要更高的一致性和精确度。
在本发明中，呈现了OTP存储器单元的不同布置。通过调节N+源极/漏极区域和可编程元件的边缘而重新限定的存储器单元的外围从第二MOSFET变为在传输晶体管的源极/漏极区域之上的简单的矩形突片(tab)。图2A是OTP存储器单元的顶视图，并且图2B是OTP存储器单元的截面图，OTP存储器单元具有很多与图1A的存储器单元类似的元件。描述了根据本发明的一个实施例的差异。
传输晶体管具有从两个N+源极/漏极区域33和34略微移除并且跨越两个N+源极/漏极区域33和34的栅极电极37，其布置类似于图1A的布置。N+源极/漏极区33通过触点40连接到OTP存储器单元上方的位线BL(图中未示出)。虽然图中未示出，但是位线BL将在图中在触点40之上竖直延伸。传输晶体管的N+源极/漏极区域34远离栅极电极37延伸，读取字线WLr的一部分在图中水平延伸。与图1A、图1B的存储器单元相比，用于编程元件的导电层36远离栅极电极37被移位，使得其位于厚场氧化物层42上方。从导电层36，编程字线WLp的一部分平行于读取字线WLr延伸，矩形突片36A向下延伸以位于N+源极/漏极区域34的一部分旁边并且在图2A的OTP存储器单元的图2B的截面侧视图所示的薄绝缘氧化物层38上。导电层36和延伸突片36A与栅极电极37由相同的多晶硅栅极材料形成。在制造过程中，突片36A和栅极电极37是用于形成源极/漏极34(和33)的掩模的一部分。
薄氧化物层38可以在用于形成传输晶体管的栅极氧化物层39的相同的工艺步骤中形成。两个层38和39的最终厚度应当相等。备选地，两个层38和39可以形成为具有不同的厚度。氧化物层38的厚度由用于制造OTP存储器单元的特定处理技术确定，并且优选的是使用较薄的栅极氧化物。对于55nm CMOS工艺技术，氧化物层38约为
(埃)。在编程操作中，薄氧化物层38的作用类似于图1A的OTP存储器单元的栅极氧化物18。也就是说，为了编程图2A、图2B的OTP存储器单元，在突片36A与N+区域34之间产生大电压，以使薄氧化物层38破裂。利用字线WLp和WLr以及位线BL的编程操作类似于图1A、图1B的存储器单元的编程操作。
图2C是使用不同半导体工艺制造的图1A的OTP存储器单元的截面侧视图。这里，存储器单元位于P阱44中并且通过STI(浅沟槽隔离)层43隔离。该图比图2B的图更自然且较不程式化。
所描述的具有突片36A的OTP存储器单元有很多益处。延伸突片36A的底部和侧面形成三个边缘(在突片的侧面和端部)以在编程期间聚集电场。此外，突片36A上的角部甚至更多地聚集电场。如图2A的顶视图中的“高场”符号所示的角部、以及边缘依赖于公知的物理原理，即，具有小半径的带电体聚集电场。半径越小，场越聚集。其最好示例是避雷针。考虑到半导体处理的特异性，期望编程元件提供尽可能多的位置，以使栅极氧化物中的弱点发生并且增强存储器单元的可编程性，如图2A-图2C的编程元件所提供的。
此外，由于与栅极电极18和在栅极电极下方的栅极氧化物区域相比，突片36A和在突片下方的栅极氧化物区域的尺寸减小，所以击穿电流密度也增加。图1A、图1B的编程晶体管中的击穿经常发生在晶体管的沟道区域内。由于突片36A不是晶体管，因此在突片36A的边缘处发生击穿，从而产生更好的读取电流。
另外，上覆突片36A和边缘的交叉点远离传输晶体管栅极电极37和N+源极/漏极区域33。这减少了通常有缺陷的沿着STI界面经常发生不期望的击穿的机会。相反，上覆栅极电极16与图1A、图1B中的编程晶体管的STI区域21的边缘的交叉点不期望地更接近传输晶体管。
最后，突片36A的尺寸与编程字线WLp的宽度解耦和，因此可以设计突片36A的尺寸以在不影响字线的宽度的情况下获取最佳编程结果，这反过来限定字线的串联电阻。这不是当前OTP存储器单元的情况，因为字线WLp/栅极电极16的宽度限定沟道区域、用于编程的有源区域。
用于当前的双晶体管OTP存储器单元的相同的半导体工艺可以容易地适用于制造本发明的OTP存储器单元。对栅极电极36和源极/漏极区域的N+掺杂区域的位置和延伸的改变需要对光刻掩模的简单改变。另一简单改变产生了两个延伸突片36A，如图3所示。根据本发明的这个实施例，边缘和角部的数目加倍，以实现进一步的可编程性。
因此，所描述的具有一个或多个延伸突片的OTP存储器单元提供一致和精确的编程。编程的OTP存储器单元的电参数的可变性降低，并且OTP存储器单元易于适应当前的半导体工艺。
已经出于说明和描述的目的呈现了对本发明的描述。其并非旨在穷举或将本发明限制于所描述的精确形式，并且鉴于上述教导，很多修改和变化是可能的。选择和描述实施例是为了最好地解释本发明的原理及其实际应用。本说明书将使得本领域的其他技术人员能够在各种实施例中以及以适合于特定用途的各种修改最好地利用和实践本发明。本发明的范围由以下权利要求限定。
Claims (19)
1.一种集成电路OTP(一次性可编程)存储器单元，包括：
晶体管，具有栅极电极、以及在用于所述集成电路的衬底中的第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和所述第二源极/漏极区域位于所述栅极电极的相对侧，所述第一源极/漏极区域连接到第一导线，并且所述栅极电极控制所述第一源极/漏极区域与所述第二源极/漏极区域之间的电连接，所述栅极电极是第二导线的一部分；以及
编程元件，包括：
导电层，远离所述晶体管的所述栅极电极被移位，并且连接至平行于所述第二导线的第三导线，以及
矩形突片，在所述第二源极/漏极区域的一部分旁边从所述导电层延伸，并且通过栅极氧化物层与所述第二源极/漏极区域的表面分离，其中所述矩形突片的至少一个边缘与所述晶体管的所述第一源极/漏极区域相距一距离，从而防止沿着所述晶体管的隔离层与所述晶体管的所述第一源极/漏极区域之间的界面的击穿。
2.根据权利要求1所述的OTP存储器单元，其中所述第一导线包括位线，所述第二导线包括用于访问所述存储器单元的字线，并且所述第三导线包括用于编程所述存储器单元的另一字线。
3.根据权利要求1所述的OTP存储器单元，其中所述第一源极/漏极区域和所述第二源极/漏极区域包括N+半导体区域。
4.根据权利要求1所述的OTP存储器单元，其中所述第二导线和所述第三导线中的每个导线包括多晶硅栅极材料。
5.根据权利要求4所述的OTP存储器单元，其中所述矩形突片包括所述多晶硅栅极材料。
6.根据权利要求1所述的OTP存储器单元，还包括另一矩形突片，所述另一矩形突片在所述第二源极/漏极区域的另一部分旁边从所述导电层延伸并且通过所述栅极氧化物层与所述第二源极/漏极区域的表面分离。
7.根据权利要求6所述的OTP存储器单元，其中所述另一矩形突片平行于所述矩形突片延伸。
8.一种集成电路OTP(一次性可编程)存储器单元，包括：
晶体管，具有栅极电极、以及在用于所述集成电路的衬底中的第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和所述第二源极/漏极区域位于所述栅极电极的相对侧，所述第一源极/漏极区域连接到第一导线，并且所述栅极电极控制所述第一源极/漏极区域与所述第二源极/漏极区域之间的电连接，所述栅极电极是第二导线的一部分；以及
编程元件，具有平行于所述第二导线的第三导线，其中所述编程元件的至少一个延伸部具有沿着所述第二源极/漏极区域的边界的三个侧面，所述至少一个延伸部通过栅极氧化物层与所述第二源极/漏极区域的表面分离，并且所述至少一个延伸部的至少一个边缘与所述晶体管的所述第一源极/漏极区域相距一距离，从而防止沿着所述晶体管的隔离层与所述晶体管的所述第一源极/漏极区域之间的界面的击穿。
9.根据权利要求8所述的OTP存储器单元，其中所述第一导线包括位线，所述第二导线包括用于访问所述存储器单元的字线，并且所述第三导线包括用于编程所述存储器单元的另一字线。
10.根据权利要求8所述的OTP存储器单元，其中所述第一源极/漏极区域和所述第二源极/漏极区域包括N+半导体区域。
11.根据权利要求8所述的OTP存储器单元，其中所述第二导线和所述第三导线中的每个导线包括多晶硅栅极材料。
12.根据权利要求11所述的OTP存储器单元，其中所述至少一个延伸部包括所述多晶硅栅极材料。
13.根据权利要求8所述的OTP存储器单元，其中所述编程元件还包括来自所述第三导线的第二延伸部，所述第二延伸部具有沿着所述第二源极/漏极区域的边界的三个侧面，所述第二延伸部通过所述栅极氧化物层与所述第二源极/漏极区域的表面分离。
14.根据权利要求13所述的OTP存储器单元，其中所述第二延伸部平行于所述至少一个延伸部中的第一延伸部延伸。
15.一种用于集成电路OTP(一次性可编程)存储器单元的编程元件，所述编程元件包括：
在半导体衬底中的掺杂区域；
导电层，部分地在所述半导体衬底之上延伸，并且通过第一氧化物层与所述半导体衬底的表面分离；以及
至少一个矩形突片，在所述掺杂区域的一部分旁边从所述导电层延伸，并且通过第二氧化物层与所述掺杂区域的表面分离，其中所述至少一个矩形突片的至少一个边缘与所述半导体衬底中的另一掺杂区域相距一距离，从而防止沿着所述半导体衬底中的隔离层与所述另一掺杂区域之间的界面的击穿，所述掺杂区域与所述另一掺杂区域位于所述存储器单元的传输晶体管的栅极电极的相对侧。
16.根据权利要求15所述的编程元件，其中所述掺杂区域包括用于所述存储器单元的所述传输晶体管的源极/漏极区域。
17.根据权利要求16所述的编程元件，其中所述掺杂区域包括在所述半导体衬底中的N+区域。
18.根据权利要求15所述的编程元件，其中所述至少一个矩形突片包括沿着所述掺杂区域的边界的至少三个侧面。
19.根据权利要求15所述的编程元件，其中所述至少一个矩形突片包括沿着所述掺杂区域的边界的六个侧面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/785,364 | 2017-10-16 | ||
| US15/785,364 US10163520B1 (en) | 2017-10-16 | 2017-10-16 | OTP cell with improved programmability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109671710A CN109671710A (zh) | 2019-04-23 |
| CN109671710B true CN109671710B (zh) | 2020-03-24 |
Family
ID=64692219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811179146.1A Active CN109671710B (zh) | 2017-10-16 | 2018-10-10 | 具有改进的可编程性的otp单元 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10163520B1 (zh) |
| CN (1) | CN109671710B (zh) |
| TW (1) | TWI733044B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189356B2 (en) | 2020-02-27 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-time-programmable memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1491417A (zh) * | 2001-02-13 | 2004-04-21 | 可编程熔丝和反熔丝及其方法 | |
| CN102306643A (zh) * | 2008-02-20 | 2012-01-04 | 美格纳半导体有限会社 | 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元 |
| CN104979353A (zh) * | 2014-04-02 | 2015-10-14 | 力旺电子股份有限公司 | 反熔丝单次可编程存储单元以及存储器的操作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798693B2 (en) | 2001-09-18 | 2004-09-28 | Kilopass Technologies, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
| US6700151B2 (en) | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| JP4753413B2 (ja) | 2005-03-02 | 2011-08-24 | 三洋電機株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7206214B2 (en) | 2005-08-05 | 2007-04-17 | Freescale Semiconductor, Inc. | One time programmable memory and method of operation |
| US7471540B2 (en) | 2007-01-24 | 2008-12-30 | Kilopass Technology, Inc. | Non-volatile semiconductor memory based on enhanced gate oxide breakdown |
| TW201203253A (en) | 2010-07-06 | 2012-01-16 | Maxchip Electronics Corp | One time programmable memory and the manufacturing method and operation method thereof |
| KR101095730B1 (ko) | 2011-07-22 | 2011-12-21 | 권의필 | 앤티퓨즈를 기반으로 하는 반도체 메모리 장치 |
| WO2014203840A1 (ja) * | 2013-06-21 | 2014-12-24 | 国立大学法人九州大学 | 赤色発光材料、有機発光素子および化合物 |
| US9852805B2 (en) * | 2015-06-25 | 2017-12-26 | Kilopass Technology, Inc. | Write enhancement for one time programmable (OTP) semiconductors |
| KR102178025B1 (ko) * | 2016-08-09 | 2020-11-13 | 매그나칩 반도체 유한회사 | 감소된 레이아웃 면적을 갖는 otp 셀 |
-
2017
- 2017-10-16 US US15/785,364 patent/US10163520B1/en active Active
-
2018
- 2018-08-09 TW TW107127773A patent/TWI733044B/zh active
- 2018-10-10 CN CN201811179146.1A patent/CN109671710B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1491417A (zh) * | 2001-02-13 | 2004-04-21 | 可编程熔丝和反熔丝及其方法 | |
| CN102306643A (zh) * | 2008-02-20 | 2012-01-04 | 美格纳半导体有限会社 | 反熔丝及其形成方法和具有该反熔丝的非易失性存储器件的单位单元 |
| CN104979353A (zh) * | 2014-04-02 | 2015-10-14 | 力旺电子股份有限公司 | 反熔丝单次可编程存储单元以及存储器的操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI733044B (zh) | 2021-07-11 |
| US10163520B1 (en) | 2018-12-25 |
| TW201923774A (zh) | 2019-06-16 |
| CN109671710A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834417B2 (en) | Antifuse elements | |
| US4477825A (en) | Electrically programmable and erasable memory cell | |
| US20060263946A1 (en) | Recessed gate dielectric antifuse | |
| US20060249791A1 (en) | One time programmable memory cell | |
| US10868021B2 (en) | Semiconductor memory devices | |
| KR20080041189A (ko) | Ｏｔｐ 메모리 및 동작 방법 | |
| JP2009117461A (ja) | アンチヒューズ素子、およびアンチヒューズ素子の設定方法 | |
| KR101873281B1 (ko) | 안티퓨즈 메모리 셀 | |
| US10685968B2 (en) | Anti-fuse one-time programmable (OTP) device | |
| US8546222B1 (en) | Electrically erasable programmable non-volatile memory | |
| EP1939934A2 (en) | Nonvolatile memory device and method of fabricating the same | |
| KR20180018880A (ko) | 감소된 레이아웃 면적을 갖는 otp 셀 | |
| KR100488186B1 (ko) | 퓨즈 및 안티퓨즈와, 이들의 형성 방법 | |
| CN114284272A (zh) | 小面积低电压反熔丝元件与阵列 | |
| CN107492553B (zh) | 三晶体管otp存储器单元 | |
| CN109671710B (zh) | 具有改进的可编程性的otp单元 | |
| US7678620B2 (en) | Antifuse one time programmable memory array and method of manufacture | |
| US8765550B2 (en) | N-channel erasable programmable non-volatile memory | |
| US20170301681A1 (en) | Configurable rom | |
| US11380694B2 (en) | Low-voltage anti-fuse element | |
| US20230180469A1 (en) | Method for manufacturing memory device having merged active area | |
| US20230096886A1 (en) | Semiconductor integrated circuit device and method of providing bias power to the same | |
| JPH0499370A (ja) | 半導体装置 | |
| JPH0499371A (ja) | 半導体装置 | |
| JPS63157480A (ja) | 単一層多結晶フロ−テイングゲ−ト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |