TW201923774A - 具有改良之可程式性之單次可程式化單元 - Google Patents
具有改良之可程式性之單次可程式化單元 Download PDFInfo
- Publication number
- TW201923774A TW201923774A TW107127773A TW107127773A TW201923774A TW 201923774 A TW201923774 A TW 201923774A TW 107127773 A TW107127773 A TW 107127773A TW 107127773 A TW107127773 A TW 107127773A TW 201923774 A TW201923774 A TW 201923774A
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- drain region
- conductive line
- memory cell
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 239000012141 concentrate Substances 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000002708 enhancing effect Effects 0.000 claims 3
- 230000005611 electricity Effects 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種積體電路單次可程式化(OTP)記憶體單元具有具增強可程式性之一程式化元件。該程式化元件具有一半導體基板之表面處之一摻雜區域及部分延伸於該半導體基板之一表面上方並沿著該摻雜區域之一邊界延伸之一導電層。該導電層藉由一薄氧化物層自該摻雜區域及該半導體基板之表面移位。該部分延伸導電層提供位置以在程式化期間集中電場並使該薄氧化物層破裂。
Description
本發明係關於OTP (單次可程式化)記憶體單元，且特定言之係關於一種具有改良之可程式性之記憶體單元結構。
一OTP記憶體單元儲存一位元之資訊(「1」或「0」，取決於單元是否已經程式化)。任意界定一位元之值與單元是否經程式化之間之特定對應關係。藉由記憶體單元中之一程式化元件(一MOSFET(金屬氧化物半導體場效應電晶體))之閘極氧化物之擊穿或破裂來執行程式化。隨著MOSFET之閘極氧化物之擊穿，透過閘極氧化物形成一導電插塞，以在閘極電極與MOSFET之一源極/汲極區域及/或MOSFET之源極/汲極下方之本體之間形成一經程式化連接。由於藉由產生一電連接而程式化一單元，故此等記憶體單元有時被稱為「反熔絲」OTP單元。
OTP記憶體單元之程式化之一問題係其可變性。閘極氧化物擊穿可隨著此等單元之一陣列之記憶體單元之不受歡迎之減小之導電率及導電率之大變化而廣泛變化。極其期望達成經程式化連接之持續改良。
本發明解決可改良OTP記憶體單元之可程式性之一種方式。
本發明提供一種積體電路OTP (單次可程式化)記憶體單元，該積體電路OTP (單次可程式化)記憶體單元具有一MOSFET，該MOSFET具有該積體電路之一基板中之一閘極電極以及第一源極/汲極區域及第二源極/汲極區域，該第一源極/汲極區域連接至一第一導電線，且一閘極電極控制該第一源極/汲極區域與該第二源極/汲極區域之間之電連接，該閘極電極係一第二導電線之部分。該OTP單元亦具有程式化元件，該程式化元件具有平行於該第二導電線之一第三導電線及具有一延伸矩形突片之該第三導電線，該突片在三個側部上由該第二源極/汲極區域圍繞並藉由一閘極氧化物層自該第二源極/汲極區域之一表面移位。該矩形增強該記憶體單元之該可程式性。
本發明亦提供一種積體電路OTP (單次可程式化)記憶體單元，該積體電路OTP (單次可程式化)記憶體單元具有一MOSFET，該MOSFET具有該積體電路之一基板中之一閘極電極以及第一源極/汲極區域及第二源極/汲極區域。該第一源極/汲極區域經連接至一第一導電線，且控制該第一源極/汲極區域與該第二源極/汲極區域之間之電連接之該閘極電極係一第二導電線之部分。該OTP記憶體單元亦具有一程式化元件，該程式化單元具有平行於該第二導電線之一第三導電線，其中至少一個延伸部具有沿著該第二源極/汲極區域之一邊界之三個側部，該延伸部藉由一閘極氧化物層自該第二源極/汲極區域之一表面移位，以增強該記憶體單元之該程式化。
本發明進一步提供一種程式化元件，該程式化元件具有一積體電路OTP (單次可程式化)記憶體單元之增強可程式性。該程式化元件包括在一半導體基板之表面處之一摻雜區域及部分延伸於該半導體基板之一表面上方並沿著該摻雜區域之一邊界延伸之一導電層。該導電層藉由一薄氧化物層自該摻雜區域及該半導體基板之表面移位。該部分延伸導電層提供位置以集中電場並藉由該摻雜區域與該導電層之間之一程式化電壓而使薄氧化物層破裂。
考量以下詳細描述及附圖，本發明之其他目的、特徵及優點將變得顯而易見，其中貫穿圖式相同元件符號表示相同特徵。
圖1A係一當前雙電晶體OTP記憶體單元之一俯視圖。記憶體單元具有由一閘極電極17形成之一通路或選擇電晶體，在電極之任一側部上具有兩個N+源極/汲極區域13及14。N+源極/汲極區域13藉由一接點20而連接至OTP記憶體單元上方之一位元線BL (未在圖式中展示)。儘管未在圖式中展示，但位元線BL將在圖式中垂直地延伸並越過接點20。N+源極/汲極區域14形成一第二MOSFET電晶體、可程式化元件或程式化電晶體之一源極/汲極區域。電浮動之一第二N+源極/汲極區域15係第二MOSFET電晶體之部分，該第二MOSFET電晶體具有稍微自兩個N+源極/汲極區域14及15移除並跨越兩個N+源極/汲極區域14及15之一閘極電極16。
應瞭解，閘極電極16及17係字線之部分，該等字線在一個方向上(垂直於位元線BL)跨OTP記憶體單元作為其一部分之一記憶體陣列延伸。字線在其等越過具有源極/汲極區域13、14及15之一記憶體單元區域上方時，變為閘極電極。用於通路電晶體之閘極電極17係記憶體陣列之讀取字線(圖1B中之WLr)，且用於程式化電晶體之閘極電極16係程式化字線(圖1B中之WLp)。為了便於在圖式中識別，閘極電極被標記為「多晶矽(Poly)」及「多晶矽閘極(Poly-gate)」，然而閘極電極可由許多不同導電材料(包含例如，摻雜多晶矽、金屬(諸如鎢及鉭)、矽化物(金屬及多晶矽之合金)、及在半導體處理領域中眾所周知之其他材料及材料之組合)形成。
圖1B中展示圖1A OTP記憶體單元之另一視圖。沿著圖1A中之虛線1B'截取單元之截面側視圖。此稍微風格化之視圖展示一薄絕緣氧化物層19 (一閘極氧化物)將一P型本體12及N+區域13及14與閘極電極17分離。兩個源極/汲極區域13及14及跨越源極/汲極區域13、14之閘極電極17界定通路電晶體之本體12之頂部上之一通道區域。一薄絕緣閘極氧化物層18將本體12及N+區域14及15與閘極電極16分離。兩個源極/汲極區域14及15及跨越源極/汲極區域14、15之閘極電極16界定用於可程式化元件之本體12之頂部上之一通道區域。具有絕緣氧化物之STI (淺溝槽隔離)區域21圍繞記憶體單元並電隔離記憶體單元。一厚場氧化物層22係在STI區域21之頂部上，字線/閘極電極16、17在該厚場氧化物層22上方延伸。儘管未在圖1A之俯視圖中展示，但STI區域21及場氧化物層22圍繞由N+源極/汲極區域13、14及15形成之矩形區域及閘極電極16及17下方之區域。
在雙電晶體OTP記憶體單元之此實例中展示之特定MOSFET技術係一SOI (絕緣層覆矽)程序。P型本體12擱置於一絕緣BOX (埋入氧化物)層11上，該絕緣BOX (埋入氧化物)層11繼而擱置於一半導體基板10上。其他半導體結構及程序可用於建構雙電晶體OTP記憶體單元，諸如在美國專利案第7,471,540號及第7,623,368號中所描述，該兩個專利案讓與本受讓人且為全部目的以引用方式併入本文中。
源極/汲極區域13經連接至位元線BL (未展示)，該位元線BL在圖1A中在記憶體單元上方垂直延伸且在圖1B中在記憶體單元上方水平延伸。源極/汲極區域15保持浮動。藉由閘極電極16 (字線WLp)上之一高電壓、閘極電極17 (字線WLr)上之一電壓以接通通路電晶體及源極/汲極區域13 (位元線BL)上之一電壓以產生跨閘極氧化物18之源極/汲極區域14與本體12之間之一大電壓而執行程式化。此電壓使程式化元件(第二電晶體)之閘極氧化物18擊穿或破裂。隨著閘極氧化物18之擊穿，透過閘極氧化物18形成一導電插塞，以在閘極電極16與N+源極/汲極區域14及/或下方本體12之間形成一經程式化連接。然而，程式化程序及經程式化連接之所得電參數仍存在變化。可期望更大一致性及精確度。
在本發明中，提出一OTP記憶體單元之一不同配置。藉由調整N+源極/汲極區域之邊緣而重新界定記憶體單元之周邊，且可程式化元件自一第二MOSFET改變成通路電晶體之一源極/汲極區域上方之一簡單矩形突片。圖2A係一OTP記憶體單元之一俯視圖，且圖2B係一OTP記憶體單元之一截面圖，該OTP記憶體單元具有類似於圖1A記憶體單元之元件之許多元件。描述根據本發明之一項實施例之差異。
通路電晶體具有稍微自兩個N+源極/汲極區域33及34移除並跨越兩個N+源極/汲極區域33及34之一閘極電極37，類似於圖1A之一配置。N+源極/汲極區域33藉由一接點40而連接至OTP記憶體單元上方之一位元線BL (未在圖式中展示)。儘管未在圖式中展示，但位元線BL將在圖式中於接點40上方垂直地延伸。通路電晶體之N+源極/汲極區域34遠離閘極電極37 (在圖式中水平延伸之讀取字線WLr之部分)延伸。與圖1A、圖1B記憶體單元相比，用於程式化元件之導電層36遠離閘極電極37移位，使得其位於厚場氧化物層42上方。一矩形突片36A自導電層36 (平行於讀取字線WLr延伸之程式化字線WLp之部分)向下延伸以位於靠近N+源極/汲極區域34之一部分上方，並位於圖2A之OTP記憶體單元之圖2B截面側視圖中展示之一薄絕緣氧化物層38上。導電層36及延伸突片36A由與閘極電極37相同之多晶矽閘極材料形成。在製程中，突片36A及閘極電極37係用於形成源極/汲極34 (及33)之遮罩之部分。
可在用於形成通路電晶體之閘極氧化物層39之相同程序步驟中形成薄氧化物層38。兩個層38及39之所得厚度應為相等的。替代地，兩個層38及39可形成為具有不同厚度。氧化物層38之厚度係由用於製造OTP記憶體單元之特定處理技術判定，並較佳使用較薄閘極氧化物。針對55 nm CMOS程序技術，氧化物層38係約20(埃)。在一程式化操作中，薄氧化物層38類似於圖1A OTP記憶體單元之閘極氧化物18作用。即，為程式化圖2A、圖2B OTP記憶體單元，在突片36A與N+區域34之間產生一大電壓，以使薄氧化物層38破裂。運用字線WLp及WLr以及位元線BL之程式化操作類似於圖1A、圖1B記憶體單元之程式化操作。
圖2C係運用一不同半導體程序製造之圖1A OTP記憶體單元之一截面側視圖。此處，記憶體單元經定位於一P井44中並由STI (淺溝槽隔離)層43隔離。圖式比圖2B圖式更自然及更少風格化。
具有突片36A之所描述之OTP記憶體單元存在許多益處。延伸突片36A之底部及側部形成三個邊緣(在突片之側部及端部)，以在程式化期間集中電場。此外，突片36A上之邊角甚至更多地集中電場。圖2A俯視圖中之邊角(如名稱「高場(High Fields)」指示)，且邊緣依賴於具有小半徑之帶電本體集中電場之眾所周知之物理原理。半徑愈小，場愈集中。此之最佳實例係避雷針。鑑於半導體處理之反覆無常，可期望一程式化元件提供儘可能多位置以使閘極氧化物中之一弱點發生，並增強記憶體單元之可程式性，如圖2A至圖2C之程式化元件所提供。
此外，隨著如與閘極電極18及閘極電極下方之閘極氧化物區域之尺寸相比，突片36A及突片下方之閘極氧化物區域之尺寸之減小，擊穿電流密度亦增加。圖1A、圖1B之程式化電晶體中之擊穿頻繁發生在電晶體之通道區域內。由於突片36A並非一電晶體，故在突片36A之邊緣處發生擊穿，從而導致一更佳讀取電流。
另外地，上覆突片36A及邊緣之交叉點遠離通路電晶體閘極電極37及N+源極/汲極區域33。此減小沿著STI介面經常發生之非期望之擊穿之可能性，該等擊穿通常係有缺陷的。相反，上覆閘極電極16與圖1A、圖1B中之程式化電晶體之STI區域21之邊緣之交叉點非期望地更接近通路電晶體。
最終，突片36A之尺寸與程式化字線WLp之寬度解耦合，因此突片36A之尺寸可經設計用於最佳程式化結果，而不影響字線之寬度，此反過來界定字線之串聯電阻。此並非當前OTP記憶體單元之情況，此係因為字線WLp/閘極電極16之寬度界定通道區域(用於程式化之主動區域)。
用於當前雙電晶體OTP記憶體單元之相同半導體程序可容易地經調適用於製造本發明之OTP記憶體單元。對閘極電極37及源極/汲極區域之N+摻雜區域之位置改變及擴展需要對光微影遮罩進行簡單改變。另一簡單改變產生兩個延伸突片36A，如圖3中所繪示。根據本發明之此實施例，邊緣及邊角之數目針對進一步可程式性而加倍。
因此，具有一或多個延伸突片之所描述之OTP記憶體單元提供一致及精確程式化。經程式化OTP記憶體單元之電參數之可變性減小，且OTP記憶體單元可容易地自當前半導體程序調適。
已出於繪示及描述之目的呈現本發明之此描述。其不意欲為詳盡的或將本發明限於所描述之精確形式，且根據上文教示許多修改及變動係可能的。選擇及描述實施例，以便最佳解釋本發明之原理及其實踐應用。此描述將使其他熟習此項技術者能夠在各種實施例中及結合如適用於一特定用途之各種修改最佳利用及實踐本發明。本發明之範疇係由下文發明申請專利範圍定義。
10‧‧‧半導體基板
11‧‧‧絕緣BOX(埋入氧化物)層
12‧‧‧P型本體/通路電晶體之本體
13‧‧‧N+源極/汲極區域
14‧‧‧N+源極/汲極區域
15‧‧‧第二N+源極/汲極區域
16‧‧‧字線/閘極電極
17‧‧‧字線/閘極電極
18‧‧‧薄絕緣閘極氧化物層/閘極電極/閘極氧化物
19‧‧‧薄絕緣氧化物層
20‧‧‧接點
21‧‧‧STI(淺溝槽隔離)區域
22‧‧‧厚場氧化物層
33‧‧‧N+源極/汲極區域
34‧‧‧N+源極/汲極區域
36‧‧‧導電層
36A‧‧‧矩形突片/延伸突片
37‧‧‧閘極電極
38‧‧‧薄絕緣氧化物層
39‧‧‧閘極氧化物層
40‧‧‧接點
42‧‧‧厚場氧化物層
43‧‧‧STI(淺溝槽隔離)層
44‧‧‧P井
BL‧‧‧位元線
WLp‧‧‧程式化字線
WLr‧‧‧讀取字線
圖1A展示當前製造之一OTP記憶體單元之一代表性俯視圖；圖1B展示圖1A記憶體單元之一代表性截面側視圖。
圖2A展示根據本發明之一項實施例之一OTP記憶體單元之一代表性俯視圖；圖2B展示用於一個半導體製程之圖2A記憶體單元之一截面側視圖；圖2C展示用於另一半導體製程之圖2A記憶體單元之一截面側視圖。
圖3展示根據本發明之一實施例之圖2A OTP記憶體單元之一變體之一代表性俯視圖。
Claims (19)
- 一種積體電路OTP (單次可程式化)記憶體單元包括： 一MOSFET，其具有該積體電路之一基板中之一閘極電極以及第一源極/汲極區域及第二源極/汲極區域，該第一源極/汲極區域連接至一第一導電線，且該閘極電極控制該第一源極/汲極區域與該第二源極/汲極區域之間之電連接，該閘極電極係一第二導電線之部分；及 一程式化元件，其具有平行於該第二導電線並具有自其延伸之一矩形突片之一第三導電線，該突片在三個側部上由該第二源極/汲極區域圍繞並藉由一閘極氧化物層自該第二源極/汲極區域之一表面移位； 藉此增強該記憶體單元之程式化。
- 如請求項1之OTP記憶體單元，其中該第一導電線包括一位元線，該第二導電線及該第三導電線包括用於各別地存取及程式化該記憶體單元之字線。
- 如請求項1之OTP記憶體單元，其中該第一源極/汲極區域及該第二源極/汲極區域包括N+半導體區域。
- 如請求項1之OTP記憶體單元，其中該第二導電線及該第三導電線包括多晶矽閘極材料。
- 如請求項4之OTP記憶體單元，其中該突片包括多晶矽閘極材料。
- 如請求項1之OTP記憶體單元，其進一步包括自該第三導電線延伸之一第二矩形突片，該第二突片在三個側部上由該第二源極/汲極區域圍繞及藉由該閘極氧化物層自該第二源極/汲極區域之該表面移位，藉此進一步增強該記憶體單元之程式化。
- 如請求項6之OTP記憶體單元，其中該第二矩形突片平行於該第一突片延伸。
- 一種積體電路OTP (單次可程式化)記憶體單元包括： 一MOSFET，其具有該積體電路之一基板中之一閘極電極以及第一源極/汲極區域及第二源極/汲極區域，該第一源極/汲極區域連接至一第一導電線，且該閘極電極控制該第一源極/汲極區域與該第二源極/汲極區域之間之電連接，該閘極電極係一第二導電線之部分；及 一程式化元件，其具有平行於該第二導電線之一第三導電線，其中至少一個延伸部具有沿著該第二源極/汲極區域之一邊界之三個側部，該延伸部藉由一閘極氧化物層自該第二源極/汲極區域之一表面移位； 藉此增強該記憶體單元之程式化。
- 如請求項8之OTP記憶體單元，其中該第一導電線包括一位元線，該第二導電線及該第三導電線包括用於各別地存取及程式化該記憶體單元之字線。
- 如請求項8之OTP記憶體單元，其中該第一源極/汲極區域及該第二源極/汲極區域包括N+半導體區域。
- 如請求項8之OTP記憶體單元，其中該第二導電線及該第三導電線包括多晶矽閘極材料。
- 如請求項11之OTP記憶體單元，其中該至少一個延伸部包括多晶矽閘極材料。
- 如請求項8之OTP記憶體單元，其中該程式化元件進一步具有來自該第三導電線之一第二延伸部，該第二延伸部具有沿著該第二源極/汲極區域之該邊界之三個側部，該第二延伸部藉由該閘極氧化物層自該第二源極/汲極區域之一表面移位。
- 如請求項13之OTP記憶體單元，其中該第二延伸部平行於該第一延伸部延伸。
- 一種具有用於一積體電路OTP (單次可程式化)記憶體單元之增強可程式性之程式化元件，該程式化元件包括： 一摻雜區域，其在一半導體基板之表面處；及 一導電層，其部分延伸於該半導體基板之一表面上方並沿著該摻雜區域之一邊界延伸，該導電層藉由一薄氧化物層自該摻雜區域及該半導體基板之表面移位； 藉此該部分延伸導電層提供位置以集中電場並藉由該摻雜區域與該導電層之間之一程式化電壓而使薄氧化物層破裂。
- 如請求項15之程式化元件，其中該摻雜區域包括用於該記憶體單元之一通路電晶體之一源極/汲極區域。
- 如請求項16之程式化元件，其中該摻雜區域包括該半導體基板中之一N+區域。
- 如請求項15之程式化元件，其中該部分延伸導電層包括沿著該摻雜區域之該邊界之至少三個側部。
- 如請求項18之程式化元件，其中該部分延伸導電層包括沿著該摻雜區域之該邊界之六個側部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/785,364 US10163520B1 (en) | 2017-10-16 | 2017-10-16 | OTP cell with improved programmability |
| US15/785,364 | 2017-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201923774A true TW201923774A (zh) | 2019-06-16 |
| TWI733044B TWI733044B (zh) | 2021-07-11 |
Family
ID=64692219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107127773A TWI733044B (zh) | 2017-10-16 | 2018-08-09 | 具有改良之可程式性之單次可程式化單元 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10163520B1 (zh) |
| CN (1) | CN109671710B (zh) |
| TW (1) | TWI733044B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189356B2 (en) | 2020-02-27 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-time-programmable memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674667B2 (en) * | 2001-02-13 | 2004-01-06 | Micron Technology, Inc. | Programmable fuse and antifuse and method therefor |
| US6798693B2 (en) | 2001-09-18 | 2004-09-28 | Kilopass Technologies, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
| US6700151B2 (en) | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| JP4753413B2 (ja) | 2005-03-02 | 2011-08-24 | 三洋電機株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7206214B2 (en) | 2005-08-05 | 2007-04-17 | Freescale Semiconductor, Inc. | One time programmable memory and method of operation |
| US7471540B2 (en) | 2007-01-24 | 2008-12-30 | Kilopass Technology, Inc. | Non-volatile semiconductor memory based on enhanced gate oxide breakdown |
| KR101051673B1 (ko) * | 2008-02-20 | 2011-07-26 | 매그나칩 반도체 유한회사 | 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀 |
| TW201203253A (en) | 2010-07-06 | 2012-01-16 | Maxchip Electronics Corp | One time programmable memory and the manufacturing method and operation method thereof |
| KR101095730B1 (ko) | 2011-07-22 | 2011-12-21 | 권의필 | 앤티퓨즈를 기반으로 하는 반도체 메모리 장치 |
| JP6391570B2 (ja) * | 2013-06-21 | 2018-09-19 | 株式会社Ｋｙｕｌｕｘ | 赤色発光材料、有機発光素子および化合物 |
| US9508396B2 (en) * | 2014-04-02 | 2016-11-29 | Ememory Technology Inc. | Array structure of single-ploy nonvolatile memory |
| US9852805B2 (en) * | 2015-06-25 | 2017-12-26 | Kilopass Technology, Inc. | Write enhancement for one time programmable (OTP) semiconductors |
| KR102178025B1 (ko) * | 2016-08-09 | 2020-11-13 | 매그나칩 반도체 유한회사 | 감소된 레이아웃 면적을 갖는 otp 셀 |
-
2017
- 2017-10-16 US US15/785,364 patent/US10163520B1/en active Active
-
2018
- 2018-08-09 TW TW107127773A patent/TWI733044B/zh active
- 2018-10-10 CN CN201811179146.1A patent/CN109671710B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10163520B1 (en) | 2018-12-25 |
| CN109671710B (zh) | 2020-03-24 |
| CN109671710A (zh) | 2019-04-23 |
| TWI733044B (zh) | 2021-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299570B2 (en) | Efuse containing sige stack | |
| US7960760B2 (en) | Electrically programmable fuse | |
| US10868021B2 (en) | Semiconductor memory devices | |
| JP2009117461A (ja) | アンチヒューズ素子、およびアンチヒューズ素子の設定方法 | |
| EP1939934A2 (en) | Nonvolatile memory device and method of fabricating the same | |
| US10224278B2 (en) | Semiconductor device with anti-fuse component including electrode over corner of insulating member | |
| US20170200727A1 (en) | Semiconductor devices | |
| US8735242B2 (en) | Graphene-based eFuse device | |
| US20130256773A1 (en) | Electrically erasable programmable non-volatile memory | |
| CN107492553B (zh) | 三晶体管otp存储器单元 | |
| TWI733044B (zh) | 具有改良之可程式性之單次可程式化單元 | |
| US8674475B2 (en) | Antifuse and methods of operating and manufacturing the same | |
| TW201624737A (zh) | 具有上覆閘極結構之鰭式電阻器 | |
| TWI771046B (zh) | 半導體元件的製備方法 | |
| US11302702B2 (en) | Non-volatile memory elements with one-time or multiple-time programmability | |
| CN103681465B (zh) | 半导体器件的形成方法 | |
| US9917053B1 (en) | Semiconductor device | |
| TWI453913B (zh) | 溝渠式空乏型半導體元件及其製作方法 | |
| US9852983B1 (en) | Fabricating method of anti-fuse structure | |
| US20230180470A1 (en) | Memory device having merged active area | |
| TWI572074B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| TWI718861B (zh) | 低電壓反熔絲元件 | |
| US20210335804A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN115188765B (zh) | 半导体结构、半导体结构的制造方法和编程方法 | |
| US8143695B1 (en) | Contact fuse one time programmable memory |