JPH11512879A

JPH11512879A - シリサイド凝集ヒューズ装置

Info

Publication number: JPH11512879A
Application number: JP9513759A
Authority: JP
Inventors: ボー，マーク・ティ; アラビ，モーセン
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1995-09-29
Filing date: 1996-09-30
Publication date: 1999-11-02
Also published as: CA2233317A1; IL123752A; PL325837A1; IL123752A0; KR100307779B1; HUP9802695A3; WO1997012401A1; EP0857357A4; AU7250896A; CN1202277A; US5969404A; US6258700B1; BR9610726A; NO981399D0; KR19990063840A; US5708291A; EP0857357A1; NO981399L; MX9802299A; HUP9802695A2

Abstract

(57)【要約】任意の電気接続を形成するために半導体基板（１０７）上に配設された可融リンク装置（１００）。本発明の可融リンク装置はシリサイド層（１０４）と、シリサイド層の下方に形成されたポリシリコン層（１０５）とを含み、第１の未プログラム抵抗を有する。シリサイド層は、シリサイド層自体を横切って所定のプログラム電位が印加されたことに応答して凝集して電気的切断部を形成し、それによって、可融リンク装置の抵抗を第２のプログラム済み抵抗に選択的に増大することができる。

Description

【発明の詳細な説明】シリサイド凝集ヒューズ装置関連出願本出願は、１９９５年９月２９日に出願された「ＡＬｏｗＶｏｌｔａｇｅ，ＨｉｇｈＧａｉｎＦｕｓｅＳｅｎｓｉｎｇＣｉｒｃｕｉｔａｎｄＭｅｔｈｏｄ」と題する米国特許出願第号（代理人ドケット番号４２３９０．Ｐ３１８１）に関する。発明の分野本発明は、集積回路装置の分野に関し、詳細には半導体集積回路の可融リンク装置に関する。発明の背景ＣＭＯＳ集積回路を含む集積回路では、多くの場合、情報を永久的に記憶し、あるいは集積回路の製造後に集積回路上に永久接続を形成することができることが望ましい。この目的のためにヒューズ、または可融リンクを形成する装置が使用されることが多い。たとえば、ヒューズは、冗長要素をプログラムし、同じ欠陥要素に置き換えるために使用することができる。ヒューズを使用してダイＩＤまたは他のそのような情報を記憶し、あるいは電流経路の抵抗を調整することによって回路の速度を調整することもできる。いくつかのケースでは、電気的消去可能プログラム可能読取り専用メモリ（ＥＥＰＲＯＭ）装置を使用してヒューズ装置の任意の接続機能が実行される。半導体プロセス技法では、引き続き装置形状が小型化され、動作電圧が低減されている。装置形状が小さくなると、ゲート酸化物層の厚さも薄くなる。高い漏れ電流を防止し、浮遊ノード上の荷電を維持するために、ＥＥＰＲＯＭヒューズ装置には比較的厚いゲート酸化物が必要である。したがって、ＥＥＰＲＯＭヒューズ装置は多くの最新の半導体プロセス技法では使用することができない。他のヒューズ装置は、任意の接続を形成またはプログラムするために余分な半導体処理ステップを必要とする。たとえば、ある種のヒューズ装置は、半導体装置が処理されパッシベーションが形成された後でレーザを使用してリンクを開放することによって「プログラムされる」。この種のヒューズ装置は、希望する場合にヒューズ装置をプログラムまたは「溶断」する余分な処理ステップだけでなく、近傍の装置を破壊するのを回避するためのヒューズ装置上でのレーザの位置合わせも必要である。この手法およびその他の同様な手法では、装置のパッシベーション層が損傷し、したがって信頼性の問題が生じることがある。いくつかの手法では、接続部を破壊するときに、ヒューズ装置をプログラムする前にパッシベーション層を実際に除去し、ヒューズ材料用の空間を設けなければならない。パッシベーション層を故意に除去することのない他の手法では、ヒューズを溶断するプロセスのために、ヒューズ材料を除く際にパッシベーション層に穴があく恐れがある。「酸化物アンチヒューズ」装置と呼ばれる他のタイプのヒューズ装置は、回路の通常の動作電圧供給と比べて高い電圧を使用してプログラムされる。したがって、これらの装置の周辺回路は一般に、集積回路上で通常得られるよりも高い接合部破壊電圧を必要とする。これは、上記でＥＥＰＲＯＭヒューズ装置を参照して説明したのと同じ理由で新しいプロセス技法および開発中のプロセス技法にとって問題である。ゲート酸化物の厚さが減少するため、より高いウェル・ドーピングが必要になり、そのため接合部破壊電圧が低くなり、したがって多くの最新のプロセス技法では酸化アンチヒューズ装置を使用できなくなる。本発明は、追加処理ステップなしに製造することができ、確実に現在の低電圧薄ゲート酸化物プロセス技法と共に使用することができる小形ヒューズ装置を提供する。さらに、本発明のヒューズ装置は、上方の誘電層を損傷せずに比較的低い電圧を使用してプログラムすることができる。発明の概要任意の電気接続部を形成するために半導体基板上に配設された可融リンク装置について説明する。本発明の可融リンク装置は第１の未プログラム抵抗を有し、ポリシリコン層とシリサイド層とを含む。シリサイド層は、ポリシリコン層上に形成され、シリサイド層に所定のプログラム電位が印加されることに応答して、凝集して電気的切断部を形成し、そのため、可融リンク装置の抵抗を選択的に第２のプログラム済み抵抗に増大することができる。図面の簡単な説明第１Ａ図は、本発明の一実施形態の可融リンク装置の側面図である。第１Ｂ図は、本発明の一実施形態の可融リンク装置の平面図である。第２Ａ図は、プログラム後の本発明の一実施形態の可融リンク装置の側面図である。第２Ｂ図は、プログラム後の本発明の代替実施形態の可融リンク装置の側面図である。第３図は、本発明の一実施形態のプログラム回路および可融リンク装置を示す図である。第４図は、本発明の一実施形態の検知回路および可融リンク装置を示す図である。第５図は、本発明の一実施形態の冗長ヒューズ装置の構成を示す図である。第６図は、本発明の一実施形態のヒューズ・プログラム検知方法を示す図である。詳細な説明任意の接続部を形成するシリサイド凝集ヒューズ装置を開示する。下記の説明では、本発明を完全に理解していただくために特定の材料、寸法、接点数、プログラム電圧および電流ならびに検知電圧および電流など多数の詳細について述べる。しかし、当業者には、これらの特定の詳細なしに本発明を実施できることが理解されよう。他の例では、本発明を曖昧にするのを避けるために、周知の構造、回路ブロック、インタフェース、アーキテクチャ機能については詳しく説明しなかった。本発明の一実施形態のヒューズ装置の概要第１Ａ図は、本発明のシリサイド凝集ヒューズ装置１００の一実施形態の側面図を示す。ヒューズ装置１００は半導体基板１０７上に配設され、通常、より大形の集積回路装置の一部である。一実施形態では、ポリシリコン層１０５はｐ型としてドープされる。他の実施形態は、ｎ型や、ポリシリコン層１０５内でのｐ −ｎ接合部の形成を含め他のタイプのドーピングを含むことができる。そのようなポリシリコン層を含むヒューズ装置２００の例について第２Ｂ図を参照して説明する。酸化物層１０６は、一実施形態では厚さ１１２が約３０００ないし４０００Åであり、ヒューズ装置１００と基板１０７との間に形成される。ヒューズ装置１００は、ポリシリコン層１０５上に配置されたシリサイド層１０４を含む。一実施形態では、ヒューズ装置１００のシリサイド層１０４およびポリシリコン層１０５は、集積回路装置上の他の装置のポリシリコン層およびシリサイドゲート層を製作するために使用される処理ステップと同じ処理ステップによって形成される。このように、追加処理ステップの必要なしにヒューズ装置１００を製造することができる。ポリシリコン層１０５は酸化物層１０６上に形成され、一実施形態では厚さ１１４が２５００Å程度である。ポリシリコン層１０５の面積抵抗は５００オーム／ｓｑ．を超え、一実施形態では約１０００オーム／ｓｑ．であるが、本発明の他の実施形態ではこれより高くても、あるいは低くてもよい。一実施形態では、シリサイド層１０４はシリサイドチタン（ＴｉＳｉ₂）膜である。ただし、本発明によればシリサイドタングステン、シリサイドタンタル、シリサイド白金など他のシリサイドを使用することもできる。シリサイド層１０４の厚さ１１０は一実施形態では約２２５ないし２５０Åであるが、他の実施形態ではこれより厚くても、あるいは薄くてもよい。シリサイド層１０４の面積抵抗はその厳密な組成に依存するが、一実施形態では約１オーム／ｓｑないし１０オーム／ｓｑである。ヒューズ装置１００は両端に接点１０１を含む。接点１０１はシリサイド層１０４に結合され、ヒューズ装置と、外部装置または同じ集積回路装置内の他の構成要素との間の電気的接続部を形成する。一実施形態では、接点１０１は、プログラム、検知、またはその他の用途のためにヒューズ装置１００にアクセスできるように金属相互接続線（図示せず）に結合される。接点１０１は一実施形態ではタングステン・プラグであるが、他の材料で形成することができる。代替実施形態では、同じ機能を与えるために、ヒューズ装置１００が形成される集積回路の金属相互接続線がシリサイド層１０４に直接結合される。本発明のヒューズ装置１００について第１Ｂ図を参照して詳しく説明する。第１Ｂ図は一実施形態の装置１００の平面図を示す。ヒューズ装置１００は、本明細書ではヒューズ要素とも呼ぶヒューズ領域１２２を２つの接点領域１２０の間に含む。ヒューズ装置１００はヒューズ領域１２２のどちらかの端部とそれぞれの接点領域１２０との間にテーパ付き遷移領域１１６を含む。この実施形態では、各遷移領域は、プログラム時に、接点間を流れる電流がヒューズ領域１２２に集中するように、それぞれの接点領域１２０とヒューズ領域１２２との間に約４５度の角度を形成する。遷移領域１１６の形状は、下記に詳しく説明するようにヒューズ装置１００の必要なプログラム電圧を低下させるのに寄与することができる。代替実施形態では、接点領域１２０の形状は丸でも、あるいは正方形でも、あるいは矩形でもよい。また、代替実施形態では、ヒューズ装置１００は接点領域１２０とヒューズ領域１２２との間に遷移領域を含まなくてもよい。ヒューズ領域１２２の寸法は、それぞれの異なる処理技法、空間要件、その他のヒューズ要件に応じて変更することができる。一実施形態では、第１Ｂ図に示した平面図のヒューズ領域の幅１１７は、ヒューズ装置１００を形成するために使用されるプロセス技法の下限に近く、一例では約０．２２ミクロンであり、長さ１１８はヒューズ領域１２２の幅１１７の４倍ないし２５倍である。特定の実施形態では、長さ１１８は幅１１７の約１０倍であるが、他の実施形態ではそれより大きくても、あるいは小さくてもよい。接点領域１２０は一実施形態ではできるだけ小さなものであるが、それでも、接点１０１の寸法、組成、ヒューズ装置１００をプログラムするために必要なプログラム電流またはプログラム電圧に基づいて、接点１０１に必要な最小面積を備えている。ヒューズ装置１００上の接点１０１の数は任意である。第１Ｂ図ではヒューズ装置１００の両端に２つの接点１０１が示されているが、本発明によればこれより多くの接点を使用することも、あるいはこれより少ない接点を使用することもできる。一実施形態では、ヒューズ装置１００の両端上の各接点領域１２０は９つの接点１０１を含む。並行して動作する複数の接点１０１を使用して、接点１０１を過熱せずに必要なプログラム電流がヒューズ装置１００内を流れるようにすることができる。動作時には、ヒューズ装置１００は、プログラムまたは「溶断」される前には第１の抵抗を有し、プログラム後にそれよりもずっと高い第２の抵抗を有する。ヒューズ装置１００がプログラムされる前には、ヒューズ装置の抵抗はシリサイド層１０４の抵抗によって決定される。プログラム時には、シリサイド層１０４内に切断部が形成される。したがって、ポリシリコン層１０５の抵抗とシリサイド層１０４の抵抗との比に基づいてヒューズ装置の抵抗は著しく増大する。ヒューズ装置１００のプログラムの効果について第２Ａ図および第２Ｂ図を参照して詳しく説明する。第２Ａ図は、プログラム後の本発明のヒューズ装置１００の側面図を示す。プログラム電位を接点１０１間に印加すると、シリサイド膜層１０４を通じてヒューズ装置１００の一端から他端へ電流が流れる。この電流によってシリサイド層１０４が加熱され、シリサイド凝集層２０４で示したようにシリサイド自体が凝集する。したがって、ポリシリコン層１０５を覆うシリサイド層１０４に切断部２０６が形成される。シリサイド層１０４の抵抗はポリシリコン層１０５の抵抗よりもずっと低いので、それに応じてヒューズ装置１００の抵抗が増大する。上記で示した面積抵抗例を使用すると（シリサイド層の場合は１オーム／ｓｑないし１０オーム／ｓｑであり、ポリシリコン層の場合は＞５００オーム／ｓｑ）、ヒューズ装置の抵抗はプログラム後に少なくとも１０倍に増加する。第２Ｂ図を参照して説明する実施形態などいくつかの実施形態では、抵抗の増加がそれよりもずっと大きい。次いで、検知回路によってこの抵抗変化が検出され、ヒューズ装置１００がプログラムされたかどうかが判定される。本発明のプログラム回路および検知回路について下記で、第３図ないし第６図を参照して詳しく論じる。第２Ｂ図は、本発明の他の実施形態によるプログラム済みヒューズ装置２００の側面図を示す。ヒューズ装置２００は、前述のヒューズ装置１００の同じ名称の構成要素と同様な組成、配置、機能を有する接点２０１と、シリサイド層２３４と、酸化物層２３６と、基板２３７とを含む。しかし、ヒューズ装置２００のポリシリコン層２０５はヒューズ装置１００のポリシリコン層１０５とは異なる。ヒューズ装置２００のポリシリコン層２０５はｎ型としてドープされ、ｐ型としてドープされた１つまたは複数の領域２０８を含む。ｐ型としてドープされた領域２０８は、ポリシリコン層のｎ型領域と共にｐ−ｎ接合部２１０などのｐ− ｎ接合部を形成する。ヒューズ装置２００は、低プログラム電圧および低プログラム電流を使用してヒューズ装置１００と同様にプログラムされる。ヒューズをプログラムすると、（シリサイド凝集２２４で示したように）シリサイド層２３４が凝集し切断部２２６が形成される。ｐ−ｎ接合部２１０などのｐ−ｎ接合部の上方に切断部２２６が形成されるた場合、接点２０１間の電流がシリサイド層２３４の切断部２２６からポリシリコン層２０５、この場合はｐ−ｎ接合部２１０内を流れる。このように、プログラム済みヒューズ２００と、ヒューズ２００と同じ未プログラム・ヒューズとの抵抗の比は、プログラム時にｐ−ｎ接合部２１０の上方に切断部２２６が形成された場合に著しく高くなる。ヒューズ装置１００をプログラムするために必要なプログラム電圧、したがってプログラム電流は比較的低い。本明細書では例示のためにヒューズ装置１００を参照したことを理解されたい。ヒューズ装置２００など他の同様なヒューズ装置も同様に、プログラムされ、検知され、動作する。一実施形態では、ヒューズ装置１００は約２．０Ｖのプログラム電位を使用して溶断することができる。他の実施形態は、シリサイド層の厚さおよびヒューズ装置１００のその他の形状に応じたそれぞれの異なるプログラム電圧を有する。上記で第１Ｂ図を参照して説明したように、接点領域１２０とヒューズ領域１２２との間の遷移領域１１６の形状は、ヒューズ装置１００内を流れる電流密度をヒューズ領域１２２に集中することによって一実施形態の低プログラム電圧に寄与する。ヒューズ装置１００のプログラム電位が低いので、ヒューズ装置１００は、薄いゲート酸化物、したがって低接合部破壊電圧を有する最新のプロセス技法で製造される集積回路装置で使用するうえで理想的である。本発明のヒューズ装置１００は、小形であり、したがってシリコン空間に関して廉価であるという追加利点を与える。さらに、本発明によるヒューズ装置１００などのヒューズ装置を形成する場合、追加処理ステップは必要とされない。ヒューズ装置１００は、シリサイド凝集ヒューズ装置が実装される集積回路装置の他の特性を作製するためにすでに行われている標準処理ステップを使用して形成することができる。追加処理ステップなしに本発明のヒューズ装置１００を実装することも、その低コストに寄与する。本発明のシリサイド凝集ヒューズ装置は、実施コストが低く、低電圧プロセス技法で使用できるだけでなく、上方の誘電層を損傷せずにプログラムすることができる。さらに、本発明のヒューズ装置は空気にさらさずにプログラムすることができ、従来技術のヒューズ装置とは異なり、プログラム・ステップ自体によってヒューズ装置を囲むパッシベーション層またはその他の層に穴が形成されることがない。本発明の一実施形態のプログラム回路次に第３図を参照すると、本発明の一実施形態によるプログラム回路３００が示されている。一実施形態のヒューズ装置３２０は前述のヒューズ装置１００および２００に類似しており、第３図では点線内の記号で表されている。本発明のヒューズ装置３２０は一端がＶｓｓまたはグラウンドに結合され、ヒューズ装置３２０の対向端部はｐチャネル・プログラム装置Ｔｐのドレーンに結合される。トランジスタＴｐのソースはＶｃｃに結合される。プログラム回路の寸法は、１つのｐチャネル・トランジスタしか必要とされないようにヒューズ装置３２０の一端をグラウンドに結合することによって小さな寸法に維持される。代替実施形態では、本発明のプログラム回路は、ｎチャネル・トランジスタがオンになったときにヒューズ装置３２０がプログラムされるような補助信号を有するｎチャネル・トランジスタを含むことができる。本発明の一実施形態のプログラム回路を制御するために、トランジスタＴｐのゲートにＮＡＮＤ装置３０１などのロジックが結合される。一実施形態では、ＮＡＮＤ装置３０１は、ＮＡＮＤ装置やトランジスタＴｐが形成される集積回路装置上のトランジスタＴｐの非常に近くに配置される。このようにすることで、信号線の長さにわたって増大する雑音およびその他の異常の影響が低減され、プログラム・トランジスタＴｐが誤ってオンになる可能性が低減される。ヒューズ装置３２０のプログラムはプログラム入力線３０３を通じて制御され、プログラム入力線は任意の数の信号線を含むことができる。この例では、プログラム入力線３０３上で入力を受け取ると、トランジスタＴｐのゲートにロー信号が与えられ、トランジスタＴｐがオンになる。トランジスタＴｐがオンになると、ヒューズ装置３２０内を電流が流れる。このように、ヒューズ装置３２０を選択的にプログラムすることができる。一実施形態では、ヒューズ装置３２０は、プローブ装置をプログラム回路３００と共に使用してウェハ・レベルでプログラムされる。他の実施形態では、ヒューズ装置３２０は集積回路装置製造プロセスの異なる段階で、あるいはヒューズ装置３２０を含む集積回路装置が実装された後にプログラムされる。本発明の一実施形態の検知回路本発明の一実施形態の静的自己バイアス高感度低読取り電流検知回路４００について第４図を参照して説明する。例示のために、第１図ないし第２図で一実施形態において示したヒューズ装置１００または２００と同様なヒューズ装置４５０に関連して検知回路４００の動作を説明する。しかし、当業者には、本発明の検知回路４００を使用して他のタイプのヒューズ装置を検知することもできることが理解されよう。検知回路４００は、本発明のヒューズ装置４５０などのヒューズ装置と共に使用するのに良く適している。本発明のヒューズ装置４５０は低プログラム電圧、したがって低プログラム電流を有する。したがって、ヒューズ装置４５０がプログラムまたは溶断されているかどうかを検知するために使用される検知回路によって検知プロセス時に未溶断ヒューズが溶断されることがないことが重要である。さらに、ヒューズ装置４５０はまた、未プログラム状態とプログラム済み状態との間に抵抗のわずかな変化しか示さない。したがって、ヒューズ装置４５０を検知するために使用される検知回路は、ヒューズ装置４５０がプログラムされているかどうかを確実に判定するために抵抗の比較的小さな変化を検出するのに十分な感度を有さなければならない。図のように、本発明の検知回路４００は、低い検知電圧および検知電流を使用してヒューズの高感度で信頼できる検知を行う。検知回路４００の他の利点について下記で詳しく論じる。本発明の一実施形態の検知回路４００は第４図に示されており、第１の検知ブランチ４０１と、基準ブランチ４０３と、第２の検知ブランチ４０５の３つのブランチを含む。第２の検知ブランチ４０５は、一実施形態で差動検知を行い、かつ冗長ヒューズ構成に拡張する検知回路４００の機能を示すために第４図に示されている。検知回路４００の検知ブランチ４０１および４０５の動作について、本明細書では第１の検知ブランチ４０１を参照して説明する。しかし、第２の検知ブランチ４０５が第１の検知ブランチ４０１と同様に動作することが理解されよう。本発明の差動検知機能の他の詳細と、一実施形態の冗長ヒューズ構成について下記で論じる。第４図に示したように、ヒューズ装置４５０の一端はグラウンドに結合され、ヒューズ装置４５０の対向端部は、ヒューズ装置４５０をプログラムできるようにプログラム入力４１８に結合される。プログラム入力４１８は、上記で第３図を参照して論じたプログラム回路３００などのプログラム回路のプログラム装置Ｔｐに結合される。プログラム回路のＴｐがｎチャネル装置である実施形態では、本発明の検知回路４００は、第４図に示した装置および信号を補助する装置および信号を含むことに留意されたい。すなわち、検知イネーブル信号などの信号がアクティブ・ハイではなくアクティブ・ローになり、ｐチャネル装置がｎチャネル装置などで置き換えられる。なお、補助検知回路の動作は、第４図に示した検知回路４００の動作に類似している。第４図に戻ると分かるように、ヒューズ装置４５０には検知装置Ｓ１も結合されており、検知装置Ｓ１は第１の検知ブランチ４０１内に含まれる。検知装置Ｓ１のソースはヒューズ装置４５０に結合され、検知装置Ｓ１のドレーンは、検知イネーブル装置Ｔ１を通じて負荷装置Ｌ１のドレーンおよびマージン試験装置Ｍ１に結合される。基準ブランチ４０３は、同様に検知イネーブル装置ＴＲを通じて負荷装置ＬＲおよびマージン試験装置ＭＲに結合された検知装置ＳＲを含む。基準ブランチ４０３は、下記で詳しく論じる基準電圧ノードＶ_REF４３０と、基準抵抗４２０も含む。一実施形態では、基準抵抗４２０は、直列接続され未プログラム状態のヒューズ装置４５０と同一である１つまたは複数のヒューズ装置を備え、そのため、基準ブランチ内の基準抵抗４２０は未プログラム・ヒューズ装置４５０および４８０に一致している。代替実施形態で、基準抵抗４２０は、ヒューズ４５０および４８０を形成するために使用されるヒューズ材料と同様なヒューズ材料の一部で基準抵抗４２０を形成することによってヒューズ装置４５０および４８０に整合させている。基準ブランチ４０３の第１の検知ブランチ４０１およびＳＲの検知装置Ｓ１のゲートは、検知イネーブル入力４１６に結合された検知イネーブル・トランジスタＴ１およびＴＲのゲートと同様に互いに結合される。ＳＲのゲートはノード４３０でそのドレーンに結合され、したがって装置Ｓ１と装置ＳＲとの間に電流ミラー構成を確立する。負荷装置Ｌ１およびＬＲはトランジスタとして示されているが、他のタイプの負荷装置を備えることができることに留意されたい。さらに、Ｌ１とＬＲは、たとえばプロセス、温度、電圧変動に応答して同様に変動するように一致している。検知ブランチ４０１および４０５内の他の装置も、同様な条件に応答して同様に変動するように基準ブランチ４０５内の対応する装置に一致している。本発明の検知回路４００の電流ミラー構成は、ヒューズ装置４５０などのヒューズ装置の状態を検知する際に検知回路４００の低検知電流に寄与する１つの因子である。基準ブランチ４０３を、低電流を与えるように最適化すると、外側検知ブランチ４０１および４０５内の電流は安全レベルに維持される。基準ブランチ４０３を低電流を与えるように最適化するにはどうすべきかの詳細について下記で論じる。検知回路４００内の電流ミラー構成は、Ｓ１およびＳＲを、ソース抵抗の変化に応答して変動する動作領域にバイアスすることによって、検知回路４００の感度を向上させるようにも動作する。電流ミラーと、ヒューズ装置４５０と、基準抵抗４２０とを備える検知回路４００の部分を「デジェネレイト（degenerate）電流ミラー」と呼ぶことができる。動作時には、未溶断状態のヒューズ装置４５０および４８０と基準抵抗４２０とを含め、ヒューズ検知ブランチ４０１および４０３ならびにヒューズ検知ブランチ４２０内の同様な装置が一致しているので、ヒューズを溶断させる動作によって電流ミラーに抵抗オフセットが生成され、この抵抗オフセットが検知回路４００の出力４１４および４５４に反映される。ヒューズ装置４５０は、ヒューズ装置の状態が変化したときに検知ブランチ内の電流を変化させるソース・デジェネレイト抵抗器として使用される。この電流の変化は、出力４１４での電圧の変化によって反映される。検知イネーブル入力４１６は検知回路４００の検知機能を制御する。検知イネーブル信号線４１６がＶｓｓ（グラウンド）であるとき、ＭＯＳ装置Ｔ１およびＴＲはオフである。検知イネーブル装置Ｔ１およびＴＲがオフになると、負荷装置Ｌ１およびＬＲが検知装置Ｓ１およびＳＲから切断され、したがって検知回路ブランチ内の電流はなくなる。さらに、負荷装置Ｌ１およびＬＲが一端でＶｃｃに結合され、したがって出力信号線４１４の出力電位を供給電圧にプルする。これによって、検知回路４００の出力４１４および４５４に結合された入力を有する装置が、そのような装置を部分的にオンにする範囲の入力電位を受け取ることはなくなる。このように、検知回路４００がイネーブルされていないときに、検知回路４００に結合された装置が電力を引き出すことはない。一実施形態では、検知イネーブル入力信号線４１６は外部源からのリセット信号に応答する。検知回路４００の検知イネーブル入力４１６がリセット時にロー状態からハイ状態に遷移すると、ＭＯＳ検知イネーブル・トランジスタＴ１およびＴＲがオンになる。装置ＴＲがオンになると、電圧供給Ｖｃｃと基準ブランチ４０３の検知装置ＳＲとの間に電流経路が生成され、検知装置ＳＲのゲートがプルアップされ導通する。検知装置ＳＲがオンになった後、ノード４４０およびＶ_REF ４３０上の電位がＶｓｓ（グラウンド）の方へプルされる。しかし、ＭＯＳ負荷装置ＬＲは、ノードＶ_REF４３０での電圧がグラウンドにプルされるのを妨げ、したがってノードＶ_REF４３０に基準電圧を確立する。このように、検知回路４００は「自己バイアス」される。ノード４４０で生成された電圧は、第１の検知ブランチ４０１の出力４１４および第２の検知ブランチ４０５の出力４５４に対する追加基準電圧を形成する。ノード４４０での電圧を使用して、検知回路４００の出力を受け取るロジックのトリップ点を調整することができる。一実施形態では、前述のように、基準抵抗４２０は、未プログラム状態の本発明のヒューズ装置４５０と同一の１つまたは複数の未プログラム・ヒューズ装置を備える。このように、基準抵抗４２０はヒューズ装置４５０に一致している。また、検知イネーブル装置Ｔ１およびＴＲの寸法は検知装置Ｓ１およびＳＲの寸法に一致している。検知ブランチ４０１および４０５内の装置の抵抗を基準ブランチ４０３内の対応する装置の抵抗に一致させることによって、ヒューズ装置４５０の抵抗のわずかな変化でも容易に検出することができる。本発明のヒューズ検知回路のシングルエンド動作本発明のヒューズ検知回路４００は、ヒューズ装置４５０の状態がシングルエンド的または差動的に解釈されるように構成することができる。すなわち、出力４１４の電圧と、検知回路４００に結合されたロジックのトリップ点電圧を比較することによってヒューズ装置４５０の状態を決定する（シングルエンド検知と呼ぶ）ことも、あるいはヒューズ装置４５０および４８０を互いに逆の状態にプログラムし、出力ノード４１４および４５４上の電圧を比較することによってヒューズ装置４５０の状態を差動的に検出することもできる。共通ロジックのトリップ点電圧は、電圧レベルが論理「１」として解釈されるか、それとも論理「０」として解釈されるかを示し、当業者には良く知られている。シングルエンド構成では、基準抵抗４２０は一致するように選択されるが、それでも未プログラム・ヒューズ装置４５０の抵抗よりも高い。未プログラム状態のヒューズ装置４５０と同様な未プログラム・ヒューズ装置を使用し、それによって基準抵抗４２０をヒューズ装置４５０に一致させることにより、製造公差、温度、その他の理由による基準抵抗の変動が、ヒューズ装置４５０の変動に続いて起こる。一実施形態では、基準抵抗４２０は、未プログラム・ヒューズ装置４５０に一致した５つの未溶断ヒューズ装置を備える。したがって、基準抵抗４２０は未プログラム・ヒューズ装置４５０の抵抗の５倍である。他の実施形態は、基準抵抗４２０を形成するために、異なる数であるが複数のヒューズ装置を含む。基準抵抗４２０と未プログラム状態のヒューズ装置４５０の抵抗との比が高くなるように基準抵抗４２０を選択することによって、最初にデフォルト・オフセット電圧が生成される。この実施形態では、未溶断ヒューズ装置４５０に対して基準抵抗４２０の抵抗が高いと、共通ロジック・トリップ点よりも低いために「０」と解釈されるほど低い出力ロー電圧が生成される。一実施形態では、ヒューズ装置４５０がプログラムされていないときの出力４１４での出力電圧は約１００ｍＶである。したがって、未溶断ヒューズは論理「０」と解釈され、デフォルト・オフセットを含むデフォルト状態が生成される。このヒューズ−基準負荷比では、ソース負荷装置が一致することと、基準ブランチとヒューズ・ブランチの間の電流ミラー接続のために、製造上の変動が許容される。さらに、上記で引用したデフォルト・オフセットは、検知回路４００の動作に影響を与える前に解消しておくべきＶｔおよびＬｅの変動に関して高いしきい値を生成する。検知装置Ｓ１のソース負荷（ヒューズ装置４５０）が低いと、検知装置Ｓ１を横切って高いゲート・ソース間（ＶＧＳ）電圧が生成される。検知装置Ｓ１のＶＧＳが高いと、ＳＲ内の電流が増大する。電流が増大すると、新しい平衡点が確立されるまで負荷装置Ｌ１のドレーンが低下する。一実施形態では、ヒューズ装置４５０がプログラムされていない場合、出力ノード４１４で到達する平衡点は約１００ｍＶないし１５０ｍＶである。この低い出力電位は、ヒューズ装置４５０の未溶断状態が検出されるように外部ゲートによって解釈することができる。ヒューズ装置４５０が溶断すると、ヒューズ装置４５０の抵抗が高くなるために検知装置Ｓ１のソース上で高い電位が生成される。検知装置Ｓ１のソース上の電位が高くなると、ソース電位とゲート電位との間のギャップが狭くなり、あるいは検知装置Ｓ１のＶＧＳが低下する。したがって、検知装置Ｓ１内を流れる電流も低減する。次いで、第１の検知ブランチ４０１の受動負荷装置Ｌ１が出力ノード４１４の電位をプルアップする。プログラムされたときのヒューズ装置４５０の抵抗が基準抵抗４２０の５倍である実施形態では、出力ノード４１４は、Ｖｃｃが２．０Ｖに設定されている場合、最低で約１．７Ｖにプルアップされる。プログラムされたときのヒューズ装置４５０の抵抗と基準抵抗４２０との比がずっと高い場合、出力ノード４１４上の出力電圧がＶｃｃ供給電圧にずっと近い値にプルアップされる。ある種の実施形態では、ヒューズ装置４５０の状態が検出された後、状態の論理解釈がレジスタまたはその他の記憶装置（図示せず）に記憶される。ヒューズ装置４５０が溶断し、すなわちプログラムされた場合、ヒューズ装置４５０の抵抗が増大する。前述のように、一実施形態では、ヒューズ装置の抵抗は同様な未プログラム・ヒューズ装置と比べて少なくとも１０倍だけ増大し、１０倍ないし１０００倍の範囲で増大することができる。いくつかの実施形態ではこれよりもずっと大きな増大が可能である。ヒューズ装置４５０などのヒューズ装置のプログラム済み抵抗はいくつかのケースで、製造上の変動のために著しく変動するが、本発明の検知回路４００は、ヒューズ装置４５０の受け入れられる非常に低いプログラム済み抵抗値を検出する機能を備える。また、本発明の検知回路４００は、プログラム済み抵抗と未プログラム抵抗の比が非常に小さな場合でも、ヒューズ装置４５０のプログラム済み状態とヒューズ装置４５０の未プログラム状態を確実に区別することができる。未プログラム状態のヒューズ装置４５０と基準抵抗４２０の比をさらに大きくするように基準抵抗４２０の値またはサイズを変更できることに留意されたい。未プログラム・ヒューズ装置抵抗と基準抵抗４２０の比を大きくすると、いくつかの実施形態で雑音、オフセット、ＶｔおよびＬｅの変動に対する検知回路４００の耐性を向上させることができる。一実施形態の差動検知機能代替実施形態では、ヒューズ装置４５０の状態を差動的に検知することができる。この実施形態では、基準抵抗４２０はヒューズ装置４５０および４８０の抵抗に近くなるように選択される。一実施形態では、基準抵抗は、ヒューズ装置４５０、４８０の抵抗と基準抵抗４２０が互いにできるだけ近くなるようにヒューズ装置４５０および４８０に一致した未プログラム・ヒューズ装置を備える。他の実施形態では、検知回路４００の感度を増大させるように基準抵抗４２０を形成するように複数のヒューズ装置が直列に結合される。この構成の検知回路４００の動作は前述の回路の動作に類似している。しかし、この構成では、ある論理状態が必要な場合に一方のヒューズ装置４５０または４８０がプログラムされ、逆の論理状態が必要な場合には他方のヒューズ装置がプログラムされる。プログラム・ステップが完了した後、検知回路４００がイネーブルされ、第１の検知ブランチの出力４１４での電圧が第２の検知ブランチの出力４５４での電圧と比較される。一実施形態では、ヒューズ装置４５０がプログラムされておらず、ヒューズ装置４８０がプログラムされている場合、出力ノード４１４での電圧は出力ノード４５４での電圧よりも低くなり、回路は論理「０」であると解釈される。他の実施形態では、差動増幅器（図示せず）の接続に応じて逆のことが真である。差動増幅器を使用して２つのノード間の電圧の差を測定することは、当業者には良く知られている。一実施形態では、検知回路４００の第１の検知ブランチ４０１内の電流はこの構成では約３００μＡである。ヒューズ装置４５０のプログラム電流が約６ｍＡである場合、３００μＡの電流は、未溶断ヒューズ装置４５０をプログラムせずに検知するための安全範囲内である。検知回路の一実施形態のマージン試験機能本発明の検知回路４００の一実施形態は、製造プログラム検証機能も備える。言い換えれば、本発明の一実施形態の検知回路４００を用いてヒューズ装置４５０のマージンを試験して、ヒューズの部分的な溶断、ヒューズ装置４５０の受け入れられない変動、またはヒューズ装置を使用できないものにする他の限界条件を識別することが可能である。そのような条件は、たとえばヒューズ装置４５０を通常の条件の下で検知するとヒューズ装置４５０の正しい状態が検知されるが、老化、雑音、熱またはその他の環境条件のために「誤読取り」が起こる可能性がある場合に生じる。本発明の「マージン・モード」試験手段は、検証プロセス中に誤読取りを生じさせるように設計される。これにより、そのような問題による現場での故障が回避される。本発明の検知回路４００のマージン・モード試験手段について引き続き第４図を参照して説明する。第１の検知ブランチ４０１のマージン・モード試験装置Ｍ１および基準ブランチ４０３のＭＲは、互いに一致するｐチャネル受動負荷装置、すなわち第１の検知ブランチ４０１のＬ１と基準ブランチ４０３のＬＲとの平衡を崩すことによってヒューズ装置４５０のマージン試験をイネーブルする。ｐチャネル・マージン・モード試験装置Ｍ１のドレーンは装置Ｔ１のドレーンに結合される。同様に、ｐチャネル・マージン・モード試験装置ＭＲのドレーンは装置ＴＲのドレーンに結合される。検知回路４００のマージン・モード試験機能は、マージン・モード試験装置Ｍ１のゲートおよび第２の検知ブランチ４０５内の対応する装置に結合されたマージン試験０入力４１０と、マージン・モード試験装置ＭＲのゲートに結合されたマージン試験１入力４１２を使用して制御される。マージン試験１入力４１２のロー信号はマージン試験モード装置ＭＲをオンにし、第１のマージン試験モードを開始する。装置ＭＲをオンにすると、基準ブランチ４０３内の電流がわずかに増加し、電流ミラー接続のために、第１の検知ブランチ４０１内の電流も増加する。このようにして、出力ノード４１４での出力電位が抑制される。したがって、プログラムされているヒューズ装置４５０が検知され、装置４５０のプログラム済み状態が限界状態である場合、このマージン試験モードによってヒューズ装置はプログラムされていないと検知される。ヒューズ装置４５０などのヒューズ装置のプログラム済み状態および未プログラム状態を示す出力ノード４１４でのリードアウト電圧は、検知回路４００のＶｃｃ、プログラム済みヒューズ装置および未プログラム・ヒューズ装置の抵抗、その他の因子に依存する。プログラムされていないで、限界の状態であるヒューズ装置４５０は、本発明の第２のマージン試験モードによって検出することができる。マージン試験０入力４１０上のロー信号はマージン・モード試験装置Ｍ１をオンにする。装置Ｍ１がオンになると、装置の抵抗が低減し、したがって出力ノード４１４の出力電位がプルアップされる。ヒューズ装置４５０が検知時に、プログラムされていないと識別されたが、ぎりぎりの状態である場合、出力ノード４１４上の出力電位はそのように示す。言い換えれば、出力ノード４１４上の出力電位は、読み取った値がプログラム済みヒューズ装置を示す値として識別されるほど増加する。このように、本発明の検知回路４００は、ぎりぎりの状態でプログラムされ、あるいはぎりぎりの状態でプログラムされていないヒューズ装置による現場故障の可能性を低減する。本発明のマージン・モード試験手段は、第４図に示した第２の検知ブランチ４０５内のぎりぎりの状態のヒューズ装置を検出するときにも同様に動作する。したがって、第１の検知ブランチ４０１と第２の検知ブランチ４０５の両方のヒューズ装置を冗長ヒューズとして使用する場合、これらのヒューズ装置が共に所望の状態であることが検証された場合、現場故障の可能性はさらに低減される。本発明の一実施形態の冗長ヒューズ・アレイ第５図に示したように、本発明のヒューズ装置は冗長アレイとして構成することができる。特定のヒューズ装置に欠陥があり、あるいは何らかの損傷があることがプローブ試験によって検出された場合、同様なヒューズ装置で置き換えられるように、冗長ヒューズ装置を用意しておくことが望ましい。第５図は、本発明の一実施形態によるヒューズ装置の冗長アレイがどのように構成されるかの一例を示す。第５図の冗長ヒューズ装置のアレイは、それぞれ、第４図の検知回路４００のヒューズ回路および基準回路と同様なヒューズ回路と基準回路とを含む、２つのヒューズ回路５０１および５０３と、論理ＯＲゲート５０５とを含む。ヒューズ回路５０１は検知ブランチ５２０と、基準ブランチ５２１と、第２の検知ブランチ５２２とを含む。第４図の出力４１４など検知ブランチ５２０および５２２の出力はＯＲゲート５０５に結合される。同様に、ヒューズ回路５０３は、第３の検知ブランチ５０７と、基準ブランチ５０９と、第４の検知ブランチ５１１とを含む。ヒューズ回路５０３の各検知ブランチの出力も同様にＯＲゲート５０５に接続される。第５図の冗長ヒューズ・アレイでは、検知ブランチ５２０、５２２、５０７、５１１内の１つのヒューズ装置がプログラムされている場合、ＯＲゲート５０５からの出力信号は、プログラム済みヒューズ装置によって生成される信号に整合する。したがって、ヒューズ装置のプログラマは、第５図の冗長ヒューズ・アレイ内の１つのヒューズ装置をプログラムしても、あるいはいくつかのヒューズ装置をプログラムしても、あるいはすべてのヒューズ装置をプログラムしても同様な結果を達成することができる。この手法では、ヒューズ・プログラマは、ヒューズのプログラムおよび検証時間と、ヒューズ装置をプログラムするうえでの確実さとの受け入れられる兼ね合いをとることができる。たとえば、ヒューズ・プログラマは１つのヒューズ装置のみをプログラムし、検証し、前述のマージン・モード試験シーケンスに合格した場合はそこで停止し、そうでない場合は他のヒューズ装置をプログラムすることができる。別法として、ヒューズ・プログラマは第５図の冗長アレイ内のすべての４つのヒューズ装置をプログラムして、あるヒューズを確実にプログラムすることもできる。一実施形態では、ＯＲゲート５０５は、検知ブランチの各出力に結合されたインバータと、その後に続くＮＡＮＤゲートとで構成される。このように、各インバータのトリップ点、または各インバータがオンになる電圧は同じである。他の実施形態では、すべての出力に結合されたＮＯＲゲートと、その後に続くインバータを使用してＯＲゲート５０５を構成することができる。しかし、この構成では、積層したＰチャネル装置により、ＯＲゲート５０５に入る検知ブランチ５２０、５２２、５０７、５１１からの各信号ごとのトリップ点が異なるために問題が生じる。回路をさらに最適化するために、ＯＲゲート５０５内のインバータのトリップ点が、最大の感度を与えるノード４４０での基準電圧に一致するように、ＯＲゲート５０５を形成する装置の寸法を選択することができる。他の実施形態では、ＯＲゲート５０５をＡＮＤゲートで置き換えることができる。この構成は未プログラム・ヒューズ装置を確認するうえで望ましい。この実施形態では、ぎりぎりでプログラムされていないヒューズ装置が、ＯＲゲート５０５の代わりに使用されるＡＮＤゲートの出力に影響を与えることはない。さらに、他の実施形態ではＯＲゲート５０５の代わりにＸＯＲゲートを使用することができる。ＸＯＲゲートを使用すると、たとえばポリシリコン線が破壊され、ヒューズ装置がプログラムされているように見えるケースに対処することができる。ＸＯＲゲートを使用した場合、このヒューズ・アレイは未プログラム状態が必要である場合でも有用である。このように、本発明の冗長ヒューズ・アレイによって融通性が向上し、欠陥のあるヒューズ装置、欠陥のある回路構成、または障害のあるプログラムを補償することができる。一実施形態では、第５図のヒューズ・アレイ内のヒューズ装置の状態を読み取りラッチすることができるように追加組合せロジックが設けられる。依然として第５図を参照すると分かるように、ＯＲゲート５０５はＮＡＮＤゲート５３０に結合され、かつインバータ５３５を通じて他のＮＡＮＤゲート５４０に結合される。ＮＡＮＤゲート５３０および５４０への他の入力は検知イネーブル入力４１６（第４図）から与えられる。第１のＮＡＮＤゲート５３０の出力は事前設定（ＰＲＥ＃）入力に結合され、第２のＮＡＮＤゲート５４０の出力はエッジ・トリガ・フリップフロップ５５０のクリア（ＣＬＲ＃）入力に結合される。ＰＲＥ＃入力とＣＬＲ＃入力は共に、当技術分野で良く知られているように信号名とその後に続く「＃」で示されているように、アクティブ・ローである。ＰＲＥ＃入力とＣＬＲ＃入力は、第５図に示した実施形態では非同期信号であるが、他の実施形態では同期信号であってよい。フリップフロップ５５０は、クロック入力も受け取り、また、ヒューズ・アレイを縦続接続し各ヒューズ・アレイの状態を順次読み取ることができるように、データ入力上でヒューズ装置の他のアレイの出力を受け取ることができる。検知回路へのリセット信号は、検知イネーブル信号４１６をアサートする。ヒューズ・アレイの状態が信号線５３２上のＯＲゲート５０５の出力で与えられ、２つの信号は共にＮＡＮＤゲート５３０および５４０に与えられる（ＯＲゲート５０５からの信号はＮＡＮＤゲート５４０に達する前に反転される）。ヒューズ・アレイの状態が論理「１」である場合、ＮＡＮＤゲート５３０の出力信号はローであり、ＰＲＥ＃信号がアサートされる。逆に、ヒューズ・アレイの状態が論理「０」である場合、ＮＡＮＤゲート５４０の出力信号はローであり、ＣＬＲ＃信号がアサートされる。このように、ヒューズ回路５０１および５０３を備えるヒューズ・アレイの状態をフリップフロップ５５０に記憶し、後で走査し、あるいは内部で使用することができる。当業者には、他のタイプのラッチ回路またはフリップフロップを使用してフリップフロップ５５０と同様な機能を実行できることが理解されよう。さらに、ＯＲゲート５０５と、ＮＡＮＤゲート５３０および５４０と、フリップフロップ５５０とを含む組合せ記憶ロジックがヒューズ・アレイに結合されているように示されているが、当然のことながら、本発明の組合せ記憶ロジックは、単一のヒューズを含む検知回路に応じて使用することもできる。したがって、本発明の静的低電流検知回路は、低プログラム電流を有するヒューズの状態を確実にかつ安全に検知し、同時に、未プログラム・ヒューズ装置の誤ったプログラムを防止する機能を実行する。本発明の検知回路の静的性質によって、特殊なタイミング回路を必要としないという利点も与えられる。さらに、本発明の検知回路は自己バイアス型であり、比較的安定しており、そのため製造公差、温度、電圧が変動する場合でもヒューズ装置の状態を確実に検知することができる。本発明の検知回路は、ヒューズのプログラム済み状態と未プログラム状態との間の抵抗の変化が比較的小さな場合でもこの２つの状態を確実に検知できるように低電流および高感度が得られるように最適化される。さらに、本発明のマージン試験モードは、ぎりぎりの状態でプログラムされ、あるいはぎりぎりの状態でプログラムされていないヒューズによる現場故障の可能性を低減する。本発明のヒューズ装置および検知回路は、冗長ヒューズ・アレイを構成するように容易に拡張することができ、差動検知とシングルエンド検知の両方を行うように構成することができる。本発明のヒューズ検知回路は前述のすべての利点を備え、同時に比較的小さな検知回路寸法を維持する。ヒューズ検知回路の基準ブランチは、いくつかの実施形態では両方のヒューズ検知ブランチに近接して配置される。集積回路装置上のヒューズ検知回路の基準ブランチと検知ブランチが近接していると、製造上の変動のために装置の不一致が生じる可能性が最小限に抑えられ、検知回路の装置間の相互接続部が比較的短いため、電圧低下および雑音の影響も低減される。本発明のヒューズ・プログラム検知方法の一実施形態本発明の一実施形態のヒューズ・プログラム検知方法を第６図に示す。ヒューズ装置の状態を選択的にプログラムし検知する方法は処理論理ブロック６００から開始する。決定論理ブロック６０１で、ヒューズ装置をプログラムする必要があるかどうかが判定される。プログラムが必要である場合、処理論理ブロック６０５で、上記で第３図を参照して説明したようなヒューズ・プログラム回路を用いてヒューズがプログラムされる。処理論理ブロック６０７で、検知回路はヒューズ装置の状態を検知し、そのヒューズ装置がプログラムされているかどうかを判定する。決定論理ブロック６１７で、ヒューズ装置がプログラムされている場合、ステップ６１９で、ヒューズ装置が試験され、ぎりぎりの状態でプログラムされており、後で故障する可能性が高いかどうかが判定される。決定論理ブロック６１７で、装置がプログラムされていない場合、本発明の方法は決定論理ブロック６２５で、冗長ヒューズ装置を使用できるかどうかを決定する。決定論理ブロック６２１で、ヒューズ装置がぎりぎりの状態でプログラムされていると判定され、かつ冗長ヒューズ装置が使用できる場合（決定論理ブロック６２５）、処理論理ブロック６０５で再び冗長ヒューズのプログラムが開始される。装置がぎりぎりの状態でプログラムされていると判定されたが、冗長ヒューズ装置が使用できない場合、処理論理ブロック６２４で欠陥装置と示される。選択的にプログラムすべきヒューズが他にある場合（決定論理ブロック６２５）、処理は決定論理ブロック６０１に戻り、そうでない場合は論理ブロック６２７で処理が終了する。決定論理ブロック６２１に戻り、ヒューズ装置がぎりぎりの状態でプログラムされているものではないと判定された場合、ステップ６２３でこの装置が良好であることが示される。次いで前述のように、選択的にプログラムすべき装置が他にある場合、決定論理ブロック６０１で処理が再開する。すべての装置が必要に応じて選択的にプログラムされた場合、論理ブロック６２７で処理が終了する。決定論理ブロック６０１に戻り、ヒューズ装置が未プログラムのままである必要がある場合、論理ブロック６０３で装置の状態が検知される。決定論理ブロック６０９で、装置がプログラムされている場合、故障が示され、選択的にプログラムすべき装置が他にないかぎり処理は終了する（ステップ６２５および６２７）。他の実施形態では、冗長ヒューズ装置アレイ内のすべてのヒューズ要素がプログラムされ、あるいはぎりぎりの状態でプログラムされていない限り故障が示されないように、アレイが論理ＡＮＤゲートに結合されている。決定論理ブロック６０９で、ヒューズ装置がプログラムされていない場合は処理論理ブロック６１１で試験され、それがぎりぎりの状態であるかどうかが判定される。ヒューズ装置がぎりぎりの状態であることが判明した場合、（前述の冗長アレイが設けられていないかぎり）故障が示され、選択的にプログラムすべき装置が他にないかぎり（処理論理ブロック６２３）論理ブロック６２７で処理が終了する。代わりに、ヒューズ装置がプログラムされておらず、また、ぎりぎりの状態ではないことが判明した場合、装置は合格となり、必要に応じてその状態が記憶され、他の装置を選択的にプログラムする必要がある場合は処理が継続する。一実施形態ではヒューズ装置をプログラムするステップの後に続いて検知ステップが行われるが、代替実施形態ではまずヒューズ装置の状態が検知され、次いで必要に応じてプログラムされることに留意されたい。したがって、本発明は、最新の低電圧低接合破壊プロセス技法で使用できるヒューズ装置を提供する。当業者なら、上記の説明を読んだ後に本発明の多数の変形形態および修正形態を、思いつくであろうが、一例として図示し説明した特定の実施形態が制限的なものではないことを理解されたい。したがって、様々な実施形態の詳細の引用は、請求の範囲を制限するものではなく、請求の範囲自体は、本発明に必須とみなされる特徴のみについて説明したものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，ＤＫ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．任意の電気接続を形成する半導体基板上に配設された可融リンク装置であって、第１の抵抗を有するポリシリコン層と、ポリシリコン層上に形成され、第１の抵抗よりも低い第２の抵抗を有し、所定のプログラム電位がシリサイド層を両側の間に印加されたことに応答して凝集して電気的切断部を形成し、それによって、可融リンク装置の抵抗を選択的に増大することができるシリサイド層とを備えることを特徴とする可融リンク装置。２．さらに、プログラム電位を受け取るためにシリサイド層の両端部に電気的に結合された少なくとも第１の接点と第２の接点とを含むことを特徴とする請求項１に記載の可融リンク装置。３．接点がタングステン・プラグであることを特徴とする請求項２に記載の可融リンク装置。４．プログラム電位を受け取るためにシリサイド層の両端に電気的に結合された９つの接点を含むことを特徴とする請求項２に記載の可融リンク装置。５．プログラム電位が約２Ｖであることを特徴とする請求項１に記載の可融リンク装置。６．シリサイド層がＴｉＳｉ₂であることを特徴とする請求項１に記載の可融リンク装置。７．シリサイド層の厚さが約２００オングストロームないし４００オングストロームであることを特徴とする請求項６に記載の可融リンク装置。８．ポリシリコン層の厚さが約２５００オングストロームであることを特徴とする請求項１に記載の可融リンク装置。９．ポリシリコン層の面積抵抗が５００オーム／ｓｑ．よりも高く、シリサイド層の面積抵抗が１オームないし１０オーム／ｓｑ．であることを特徴とする請求項１に記載の可融リンク装置。１０．ポリシリコン層がポリシリコン膜で形成され、シリサイド層がシリサイド膜で形成されることを特徴とする請求項１に記載の可融リンク装置。１１．ヒューズ装置がヒューズ領域を備え、ヒューズ領域の長さがヒューズ領域の幅の４倍ないし２５倍であることを特徴とする請求項１に記載の可融リンク装置。１２．ヒューズ領域の幅が約０．２２ミクロンであることを特徴とする請求項１１に記載の可融リンク装置。１３．ポリシリコン層がｐ型としてドープされることを特徴とする請求項１に記載の可融リンク装置。１４．ポリシリコン層がｎ型としてドープされることを特徴とする請求項１に記載の可融リンク装置。１５．ポリシリコン層が、ｎ型としてドープされた第１の領域と、少なくとも、ｐ型としてドープされた第２の領域とを含み、ポリシリコン層内に少なくとも１つのｐ−ｎ接合部を形成することを特徴とする請求項１に記載の可融リンク装置。１６．半導体基板上に配設され、第１の未プログラム抵抗を有するヒューズであって、ポリシリコン層と、ポリシリコン層上に形成され、所定のプログラム電位がシリサイド層の両側の間に印加されたことに応答して凝集して電気的切断部を形成し、それによって、ヒューズの抵抗を第２のプログラム抵抗まで選択的に増大することができるシリサイド層とを備えることを特徴とするヒューズ。１７．さらに、プログラム電位を受け取るためにシリサイド層に電気的に結合された第１の接点と第２の接点とを含むことを特徴とする請求項１６に記載のヒューズ装。１８．接点がタングステン・プラグを備えることを特徴とする請求項１７に記載のヒューズ。１９．プログラム電位を受け取るためにシリサイド層の両端に電気的に結合された９つの接点を含むことを特徴とする請求項１７に記載のヒューズ。２０．プログラム電位が約２Ｖであることを特徴とする請求項１６に記載のヒューズ。２１．シリサイド層がＴｉＳｉ₂であることを特徴とする請求項１６に記載のヒューズ。２２．シリサイド層の厚さが約２００オングストロームないし４００オングストロームであることを特徴とする請求項２１に記載のヒューズ。２３．ポリシリコン層の厚さが約２５００オングストロームであることを特徴とする請求項１６に記載のヒューズ。２４．第２のプログラム済み抵抗が第１の未プログラム抵抗の少なくとも１０倍であることを特徴とする請求項１６に記載のヒューズ。２５．ポリシリコン層がｐ型としてドープされることを特徴とする請求項１６に記載のヒューズ。２６．ポリシリコン層がｎ型としてドープされることを特徴とする請求項１６に記載のヒューズ。２７．ポリシリコン層が、ｎ型としてドープされた第１の領域と、少なくとも、ｐ型としてドープされた第２の領域とを含み、ポリシリコン層内に少なくとも１つのｐ−ｎ接合部を形成することを特徴とする請求項１６に記載のヒューズ。２８．ポリシリコン層の面積抵抗が５００オーム／ｓｑ．よりも高く、シリサイド層の面積抵抗が１オームないし１０オーム／ｓｑ．であることを特徴とする請求項１６に記載のヒューズ。２９．ポリシリコン層がポリシリコン膜で形成され、シリサイド層がシリサイド膜で形成されることを特徴とする請求項１６に記載のヒューズ。３０．ヒューズ装置がヒューズ領域を備え、ヒューズ領域の長さがヒューズ領域の幅の４倍ないし２５倍であることを特徴とする請求項１６に記載のヒューズ。３１．ヒューズ領域の幅が約０．２２ミクロンであることを特徴とする請求項３０に記載のヒューズ。３２．ヒューズを形成する方法であって、半導体基板上にポリシリコン層を形成するステップと、ポリシリコン層上にシリサイド層を形成するステップと、ヒューズ装置をプログラムするために接点間にプログラム電位を印加できるようにシリサイド層に電気的に結合された接点をシリサイド層の両端に形成するステップとを含むことを特徴とする方法。３３．ポリシリコン層をｐ型としてドープするステップを含むことを特徴とする請求項３２に記載の方法。３４．ポリシリコン層をｎ型としてドープするステップを含むことを特徴とする請求項３２に記載の方法。３５．さらに、ポリシリコン層をｎ型としてドープするステップと、ポリシリコン層が少なくとも１つのｐ−ｎ接合部を含むようにｎ型ポリシリコン層内にｐ型領域を形成するステップとを含むことを特徴とする請求項３２に記載の方法。