JP2012142624A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012142624A
JP2012142624A JP2012099752A JP2012099752A JP2012142624A JP 2012142624 A JP2012142624 A JP 2012142624A JP 2012099752 A JP2012099752 A JP 2012099752A JP 2012099752 A JP2012099752 A JP 2012099752A JP 2012142624 A JP2012142624 A JP 2012142624A
Authority
JP
Japan
Prior art keywords
fuse
link
fuse link
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012099752A
Other languages
English (en)
Other versions
JP5536824B2 (ja
Inventor
Hiroaki Okubo
宏明 大窪
Yasutaka Nakashiba
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012099752A priority Critical patent/JP5536824B2/ja
Publication of JP2012142624A publication Critical patent/JP2012142624A/ja
Application granted granted Critical
Publication of JP5536824B2 publication Critical patent/JP5536824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】電気ヒューズまたはアンチヒューズの保持特性を高める。
【解決手段】半導体装置100は、半導体基板と、該半導体基板の上部に設けられた電気ヒューズ200とを備える。電気ヒューズ200は、直列に接続された第1のヒューズリンク202および第2のヒューズリンク204と、第1のヒューズリンク202の一端および他端にそれぞれ設けられた第1の電流流入/流出端子(第1の端子206)および第2の電流流入/流出端子(第2の端子208)と、第2のヒューズリンク204の一端および他端にそれぞれ設けられた第3の電流流入/流出端子(第2の端子208)および第4の電流流入/流出端子(第3の端子210)とを含む。
【選択図】図1

Description

本発明は半導体装置およびその製造方法に関し、とくに電気ヒューズまたはアンチヒューズを含む半導体装置およびその製造方法に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法の一つとして、ヒューズの被切断部位にレーザ照射を行う方式がある。特許文献1(特開平11−297837号公報)には、レーザ照射により切断されるヒューズにおいて生じる以下の問題を解決する技術が開示されている。すなわち、半導体装置のデザインルールが微細化するに伴い、切断される配線も微細化されている。そのため、ヒューズ配線を切断するためのレーザリペア装置のレーザ照射のための位置決め精度も高い精度のものが要求される。しかし、新しい世代の製品に新しい装置を用いていたのでは、製造コストは上昇する一方である。特許文献1では、一世代前の位置決め精度の高くないレーザリペア装置を用いて、確実にヒューズ配線を切断する手法を提供するため、1つの内部回路を切り替えるために切断される配線が複数本設けられ、複数の配線のどれか1本でも切断されれば、回路が切り替わる回路構成が提案されている。これにより、レーザ光線の切断される配線への照射位置ずれによる切断不良により、回路切り替え不良の発生を低減することができるとされている。
一方、レーザ照射によりヒューズを切断する方式とは異なるものとして、ヒューズを電流により切断する方式が知られている(特許文献2(特開2005−39220号公報)、特許文献3(特開2005−57186号公報))。特許文献2には、より小さい電流により溶断可能なヒューズが開示されている。特許文献2において、ヒューズを構成する導電体が複数回折り返す形状に形成されている。
図12は、特許文献2に開示されたヒューズを示す平面図である。ここで、ヒューズ1100は2回折り返している。
ヒューズ1100は、電流流入端子1101、電流流出端子1102、および両端子間に、第1往路直線部1103、復路直線部1104、第2往路直線部1113を有する。ヒューズ1100はさらに、第1往路直線部1103と復路直線部1104とを結ぶ第1直角接続部1106および第2往路直線部1113と復路直線部1104とを結ぶ第2直角接続部1107を有する。
上記のような構成のヒューズ1100において、電流流入端子1101から電流流出端子1102に所定の電流を流すと、ヒューズ1100の外側の斜線部1108で発生した熱が、ヒューズ1100の内側の斜線部1109で発生する熱に加えられて、斜線部1109に挟まれる復路直線部1104の溶断を加速させる。これにより、ヒューズ1100が容易に溶断される。
また、特許文献3(特開2005−57186号公報)には、ヒューズのうち、溶断させる部分をプレートで囲むことにより、ヒューズに電流を流したときにヒューズの溶断部に発生する熱をヒューズの溶断部近傍に閉じこめたり蓄積するようにした構成が開示されている。
特許文献4(特開2004−214580号公報)には、高融点金属からなるバリアメタル層と主配線メタル層とを有する配線電極にて形成されるヒューズレイアウトが記載されている。このレイアウトは、直列に繋がれた複数の溶断型ヒューズ部と各々の溶断型ヒューズそれぞれに通電する複数のヒューズパッドとを有する。このレイアウトでは、複数のヒューズ部の少なくとも一つが切断すれば、レイアウト全体として切断されたことになる。これにより、切れ残り不良率を大きく低減できる。
特開平11−297837号公報 特開2005−39220号公報 特開2005−57186号公報 特開2004−214580号公報
図12に示したように、電流によりヒューズを切断するヒューズ(Eヒューズ、以下電気ヒューズという。)では、電流流入端子1101から電流流出端子1102に所定の電流を流すことにより、電気ヒューズが切断される。電気ヒューズは、切断対象の電気ヒューズの電流流入端子と電流流出端子との間に電圧を印加することにより切断することができ、レーザ照射でヒューズを切断する方式において生じるような位置決め精度の問題は生じない。
しかし、本発明者等は、電気ヒューズにおいて、新たな課題が生じ得ることを見出した。
本発明者等は、電気ヒューズにおいて、電気ヒューズ切断後に熱処理が行われると、その際に切断箇所で再接続が生じる可能性があることを見出した。エレクトロマイグレーションにより移動する材料を用いて電気ヒューズを構成した場合、電気ヒューズ切断後に半導体装置に熱処理が施されると、材料がエレクトロマイグレーションの影響で移動して切断箇所で再接続が生じる可能性が考えられる。もし、このような再接続が生じてしまうと、切断対象の電気ヒューズを切断しておいても、その電気ヒューズが切断されているか否かを検知する際に、正しい結果が得られないことになる。
また、アンチヒューズの場合も、電気ヒューズと同様、アンチヒューズ接続後に熱処理が行われると、アンチヒューズを構成する材料が移動等することにより再切断されてしまう可能性がある。
以上のような再接続や再切断が生じる可能性はそれほど高くなく、通常の動作に用いる分には問題はないと考えられるが、半導体装置の信頼性が非常に高度に要求される場合や過酷な条件下で使用される場合等は、切断された電気ヒューズが切断状態を保持する保持特性や、電気的に接続されたアンチヒューズが接続状態を保持する保持特性をより高める必要がある。
上記のような再接続等が生じることを考慮すると、製品使用時の信頼性を上げるためには、ヒューズ切断(または接続)直後に複数のヒューズがそれぞれ確実に切断(または接続)された状態としておくことが好ましい。
本発明によれば、
半導体基板と、該半導体基板の上部に設けられ、電流または電圧により切断または接続の状態が変化する状態変化部位を有する素子と、を備え、
前記素子は、
第1の状態変化部位および第2の状態変化部位と、
前記第1の状態変化部位の一端および他端にそれぞれ設けられた第1の電流流入・流出端子/電圧印加端子および第2の電流流入・流出端子/電圧印加端子と、
前記第2の状態変化部位の一端および他端にそれぞれ設けられた第3の電流流入・流出端子/電圧印加端子および第4の電流流入・流出端子/電圧印加端子と、
前記第1の状態変化部位および前記第2の状態変化部位の両方が切断されているか否かを判定し、その判定結果を出力する判定部と、
を含み、
前記第1の状態変化部位および前記第2の状態変化部位は、前記第1の状態変化部位および前記第2の状態変化部位の少なくとも一方が変化していれば、前記素子の状態が変化していると検知されるように接続された半導体装置が提供される。
ここで、「素子」は、電気ヒューズまたはアンチヒューズとすることができる。「素子」が電気ヒューズの場合、「状態変化部位」はヒューズリンクである。また、この場合、第1の状態変化部位および第2の状態変化部位は、直列に接続される。「素子」がアンチヒューズの場合、「状態変化部位」は電圧の印加により電気的に接続されるリンク部である。また、この場合、第1の状態変化部位および第2の状態変化部位は、並列に接続される。
このようにすれば、素子において、状態変化部位を変化させる処理を行う際には、2つの状態変化部位をそれぞれ確実に変化させることができるとともに、素子の状態を検知する際に、2つの状態変化部位のうちいずれか一方がもとの状態に戻っていても、他方が変化したままの状態であれば、その素子の状態が変化していると検知されるようにすることができる。これにより、素子の保持特性を高めることができる。
本発明によれば、
半導体基板と、該半導体基板の上部に設けられた電気ヒューズと、を備え、
前記電気ヒューズは、
直列に接続された第1のヒューズリンクおよび第2のヒューズリンクと、
前記第1のヒューズリンクの一端および他端にそれぞれ設けられた第1の電流流入/流出端子および第2の電流流入/流出端子と、
前記第2のヒューズリンクの一端および他端にそれぞれ設けられた第3の電流流入/流出端子および第4の電流流入/流出端子と、
前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているか否かを判定し、その判定結果を出力する判定部と、
を含む半導体装置が提供される。
電気ヒューズとは、電流または電圧により切断されるヒューズのことである。ヒューズリンクとは、電気ヒューズにおける被切断部位のことである。第1のヒューズリンクおよび第2のヒューズリンクは、いずれも所定の電流値を超える電流が流れたときに切断されるように構成されている。ここで、電気ヒューズが切断されているか否かは、直列に接続された2つのヒューズリンクが切断されているか否かに応じて検知される構成となっている。
また、本実施の形態において、第1のヒューズリンクおよび第2のヒューズリンクの両方が切断されているか否かを判定し、その判定結果を出力することができる。これにより、ヒューズ切断直後に2つのヒューズリンクがそれぞれ確実に切断されているか否かを判定することができる。これにより、上記のような再接続等が生じる場合でも、前提として、複数のヒューズリンクが切断されたようにすることができ、製品使用時の信頼性を上げることができる。
本発明の半導体装置において、電気ヒューズに含まれる2つのヒューズリンクが直列に接続された構成となっているので、電気ヒューズにおいて、2つのヒューズリンクを通過した電流を検知することができる。これにより、2つのヒューズリンクのうち、一方が再接続してしまった場合でも、他方が切断されたままの状態であれば、電気ヒューズが切断されていると検知されるようにすることができる。このような構成とすることにより、1つのヒューズリンクしか有しない電気ヒューズに比べて、再接続率を二乗単位で大幅に低減することができる。ここで、再接続率とは、切断された電気ヒューズにおいて、ヒューズリンクが再接続することにより、その電気ヒューズが接続されていると検知されてしまう可能性のことである。そのため、半導体装置において、電気ヒューズの保持特性を高めることができる。
本発明では、特許文献1に記載された技術とは異なり、電気ヒューズにおける再接続率を大幅に低減し、保持特性を高めることを目的としている。再接続率を低減するためには、電気ヒューズにおいて、ヒューズリンク切断時には、2つのヒューズリンクが確実に切断されている必要がある。電気ヒューズの切断時に、2つのヒューズリンクのうちのいずれか一方しか切断されていなかった場合、その電気ヒューズの再接続率を低減することができない。
電気ヒューズに含まれる2つのヒューズリンクは、他方のヒューズリンクが切断されているか否かの影響を受けることなく一方のヒューズリンクを切断することができるような構成とすることができる。本発明の半導体装置において、電気ヒューズに含まれる2つのヒューズリンクの両端にはそれぞれ電流流入端子および電流流出端子が設けられているため、2つのヒューズリンクの両端に独立に電圧を印加することができる。このように、2つのヒューズリンクに独立に電圧を印加できる構成となっていないと、電気ヒューズ内に2つのヒューズリンクが含まれていても、これらを確実に切断することができない。たとえば、2つのヒューズリンクが直列に接続された構成において、これらにまとめて両外側から電圧を印加するだけの構成となっている場合、一方のヒューズリンクが先に切断されてしまうと、他方のヒューズリンクに電流が流れなくなり、他方のヒューズリンクを切断することができなくなってしまう。本発明において、電気ヒューズに含まれる2つのヒューズリンクの両端にはそれぞれ電流流入端子および電流流出端子が設けられているため、電気ヒューズに含まれる2つのヒューズリンクをそれぞれ確実に切断することができる。
さらに、上述したように、本発明の半導体装置においては、判定部が設けられている。そして、この判定部によって、2つのヒューズリンクがそれぞれ切断されているか否かが判定される。ここで、経時変化による再接続が発生する確率をヒューズリンク1個あたりp(0<p<1)とすれば、n個のヒューズリンク全てで再接続が発生する確率はpとなる。したがって、判定部の判定結果が否である場合(すなわち一方のヒューズリンクが切断されていない場合)には、切断処理を再度実行するなどして、2つのヒューズリンクを確実に切断しておくことにより、経時変化の影響が信号出力部の出力に及ぶ確率を低減させることができる。すなわち、ヒューズの経時変化率が実質的に低減する。
第1のヒューズリンクおよび前記第2のヒューズリンクは、それぞれ独立に電圧印加可能な構成となっていればよく、たとえば第1のヒューズリンクの端子の一方および前記第2のヒューズリンクの端子の一方は、同一の一つの端子により構成することができる。たとえば、前記第2の電流流入/流出端子および前記第3の電流流入/流出端子は、同一の一つの端子により構成することができる。このような構成としても、第1のヒューズリンクおよび前記第2のヒューズリンクを確実に切断することができる。
また、たとえば第1のヒューズリンクと第2のヒューズリンクとは、トランジスタ等のスイッチ素子を介して直列に接続された構成とすることもできる。たとえば、第1のヒューズリンクがトランジスタのソース・ドレインの一方に接続され、第2のヒューズリンクがソース・ドレインの他方に接続された構成とすることができる。このような構成としておき、第1のヒューズリンクおよび第2のヒューズリンクの切断時にはトランジスタをオフとして、第1のヒューズリンクおよび第2のヒューズリンクをそれぞれ切断するとともに、電気ヒューズの切断状態を検知する際にはトランジスタをオンとして、第1のヒューズリンクおよび第2のヒューズリンクを通過した電流を検知するようにすることができる。
本発明によれば、
半導体基板と、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクをそれぞれ有するとともに、前記半導体基板の上部に設けられた複数の電気ヒューズと、を備えた半導体装置の製造方法であって、
切断対象の前記電気ヒューズを選択する工程と、
前記電気ヒューズを選択する工程で選択された前記電気ヒューズにおいて、前記第1のヒューズリンクおよび前記第2のヒューズリンクをそれぞれ切断する工程と、
前記第1のヒューズリンクおよび前記第2のヒューズリンクをそれぞれ切断する工程の後に、前記電気ヒューズの接続状態を検知する工程と、
前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているか否かを判定し、その判定結果を出力する工程と、
を備えた半導体装置の製造方法が提供される。
これにより、第1のヒューズリンクと第2のヒューズリンクとをそれぞれ確実に切断することができる。なお、前記第1のヒューズリンクおよび前記第2のヒューズリンクをそれぞれ切断する工程は、前記第1のヒューズリンクの一端と他端との間に電流を流して前記第1のヒューズリンクを切断する工程と、前記第2のヒューズリンクの一端と他端との間に電流を流して前記第2のヒューズリンクを切断する工程とを含むことができる。また、第1のヒューズリンクを切断する工程と第2のヒューズリンクを切断する工程は、これらをそれぞれ切断可能であれば、順に行ってもよく、同時に行ってもよい。
本発明によれば、
半導体基板と、該半導体基板の上部に設けられたアンチヒューズと、を備え、
前記アンチヒューズは、
並列に接続されるとともにそれぞれ所定の電圧が印加されることにより電気的に接続される第1のリンク部および第2のリンク部と、
前記第1のリンク部の一端および他端にそれぞれ設けられた第1の電圧印加端子および第2の電圧印加端子と、
前記第2のリンク部の一端および他端にそれぞれ設けられた第3の電圧印加端子および第4の電圧印加端子と、
前記第1のリンク部および前記第2のリンク部の両方が接続されているか否かを判定し、その判定結果を出力する判定部と、を含む半導体装置が提供される。
リンク部とは、アンチヒューズにおける被接続部位のことである。ここで、第1のリンク部および第2のリンク部は、少なくともアンチヒューズが接続されているか否かを検知する際に並列に接続される構成となっていればよい。
本発明の半導体装置において、アンチヒューズに含まれる2つのリンク部が並列に接続される構成となっているので、アンチヒューズにおいて、2つのいずれかのリンク部を通過した電流を検知することができる。これにより、2つのリンク部のうち、一方が再切断されてしまった場合でも、他方が接続されていれば、アンチヒューズが接続されていると検知されるようにすることができる。このような構成とすることにより、1つのリンク部しか有しないアンチヒューズに比べて、再切断率を二乗単位で低減することができる。ここで、再切断率とは、電気的に接続されたアンチヒューズにおいて、リンク部が再切断されることにより、そのアンチヒューズが切断されていると検知されてしまう可能性のことである。そのため、半導体装置において、アンチヒューズの保持特性を高めることができる。
アンチヒューズの場合も、再切断率を大幅に低減するためには、リンク部接続時には、2つのリンク部が確実に接続されている必要がある。本発明の半導体装置において、アンチヒューズに含まれる2つのリンク部の両端にはそれぞれ電圧印加端子が設けられているため、2つのリンク部の両端に独立に電圧を印加することができる。これにより、アンチヒューズに含まれるリンク部をそれぞれ確実に接続することができる。
本発明によれば、
半導体基板と、並列に接続されるとともにそれぞれ所定の電圧が印加されることにより電気的に接続される第1のリンク部および第2のリンク部をそれぞれ有し、前記半導体基板の上部に設けられた複数のアンチヒューズと、を備えた半導体装置の製造方法であって、
接続対象の前記アンチヒューズを選択する工程と、
前記アンチヒューズを選択する工程で選択された前記アンチヒューズにおいて、前記第1のリンク部および前記第2のリンク部をそれぞれ電気的に接続する工程と、
前記第1のリンク部および前記第2のリンク部をそれぞれ電気的に接続する工程の後に、
前記第1のリンク部および前記第2のリンク部を並列に接続した状態で、前記アンチヒューズの接続状態を検知する工程と、
前記第1のリンク部および前記第2のリンク部の両方が接続されているか否かを判定し、その判定結果を出力する工程と、
を備えた半導体装置の製造方法が提供される。
これにより、第1のリンク部と第2のリンク部とをそれぞれ確実に接続することができる。なお、前記第1のリンク部および前記第2のリンク部をそれぞれ電気的に接続する工程は、前記第1のリンク部の一端と他端との間に電圧を印加し、前記第1のリンク部を接続する工程と、前記第2のリンク部の一端と他端との間に電圧を印加し、前記第2のリンク部を接続する工程とを含むことができる。また、第1のリンク部を接続する工程および第2のリンク部を接続する工程は、これらを独立に接続可能であれば、順に行ってもよく、同時に行ってもよい。
本発明によれば、電気ヒューズまたはアンチヒューズの保持特性を高めることができる。
本発明の実施の形態における電気ヒューズを含む半導体装置の構成を示す上面図である。 図1に示した電気ヒューズを電流により切断する手順を説明する図である。 図1に示した電気ヒューズを電位レベルの調整を行う回路に導入した例を示す回路図である。 本発明の実施の形態における電気ヒューズの他の例を示す上面図である。 本発明の実施の形態における電気ヒューズのまた他の例を示す上面図である。 本発明の実施の形態における電気ヒューズのまた他の例を示す上面図である。 本発明の実施の形態における電気ヒューズのまた他の例を示す上面図である。 電気ヒューズの他の例を示す回路図である。 図1に示した電気ヒューズを電位レベルの調整を行う回路に導入した他の例を示す回路図である。 本発明のアンチヒューズの構成の一例を示す回路図である。 本発明のアンチヒューズの構成の他の例を示す回路図である。 従来の電気ヒューズの一例を示す上面図である。 電気ヒューズを切断するための回路構成を含む半導体装置の構成を示す図である。 切断処理後に判定回路による判定結果および出力する信号を示す図である。 使用時に判定回路による判定結果および出力する信号を示す図である。 アンチヒューズを接続するための回路構成を含む半導体装置の構成を示す図である。
図1は、本実施の形態における電気ヒューズを含む半導体装置の構成を示す上面図である。
本実施の形態において、半導体装置100は、半導体基板(不図示)と、半導体基板上に形成された絶縁膜102と、その上に形成された電気ヒューズ200とを含む。電気ヒューズ200は、互いに直列に接続された第1のヒューズリンク202および第2のヒューズリンク204と、第1の端子206と、第2の端子208と、第3の端子210とを含む。第1のヒューズリンク202および第2のヒューズリンク204は、いずれも導電性材料により構成され、所定の電流値を超える電流が流れたときに切断されるように構成される。
第1の端子206および第2の端子208は、それぞれ、第1のヒューズリンク202の一端および他端に設けられ、第1のヒューズリンク202を電流により切断する際の電流流入端子および電流流出端子として機能する。第2の端子208および第3の端子210は、それぞれ、第2のヒューズリンク204の一端および他端に設けられ、第2のヒューズリンク204を電流により切断する際の電流流入端子および電流流出端子(または電流流入端子)として機能する。本実施の形態において、第1のヒューズリンク202の電流流出端子と第2のヒューズリンク204の電流入力端子(または電流流出端子)とは、同一の端子(第2の端子208)とされる。
本実施の形態において、第1のヒューズリンク202および第2のヒューズリンク204は、銅を主成分として含む銅含有金属膜により構成することができる。銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。
また、本実施の形態において、絶縁膜102は、半導体基板上に設けられるものであればどのようなレベルに形成される絶縁膜でもよく、たとえば、素子分離絶縁膜、多層配線構造のいずれかの層間絶縁膜、トレンチの底部に形成される絶縁膜等とすることができる。
次に、図2および図13を参照して、このように構成された電気ヒューズ200を電流により切断する手順を説明する。ここで、第1のヒューズリンク202と第2のヒューズリンク204とは、独立に電圧印加可能に構成されている。つまり、第1のヒューズリンク202と第2のヒューズリンク204とは、他方のヒューズリンクが切断されているか否かの影響を受けることなく一方のヒューズリンクを切断することができるような構成とすることができる。
図13は、電気ヒューズ200を切断するための回路構成を含む半導体装置100の構成を示す図である。
半導体装置100は、第1の端子206に接続された第1の配線410、第2の端子208に接続された第2の配線412、および第3の端子210に接続された第3の配線414をさらに含む。第1の配線410および第3の配線414の一端はそれぞれ電圧電源Vに接続されている。第2の配線412の一端は接地されている。また、第1の配線410、第2の配線412、および第3の配線414の他端は、それぞれ判定回路400に接続されている。さらに、第1の端子206と電圧電源Vとの間には第1のスイッチ416(SW1)が、第1の端子206と判定回路400との間には第4のスイッチ422(SW11)がそれぞれ設けられている。また、第2の端子208と接地点GNDとの間には第2のスイッチ418(SW2)が、第2の端子208と判定回路400との間には第5のスイッチ424(SW12)がそれぞれ設けられている。また、第3の端子210と電圧電源Vとの間には第3のスイッチ420(SW3)が、第3の端子210と判定回路400との間には第6のスイッチ426(SW13)がそれぞれ設けられている。
図示していないが、半導体装置100は、複数の電気ヒューズ200を含むことができる。まず、切断対象の電気ヒューズ200が選択される。本実施の形態において、切断対象として選択された電気ヒューズ200においては、第1のヒューズリンク202および第2のヒューズリンク204がそれぞれ切断される。
まず、切断対象の電気ヒューズ200において、第1のヒューズリンク202を電流により切断する処理を説明する。このとき、第1のスイッチ416および第2のスイッチ418をオンとする。他のスイッチはオフとする。これにより、第1の端子206に所定の高電位(たとえば電源電圧VCC)が付与されるとともに、第2の端子208に所定の低電位(接地電位)が付与される。このとき、第3の端子210は浮いた状態になり、第2の端子208と第3の端子210との間には電流が流れない。これにより、第1の端子206から第2の端子208の方向に電流が流れ、第1のヒューズリンク202が切断される。
また、他の例において、第2の端子208と第3の端子210との間には電流が流れないように、第3の端子210には第2の端子208と同じ電位を付与するようにすることもできる。たとえば、第2の端子208および第3の端子210を接地することができる(図2(a))。
つづいて、第1のヒューズリンク202が切断されたか否かを判定回路400により判定する。このとき、第1のスイッチ416および第2のスイッチ418をオフとするとともに、第4のスイッチ422および第5のスイッチ424をオンとする。他のスイッチはオフのままとされる。ここで、判定回路400は、第1の端子206と第2の端子208との間の抵抗値を検出する。判定回路400は、抵抗値が所定値(たとえば1kΩ)以上の場合に、第1のヒューズリンク202が切断されたと判定することができる。
つづいて、第2のヒューズリンク204を電流により切断する処理を説明する。このとき、第2のスイッチ418および第3のスイッチ420をオンとする。他のスイッチはオフとする。これにより、第3の端子210に所定の高電位(たとえばVCC)が付与されるとともに、第2の端子208に所定の低電位(接地電位)が付与される。また、第1の端子206は浮いた状態となり、第1の端子206と第2の端子208との間には電流が流れない。これにより、第2の端子208から第3の端子210の方向に電流が流れ、第2のヒューズリンク204が切断される。
また、他の例において、第1の端子206と第2の端子208との間には電流が流れないように、第1の端子206に第2の端子208と同じ電位を付与するようにすることもできる。たとえば、第1の端子206および第2の端子に高電位(たとえばVCC)を付与するとともに、第3の端子210を接地することができる(図2(b))。これにより、第1のヒューズリンク202および第2のヒューズリンク204が切断された状態となる(図2(c))。)
つづいて、第2のヒューズリンク204が切断されたか否かを判定回路400により判定する。このとき、第2のスイッチ418および第3のスイッチ420をオフとするとともに、第5のスイッチ424および第6のスイッチ426をオンとする。他のスイッチはオフのままとされる。ここで、判定回路400は、第2の端子208と第3の端子210との間の抵抗値を検出する。判定回路400は、抵抗値が所定値(たとえば1kΩ)以上の場合に、第2のヒューズリンク204が切断されたと判定することができる。
以上の処理により、電気ヒューズ200において、2つのヒューズリンクをそれぞれ確実に切断することができる。
なお、本実施の形態において、判定回路400における判定の結果、切断処理直後または使用開始時に第1のヒューズリンク202および第2のヒューズリンク204の両方が切断されたと判定された場合にのみ、当該電気ヒューズ200を使用可能とするようにすることができる。判定回路400は、第1のヒューズリンク202の切断状態の判定結果および第2のヒューズリンク204の切断状態の判定結果を保持可能に構成される。判定回路400は、第1のヒューズリンク202および第2のヒューズリンク204の両方が切断されているか否かを判定し、両方が切断されている場合に電気ヒューズ200が良品であることを示す信号を出力するとともに、一方のみしか切断されていない場合、または両方とも切断されていない場合には、不良品であることを示す信号を出力する。図14は、切断処理後に判定回路400による判定結果および出力する信号を示す図である。ここで、「1」は切断されているという判定、「0」は切断されていないという判定である。判定回路400は、第1のヒューズリンク202および第2のヒューズリンク204の両方の判定結果が「1」の場合にのみ、電気ヒューズ200が良品であることを示す信号「1」を出力する。判定回路400は、それ以外の場合には、電気ヒューズ200が不良品であることを示す信号「0」を出力する。すなわち、判定回路400は、切断処理直後(使用開始時)には、AND判定を行う。これにより、経時変化の影響が信号出力部の出力に及ぶ確率を低減させることができる。すなわち、ヒューズの経時変化率が実質的に低減する。
つづいて、電気ヒューズ200の使用時の判定処理を説明する。使用時における電気ヒューズ200が切断されているか否かの判定は、第1の端子206と第3の端子210との間に電流を流すことにより、行うことができる。図13に示した構成において、第4のスイッチ422および第6のスイッチ426をオンとする。これにより、たとえば第1の端子206から所定の信号(VCC)が入力され、その信号が第3の端子210から出力されるようにする。それ以外のスイッチはオフとされる。ここで、判定回路400は、第1の端子206と第3の端子210との間の抵抗値を検出する。
図15は、使用時に判定回路400による判定結果および出力する信号を示す図である。ここで、「1」は切断されているという判定、「0」は切断されていないという判定である。判定回路400は、第1のヒューズリンク202および第2のヒューズリンク204の少なくとも一方の判定結果が「1」の場合、電気ヒューズ200が切断されていることを示す信号「1」を出力する。判定回路400は、第1のヒューズリンク202および第2のヒューズリンク204の両方の判定結果が「0」の場合のみ、電気ヒューズ200が切断されていないことを示す信号「0」を出力する。すなわち、判定回路400は、使用時には、OR判定を行う。
電気ヒューズ200のように、第1のヒューズリンク202と第2のヒューズリンク204が直列に接続された構成とすることにより、第1のヒューズリンク202および第2のヒューズリンク204の少なくとも一方が切断されている場合には、電気ヒューズ200が切断されていると判定される。そのため、電気ヒューズ200の切断処理後の熱処理工程等において第1のヒューズリンク202および第2のヒューズリンク204の再接続が生じる可能性がある場合でも、電気ヒューズ200の再接続率を二乗単位で低減することができる。すなわち、1つのヒューズリンクの切断処理後の熱処理工程等における再接続率が1E−4だとすると、電気ヒューズ200が2つのヒューズリンクを有する場合は、再接続率を1E−8とすることができる。
なお、他の例において、判定回路400が第1のヒューズリンク202および第2のヒューズリンク204を切断するための電圧印加制御を行う構成とすることもできる。
図3は、図1に示した電気ヒューズ200を電位レベルの調整を行う回路に導入した例を示す回路図である。
電気ヒューズ200の第2のヒューズリンク204側の一端は抵抗220の一端と接続されている。抵抗220の他端は接地されている。第2のヒューズリンク204と抵抗220との間には、インバータ230が接続されている。
ここで、第1の端子206には電源電圧VCCが付与される。このような回路構成において、電気ヒューズ200が切断されていない状態では、インバータ230の入力はハイとなる。このときインバータ230からはロウが出力される。一方、電気ヒューズ200が切断された状態では、インバータ230の入力はロウとなる。このときインバータ230からはハイが出力される。このように、電気ヒューズ200の切断状態によって、インバータ230の出力先の電位レベルが調整される。
本実施の形態において、電気ヒューズ200が2つのヒューズリンクを有しているため、切断対象として選択され、切断された電気ヒューズ200において、再接続率を大幅に低減することができる。これにより、図3に示したような回路において、電位レベルの調整を精度よく行うことができる。
本実施の形態において、電気ヒューズ200の第1のヒューズリンク202および第2のヒューズリンク204は、種々の形状に形成することができる。以下、そのような例を説明する。
図4は、本実施の形態における電気ヒューズ200の他の例を示す上面図である。
第1のヒューズリンク202および第2のヒューズリンク204は、それぞれ、第1の端子206と第2の端子208との間、および第2の端子208と第3の端子210との間に、折り返し部分を有する構成とすることができる。ここで、「折り返す」とは、ヒューズリンクが90度より大きく折り返す箇所のことである。
図4(a)に示すように、第1のヒューズリンク202は、直線部202a、直線部202b、直線部202c、直線部202aと直線部202bとを接続する接続部202d、および直線部202bと直線部202cとを接続する接続部202eを含む。直線部202a、直線部202b、および直線部202cは、互いに略平行に配置される。第2のヒューズリンク204は、直線部204a、直線部204b、直線部204c、直線部204aと直線部204bとを接続する接続部204d、および直線部204bと直線部204cとを接続する接続部204eを含む。直線部204a、直線部204b、および直線部204cは、互いに略平行に配置される。
以下、第1の端子206から第2の端子208に至る方向を進行方向という。第1のヒューズリンク202は、直線部202aと接続部202dとの接続箇所で、進行方向に向かって右側に約90度折れ曲がり、接続部202dと直線部202bとの接続箇所で、再度進行方向に向かって右側に約90度折れ曲がっている。これにより、第1のヒューズリンク202は、180度折り返し、1回折り返したことになる。また、第1のヒューズリンク202は、直線部202bと接続部202eとの接続箇所で進行方向に向かって左側に約90度折れ曲がり、接続部202eと直線部202cとの接続箇所で再度進行方向に向かって左側に約90度折れ曲がっている。これにより、第1のヒューズリンク202は180度折り返し、さらに1回折り返したことになる。以上から、本例において、第1のヒューズリンク202は、合計で2回折り返した構成を有する。第2のヒューズリンク204も、第1のヒューズリンク202と同様の形状を有し、合計で2回折り返した構成を有する。
このような構成の電気ヒューズ200において、第1の端子206と第2の端子208との間に所定の電流を流すと、第1のヒューズリンク202の外側で発生した熱が、第1のヒューズリンク202の内側で発生する熱に加えられて、中心にある直線部202bがとくに加熱され、この部分の切断が加速される。そのため、第1のヒューズリンク202をより小さい電流で切断することができる。
同様に、電気ヒューズ200において、第2の端子208と第3の端子210との間に所定の電流を流すと、第2のヒューズリンク204の外側で発生した熱が、第2のヒューズリンク204の内側で発生する熱に加えられて、中心にある直線部204bがとくに加熱され、この部分の切断が加速される。そのため、第2のヒューズリンク204をより小さい電流で切断することができる。
なお、本例において、第1のヒューズリンク202および第2のヒューズリンク204は、絶縁膜102に形成された凹部内に埋め込まれた構成とすることができる。このような構成とすることにより、第1のヒューズリンク202や第2のヒューズリンク204に電流を流した際に、第1のヒューズリンク202や第2のヒューズリンク204がそれぞれ加熱されやすいようにすることができ、第1のヒューズリンク202や第2のヒューズリンク204の切断をより容易に行うことができる。
また、図4(b)に示したように、接続部202d、接続部202e、接続部204d、および接続部204eは、湾曲形状とすることもできる。本例においても、第1のヒューズリンク202は、接続部202dで180度折り返し、接続部202eで再度180度折り返しており、合計で2回折り返した構成を有する。第2のヒューズリンク204も同様である。このような構成としても、図4(a)に示したのと同様の効果が得られる。
以上のように、電気ヒューズ200において、第1のヒューズリンク202および第2のヒューズリンク204を複数回折り返した構成とすることにより、ヒューズリンクを構成する複数の直線部のうち中央に配置された直線部がヒューズリンクを構成する他の直線部や接続部に囲まれるような形状とすることができる。これにより、ヒューズリンクに電流を流した際に、ヒューズリンクの中央に配置された直線部に他の部分からの熱が流れ込み、中央に配置された直線部の温度を比較的高い温度に保つことができる。これにより、温度が高い領域において、ヒューズリンクを構成する材料のエレクトロマイグレーションを生じやすくする等の効果が生じ、ヒューズリンクを切断しやすくすることができる。
図5は、本実施の形態における電気ヒューズ200のまた他の例を示す上面図である。
ここで、第1のヒューズリンク202は、4回折り返した構成を有するとともに、複数の直線部のうち、中央に位置する直線部上に設けられた太線の幅広部232を有する。幅広部232は、直線部や接続部よりも幅が広く形成される。このような幅広部232を設けることにより、エレクトロマイグレーションの影響により第1のヒューズリンク202を切断する場合に、幅広部232において、第1のヒューズリンク202を構成する材料の移動量を多くすることができる。また、幅広部232が第1のヒューズリンク202の中心部に配置されているので、この箇所が加熱されやすい構成となっている。そのため、幅広部232においてエレクトロマイグレーションをより生じやすくすることができる。これにより、第1のヒューズリンク202を、幅広部232とその近傍の折り返し箇所との間で切断しやすくすることができる。
第2のヒューズリンク204も、第1のヒューズリンク202と同様に、中央に位置する直線部上に設けられた太線の幅広部234を有する形状とすることができる。これにより、第2のヒューズリンク204も切断しやすくすることができる。
図6は、本実施の形態における電気ヒューズ200のまた他の例を示す上面図である。
ここでは、第1のヒューズリンク202および第2のヒューズリンク204が、それぞれ、180度に1回折り返した構成を示す。
第1のヒューズリンク202は、直線部202a、直線部202b、および直線部202aと直線部202bとを接続する接続部202dを含む。直線部202aおよび直線部202bは、互いに略平行に配置される。第2のヒューズリンク204は、直線部204a、直線部204b、および直線部204aと直線部204bとを接続する接続部204dを含む。直線部204aおよび直線部204bは、互いに略平行に配置される。電気ヒューズ200は、第1のヒューズリンク202の両端にそれぞれ接続された第1の端子206および第4の端子208aと、第2のヒューズリンク204の両端にそれぞれ接続された第5の端子208bおよび第3の端子210と、ならびに第4の端子208aと第5の端子208bとを接続する接続部208cとをさらに含む。
以下、第1のヒューズリンク202において第1の端子206から第4の端子208aに至る方向を進行方向という。また、第2のヒューズリンク204において第5の端子208bから第3の端子210に至る方向を進行方向という。第1のヒューズリンク202は、直線部202aと接続部202dとの接続箇所で、進行方向に向かって右側に約90度折れ曲がり、接続部202dと直線部202bとの接続箇所で、再度進行方向に向かって右側に約90度折れ曲がっている。これにより、第1のヒューズリンク202は、180度折り返し、1回折り返したことになる。第2のヒューズリンク204は、直線部204aと接続部204dとの接続箇所で、進行方向に向かって右側に約90度折れ曲がり、接続部204dと直線部204bとの接続箇所で、再度進行方向に向かって右側に約90度折れ曲がっている。これにより、第2のヒューズリンク204は、180度折り返し、1回折り返したことになる。
ここで、各直線部とそれに接続された接続部とは、それぞれ、略直角に配置されている。このような構成とすることにより、第1のヒューズリンク202および第2のヒューズリンク204が直線状に形成された場合に比べて、第1のヒューズリンク202および第2のヒューズリンク204を電流により切断しやすくすることができる。
以下、直線部202aと接続部202dとを例として説明する。直線部202aと接続部202dとは略直角に配置されている。そのため、これらの接続箇所では、第1のヒューズリンク202を構成する材料の移動量が、その他の箇所に比べて小さくなる。このように、場所によって第1のヒューズリンク202を構成する材料の移動量を異ならせることにより、エレクトロマイグレーションの影響により第1のヒューズリンク202を切断する場合に、材料の移動量の少ない箇所で切断しやすくすることができる。その他の接続箇所についても同様である。第2のヒューズリンク204についても同様である。
また、本例においても、図4(b)に示したのと同様に、接続部202dや接続部20
4dを湾曲形状とすることもできる。このようにしても、湾曲部分で、第1のヒューズリ
ンク202を構成する材料や第2のヒューズリンク204を構成する材料の移動量がその
他の箇所に比べて小さくなるようにすることができる。これにより、材料の移動量の少な
い箇所で切断しやすくすることができる。
図7は、本実施の形態における電気ヒューズ200のまた他の例を示す上面図である。
ここでは、第1のヒューズリンク202および第2のヒューズリンク204が、それぞれ、屈曲部分236および屈曲部分238を有する。このようにしても、屈曲部分で、第1のヒューズリンク202を構成する材料や第2のヒューズリンク204を構成する材料の移動量が、その他の箇所に比べて小さくなるようにすることができる。これにより、材料の移動量の少ない箇所で切断しやすくすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、電気ヒューズ200が2つのヒューズリンクを含む構成を示したが、電気ヒューズ200は、3つ以上のヒューズリンクを含む構成とすることもできる。この場合も、各ヒューズリンクは、一端と他端にそれぞれ端子が設けられた構成とすることができ、独立に電圧印加可能に構成することができる。これにより、複数のヒューズリンクを含む電気ヒューズの各ヒューズリンクを確実に切断することができる。また、複数のヒューズリンクは、直列に接続された構成とすることができる。このような構成で、電気ヒューズ200に含まれるヒューズリンクの数を増やすことにより、再接続率を大幅に低減することができる。
なお、電気ヒューズ200に含まれる複数のヒューズリンクは、略同一形状を有するようにすることができる。これにより、複数のヒューズリンクを同条件で切断することができ、取り扱いを簡易にすることができる。
また、以上の実施の形態において、第1のヒューズリンク202および第2のヒューズリンク204が銅を主成分として含む銅含有金属膜により構成される場合を例として説明したが、銅含有金属膜以外でも、エレクトロマイグレーション等により再接続が生じるような材料によりヒューズリンクを構成した場合、本発明を適用することができる。
また、図8に示すように、電気ヒューズ200において、第1のヒューズリンク202と第2のヒューズリンク204とは、トランジスタ240等のスイッチ素子を介して直列に接続された構成とすることもできる。ここで、トランジスタ240のソース・ドレインの一方に第1のヒューズリンク202が接続され、トランジスタ240のソース・ドレインの他方に第2のヒューズリンク204が接続されている。第1のヒューズリンク202の一端および他端には、それぞれ第1の端子206および第4の端子208aが設けられる。第2のヒューズリンク204の一端および他端には、それぞれ第5の端子208bおよび第3の端子210が設けられる。トランジスタ240は、第4の端子208aと第5の端子208bの間に設けられる。
このような構成の電気ヒューズ200において、第1のヒューズリンク202および第2のヒューズリンク204の切断時には、トランジスタ240はオフとされる。このような状態で、第1の端子206と第4の端子208aとの間、および第5の端子208bと第3の端子210との間にそれぞれ所定の電圧を印加すると、第1のヒューズリンク202および第2のヒューズリンク204にそれぞれ電流が流れこれらが切断される。また、電気ヒューズ200が切断されているか否かを検知する際には、トランジスタ240をオンとして、入力部242から入力された信号が出力部244から出力される構成とする。これにより、切断時には第1のヒューズリンク202または第2のヒューズリンク204をそれぞれ確実に切断することができるとともに、検知時にはこれらの少なくとも一方が切断されていれば電気ヒューズ200が切断されていると検知することができ、電気ヒューズ200の再接続率を大幅に低減することができる。
図9は、図1に示した電気ヒューズを電位レベルの調整を行う回路に導入した他の例を示す回路図である。
ここでは、2つの電気ヒューズ200を組み合わせた結果で、電気ヒューズが切断されているか否かが判定される構成となっている。具体的には、2つの電気ヒューズ200からの出力が、NAND回路270に入力され、NAND回路270を経てインバータ230に接続された構成となっている。2つの電気ヒューズ200の第2のヒューズリンク204側の一端は、それぞれ、抵抗220および抵抗260に接続されている。
たとえば、これら2つの電気ヒューズ200を組み合わせた構成において、電気ヒューズが切断された状態に設定したい場合、各電気ヒューズ200において、第1のヒューズリンク202および第2のヒューズリンク204がそれぞれ切断される。この状態で、2つの電気ヒューズ200の第1の端子206にそれぞれVCCを付与すると、2つの電気ヒューズ200のうち、少なくとも一方が切断されている場合、NAND回路270にはロウが入力される。NAND回路270に一つでもロウが入力された場合、NAND回路270の出力がロウとなる。本例においては、各電気ヒューズ200における再接続率も大幅に低減された上に、複数の電気ヒューズ200を組み合わせた構成とされて接続状態が判定されるので、ヒューズリンクの切断確率をより高めることができる。
また、本発明は、アンチヒューズに適用することもできる。アンチヒューズは電気ヒューズと逆の機能を有し、電圧を印加することにより電気的に接続された構成となる。アンチヒューズは、たとえば、2つの導電性部材の間に絶縁部材を配置した構成とすることができる。このような構成で、2つの導電性部材間に所定の電圧を印加することにより、絶縁部材に絶縁破壊を生じさせて、2つの導電性部材を電気的に接続することができる。ここで、たとえば導電性部材は、銅を主成分として含む銅含有金属膜により構成することができる。このような場合、アンチヒューズにおいても、いったん接続された後に、導電性部材を構成する材料が移動等することにより、再切断が生じることがある。
図10は、本発明をアンチヒューズに適用した場合のアンチヒューズ300の構成を示す回路図である。
アンチヒューズ300は、第1の端子306と、第2の端子308と、第3の端子310と、第1の端子306と第2の端子308との間に印加される電圧により接続される第1のリンク部302と、第3の端子310と第2の端子308との間に印加される電圧により接続される第2のリンク部304とを有する。アンチヒューズ300も、電気ヒューズ200と同様、半導体基板(不図示)上に形成され、半導体装置に含まれる構成とすることができる。
ここで、第1のリンク部302と第2のリンク部304とは、独立に電圧印加可能に構成されるとともに、並行に接続可能に構成される。アンチヒューズ300に含まれる2つのリンク部は、他方のリンク部が接続されているか否かの影響を受けることなく一方のリンク部を接続することができるような構成とすることができる。たとえば、アンチヒューズ300は、リンク部を接続する際には、2つのリンク部が電気的に接続されていない状態または直列に接続された状態となるようにするとともに、検知時には、2つのリンク部が並列に接続された状態となるように構成することができる。本例では、第1のリンク部302と第2のリンク部304との間にトランジスタ312等のスイッチ素子が設けられる。第1のリンク部302の一端がトランジスタ312のソース・ドレインの一方に接続されるとともに、第2のリンク部304の一端がトランジスタ312のソース・ドレインの他方に接続される。
図示していないが、半導体装置は、複数のアンチヒューズ300を含むことができる。まず、接続対象のアンチヒューズ300が選択される。接続対象のアンチヒューズ300において、第1のリンク部302および第2のリンク部304がそれぞれ電気的に接続される。接続対象のアンチヒューズ300において、まず、第1のリンク部302を接続するために、トランジスタ312をオフとして、たとえば第1の端子306に所定の高電位(VCC)を付与するとともに、第2の端子308を接地する。このとき、第2のリンク部304には電圧が印加されないように、第3の端子310も接地しておく。これにより、第1のリンク部302の絶縁部材が絶縁破壊されて、第1のリンク部302が電気的に接続される。
また、第2のリンク部304を接続するために、トランジスタ312をオフとして、たとえば第3の端子310に所定の高電位(VCC)を付与するとともに、第2の端子308を接地する。このとき、第1のリンク部302には電圧が印加されないように、第1の端子306も接地しておく。これにより、第2のリンク部304の絶縁部材が絶縁破壊されて、第2のリンク部304が電気的に接続される。
この後に、アンチヒューズ300の接続状態を検知する。アンチヒューズ300の検知時には、トランジスタ312をオンとして、第1のリンク部302の一端と第2のリンク部304の一端とを導通させる。これにより、第1のリンク部302と第2のリンク部304とが並列に接続された構成となる。この状態で、入力部314から入力された信号を出力部316から出力する構成とする。これにより、接続時には第1のリンク部302および第2のリンク部304をそれぞれ確実に接続することができるとともに、検知時には、これらの少なくとも一方が接続されていればアンチヒューズ300が接続されていると検知されるようにすることができ、アンチヒューズ300の再切断率を大幅に低減することができる。
図16は、アンチヒューズ300を切断するための回路構成を含む半導体装置300の構成を示す図である。
半導体装置100は、判定回路400と、第1の端子306と判定回路400との間に設けられたスイッチ430、第2の端子308と判定回路400との間に設けられたスイッチ432、および第3の端子310と判定回路400との間に設けられたスイッチ434とを含む。第1のリンク部302と第2のリンク部304との間には、トランジスタ312が設けられる。第1のリンク部302が接続されているか否かは、トランジスタ312をオフとした状態で、スイッチ430およびスイッチ432をオンとするとともに、スイッチ434をオフとすることにより、第1の端子306と第2の端子308との間の電流値に基づき判定することができる。同様に、第2のリンク部304が接続されているか否かは、トランジスタ312をオフとした状態で、スイッチ432およびスイッチ434をオンとするとともに、スイッチ430をオフとすることにより、第2の端子308と第3の端子310との間に流れる電流値に基づき判定することができる。判定回路400は、接続処理直後には、第1のリンク部302と第2のリンク部304の両方が接続されていることを判定し、使用中には、第1のリンク部302と第2のリンク部304との少なくとも一方が接続されていることを判定する。
また、他の例として、図11に示したような構成とすることもできる。
ここでは、第1のリンク部302の一端および他端にそれぞれ第1の端子306および第2の端子308が設けられ、第2のリンク部304の一端および他端にそれぞれ第3の端子310および第4の端子311が設けられている。第1のリンク部302の一端と第2のリンク部304の一端との間、すなわち第1の端子306と第3の端子310との間には第1のトランジスタ312aが設けられている。第1のリンク部302の他端と第2のリンク部304の他端との間、すなわち第2の端子308と第4の端子311との間には第2のトランジスタ312bが設けられている。第1のリンク部302および第2のリンク部304の接続時には、第1のトランジスタ312aおよび第2のトランジスタ312bをオフとして、第1の端子306と第2の端子308との間、および第3の端子310と第4の端子311との間にそれぞれ所定の電圧を印加して第1のリンク部302および第2のリンク部304を略同時に接続する構成とすることができる。また、アンチヒューズ300の検知時には、第1のトランジスタ312aおよび第2のトランジスタ312bをオンとして、第1のリンク部302および第2のリンク部304を並列に接続した構成とすることができる。
図10および図11では、アンチヒューズ300が2つのリンク部を含む構成を示したが、アンチヒューズ300は、3つ以上のリンク部を含む構成とすることもできる。この場合も、各リンク部は、それぞれ独立に接続可能に構成され、検知時には並列に接続されるように構成される。
なお、本発明の第1のヒューズリンク202および第2のヒューズリンク204は、それぞれ、以下のような構成とすることもできる。なお、第1のヒューズリンク202および第2のヒューズリンク204の形状は、以上の実施の形態または以下に説明する形状に限られず、所望の電流値の電流が流れたときに切断されるように構成されていれば、どのような構成とすることもできる。
本発明の半導体装置において、ヒューズリンクは、互いに電気的に接続された、一方向に延びる第一の往路直線部と、一方向に対して略反対側に折り返す復路直線部と、一方向に折り返す第二の往路直線部と、を有することができ、第一の往路直線部、復路直線部、および第二の往路直線部は、略平行に配置することができる。
このようにすれば、第一の往路直線部、復路直線部、および第二の往路直線部のいずれかが、他の直線部に囲まれた構成とすることができ、他の直線部に囲まれた直線部を比較的高い温度に保つことができる。これにより、ヒューズリンクに電流を流すことにより、ヒューズリンクを切断しやすくすることができる。
本発明の半導体装置において、ヒューズリンクは、互いに電気的に接続された、一方向に延びる第一の往路直線部と、一方向に対して略反対側に折り返す復路直線部と、一方向に折り返す第二の往路直線部と、第一の往路直線部の一端と復路直線部の一端とを結ぶ第一の接続直線部と、復路直線部の他端と第二の往路直線部の一端とを結ぶ第二の接続直線部と、を有することができる。
本発明の半導体装置において、ヒューズリンクは、互いに電気的に接続され、それぞれ第一の方向に延在するとともに互いに平行に設けられた複数の第一の直線部と、それぞれ第一の方向とは異なる第二の方向に延在するとともに互いに平行に設けられた複数の第二の直線部と、を含むことができ、複数の第一の直線部および複数の第二の直線部は、少なくとも一の第一の直線部または一の第二の直線部の四方が、他の第一の直線部または第二の直線部に囲まれるように配置することができる。
このように、第一の直線部または第二の直線部の四方を他の直線部等で取り囲むことにより、四方を取り囲まれた第一の直線部または第二の直線部の温度をより高く保つことができる。これにより、四方を取り囲まれた第一の直線部または第二の直線部がより容易に切断されるようにすることができる。
本発明の半導体装置において、複数の第一の直線部および複数の第二の直線部は、ヒューズリンクの一端から他端に電流を流したときに、それぞれ、隣接する複数の第一の直線部および隣接する複数の第二の直線部において、逆方向に電流が流れるように配置することができる。
このような構成とすることにより、ヒューズリンクに電流を流したときに、電流に起因する、半導体基板を貫くような磁界の発生を防ぐことができる。
本発明の半導体装置において、ヒューズリンクは、互いに電気的に接続され、それぞれ第一の方向に延在するとともに互いに平行に設けられた複数の第一の直線部と、それぞれ第一の方向とは異なる第二の方向に延在するとともに互いに平行に設けられた複数の第二の直線部と、電流流入端子と、電流流出端子と、を含むことができ、複数の第一の直線部および複数の第二の直線部は、電流流入端子から電流流出端子に電流を流したときに、それぞれ、隣接する複数の第一の直線部および隣接する複数の第二の直線部において、逆方向に電流が流れるように配置することができる。
このような構成とすることにより、ヒューズリンクに電流を流したときに、電流に起因する、半導体基板を貫くような磁界の発生を防ぐことができる。
本発明の半導体装置において、ヒューズリンクは、当該ヒューズリンク中の他の領域よりも幅が狭く形成された幅狭部を有することができる。
このような幅狭部を設けることにより、ヒューズリンクを幅狭部で切断しやすくすることができる。
本発明の半導体装置において、ヒューズリンクは、当該ヒューズリンク中の他の領域よりも幅が広く形成された幅広部を有することができる。
ヒューズリンクの幅が広い幅広部においては、エレクトロマイグレーションの影響で、ヒューズリンクを構成する材料の移動量が多くなる。そのため、電流が流れる方向と反対の方向において、幅広部の手前で断線が生じやすくなる。これにより、ヒューズリンクを容易に切断することができる。
本発明の半導体装置において、ヒューズリンクは、電流流入端子と、電流流出端子と、をさらに含むことができ、幅広部は、折り返した箇所よりも電流流入端子に近い側に形成することができる。幅広部は、折り返した箇所の近傍に形成することができる。
折り返した箇所においては、ヒューズリンクを構成する材料の移動量が少なくなる。そのため、折り返した箇所よりも電流流入端子に近い側に幅広部を設けることにより、幅広部と折り返した箇所との間でヒューズリンクの切断が生じやすくなる。
本発明の半導体装置において、電流流入端子側に幅広部を設けることもできる。前述したように、本発明において、ヒューズリンクは複数回折り返した構造を有するので、ヒューズリンク近傍に配置された幅広部は比較的高温に保たれ、エレクトロマイグレーションの影響により、幅広部の近傍でヒューズリンクを切れやすくすることができる。
本発明の半導体装置において、幅広部は、ヒューズリンクの略中央に設けることができる。上述したように、本発明において、ヒューズリンクは複数回折り返した構成を有するので、ヒューズリンクの中央部分は比較的高温に保たれ、切断されやすくなっている。このような部分に幅広部を設けることにより、さらにヒューズリンクを切断しやすくすることができる。
本発明によれば、半導体基板と、半導体基板上に設けられ、電流を流すことにより切断されるヒューズリンクと、を含み、ヒューズリンクは屈曲して形成されるとともに、ヒューズリンク中の他の領域よりも幅が広く形成された幅広部を有することを特徴とする半導体装置が提供される。
ヒューズリンクの幅が広い幅広部においては、エレクトロマイグレーションの影響で、ヒューズリンクを構成する材料の移動量が多くなる。そのため、ヒューズリンクに、幅広部を設けることにより、電流が流れる方向と反対の方向において、幅広部の手前で断線が生じやすくなる。これにより、ヒューズリンクを容易に切断することができる。一方、屈曲した箇所においては、ヒューズリンクを構成する材料の移動量が少なくなる。そのため、ヒューズリンクに、屈曲した箇所と幅広部を設けることにより、ヒューズリンクをより容易に切断することができる。
本発明の半導体装置において、幅広部は、屈曲した箇所よりも電流流入端子に近い側に位置するように形成することができる。幅広部は、屈曲した箇所の近傍に形成することができる。
本発明の半導体装置において、幅広部は、ヒューズリンクの略中央に設けることができ
る。
本発明の半導体装置は、ヒューズリンクとは絶縁されるとともに、ヒューズリンクの周囲において、ヒューズリンクを取り囲むように設けられた導電体をさらに含むことができる。
このように、ヒューズリンクを覆う導電体を設けることにより、ヒューズリンクに電流を流したときにヒューズリンクに発生する熱を導電体により反射させ、閉じ込めることができ、ヒューズリンクの切断を一層容易にすることができる。
本発明の半導体装置において、導電体は、ヒューズリンクの側方に設けられたビア導電体を含むことができる。
本発明の半導体装置において、第二のヒューズリンクは、ヒューズリンクの少なくとも上側または下側に設けられた導電体プレートを含むことができる。
本発明の半導体装置において、半導体基板上にはトランジスタが設けられてよく、このトランジスタをオンさせることによりヒューズリンクに電流を流すことができる。ここで、トランジスタはMOSFETとすることができる。
100 半導体装置
102 絶縁膜
200 電気ヒューズ
202 第1のヒューズリンク
202a、202b、202c 直線部
202d、202e 接続部
204 第2のヒューズリンク
204a、204b、204c 直線部
204d、204e 接続部
206 第1の端子
208 第2の端子
208a 第4の端子
208b 第5の端子
208c 接続部
210 第3の端子
220 抵抗
230 インバータ
232、234 幅広部
236、238 屈曲部分
240 トランジスタ
242 入力部
244 出力部
260 抵抗
270 NAND回路
300 アンチヒューズ
302 第1のリンク部
304 第2のリンク部
306 第1の端子
308 第2の端子
310 第3の端子
311 第4の端子
312 トランジスタ
312a 第1のトランジスタ
312b 第2のトランジスタ
314 入力部
316 出力部

Claims (11)

  1. 半導体基板と、該半導体基板の上部に設けられた電気ヒューズと、を備え、
    前記電気ヒューズは、
    直列に接続された第1のヒューズリンクおよび第2のヒューズリンクと、
    前記第1のヒューズリンクの一端および他端にそれぞれ設けられた第1の電流流入/流出端子および第2の電流流入/流出端子と、
    前記第2のヒューズリンクの一端および他端にそれぞれ設けられた第3の電流流入/流
    出端子および第4の電流流入/流出端子と、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているか否かを判定し、その判定結果を出力する判定部と、
    を含む半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクは、それぞれ、銅を主成分として含む銅含有金属膜により構成された半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクは、同一形状に形成された半導体装置。
  4. 請求項1乃至3いずれかに記載の半導体装置において、
    前記第1のヒューズリンクは、前記第1の電流流入/流出端子と前記第2の電流流入/流出端子との間に屈曲部分を有し、
    前記第2のヒューズリンクは、前記第3の電流流入/流出端子と前記第4の電流流入/流出端子との間に屈曲部分を有する半導体装置。
  5. 請求項1乃至3いずれかに記載の半導体装置において、
    前記第1のヒューズリンクは、前記第1の電流流入/流出端子と前記第2の電流流入/流出端子との間に折り返し部分を有し、
    前記第2のヒューズリンクは、前記第3の電流流入/流出端子と前記第4の電流流入/流出端子との間に折り返し部分を有する半導体装置。
  6. 請求項1乃至5いずれかに記載の半導体装置において、
    前記第2の電流流入/流出端子と前記第3の電流流入/流出端子との間に設けられ、前記第1のヒューズリンクと前記第2のヒューズリンクとを電気的に接続または切断するスイッチ素子をさらに含む半導体装置。
  7. 請求項1から6いずれかに記載の半導体装置において、
    前記判定部は、前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているときに良品と判定する半導体装置。
  8. 半導体基板と、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクをそれぞれ有するとともに、前記半導体基板の上部に設けられた複数の電気ヒューズと、を備えた半導体装置の製造方法であって、
    切断対象の前記電気ヒューズを選択する工程と、
    前記電気ヒューズを選択する工程で選択された前記電気ヒューズにおいて、前記第1のヒューズリンクおよび前記第2のヒューズリンクをそれぞれ切断する工程と、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクをそれぞれ切断する工程の後に、前記電気ヒューズの接続状態を検知する工程と、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているか否かを判定し、その判定結果を出力する工程と、
    を備えた半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記判定結果を出力する工程は、前記第1のヒューズリンクおよび前記第2のヒューズリンクの両方が切断されているときに良品と判定する工程を含む半導体装置の製造方法。
  10. 半導体基板と、該半導体基板の上部に設けられたアンチヒューズと、を備え、
    前記アンチヒューズは、
    並列に接続されるとともにそれぞれ所定の電圧が印加されることにより電気的に接続される第1のリンク部および第2のリンク部と、
    前記第1のリンク部の一端および他端にそれぞれ設けられた第1の電圧印加端子および第2の電圧印加端子と、
    前記第2のリンク部の一端および他端にそれぞれ設けられた第3の電圧印加端子および第4の電圧印加端子と、
    前記第1のリンク部および前記第2のリンク部の両方が接続されているか否かを判定し、その判定結果を出力する判定部と、
    を含む半導体装置。
  11. 半導体基板と、並列に接続されるとともにそれぞれ所定の電圧が印加されることにより電気的に接続される第1のリンク部および第2のリンク部をそれぞれ有し、前記半導体基板の上部に設けられた複数のアンチヒューズと、を備えた半導体装置の製造方法であって、
    接続対象の前記アンチヒューズを選択する工程と、
    前記アンチヒューズを選択する工程で選択された前記アンチヒューズにおいて、前記第1のリンク部および前記第2のリンク部をそれぞれ電気的に接続する工程と、
    前記第1のリンク部および前記第2のリンク部をそれぞれ電気的に接続する工程の後に、
    前記第1のリンク部および前記第2のリンク部を並列に接続した状態で、前記アンチヒューズの接続状態を検知する工程と、
    前記第1のリンク部および前記第2のリンク部の両方が接続されているか否かを判定し、その判定結果を出力する工程と、
    を備えた半導体装置の製造方法。
JP2012099752A 2005-08-24 2012-04-25 半導体装置およびその製造方法 Expired - Fee Related JP5536824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012099752A JP5536824B2 (ja) 2005-08-24 2012-04-25 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005243346 2005-08-24
JP2005243346 2005-08-24
JP2012099752A JP5536824B2 (ja) 2005-08-24 2012-04-25 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006221405A Division JP2007088435A (ja) 2005-08-24 2006-08-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012142624A true JP2012142624A (ja) 2012-07-26
JP5536824B2 JP5536824B2 (ja) 2014-07-02

Family

ID=37802899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012099752A Expired - Fee Related JP5536824B2 (ja) 2005-08-24 2012-04-25 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7579673B2 (ja)
JP (1) JP5536824B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
KR101354585B1 (ko) * 2007-08-07 2014-01-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
JP5405796B2 (ja) * 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
US10134631B2 (en) 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US20130043556A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
CN102842532B (zh) * 2012-09-19 2014-10-22 上海华力微电子有限公司 金属可编程熔丝器件制作方法
JP6073705B2 (ja) * 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
US10212827B2 (en) 2016-07-01 2019-02-19 Intel Corporation Apparatus for interconnecting circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11512879A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション シリサイド凝集ヒューズ装置
JP2004214580A (ja) * 2003-01-09 2004-07-29 Oki Electric Ind Co Ltd ヒューズレイアウト,及びトリミング方法
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297837A (ja) 1998-04-08 1999-10-29 Seiko Epson Corp 半導体装置
US7085688B1 (en) * 1999-10-22 2006-08-01 Shizuo Sumida Non-linear characteristic reproducing apparatus and non-linear characteristic reproducing program storage medium
JP3977578B2 (ja) * 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
US6686768B2 (en) * 2001-07-05 2004-02-03 Alan Elbert Comer Electrically-programmable interconnect architecture for easily-configurable stacked circuit arrangements
US6768694B2 (en) * 2002-10-07 2004-07-27 International Business Machines Corporation Method of electrically blowing fuses under control of an on-chip tester interface apparatus
US7310760B1 (en) * 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage
US20040124458A1 (en) * 2002-12-31 2004-07-01 Chandrasekharan Kothandaraman Programmable fuse device
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4076925B2 (ja) * 2003-08-12 2008-04-16 ローム株式会社 電圧生成回路
US7049986B1 (en) * 2004-11-15 2006-05-23 Texas Instruments Incorporated Fuse link trim algorithm for minimum residual
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
JP2007088192A (ja) * 2005-09-22 2007-04-05 Sanyo Electric Co Ltd 半導体装置
US20070201177A1 (en) * 2006-02-27 2007-08-30 Eaton Corporation Surge protection device disconnector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11512879A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション シリサイド凝集ヒューズ装置
JP2004214580A (ja) * 2003-01-09 2004-07-29 Oki Electric Ind Co Ltd ヒューズレイアウト,及びトリミング方法
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP5536824B2 (ja) 2014-07-02
US7579673B2 (en) 2009-08-25
US20090273056A1 (en) 2009-11-05
US7777298B2 (en) 2010-08-17
US20070045783A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP5536824B2 (ja) 半導体装置およびその製造方法
JP4865302B2 (ja) 半導体装置およびその製造方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP2005039220A (ja) 半導体装置
US7282751B2 (en) Semiconductor device
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
JP4880950B2 (ja) 半導体装置
JP4741907B2 (ja) 半導体装置およびその製造方法
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
JP2004527907A (ja) 電気的接続素子を備えた集積回路
JP2009141266A (ja) 半導体装置
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP2007088435A (ja) 半導体装置およびその製造方法
JP5405796B2 (ja) 半導体装置
CN101651127B (zh) 半导体器件
JP2006073947A (ja) ヒューズ構造
US7429780B2 (en) Fuse circuit and semiconductor device including the same
US8509022B2 (en) Fuse set and semiconductor integrated circuit apparatus having the same
JP2006135035A (ja) 半導体記憶装置及びその製造方法。
JP2011023391A (ja) 電子部品装置および変化部品の製造方法
JP2012019103A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140424

R150 Certificate of patent or registration of utility model

Ref document number: 5536824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees