JP3239448B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3239448B2 JP3239448B2 JP17411092A JP17411092A JP3239448B2 JP 3239448 B2 JP3239448 B2 JP 3239448B2 JP 17411092 A JP17411092 A JP 17411092A JP 17411092 A JP17411092 A JP 17411092A JP 3239448 B2 JP3239448 B2 JP 3239448B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- semiconductor device
- polysilicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置、特に詳し
くは集積回路中の半導体ヒューズ素子の構造に関するも
のである。
くは集積回路中の半導体ヒューズ素子の構造に関するも
のである。
【０００２】
【従来の技術】図３は集積回路中の従来の半導体ヒュー
ズ素子の構造を示す模式説明図である。
ズ素子の構造を示す模式説明図である。
【０００３】図３において、１はシリコン基板、２はシ
リコン酸化膜、３はＮ + ポリシリコン、４はＮ型のポリ
シリコンヒューズ、５はＣＶＤ法により形成されたシリ
コン酸化膜、６、７はアルミニウム配線である。
リコン酸化膜、３はＮ + ポリシリコン、４はＮ型のポリ
シリコンヒューズ、５はＣＶＤ法により形成されたシリ
コン酸化膜、６、７はアルミニウム配線である。
【０００４】本構造は現在の一般的な半導体プロセスに
おける、一般的な半導体ヒューズの構造であるので、簡
単な説明にとどめておく。本構造においては、アルミニ
ウム配線６、７に低電圧を印加しておく限りは、電流は
Ｎ + ポリシリコン３及びＮ型ポリシリコンヒューズ４の
抵抗値により定まり、本素子はひとつの抵抗素子として
働く。しかしアルミニウム配線６、７間に高電圧を印加
した時、その抵抗値に応じて大電流が流れる。その時Ｎ
型のポリシリコンヒューズ４の部分の抵抗値をＮ + ポリ
シリコン３の部分の抵抗値よりも充分高くしておくと、
Ｎ型ポリシリコンヒューズ４部は発熱により、ポリシリ
コンの溶断或はマイグレーションにより、最終的には断
線に至り、非導通状態となり抵抗値が無限大となる。こ
れが従来構造における半導体ヒューズ素子の動作であ
る。
おける、一般的な半導体ヒューズの構造であるので、簡
単な説明にとどめておく。本構造においては、アルミニ
ウム配線６、７に低電圧を印加しておく限りは、電流は
Ｎ + ポリシリコン３及びＮ型ポリシリコンヒューズ４の
抵抗値により定まり、本素子はひとつの抵抗素子として
働く。しかしアルミニウム配線６、７間に高電圧を印加
した時、その抵抗値に応じて大電流が流れる。その時Ｎ
型のポリシリコンヒューズ４の部分の抵抗値をＮ + ポリ
シリコン３の部分の抵抗値よりも充分高くしておくと、
Ｎ型ポリシリコンヒューズ４部は発熱により、ポリシリ
コンの溶断或はマイグレーションにより、最終的には断
線に至り、非導通状態となり抵抗値が無限大となる。こ
れが従来構造における半導体ヒューズ素子の動作であ
る。
【０００５】
【発明が解決しようとする課題】図３の従来例の構造に
おける問題点として次の様なことが指摘される。
おける問題点として次の様なことが指摘される。
【０００６】従来の構造の半導体ヒューズ素子において
は、Ｎ + ポリシリコン３の部分の抵抗値は低くても２０
〜３０Ω／□のシート抵抗値を持ち、そのためにヒュー
ズ切断時に実際にＮ型ポリシリコンヒューズ素子にはそ
の分の電位降下した電圧が印加される。特に高集積化に
伴いＮ + ポリシコン３部のパターン面積が縮小されてく
ると、Ｎ + ポリシリコン３部分の抵抗値は増大し、より
電圧降下が大きくなりヒューズ切断のために必要とされ
る電圧はより高い電圧が要求される。
は、Ｎ + ポリシリコン３の部分の抵抗値は低くても２０
〜３０Ω／□のシート抵抗値を持ち、そのためにヒュー
ズ切断時に実際にＮ型ポリシリコンヒューズ素子にはそ
の分の電位降下した電圧が印加される。特に高集積化に
伴いＮ + ポリシコン３部のパターン面積が縮小されてく
ると、Ｎ + ポリシリコン３部分の抵抗値は増大し、より
電圧降下が大きくなりヒューズ切断のために必要とされ
る電圧はより高い電圧が要求される。
【０００７】また一方、集積回路の高集積化に伴いＭＯ
Ｓトランジスタのゲート酸化膜は薄膜化され、また急峻
なソース、ドレイン濃度分布をもつようになると、必然
的にトランジスタの各種ブレークダウン電圧は降下し、
ヒューズ切断のためにより高い電圧の要求とは相反し、
より低い電圧でヒューズ切断されることが必要となって
くる。
Ｓトランジスタのゲート酸化膜は薄膜化され、また急峻
なソース、ドレイン濃度分布をもつようになると、必然
的にトランジスタの各種ブレークダウン電圧は降下し、
ヒューズ切断のためにより高い電圧の要求とは相反し、
より低い電圧でヒューズ切断されることが必要となって
くる。
【０００８】本発明は上述したような問題点を解決する
ためになされたもので、従来構造図図３のＮ + ポリシリ
コン３部分の表面を高融点金属とシリコンとの化合物に
より形成し、この寄生抵抗を従来の約十分の一に低抵抗
化する。それにより集積回路の高集積化に伴い、半導体
ヒューズ部分が微細化されてもヒューズ切断に必要とさ
れる電圧を従来に比べ維持できるか、またはさらに低電
圧化することを可能とする半導体ヒューズ素子の構造を
提供するものである。
ためになされたもので、従来構造図図３のＮ + ポリシリ
コン３部分の表面を高融点金属とシリコンとの化合物に
より形成し、この寄生抵抗を従来の約十分の一に低抵抗
化する。それにより集積回路の高集積化に伴い、半導体
ヒューズ部分が微細化されてもヒューズ切断に必要とさ
れる電圧を従来に比べ維持できるか、またはさらに低電
圧化することを可能とする半導体ヒューズ素子の構造を
提供するものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ヒューズ素子を構成する半導体層と、前記ヒ
ューズ素子に電気的に接続される配線層と、を含み、前
記半導体層は、溶断領域となる第１の領域と、前記配線
層との電気的接続領域となる第２の領域と、を有する半
導体装置の製造方法であって、半導体層を形成する第１
の工程と、前記半導体層に不純物を導入する第２の工程
と、前記第１の領域上にシリコン酸化膜を形成する第３
の工程と、前記シリコン酸化膜をマスクとして、前記第
２の領域に不純物を導入する第４の工程と、前記シリコ
ン酸化膜をマスクとして、前記第２の領域上に自己整合
的に高融点金属シリサイド層を形成する第５の工程と、
をこの順序で有することを特徴とする。
造方法は、ヒューズ素子を構成する半導体層と、前記ヒ
ューズ素子に電気的に接続される配線層と、を含み、前
記半導体層は、溶断領域となる第１の領域と、前記配線
層との電気的接続領域となる第２の領域と、を有する半
導体装置の製造方法であって、半導体層を形成する第１
の工程と、前記半導体層に不純物を導入する第２の工程
と、前記第１の領域上にシリコン酸化膜を形成する第３
の工程と、前記シリコン酸化膜をマスクとして、前記第
２の領域に不純物を導入する第４の工程と、前記シリコ
ン酸化膜をマスクとして、前記第２の領域上に自己整合
的に高融点金属シリサイド層を形成する第５の工程と、
をこの順序で有することを特徴とする。
【００１０】また、上記半導体装置の製造方法におい
て、前記第４の工程は、前記第１の領域の不純物濃度に
比して前記第２の領域の不純物濃度を大とする工程であ
ることを特徴とする。さらに、前記第２の工程で導入さ
れる不純物と、前記第４の工程で導入される不純物と
は、同一導電型であることを特徴とする。
て、前記第４の工程は、前記第１の領域の不純物濃度に
比して前記第２の領域の不純物濃度を大とする工程であ
ることを特徴とする。さらに、前記第２の工程で導入さ
れる不純物と、前記第４の工程で導入される不純物と
は、同一導電型であることを特徴とする。
【００１１】
【実施例】図１はこの発明の一実施例を示す半導体ヒュ
ーズ素子の構造断面図、図２はこの発明の一実施例を示
す半導体ヒューズ素子を製造する課程を示した工程順断
面構造図である。
ーズ素子の構造断面図、図２はこの発明の一実施例を示
す半導体ヒューズ素子を製造する課程を示した工程順断
面構造図である。
【００１２】ここで、１〜７は図３の従来例の説明にお
いて用いたものと同符号であり、その構成も同様である
ので説明は省略する。図２において８は高融点金属チタ
ンとＮ + ポリシリコンとの化合物であるチタンシリサイ
ド、９はポリシリコン膜、１０はＣＶＤ法により形成さ
れたシリコン酸化膜である。
いて用いたものと同符号であり、その構成も同様である
ので説明は省略する。図２において８は高融点金属チタ
ンとＮ + ポリシリコンとの化合物であるチタンシリサイ
ド、９はポリシリコン膜、１０はＣＶＤ法により形成さ
れたシリコン酸化膜である。
【００１３】本発明の構造図１においては、従来例図３
中のＮ + ポリシリコンの表面にチタンシリサイド（図１
中の８）が形成されている。このチタンシリサイド層
は、プロセスの熱工程によりその抵抗値は異なるが通常
の場合、シート抵抗値として約３Ω／□であり、従来例
図３中のＮ + ポリシリコン３のシート抵抗値の約十分の
一となる。従って従来技術の問題点であった、高集積化
に伴いパターンが微細化された際にもＮ + ポリシリコン
３での電圧降下は極力抑えられ、すなわち従来用いられ
ているヒューズ溶断のための電圧を維持できるか、さら
には低電圧かすることも可能となる。
中のＮ + ポリシリコンの表面にチタンシリサイド（図１
中の８）が形成されている。このチタンシリサイド層
は、プロセスの熱工程によりその抵抗値は異なるが通常
の場合、シート抵抗値として約３Ω／□であり、従来例
図３中のＮ + ポリシリコン３のシート抵抗値の約十分の
一となる。従って従来技術の問題点であった、高集積化
に伴いパターンが微細化された際にもＮ + ポリシリコン
３での電圧降下は極力抑えられ、すなわち従来用いられ
ているヒューズ溶断のための電圧を維持できるか、さら
には低電圧かすることも可能となる。
【００１４】次に図２に従って本発明の構造を達成する
ための製造工程の一実施例を説明する。。この実施例は
半導体ヒューズ素子製造のために必要な工程のみについ
てそのフローを示すだけにとどめる。ＭＯＳトランジス
タ等他素子の製造も同時に行う中では、他に様々な工程
が付加されるが、本発明のなかでは割愛する。
ための製造工程の一実施例を説明する。。この実施例は
半導体ヒューズ素子製造のために必要な工程のみについ
てそのフローを示すだけにとどめる。ＭＯＳトランジス
タ等他素子の製造も同時に行う中では、他に様々な工程
が付加されるが、本発明のなかでは割愛する。
【００１５】（１）シリコン基板１上に厚いシリコン酸
化膜２を形成する。
化膜２を形成する。
【００１６】（２）上記シリコン酸化膜２上にポリシリ
コン膜９を堆積し、ヒューズ溶断特性に最適なドーズ量
でＮ型のイオン注入を行う。
コン膜９を堆積し、ヒューズ溶断特性に最適なドーズ量
でＮ型のイオン注入を行う。
【００１７】（３）フォトリソグラフィー、エッチング
技術によりヒューズ素子に必要な部分のみを残し、他の
部分を除去する。
技術によりヒューズ素子に必要な部分のみを残し、他の
部分を除去する。
【００１８】（４）ＣＶＤ技術によりシリコン酸化膜１
０を堆積し、フォトリソグラフィー、エッチング技術に
よりＮ + 拡散される部分のみのシリコン酸化膜を除去
し、Ｎ + 熱拡散を行う。シリコン酸化膜１０はＮ + 熱拡散
時に拡散種がＮ型ポリシリコンヒューズ４に達しない程
度の膜厚に設定される。
０を堆積し、フォトリソグラフィー、エッチング技術に
よりＮ + 拡散される部分のみのシリコン酸化膜を除去
し、Ｎ + 熱拡散を行う。シリコン酸化膜１０はＮ + 熱拡散
時に拡散種がＮ型ポリシリコンヒューズ４に達しない程
度の膜厚に設定される。
【００１９】（５）次にシリコン酸化膜１０を残してお
いたままチタンをスパッタ法により堆積する。その後ポ
リシリコン上はチタンシリサイドが形成され、シリコン
酸化膜上はチタンシリサイドが形成されない最適な温
度、最適な時間で熱処理を行う。その後水酸化アンモニ
ウム、過酸化水素水、水の混合液でシリコン酸化膜上の
未反応チタン及びチタンシリサイド以外のチタン化合物
を除去する。このときポリシリコン上に形成されたシリ
サイド層は除去されずにそのまま残る。
いたままチタンをスパッタ法により堆積する。その後ポ
リシリコン上はチタンシリサイドが形成され、シリコン
酸化膜上はチタンシリサイドが形成されない最適な温
度、最適な時間で熱処理を行う。その後水酸化アンモニ
ウム、過酸化水素水、水の混合液でシリコン酸化膜上の
未反応チタン及びチタンシリサイド以外のチタン化合物
を除去する。このときポリシリコン上に形成されたシリ
サイド層は除去されずにそのまま残る。
【００２０】（６）その後は通常のアルミニウムプロセ
スを経て完成される。
スを経て完成される。
【００２１】本実施例においては、ヒューズ部にＮ型ポ
リシリコンを用いたが、回路的な理由により、Ｐ型ポリ
シリコンを用いても同様な効果は達成できる。但し、そ
の場合は図１のＮ型ポリシリコン３はＰ + ポリシリコン
である必要がある。また本実施例は高融点金属にチタン
を用いたが、ポリシリコン上に形成される高融点金属シ
リサイドとシリコン酸化膜上に堆積される高融点金属の
間に選択エッチングの可能な金属であれば、チタン以外
の高融点金属の使用も可能である。また本実施例で用い
られた高融点金属シリサイドは、ＭＯＳトランジスタの
ゲート、及びソース、ドレイン、配線層等にも同じ集積
回路内で適用できることは言うまでもない。
リシリコンを用いたが、回路的な理由により、Ｐ型ポリ
シリコンを用いても同様な効果は達成できる。但し、そ
の場合は図１のＮ型ポリシリコン３はＰ + ポリシリコン
である必要がある。また本実施例は高融点金属にチタン
を用いたが、ポリシリコン上に形成される高融点金属シ
リサイドとシリコン酸化膜上に堆積される高融点金属の
間に選択エッチングの可能な金属であれば、チタン以外
の高融点金属の使用も可能である。また本実施例で用い
られた高融点金属シリサイドは、ＭＯＳトランジスタの
ゲート、及びソース、ドレイン、配線層等にも同じ集積
回路内で適用できることは言うまでもない。
【００２２】
【発明の効果】この発明は以上説明した通り、集積回路
中の半導体ヒューズ素子に関して、寄生抵抗部分に高融
点金属シリサイド層を形成しているため寄生抵抗部の抵
抗値が従来の十分の一とでき、ヒューズ溶断時に電圧降
下を極力抑えることができる。
中の半導体ヒューズ素子に関して、寄生抵抗部分に高融
点金属シリサイド層を形成しているため寄生抵抗部の抵
抗値が従来の十分の一とでき、ヒューズ溶断時に電圧降
下を極力抑えることができる。
【００２３】これにより、ヒューズ素子のパターンが高
集積化の為微細化されても、ヒューズ溶断に必要な電圧
を維持できるか、さらには低電圧化することが可能にな
った。
集積化の為微細化されても、ヒューズ溶断に必要な電圧
を維持できるか、さらには低電圧化することが可能にな
った。
【００２４】また本発明において用いられた高融点金属
シリサイドはＭＯＳトランジスタのゲート電極、ソー
ス、ドレインにも使用すること、また配線層としても使
用することができることも付記しておく。
シリサイドはＭＯＳトランジスタのゲート電極、ソー
ス、ドレインにも使用すること、また配線層としても使
用することができることも付記しておく。
【図１】本発明の一実施例を示す半導体ヒューズ素子の
構造断面図である。
構造断面図である。
【図２】本発明の一実施例を示す半導体ヒューズ素子を
製造する過程を示した工程順断面構造図である。
製造する過程を示した工程順断面構造図である。
【図３】従来の集積回路中の半導体ヒューズ素子の構造
を示す断面図である。
を示す断面図である。
１ シリコン基板 ２ シリコン酸化膜 ３ Ｎ + ポリシコン ４ Ｎ型のポリシコンヒューズ ５ ＣＶＤ法により形成されたシリコン酸化膜 ６ アルミニウム配線 ７ アルミニウム配線 ８ チタンシリサイド層 ９ ポリシリコン膜 １０ ＣＶＤ法により形成されたシリコン酸化膜
Claims (3)
- 【請求項１】 ヒューズ素子を構成する半導体層と、前
記ヒューズ素子に電気的に接続される配線層と、を含
み、 前記半導体層は、溶断領域となる第１の領域と、前記配
線層との電気的接続領域となる第２の領域と、を有する
半導体装置の製造方法であって、 半導体層を形成する第１の工程と、 前記半導体層に不純物を導入する第２の工程と、 前記第１の領域上にシリコン酸化膜を形成する第３の工
程と、 前記シリコン酸化膜をマスクとして、前記第２の領域に
不純物を導入する第４の工程と、 前記シリコン酸化膜をマスクとして、前記第２の領域上
に自己整合的に高融点金属シリサイド層を形成する第５
の工程と、をこの順序で有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 請求項１において、 前記第４の工程は、前記第１の領域の不純物濃度に比し
て前記第２の領域の不純物濃度を大とする工程であるこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２において、 前記第２の工程で導入される不純物と、前記第４の工程
で導入される不純物とは、同一導電型であることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17411092A JP3239448B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17411092A JP3239448B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035493A Division JP2001257271A (ja) | 2001-02-13 | 2001-02-13 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621228A JPH0621228A (ja) | 1994-01-28 |
| JP3239448B2 true JP3239448B2 (ja) | 2001-12-17 |
Family
ID=15972824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17411092A Expired - Fee Related JP3239448B2 (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239448B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4867927A (en) * | 1987-02-13 | 1989-09-19 | Idemitsu Petrochemical Co., Ltd. | Process of producing thermplastic resin sheet and the like and molding screw therefor |
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US6911360B2 (en) * | 2003-04-29 | 2005-06-28 | Freescale Semiconductor, Inc. | Fuse and method for forming |
| JP2005302999A (ja) * | 2004-04-12 | 2005-10-27 | Kawasaki Microelectronics Kk | 半導体集積回路 |
| JP2006100490A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 遮断素子及びその製造方法 |
| US7924597B2 (en) | 2007-10-31 | 2011-04-12 | Hewlett-Packard Development Company, L.P. | Data storage in circuit elements with changed resistance |
| JP6246261B2 (ja) * | 2016-05-19 | 2017-12-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1992
- 1992-07-01 JP JP17411092A patent/JP3239448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621228A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173611A2 (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
| US5013678A (en) | Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones | |
| US6699776B2 (en) | MOSFET gate insulating film and method of manufacturing the same | |
| JPH0626253B2 (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
| US5060029A (en) | Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same | |
| JP3239448B2 (ja) | 半導体装置の製造方法 | |
| JPS59172775A (ja) | 半導体装置とその製造方法 | |
| US5169795A (en) | Method of manufacturing step cut type insulated gate SIT having low-resistance electrode | |
| JPH053173A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5254870A (en) | Static random access memory having memory cells with electric field shielding for cell load resistances | |
| JP2001257271A (ja) | 半導体装置およびその製造方法 | |
| JP2993028B2 (ja) | 高耐圧ｍｉｓトランジスタ | |
| JPH03114267A (ja) | 半導体装置およびその製造方法 | |
| JP3104296B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPH06104259A (ja) | 半導体装置 | |
| JPH0621094A (ja) | 半導体装置の製造方法 | |
| JP2000196091A (ja) | 半導体集積回路装置 | |
| JPS6211516B2 (ja) | ||
| JP3682341B2 (ja) | 半導体装置の製造方法 | |
| JPH08316336A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3331671B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61148839A (ja) | 半導体装置の製造方法 | |
| JPS61166171A (ja) | 半導体集積回路装置 | |
| JPH0955511A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |