JPS60201598A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60201598A JPS60201598A JP59055501A JP5550184A JPS60201598A JP S60201598 A JPS60201598 A JP S60201598A JP 59055501 A JP59055501 A JP 59055501A JP 5550184 A JP5550184 A JP 5550184A JP S60201598 A JPS60201598 A JP S60201598A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- voltage
- power supply
- circuit
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はたとえば大容量ランダムアクセスメモリ （Ｒ
ＡＭ）の冗長回路に用いられる情報記憶回路を含む半導
体集積回路に関する。
ＡＭ）の冗長回路に用いられる情報記憶回路を含む半導
体集積回路に関する。
従来技術と問題点
通常、大容量ＲＡＭ集積回路には冗長構成が採用されて
おり、これにより、不良メモリセルが発生した場合、該
不良メモリセルを含む行もしくは列の選択時には予備行
もしくは列を選択するようにして不良メモリセルを救済
し、歩留りを向上させ゛ている。このような不良行もし
くは列を記憶し該不良行もしくは列のアドレスを受信時
には正規のメモリセルの選択用デコーダをディセーブル
にして予備行もしくは列を選択するために、予備デコー
ダか設けられている。従来、予備デコーダとしては、第
１図に示すように、各アドレスＡｏ。
おり、これにより、不良メモリセルが発生した場合、該
不良メモリセルを含む行もしくは列の選択時には予備行
もしくは列を選択するようにして不良メモリセルを救済
し、歩留りを向上させ゛ている。このような不良行もし
くは列を記憶し該不良行もしくは列のアドレスを受信時
には正規のメモリセルの選択用デコーダをディセーブル
にして予備行もしくは列を選択するために、予備デコー
ダか設けられている。従来、予備デコーダとしては、第
１図に示すように、各アドレスＡｏ。
Ａｏ ；Ａ１．Ａ１ ；・・・；Ａｎ、Ａｎ毎にヒユー
ズ型ＲＯＭｌ−０，１−１，・”、１−ｎが設けられて
いる。各ＲＯＭの所定のヒユーズは予め溶断されて不良
行もしくは列に相当するアドレス（以下、不良アドレス
とする）が書込まれており、従って、入力アドレスＡｏ
、Ａｏ 、ＡＩ 、ＡＩ 、・・・、Ａ ｎ。
ズ型ＲＯＭｌ−０，１−１，・”、１−ｎが設けられて
いる。各ＲＯＭの所定のヒユーズは予め溶断されて不良
行もしくは列に相当するアドレス（以下、不良アドレス
とする）が書込まれており、従って、入力アドレスＡｏ
、Ａｏ 、ＡＩ 、ＡＩ 、・・・、Ａ ｎ。
τｎが不良アドレスに一致すると、ＲＯＭｌ−０゜１−
１． ・＝、１−ｎの出力ＳＤ、Ｓｌ −、Ｓｎがすべ
てハイレベルとなり、この結果、予備デコーダ出力Ｓｄ
がハイレベルとなり、正規のメモリセルのテコーダ（図
示せず）がディセーブルされると共に予備行もしくは列
が選択される。逆に、少なくとも１つのアドレスたとえ
ばＡＱ 、 ＡＱがＲ０Ｍｌ−０の記憶内容と不一致で
あれば、その出力Ｓｏはローレベルとなり、この場合、
予備デコーダ出力Ｓｄもローレベルとなるように負荷と
してのデプレッション形トランジスタＱ１の導電率が調
整されているので、正規のメモリセルのデコーダはディ
セーブルされず、しかも予備行もしくは列の選択はされ
ない。このようにして、予備行もしくは列と正規のメモ
リセルとの切替えが行われる。
１． ・＝、１−ｎの出力ＳＤ、Ｓｌ −、Ｓｎがすべ
てハイレベルとなり、この結果、予備デコーダ出力Ｓｄ
がハイレベルとなり、正規のメモリセルのテコーダ（図
示せず）がディセーブルされると共に予備行もしくは列
が選択される。逆に、少なくとも１つのアドレスたとえ
ばＡＱ 、 ＡＱがＲ０Ｍｌ−０の記憶内容と不一致で
あれば、その出力Ｓｏはローレベルとなり、この場合、
予備デコーダ出力Ｓｄもローレベルとなるように負荷と
してのデプレッション形トランジスタＱ１の導電率が調
整されているので、正規のメモリセルのデコーダはディ
セーブルされず、しかも予備行もしくは列の選択はされ
ない。このようにして、予備行もしくは列と正規のメモ
リセルとの切替えが行われる。
従来のＲＯＭｌ−１の一例は第２図に示される（参照：
日経エレクトロニクス、１９８１．１２゜７、ｐ、２４
３）。第２図において、プログラミング回路２は、負荷
としてのディプレッション形トランジスタＱ２１．プロ
グラム信号Ｐを受信するエンハンスメント形トランジス
タＱ ｚ２ 、およびアドレス信号Ａｔを受信するエン
ハンスメント形トランジスタＱ２うを具備し、情報記憶
回路３は、ヒユーズＦ、プログラミング回路２によりオ
ンとされるエンハンスメント形トランジスタＱう２．お
よび負荷としてのデプレッション形トランジスタＱ３３
を具備し、インバータ４は、有荷としてのデプレッショ
ン形トランジスタＱ４１．およびエンハンスメント形ト
ランジスタＱＧを具備し、アドレス一致検出回路５は、
アドレス信号Ａｉ、Ａｔを受信するエンハンスメント形
トランジスタＱ５１．Ｑｓｌおよび情報記憶回路３の出
力を受信するトランジスタＱ！５３． ＱｃＪＪｒを具
備する。ただし、トランジスタ０５Ｂは情報記憶回路３
の反転出力を受信する。
日経エレクトロニクス、１９８１．１２゜７、ｐ、２４
３）。第２図において、プログラミング回路２は、負荷
としてのディプレッション形トランジスタＱ２１．プロ
グラム信号Ｐを受信するエンハンスメント形トランジス
タＱ ｚ２ 、およびアドレス信号Ａｔを受信するエン
ハンスメント形トランジスタＱ２うを具備し、情報記憶
回路３は、ヒユーズＦ、プログラミング回路２によりオ
ンとされるエンハンスメント形トランジスタＱう２．お
よび負荷としてのデプレッション形トランジスタＱ３３
を具備し、インバータ４は、有荷としてのデプレッショ
ン形トランジスタＱ４１．およびエンハンスメント形ト
ランジスタＱＧを具備し、アドレス一致検出回路５は、
アドレス信号Ａｉ、Ａｔを受信するエンハンスメント形
トランジスタＱ５１．Ｑｓｌおよび情報記憶回路３の出
力を受信するトランジスタＱ！５３． ＱｃＪＪｒを具
備する。ただし、トランジスタ０５Ｂは情報記憶回路３
の反転出力を受信する。
第２図においては、プログラム信号下およびアドレス信
号Ａ１が共にローレベルのとき、情報記憶回路３のトラ
ンジスタＱ３１がオンとされてヒユーズＦに大電流が流
れて溶断され、つまり、データ“１”の書込みが行われ
る。このような情報記憶回路４の出力とアドレス信号Ａ
ｔ、τｉとが一致すると、アドレス一致検出回路５はハ
イレベルの出力信号Ｓｉを発生する。なお、第２図にお
いて、Ｖｌ）ｐ＞Ｖｃｃとして、プログラム時にかかる
高電圧電源を与えることによってヒユーズ溶断を容易化
しである。
号Ａ１が共にローレベルのとき、情報記憶回路３のトラ
ンジスタＱ３１がオンとされてヒユーズＦに大電流が流
れて溶断され、つまり、データ“１”の書込みが行われ
る。このような情報記憶回路４の出力とアドレス信号Ａ
ｔ、τｉとが一致すると、アドレス一致検出回路５はハ
イレベルの出力信号Ｓｉを発生する。なお、第２図にお
いて、Ｖｌ）ｐ＞Ｖｃｃとして、プログラム時にかかる
高電圧電源を与えることによってヒユーズ溶断を容易化
しである。
また、従来のＲＯＭ１−１の他の例が第３図に示される
（参照：日経エレクトロニクス、１９８１．１２．７．
ｐ２３３）。第３図においては、情報記憶回路３′がラ
ンチ回路により構成されている。つまり、第２図のデプ
レッション形トランジスタＱ、Ｑの代りに、エンハンス
メント形トランジスタＱ”ｌＢ、デプレッション形トラ
ンジスタＱ）’ｌ−。
（参照：日経エレクトロニクス、１９８１．１２．７．
ｐ２３３）。第３図においては、情報記憶回路３′がラ
ンチ回路により構成されている。つまり、第２図のデプ
レッション形トランジスタＱ、Ｑの代りに、エンハンス
メント形トランジスタＱ”ｌＢ、デプレッション形トラ
ンジスタＱ）’ｌ−。
およびエンハンスメント形トランジスタＱ６が設けられ
ている。これにより、ヒユーズＦの溶断前後の抵抗値に
対する許容変動範囲が緩くなる。
ている。これにより、ヒユーズＦの溶断前後の抵抗値に
対する許容変動範囲が緩くなる。
第２図および第３図に示すヒユーズＦは、第４図に示す
ように、たとえば、ポリシリコン層Ｓ■により構成され
ている。ポリシリコン層ＳＩはコンタクト領域Ｃ０ＮＴ
を介して導電層としてのアルミニウＪ一層ＡＬに接続さ
れており、ヒユーズＦの溶断部はたとえば幅２μｍＸ長
さ８μｎ〕である。
ように、たとえば、ポリシリコン層Ｓ■により構成され
ている。ポリシリコン層ＳＩはコンタクト領域Ｃ０ＮＴ
を介して導電層としてのアルミニウＪ一層ＡＬに接続さ
れており、ヒユーズＦの溶断部はたとえば幅２μｍＸ長
さ８μｎ〕である。
また、溶断部は、たとえば第５図（Ａ）に示すように、
ポリシリコンＪｉＳＩを露出させて溶断時にポリシリコ
ンの散逸を計り、再結合すなわち電気的に接続の状態へ
の復帰を防止するようにしているが、この場合、ナトリ
ウムイオン等の基板内への侵入が多くなり、コンタミネ
ーションによる特性劣化を招き易くなるという欠点があ
る。他方、第５図（Ｂ）に示すにように、溶断部を絶縁
層で被覆したまま溶断を行うこともあり、この場合は、
／８断部のポリシリコンが蒸発、飛散し切れず、再結合
を招くことが多くなる。
ポリシリコンＪｉＳＩを露出させて溶断時にポリシリコ
ンの散逸を計り、再結合すなわち電気的に接続の状態へ
の復帰を防止するようにしているが、この場合、ナトリ
ウムイオン等の基板内への侵入が多くなり、コンタミネ
ーションによる特性劣化を招き易くなるという欠点があ
る。他方、第５図（Ｂ）に示すにように、溶断部を絶縁
層で被覆したまま溶断を行うこともあり、この場合は、
／８断部のポリシリコンが蒸発、飛散し切れず、再結合
を招くことが多くなる。
いずれの場合にあっても、一旦溶断状態となったヒユー
ズが経時変化を起こして電気的に接続の状態に復帰する
障害を発生する主な原因の１つは、電界によるマイグレ
ーション現象にある。溶断後のヒユーズ形状は一様では
なく、電気的には溶断状態に対応した十分高い抵抗を呈
していても物理的には非常に狭い間隙（例えば数１００
人）が存在するに過ぎないということも生じる。その場
合、プログラム後の検査では不良品として検出するのは
困難である。しかるに溶断されたヒユーズの両端子間に
は、電源電圧の例えば５■が印加された状態で使用され
るので、この間隙には大きな電界が印加され、その電界
に沿って導電物（ヒユーズ構成用ポリシリコン）が除々
に移動して、最後には短絡状態となってしまう危険性が
ある。このようなマイグレーション現象は電界強度に依
存しており、低電界強度では実用上全く無視できても、
前述のような強電界下では電界強度の増大に伴い急激に
発生確率が増大し、障害原因として無視し得ない頻度で
発生するようになる。
ズが経時変化を起こして電気的に接続の状態に復帰する
障害を発生する主な原因の１つは、電界によるマイグレ
ーション現象にある。溶断後のヒユーズ形状は一様では
なく、電気的には溶断状態に対応した十分高い抵抗を呈
していても物理的には非常に狭い間隙（例えば数１００
人）が存在するに過ぎないということも生じる。その場
合、プログラム後の検査では不良品として検出するのは
困難である。しかるに溶断されたヒユーズの両端子間に
は、電源電圧の例えば５■が印加された状態で使用され
るので、この間隙には大きな電界が印加され、その電界
に沿って導電物（ヒユーズ構成用ポリシリコン）が除々
に移動して、最後には短絡状態となってしまう危険性が
ある。このようなマイグレーション現象は電界強度に依
存しており、低電界強度では実用上全く無視できても、
前述のような強電界下では電界強度の増大に伴い急激に
発生確率が増大し、障害原因として無視し得ない頻度で
発生するようになる。
発明の目的
本発明は以上の点に鑑み、溶断されたヒユーズが長期の
使用状態、つまり電圧印加状態を経ても接続状態に復帰
してしまう障害を起こす確立を減少させ、もって集積回
路の信頼性を向上させることができる改善手段を提供す
ることを目的とする。
使用状態、つまり電圧印加状態を経ても接続状態に復帰
してしまう障害を起こす確立を減少させ、もって集積回
路の信頼性を向上させることができる改善手段を提供す
ることを目的とする。
発明の構成
本発明による半導体集積回路は、溶断の有無により情報
を記憶するヒユーズと、電源電圧を受け該ヒユーズに対
して少なくとも溶断状態で電源電圧よりも低い電圧を印
加する電圧変換回路と、該ヒユーズの端子電圧によって
溶断の有無を利殖し情報を検出する情報検出回路とを具
備することを特徴とする。
を記憶するヒユーズと、電源電圧を受け該ヒユーズに対
して少なくとも溶断状態で電源電圧よりも低い電圧を印
加する電圧変換回路と、該ヒユーズの端子電圧によって
溶断の有無を利殖し情報を検出する情報検出回路とを具
備することを特徴とする。
発明の実施例
、第６図は本発明による半導体集積回路の実施例の要部
を示す回路図である。この実施例において、ヒユーズＦ
に印加される電圧Ｖｃｃ’は、電源電圧Ｖｃｃ（例えば
標準の５Ｖ）よりも低い一定電圧（例えば３Ｖ）で、電
圧変換回路１０から供給される構成となっている。ヒユ
ーズ回路部分の構成自体は第２図従来例と同等であり、
対応する素子に同一番号を付しであるので、詳述は省略
する。
を示す回路図である。この実施例において、ヒユーズＦ
に印加される電圧Ｖｃｃ’は、電源電圧Ｖｃｃ（例えば
標準の５Ｖ）よりも低い一定電圧（例えば３Ｖ）で、電
圧変換回路１０から供給される構成となっている。ヒユ
ーズ回路部分の構成自体は第２図従来例と同等であり、
対応する素子に同一番号を付しであるので、詳述は省略
する。
プログラム時にはヒユーズに十分な電圧を印加できるよ
う、ブロービングパッド２０が設けられている。ブロー
ビングパッド２０へ当接させたプローグを介して、Ｖｃ
ｃ’ラインへ５■乃至はプログラム電圧ＶｐＩ）を印加
し、プログラム信号とアドレス信号の一致によって駆動
されるトランジスタＱＢ＋がオンのとき、十分大きな電
圧、電流をヒユーズＦに印加して容易に溶断できるよう
にするものである。
う、ブロービングパッド２０が設けられている。ブロー
ビングパッド２０へ当接させたプローグを介して、Ｖｃ
ｃ’ラインへ５■乃至はプログラム電圧ＶｐＩ）を印加
し、プログラム信号とアドレス信号の一致によって駆動
されるトランジスタＱＢ＋がオンのとき、十分大きな電
圧、電流をヒユーズＦに印加して容易に溶断できるよう
にするものである。
プログラム後はヒユーズＦに電源電圧Ｖｃｃよりも低い
定電圧Ｖｃｃ’が印加された状態で使用されるので、溶
断部分へ印加される電界は、従来のように電源電圧Ｖｃ
ｃが印加されていた場合と比較して、低減される。その
分だけ電界によるマイグレーション現象の発生確率は減
少し、溶断部の再結合という障害の発生頻度は減るから
、信頼性向上の効果が得られる。
定電圧Ｖｃｃ’が印加された状態で使用されるので、溶
断部分へ印加される電界は、従来のように電源電圧Ｖｃ
ｃが印加されていた場合と比較して、低減される。その
分だけ電界によるマイグレーション現象の発生確率は減
少し、溶断部の再結合という障害の発生頻度は減るから
、信頼性向上の効果が得られる。
定電圧Ｖｃｃ’としては低い程、マイグレーション現象
を抑制するのに効果があるが、他方、ヒユーズ溶断の有
無を検出できるような電圧をヒユーズ端子に発生させる
必要があるので、無闇に低くすることはできない。
を抑制するのに効果があるが、他方、ヒユーズ溶断の有
無を検出できるような電圧をヒユーズ端子に発生させる
必要があるので、無闇に低くすることはできない。
第６図実施例では、ヒユーズＦの接続状態での抵抗は負
荷Ｑ３□より十分小としても、ヒユーズＦの端子電圧に
応じてインバータ４が反転又は非反転の動作をするに十
分な電圧が必要である。具体的には電圧Ｖｃｃ’はイン
バータ４のドライバトランジスタＱ４−２の闇値電圧ｖ
ｔｈより大なる値であることが必要である。つまりこの
インバータ４のような後段の情報検出回路がヒユーズ溶
断の有無を判別できるのに十分な値であることが必要で
ある。
荷Ｑ３□より十分小としても、ヒユーズＦの端子電圧に
応じてインバータ４が反転又は非反転の動作をするに十
分な電圧が必要である。具体的には電圧Ｖｃｃ’はイン
バータ４のドライバトランジスタＱ４−２の闇値電圧ｖ
ｔｈより大なる値であることが必要である。つまりこの
インバータ４のような後段の情報検出回路がヒユーズ溶
断の有無を判別できるのに十分な値であることが必要で
ある。
、第７図は本発明の他の実施例であり、情報記ｔ、ｌｆ
ｆ回路３′をランチ回路構成としたもので、第３図従来
例に対応している。電圧変換回路１０からＶｃｃより低
い定電圧Ｖｃｃ’を与える構成及びブロービングパッド
２０からプログラム電圧を印加し得る構成は第６図実施
例と全く同等である。
ｆ回路３′をランチ回路構成としたもので、第３図従来
例に対応している。電圧変換回路１０からＶｃｃより低
い定電圧Ｖｃｃ’を与える構成及びブロービングパッド
２０からプログラム電圧を印加し得る構成は第６図実施
例と全く同等である。
電圧変換回路１０の具体例を第８図（Ａ＞に示す。同図
にてＱ（７ｒ、Ｑｒ７１．はデプレッション形トランジ
スタ、ＱＩ７１”ＱＩ−１５はエンハンスメント形トラ
ンジスタである。エンハンスメント形トランジスタＱ９
２〜ＱＱｒは各々１■のゲート闇値を有し、デプレッシ
ョン形トランジスタＱ’７１．Ｑ鬼より十分大なるゲー
ト幅を有する。第８図（Ａ）の回路の電源電圧Ｖｃｃに
対する出力電圧Ｖｃｃ’の関係を第８図（Ｂ）示す。ト
ランジスタＱｔ７ｚ〜ＱＱ４−は電源電圧Ｖｃｃが３ｖ
以上のときノードＮ１ に３■の定電圧を発生し、出力
段のトランジスタＱｑ５はそのノードＮ１ の電位Ｖｕ
ｌ を下方に１ｖだけシフトさせた且つヒユーズ断続に
拘らず（つまり負荷変動による影響を受けず）一定の電
圧Ｖｃｃ’を出力端に発生する。これにより、第６図或
いは第７図実施例において、ヒユーズＦ溶断状態の際に
もその両端の印加電圧は３■に抑えられ且つ接続状態で
は次段インバータ等を十分スイッチングさせ得る端子電
圧（実質的に３Ｖ）を発生させ得る。
にてＱ（７ｒ、Ｑｒ７１．はデプレッション形トランジ
スタ、ＱＩ７１”ＱＩ−１５はエンハンスメント形トラ
ンジスタである。エンハンスメント形トランジスタＱ９
２〜ＱＱｒは各々１■のゲート闇値を有し、デプレッシ
ョン形トランジスタＱ’７１．Ｑ鬼より十分大なるゲー
ト幅を有する。第８図（Ａ）の回路の電源電圧Ｖｃｃに
対する出力電圧Ｖｃｃ’の関係を第８図（Ｂ）示す。ト
ランジスタＱｔ７ｚ〜ＱＱ４−は電源電圧Ｖｃｃが３ｖ
以上のときノードＮ１ に３■の定電圧を発生し、出力
段のトランジスタＱｑ５はそのノードＮ１ の電位Ｖｕ
ｌ を下方に１ｖだけシフトさせた且つヒユーズ断続に
拘らず（つまり負荷変動による影響を受けず）一定の電
圧Ｖｃｃ’を出力端に発生する。これにより、第６図或
いは第７図実施例において、ヒユーズＦ溶断状態の際に
もその両端の印加電圧は３■に抑えられ且つ接続状態で
は次段インバータ等を十分スイッチングさせ得る端子電
圧（実質的に３Ｖ）を発生させ得る。
第９図（Ａ）は電圧変換回路１０の他の具体例であり、
第８図（Ａ）回路に対して電源Ｖｃｃ側より一定の電圧
を発生する回路Ｑ９１〜ＱＱ４−とそれにより駆動され
るトランジスタＱ９Ｓを付加したものである。第８図（
Ａ）と同一番号は同等部分を示す。トランジスタＱ９１
〜Ｑ（はトランジスタＱＱＩ〜Ｑｖ７５と対称的機能を
果す。電源電圧Ｖ ｃ、 ｃに対する各ノードＮ、 、
Ｎ、及び出力端の電圧ＶＮＩＶＮｚ、Ｖｃｃ’の関係
を第９図（Ｂ）に示す。
第８図（Ａ）回路に対して電源Ｖｃｃ側より一定の電圧
を発生する回路Ｑ９１〜ＱＱ４−とそれにより駆動され
るトランジスタＱ９Ｓを付加したものである。第８図（
Ａ）と同一番号は同等部分を示す。トランジスタＱ９１
〜Ｑ（はトランジスタＱＱＩ〜Ｑｖ７５と対称的機能を
果す。電源電圧Ｖ ｃ、 ｃに対する各ノードＮ、 、
Ｎ、及び出力端の電圧ＶＮＩＶＮｚ、Ｖｃｃ’の関係
を第９図（Ｂ）に示す。
第９図（Ｂ）ではＶｃｃが６ｖを越すと、再びＶｃｃ’
が上昇を始める所が、第８図（Ｂ）と異なる。第８図実
施例ではＶｃｃを上昇させても■ｃｃ’は一定である事
が問題となる場合がある。
が上昇を始める所が、第８図（Ｂ）と異なる。第８図実
施例ではＶｃｃを上昇させても■ｃｃ’は一定である事
が問題となる場合がある。
即ち、一般に素子の信頼性を調査したり、スクリ、−ニ
ングを行う場合は、素子に通常使用電圧より高い電圧を
印加し、加速して試験を行う。これにより短い時間でス
クリーニング及び素子の信頼性の調査を行う・事ができ
る。この点から第８図（Ｂ）を見るに、ＶｃＣを上げて
もＶｃｃ’の電圧は一定であり、電圧加速による調査、
及びスクリーニングができない欠点がある。一方、第９
図（Ｂ）ではＶｃｃを６Ｖ以上にすると、その後はＶｃ
Ｃの上昇に伴い、Ｖｃｃ’も上昇するので、電圧加速に
よる調査、スクリーニングが可能である。
ングを行う場合は、素子に通常使用電圧より高い電圧を
印加し、加速して試験を行う。これにより短い時間でス
クリーニング及び素子の信頼性の調査を行う・事ができ
る。この点から第８図（Ｂ）を見るに、ＶｃＣを上げて
もＶｃｃ’の電圧は一定であり、電圧加速による調査、
及びスクリーニングができない欠点がある。一方、第９
図（Ｂ）ではＶｃｃを６Ｖ以上にすると、その後はＶｃ
Ｃの上昇に伴い、Ｖｃｃ’も上昇するので、電圧加速に
よる調査、スクリーニングが可能である。
発明の効果
本発明によれは、溶断されたヒユーズに対する印加電圧
を電源電圧よりも低くしであるため、溶断部分への印加
電界をその分だけ低減でき、電界によるマイグレーショ
ン現象に起因する接続状態への復帰という障害の発生確
率を低減でき、ヒユーズを含む集積回路の信頼性向上の
効果が得られる。
を電源電圧よりも低くしであるため、溶断部分への印加
電界をその分だけ低減でき、電界によるマイグレーショ
ン現象に起因する接続状態への復帰という障害の発生確
率を低減でき、ヒユーズを含む集積回路の信頼性向上の
効果が得られる。
第１図は一般的な公知の予備デコーダのブロック回路図
、第２図及び第３図はそれぞれ従来の情報の記憶用ヒユ
ーズを含むＲＯＭ回路例、第４図はヒユーズの平面図、
第５図（Ａ）及び（Ｂ）は第４図のヒユーズのＶ−Ｖ線
断面図、第６図は本発明実施例の要部回路図、第７図は
本発明の他の実施例の要部回路図、第８図（Ａ）及び（
Ｂ）は本発明実施例の電圧変換回路の具体例回路図とそ
の特性を示す線図、第９図（Ａ）及び（Ｂ）は電圧変換
回路の他の例及びその特性を示す図である。 Ｆ・・・ヒユーズ １０・・・電圧変換回路 ２０・・・プロービングパノド 芽１図 Ｃｔ Ａ、） Ａ、 Ａ、Ａ（Ａｎ Ａｒｌ 悌４図 茅５図（Ａ） 第５図（Ｂ） 第 ６ 図 第７図 第 ８ 図 （Ａ） 芽 ８ 図 ＣＢ） ＣＣ 第 ｑ 図 （Ａ） 第 ９ 図 ＣＢ） ／ ２ ３ ４ ６ ６ ７ Ｅｌ（ｖ）ＣＣ
、第２図及び第３図はそれぞれ従来の情報の記憶用ヒユ
ーズを含むＲＯＭ回路例、第４図はヒユーズの平面図、
第５図（Ａ）及び（Ｂ）は第４図のヒユーズのＶ−Ｖ線
断面図、第６図は本発明実施例の要部回路図、第７図は
本発明の他の実施例の要部回路図、第８図（Ａ）及び（
Ｂ）は本発明実施例の電圧変換回路の具体例回路図とそ
の特性を示す線図、第９図（Ａ）及び（Ｂ）は電圧変換
回路の他の例及びその特性を示す図である。 Ｆ・・・ヒユーズ １０・・・電圧変換回路 ２０・・・プロービングパノド 芽１図 Ｃｔ Ａ、） Ａ、 Ａ、Ａ（Ａｎ Ａｒｌ 悌４図 茅５図（Ａ） 第５図（Ｂ） 第 ６ 図 第７図 第 ８ 図 （Ａ） 芽 ８ 図 ＣＢ） ＣＣ 第 ｑ 図 （Ａ） 第 ９ 図 ＣＢ） ／ ２ ３ ４ ６ ６ ７ Ｅｌ（ｖ）ＣＣ
Claims (1)
- 溶断の有無により情報を記憶するヒユーズと、電源電圧
を受け該ヒユーズに対して少なくとも溶断状態で電源電
圧よりも低い電圧を印加する電圧変換回路と、該ヒユー
ズの端子電圧によって溶断の有無を判別し情報を検出す
る情報検出回路とを具備することを特徴とする半導体集
積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055501A JPS60201598A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路 |
| US06/712,149 US4707806A (en) | 1984-03-23 | 1985-03-15 | Semiconductor integrated circuit device having fuse-type information storing circuit |
| EP85400552A EP0159928B1 (en) | 1984-03-23 | 1985-03-22 | Semiconductor integrated circuit device having fuse-type information storing circuit |
| DE8585400552T DE3580690D1 (de) | 1984-03-23 | 1985-03-22 | Integrierte halbleiterschaltungsanordnung mit einer datenspeicherschaltung eines schmelzsicherungstyps. |
| KR1019850001895A KR900000171B1 (ko) | 1984-03-23 | 1985-03-22 | 퓨우즈형 정보기억회로를 갖춘 반도체집적회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055501A JPS60201598A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201598A true JPS60201598A (ja) | 1985-10-12 |
| JPH0222479B2 JPH0222479B2 (ja) | 1990-05-18 |
Family
ID=13000398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055501A Granted JPS60201598A (ja) | 1984-03-23 | 1984-03-23 | 半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4707806A (ja) |
| EP (1) | EP0159928B1 (ja) |
| JP (1) | JPS60201598A (ja) |
| KR (1) | KR900000171B1 (ja) |
| DE (1) | DE3580690D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608826B1 (fr) * | 1986-12-19 | 1989-03-17 | Eurotechnique Sa | Circuit integre comportant des elements d'aiguillage vers des elements de redondance dans une memoire |
| FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
| JP2509730B2 (ja) * | 1989-08-11 | 1996-06-26 | 株式会社東芝 | 半導体メモリ装置及びその製造方法 |
| US5334880A (en) * | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
| US5384746A (en) * | 1994-01-28 | 1995-01-24 | Texas Instruments Incorporated | Circuit and method for storing and retrieving data |
| JPH10335463A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | 半導体集積回路 |
| US5973977A (en) * | 1998-07-06 | 1999-10-26 | Pmc-Sierra Ltd. | Poly fuses in CMOS integrated circuits |
| FR2806907B1 (fr) | 2000-03-31 | 2003-01-24 | Oreal | Composition cosmetique a base de nanoparticules et de composes organiques du silicium solubles dans l'eau |
| US6829737B1 (en) | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
| JP2002203901A (ja) * | 2000-12-27 | 2002-07-19 | Toshiba Microelectronics Corp | フューズ回路 |
| US6943575B2 (en) * | 2002-07-29 | 2005-09-13 | Micron Technology, Inc. | Method, circuit and system for determining burn-in reliability from wafer level burn-in |
| JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764392A (en) * | 1980-10-03 | 1982-04-19 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS5870493A (ja) * | 1981-09-30 | 1983-04-26 | アドバンスト マイクロ デバイシス，インコーポレイテッド | 半導体メモリ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2505285C3 (de) * | 1975-02-07 | 1978-07-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher |
| US4250570B1 (en) * | 1976-07-15 | 1996-01-02 | Intel Corp | Redundant memory circuit |
| US4417154A (en) * | 1982-02-08 | 1983-11-22 | Motorola, Inc. | Circuit for applying a high voltage signal to a fusible link |
| JPS58164099A (ja) * | 1982-03-25 | 1983-09-28 | Toshiba Corp | 半導体メモリ− |
| JPS60103594A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | 情報記憶回路 |
-
1984
- 1984-03-23 JP JP59055501A patent/JPS60201598A/ja active Granted
-
1985
- 1985-03-15 US US06/712,149 patent/US4707806A/en not_active Expired - Lifetime
- 1985-03-22 KR KR1019850001895A patent/KR900000171B1/ko not_active IP Right Cessation
- 1985-03-22 DE DE8585400552T patent/DE3580690D1/de not_active Expired - Lifetime
- 1985-03-22 EP EP85400552A patent/EP0159928B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764392A (en) * | 1980-10-03 | 1982-04-19 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS5870493A (ja) * | 1981-09-30 | 1983-04-26 | アドバンスト マイクロ デバイシス，インコーポレイテッド | 半導体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0159928B1 (en) | 1990-11-28 |
| JPH0222479B2 (ja) | 1990-05-18 |
| US4707806A (en) | 1987-11-17 |
| EP0159928A3 (en) | 1987-10-07 |
| KR900000171B1 (ko) | 1990-01-23 |
| DE3580690D1 (de) | 1991-01-10 |
| EP0159928A2 (en) | 1985-10-30 |
| KR850006785A (ko) | 1985-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0052481B1 (en) | Semiconductor device having a device state identifying circuit | |
| US4480199A (en) | Identification of repaired integrated circuits | |
| US6449207B2 (en) | Voltage independent fuse circuit and method | |
| JPS60201598A (ja) | 半導体集積回路 | |
| US6548884B2 (en) | Semiconductor device | |
| US4587639A (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| KR890004408B1 (ko) | 반도체기억장치의 메모리 셀(cell) 캐패시터 전압인가회로 | |
| JP2000011684A (ja) | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 | |
| US6728158B2 (en) | Semiconductor memory device | |
| US6570806B2 (en) | System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor | |
| US4592025A (en) | Information storing circuit using blown and unblown fuses | |
| JPS61123169A (ja) | 半導体集積回路 | |
| JP2002074993A (ja) | 半導体集積回路 | |
| US7482854B2 (en) | E-fuse circuit using leakage current path of transistor | |
| JPH0638320B2 (ja) | メモリ回路 | |
| JP2001067893A (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
| US4567580A (en) | Redundancy roll call technique | |
| JPH05288798A (ja) | 半導体集積回路およびそのテスト方法 | |
| US6606264B2 (en) | Programmable circuit and its method of operation | |
| US4719410A (en) | Redundancy-secured semiconductor device | |
| JPH04290458A (ja) | 半導体装置 | |
| KR100191369B1 (ko) | 퓨즈형 롤 콜 회로를 내장한 반도체 장치 | |
| JPH11144500A (ja) | ワード線昇圧回路を備えた半導体スタティックｒａｍの低電圧動作試験方法 | |
| JPH0241117B2 (ja) | ||
| US9406606B2 (en) | Semiconductor device having a reduced area and enhanced yield |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |