DE112019001359T5 - Halbleitereinheit und leistungswandlereinheit - Google Patents

Halbleitereinheit und leistungswandlereinheit Download PDF

Info

Publication number
DE112019001359T5
DE112019001359T5 DE112019001359.9T DE112019001359T DE112019001359T5 DE 112019001359 T5 DE112019001359 T5 DE 112019001359T5 DE 112019001359 T DE112019001359 T DE 112019001359T DE 112019001359 T5 DE112019001359 T5 DE 112019001359T5
Authority
DE
Germany
Prior art keywords
electrode
source electrode
layer
semiconductor
semiconductor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019001359.9T
Other languages
English (en)
Inventor
Kazunari Nakata
Kensuke TAGUCHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019001359T5 publication Critical patent/DE112019001359T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Auch wenn aufgrund einer Energiezuführung oder eines Schaltvorgangs Spannungen anliegen, kann ein Verbindungszustand von Elektrodenschichten adäquat aufrechterhalten werden. Eine Halbleitereinheit weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine obere Oberflächenstruktur, die auf einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die über der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf einer oberen Oberfläche der Halbleiterschicht ausgebildet ist, und sie weist eine zweite Elektrode auf, die über einer oberen Oberfläche der ersten Elektrode ausgebildet ist. Der erste konkave Bereich ist auf der oberen Oberfläche der ersten Elektrode ausgebildet. Eine seitliche Oberfläche des ersten konkaven Bereichs weist eine sich verjüngende Gestalt auf. Die zweite Elektrode ist über der oberen Oberfläche der ersten Elektrode einschließlich des Inneren des ersten konkaven Bereichs ausgebildet.

Description

  • TECHNISCHES GEBIET
  • Die in der vorliegenden Beschreibung offenbarte Erfindung bezieht sich auf eine Halbleitereinheit, zum Beispiel auf eine Leistungshalbleitereinheit.
  • STAND DER TECHNIK
  • Um es zu ermöglichen, dass Halbleitereinheiten höheren Durchschlagspannungen standhalten, dass Verluste reduziert werden, und um zu ermöglichen, dass Halbleitereinheiten in Umgebungen mit einer hohen Temperatur verwendet werden können, wird eine Halbleitereinheit, bei der ein Siliciumcarbid(SiC)-Halbleitersubstrat verwendet wird, das eine höhere Durchschlagspannung und eine höhere Wärmebeständigkeit als eine Halbleitereinheit aufweist, bei der ein Silicium(Si)-Halbleitersubstrat verwendet wird, bei Leistungshalbleitereinheiten eingesetzt, wie beispielsweise bei Metall-Oxid-Halbleiter-Feldeffekttransistoren (d.h. MOSFETs) oder Schottky-Barrieren-Dioden (d.h. SBDs).
  • Zum Beispiel wird in einem Fall eines SiC-MOSFET mit einer Durchschlagspannung von 1 kV oder höher und etwa 1,2 kV oder geringer ein EIN-Widerstand von 5 mΩcm2 oder geringer erzielt, und der Widerstandswert desselben ist gleich der Hälfte oder geringer als die Hälfte von jenem eines Si-MOSFET oder eines Si-Bipolartransistors mit isoliertem Gate (d.h. eines IGBT) mit der gleichen Durchschlagspannung.
  • Die Verwendung eines SiC-Halbleitersubstrats reduziert den EIN-Widerstand signifikant stärker als in einem Fall, in dem Si verwendet wird. Der Grund dafür liegt darin, dass SiC ein hohes elektrisches Feld für einen dielektrischen Durchschlag aufweist; daher kann die Durchschlagspannungs-Schicht (das heißt, eine Drift-Schicht) zur Realisierung der gleichen Durchschlagspannung dünner gestaltet werden als in einem Fall, in dem Si verwendet wird; ferner kann die Störstellendotierungsmenge der Durchschlagspannungs-Schicht erhöht werden oder dergleichen.
  • Es wird erwartet, dass die Ersetzung der meisten IGBTs, bei denen Si für Wechselrichterkomponenten verwendet wird, in der Zukunft voranschreitet, indem die Herstellungskosten verbessert werden, die Prozesstechnologie verbessert wird und weitere Leistungvermögen verbessert werden.
  • Wenn indessen eine derartige Leistungshalbleitereinheit vom vorn und hinten leitenden Typ auf einer Leiterplatte oder dergleichen montiert wird, wird die rückwärtige Oberfläche der Leistungshalbleitereinheit auf die Leiterplatte gelötet, und die vordere Oberfläche der Leistungshalbleitereinheit wird mit einem Aluminium-Draht oder dergleichen mittels Draht-Bonding angebracht, um eine elektrische Verbindung herzustellen.
  • Mit der Verbesserung des Leitungsleistungsvermögens einer Leistungshalbleitereinheit hat man in den letzten Jahren eine Struktur eingeführt, bei der das Leitungsleistungsvermögen oder das Wärmeabführungs-Leistungsvermögen des Leistungshalbleitermoduls verbessert ist, indem die Leistungshalbleitereinheit durch Löten sowohl der vorderen als auch der rückwärtigen Oberfläche der Leistungshalbleitereinheit eingebaut wird (siehe Patentdokument 1).
  • Wenn beide Seiten der Leistungshalbleitereinheit gelötet werden, ist eine Nickel(Ni)-Schicht von etwa mehreren µm für einen Lötprozess auf einer Elektrodenschicht erforderlich, die auf der Oberfläche der Leistungshalbleitereinheit ausgebildet ist. In einem Fall, in dem eine Nickel-Schicht gebildet wird, weist das Vakuum-Herstellungsverfahren für die Schicht, wie beispielsweise eine Gasphasenabscheidung oder ein Sputterprozess, eine geringe Schichtbildungsrate auf, und es verbleibt ein Problem in Bezug auf die Produktivität oder die Herstellungskosten. Aus diesem Grund hat der Plattierungsprozess Beachtung gefunden, bei dem es sich um ein Nass-Verfahren zur Bildung einer Schicht handelt, das zu einer hohen Schichtbildungsrate in der Lage ist.
  • DOKUMENT ZUM STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-019 829 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Für eine Halbleitereinheit, bei der ein SiC-Halbleitersubstrat verwendet wird, das gegenüber einem Fall, in dem Si verwendet wird, in Bezug auf die Durchschlagspannung und die Wärmebeständigkeit überlegen ist, hat man eine kleinere und effizientere Einheit entwickelt, wenn ein hohes elektrisches Feld für einen dielektrischen Durchschlag des SiC verwendet wird.
  • Daher hat man eine Struktur eingeführt, bei der das Leitungsleistungsvermögen oder das Wärmeabführungs-Leistungsvermögen des Leistungshalbleitermoduls, indem die Leistungshalbleitereinheit durch Löten sowohl der vorderen als auch der rückwärtigen Oberfläche der Leistungshalbleitereinheit eingebaut wird, wie vorstehend beschrieben, und bei der es erforderlich ist, dass eine Nickel-Schicht von etwa mehreren µm als eine zusätzliche Elektrodenschicht für einen Lötprozess auf der Elektrodenschicht gebildet wird, die auf der Oberfläche der Leistungshalbleitereinheit ausgebildet ist.
  • Bei einem Schaltvorgang werden Temperaturänderungen während des Schaltvorgangs größer als in einem Fall, in dem Si verwendet wird, da SiC einen Betrieb bei hohen Temperaturen sicherstellt, wobei die Spannungen zunehmen, die durch die Halbleitereinheit aus dem umgebenden Abdichtungsharz oder dem Leiterrahmen aufgenommen werden. Daher ist es möglich, dass die Nickel-Schicht aufgrund der Spannungen von der Elektrodenschicht auf der Oberfläche der Leistungshalbleitereinheit abblättert.
  • Die in der vorliegenden Beschreibung offenbarte Technik wurde konzipiert, um das vorstehend beschriebene Problem zu lösen, und ihre Aufgabe besteht darin, eine Technik anzugeben, durch die der Verbindungszustand der Elektrodenschicht aufrechterhalten wird, auch wenn aufgrund einer Energiezuführung oder eines Schaltvorgangs Spannungen anliegen.
  • Mittel zum Lösen des Problems
  • Ein erster Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine obere Oberflächenstruktur, die zumindest auf einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die über zumindest der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest einer oberen Oberfläche der Halbleiterschicht ausgebildet ist, und sie weist eine zweite Elektrode auf, die über einer oberen Oberfläche der ersten Elektrode ausgebildet ist.
  • Auf der oberen Oberfläche der ersten Elektrode ist zumindest ein erster konkaver Bereich ausgebildet. Eine seitliche Oberfläche des ersten konkaven Bereichs weist eine sich verjüngende Gestalt auf. Die zweite Elektrode ist über der oberen Oberfläche der ersten Elektrode ausgebildet, die den ersten konkaven Bereich aufweist.
  • Ein zweiter Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine obere Oberflächenstruktur, die zumindest auf einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die zumindest über der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest einer oberen Oberfläche der Halbleiterschicht ausgebildet ist, und sie weist eine zweite Elektrode auf, die über einer oberen Oberfläche der ersten Elektrode ausgebildet ist.
  • Auf der oberen Oberfläche der ersten Elektrode sind zumindest ein erster konkaver Bereich und zumindest ein zweiter konkaver Bereich ausgebildet, der eine geringere Breite als jene des ersten konkaven Bereichs aufweist. Die zweite Elektrode ist über der oberen Oberfläche der ersten Elektrode ausgebildet, die den ersten konkaven Bereich und den zweiten konkaven Bereich aufweist.
  • Ein dritter Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Wandlerschaltung, welche die vorstehend beschriebene Halbleitereinheit aufweist und die so konfiguriert ist, dass sie einen eingegebenen Strom umwandelt und den Strom abgibt, eine Treiberschaltung, die so konfiguriert ist, dass sie ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt, sowie eine Steuerschaltung, die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
  • Effekte der Erfindung
  • Ein erster Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine obere Oberflächenstruktur, die zumindest auf einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die über zumindest der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest einer oberen Oberfläche der Halbleiterschicht ausgebildet ist, und sie weist eine zweite Elektrode auf, die über einer oberen Oberfläche der ersten Elektrode ausgebildet ist. Auf der oberen Oberfläche der ersten Elektrode ist zumindest ein erster konkaver Bereich ausgebildet.
  • Eine seitliche Oberfläche des ersten konkaven Bereichs weist eine sich verjüngende Gestalt auf. Die zweite Elektrode ist über der oberen Oberfläche der ersten Elektrode ausgebildet, die den ersten konkaven Bereich aufweist. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der ersten Elektrode und der zweiten Elektrode durch eine Konfiguration vergrößert werden, bei der die zweite Elektrode ebenfalls in dem konkaven Bereich ausgebildet ist, der auf der oberen Oberfläche der ersten Elektrode ausgebildet ist, auch wenn durch eine Energiezuführung, einen Schaltvorgang oder dergleichen Spannungen anliegen, und darüber hinaus können die an dem Kontaktbereich anliegenden Spannungen reduziert werden.
  • Daher kann die Verbindung zwischen der ersten Elektrode und der zweiten Elektrode in einem adäquaten Zustand gehalten werden; daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden, während das Abblättern der Elektrode der Halbleitereinheit unterbunden wird.
  • Ein zweiter Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, eine obere Oberflächenstruktur, die zumindest auf einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die zumindest über der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest einer oberen Oberfläche der Halbleiterschicht ausgebildet ist, und sie weist eine zweite Elektrode auf, die über einer oberen Oberfläche der ersten Elektrode ausgebildet ist. Auf der oberen Oberfläche der ersten Elektrode sind zumindest ein erster konkaver Bereich und zumindest ein zweiter konkaver Bereich ausgebildet, der eine geringere Breite als jene des ersten konkaven Bereichs aufweist.
  • Die zweite Elektrode ist über der oberen Oberfläche der ersten Elektrode ausgebildet, die den ersten konkaven Bereich und den zweiten konkaven Bereich aufweist. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der ersten Elektrode und der zweiten Elektrode vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der ersten Elektrode und der zweiten Elektrode in einem adäquaten Zustand gehalten werden.
  • Ein dritter Aspekt der in der vorliegenden Beschreibung offenbarten Erfindung weist Folgendes auf: eine Wandlerschaltung, welche die vorstehend beschriebene Halbleitereinheit aufweist und die so konfiguriert ist, dass sie einen eingegebenen Strom umwandelt und den Strom abgibt, eine Treiberschaltung, die so konfiguriert ist, dass sie ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt, sowie eine Steuerschaltung, die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
  • Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der ersten Elektrode und der zweiten Elektrode vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der ersten Elektrode und der zweiten Elektrode in einem adäquaten Zustand gehalten werden.
  • Das explizite Ziel, Merkmale, Stadien und Vorteile der in der vorliegenden Beschreibung offenbarten Erfindung werden im Folgenden mit den beigefügten Zeichnungen im Detail beschrieben.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform schematisch darstellt;
    • 2 eine Querschnittsansicht in Bezug auf die Definition eines Winkels θ in der Konfiguration der Halbleitereinheit;
    • 3 eine Querschnittsansicht in Bezug auf die Definition eines Winkels θ in der Konfiguration der Halbleitereinheit;
    • 4 eine Querschnittsansicht in Bezug auf die Definition eines Winkels θ in der Konfiguration der Halbleitereinheit;
    • 5 ein Flussdiagramm, das ein Beispiel eines Herstellungsprozesses für die Halbleitereinheit gemäß einer Ausführungsform darstellt;
    • 6 eine Querschnittsansicht, die das Beispiel des Herstellungsprozesses für die Halbleitereinheit gemäß einer Ausführungsform darstellt;
    • 7 eine Querschnittsansicht, die das Beispiel des Herstellungsprozesses für die Halbleitereinheit gemäß einer Ausführungsform darstellt;
    • 8 eine Querschnittsansicht, die das Beispiel des Herstellungsprozesses für die Halbleitereinheit gemäß einer Ausführungsform darstellt;
    • 9 eine Draufsicht auf die Struktur, für die in 8 ein Beispiel dargestellt ist, nachdem eine Source-Elektrode gebildet worden ist.
    • 10 ein Flussdiagramm, das ein Beispiel für den Prozess einer Plattierungs-Vorbehandlung gemäß einer Ausführungsform darstellt;
    • 11 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration eines Halbleitermoduls darstellt, das die Halbleitereinheit aufweist;
    • 12 eine Querschnittsansicht des Halbleitermoduls, für das in 11 ein Beispiel dargestellt ist;
    • 13 eine graphische Darstellung, die eine Änderung des EIN-Widerstands der Halbleitereinheit darstellt, nachdem Energiezuführung und Abschaltung wiederholt worden sind;
    • 14 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration der Halbleitereinheit ist, nachdem der EIN-Widerstand zugenommen hat;
    • 15 eine graphische Darstellung, die ein Beispiel für einen Zusammenhang zwischen der Anzahl von Wiederholungen von konkaven Bereichen und einer Änderung des EIN-Widerstands nach Durchlaufen des Energiezuführungs-Zyklus darstellt;
    • 16 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform schematisch darstellt;
    • 17 eine vergrößerte Querschnittsansicht, die einen Bereich einer Struktur darstellt, die eine Source-Elektrode der Halbleitereinheit aufweist, für die in 16 ein Beispiel dargestellt ist;
    • 18 ein Flussdiagramm, das ein Beispiel für den Prozess einer Plattierungs-Vorbehandlung gemäß einer Ausführungsform darstellt;
    • 19 ein Flussdiagramm, das ein Beispiel für den Prozess einer Plattierungs-Vorbehandlung gemäß einer Ausführungsform darstellt;
    • 20 eine Querschnittsansicht des Halbleitermoduls gemäß einer Ausführungsform;
    • 21 eine graphische Darstellung, die eine Änderung des EIN-Widerstands der Halbleitereinheit zeigt, nachdem Energiezuführung und Abschaltung wiederholt worden sind;
    • 22 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform schematisch darstellt;
    • 23 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration darstellt, bei der eine Source-Elektrode mit einer ebenen oberen Oberfläche ausgebildet ist;
    • 24 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration darstellt, die ferner eine Bonding-Elektrode aufweist;
    • 25 eine Tabelle, die eine Änderung des EIN-Widerstands der Halbleitereinheit darstellt, nachdem Energiezuführung und Abschaltung wiederholt worden sind;
    • 26 ein Schaubild, das ein Beispiel für eine Konfiguration eines Leistungswandlungssystems konzeptionell darstellt, das eine Leistungswandlereinheit gemäß einer Ausführungsform aufweist;
    • 27 Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform schematisch darstellt;
    • 28 eine Querschnittsansicht in Bezug auf die Definition eines Winkels θ in der Konfiguration der Halbleitereinheit;
    • 29 eine Querschnittsansicht in Bezug auf die Definition eines Winkels θ in der Konfiguration der Halbleitereinheit;
    • 30 eine Ansicht aus der Vogelperspektive, die das Beispiel für die Konfiguration der Halbleitereinheit gemäß einer Ausführungsform schematisch darstellt;
    • 31 eine Querschnittsansicht, die ein Beispiel für die Konfiguration der in 1 dargestellten Halbleitereinheit schematisch darstellt, die ferner ein Barrierenmetall aufweist;
    • 32 eine Querschnittsansicht, die ein Beispiel für die Konfiguration der in 16 dargestellten Halbleitereinheit schematisch darstellt, die ferner ein Barrierenmetall aufweist;
    • 33 eine Querschnittsansicht, die ein Beispiel für die Konfiguration der in 27 dargestellten Halbleitereinheit schematisch darstellt, die ferner ein Barrierenmetall aufweist;
    • 34 eine Querschnittsansicht, die ein Beispiel für die Konfiguration der in 28 dargestellten Halbleitereinheit schematisch darstellt, die ferner ein Barrierenmetall aufweist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die Zeichnungen sind schematisch dargestellt, und der Einfachheit der Beschreibung halber ist die Konfiguration, soweit erforderlich, ausgespart oder vereinfacht. Ferner ist die Relation zwischen Abmessung und Position der Konfiguration und dergleichen, die in den unterschiedlichen Zeichnungen dargestellt sind, nicht zwangsläufig präzise dargestellt und kann in einer geeigneten Weise verändert werden.
  • Bei der folgenden Beschreibung sind die gleichen Komponenten mit den gleichen Bezugszeichen bezeichnet, und ihre Bezeichnungen und Funktionen sind die gleichen. Daher kann zur Vermeidung von Redundanz eine detaillierte Beschreibung derselben weggelassen werden.
  • Außerdem werden, auch wenn in der folgenden Beschreibung Begriffe angegeben sind, die eine spezielle Position und Richtung anzeigen, wie beispielsweise „oberer/obere/oberes“, „unterer/untere/unteres“, „links“, „rechts“, „seitlich“, „unten“, „vorn“ oder „hinten“, diese Begriffe der Einfachheit halber verwendet, um ein Verständnis von Ausführungsformen zu erleichtern, und daher sind sie bei einer praktischen Realisierung für Richtungen irrelevant.
  • Ferner werden, auch wenn in der folgenden Beschreibung Ordnungszahlen angegeben sind, wie beispielsweise „erster/erste/erstes“ oder „zweiter/zweite/zweites“, diese Begriffe verwendet, um ein Verständnis von Ausführungsformen zu erleichtern, und daher beschränkt die Verwendung der Ordnungszahlen die Anzeige der Ordnungszahlen nicht in Bezug auf eine Reihenfolge.
  • Ausführungsform 1
  • Im Folgenden sind eine Halbleitereinheit sowie ein Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 beschrieben. In der folgenden Beschreibung wird angenommen, dass es sich bei dem ersten Leitfähigkeitstyp um einen n-Typ handelt und bei dem zweiten Leitfähigkeitstyp um einen p-Typ handelt.
  • Konfiguration der Halbleitereinheit
  • 1 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 1 schematisch darstellt. 1 stellt einen Fall dar, in dem SiC für das Halbleitersubstrat verwendet wird. Bei der in 1 dargestellten Konfiguration handelt es sich um einen SiC-MOSFET, der eine planare Gate-Struktur aufweist, und eine Zellenstruktur eines Hauptbereichs desselben. Als Gesamtkonfiguration der Halbleitereinheit erstreckt sich die in 1 dargestellte Konfiguration in der Richtung nach links und rechts in 1.
  • Wie in 1 dargestellt, weist die Halbleitereinheit Folgendes auf:
    • ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2 vom n-Typ, die auf der oberen Oberfläche des SiC-Substrats 1 ausgebildet ist, einen Basis-Bereich 3 vom p-Typ, der selektiv auf der Oberflächenschicht der Drift-Schicht 2 ausgebildet ist, einen Source-Bereich 4 vom n-Typ, der selektiv auf der Oberflächenschicht des Basis-Bereichs 3 ausgebildet ist, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 auf der oberen Oberfläche des Basis-Bereichs 3 ausgebildet ist, der zwischen dem Source-Bereich 4 und der Drift-Schicht 2 eingefügt ist, eine Zwischenisolierschicht 20, die über der Gate-Elektrode 6 ausgebildet ist, eine Source-Elektrode 7, die über der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 ausgebildet ist, eine Source-Elektrode 10, die auf der oberen Oberfläche der Source-Elektrode 7 ausgebildet ist, sowie eine Drain-Elektrode 9, die auf der unteren Oberfläche des SiC-Substrats 1 ausgebildet ist.
  • Hierbei ist auf der oberen Oberfläche der Source-Elektrode 7 ein sich verjüngender konkaver Bereich 8 ausgebildet, und jede seitliche Oberfläche des sich verjüngenden konkaven Bereichs 8 weist eine sich verjüngende Gestalt auf. Es ist anzumerken, dass der Winkel zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 als ein Winkel θ definiert ist. Ferner ist die Source-Elektrode 10 über dem Inneren des sich verjüngenden konkaven Bereichs 8 ausgebildet, das heißt, über der oberen Oberfläche einschließlich des Inneren des sich verjüngenden konkaven Bereichs 8.
  • Der Konuswinkel θ ist kleiner als der Winkel, der zwischen der Zwischenisolierschicht 20 und der Drift-Schicht 2 ausgebildet ist. 30 stellt eine Ansicht aus der Vogelperspektive von oberhalb der Blattoberfläche dar, wenn die Source-Elektrode 7 und die Source-Elektrode 10 entfernt sind.
  • In 30 sind von den in 1 dargestellten Komponenten die Drain-Elektrode 9, das SiC-Substrat 1, die Drift-Schicht 2, der Basis-Bereich 3, der Source-Bereich 4 sowie die über die Gate-Isolierschicht 5 ausgebildete Gate-Elektrode 6 dargestellt.
  • 2 ist eine Querschnittsansicht in Bezug auf die Definition des Winkels θ in der Konfiguration der Halbleitereinheit. Wie in einem Beispiel in 2 dargestellt, weist ein sich verjüngender Bereich der Source-Elektrode 7E einen sich verjüngenden konkaven Bereich und einen sich verjüngenden konvexen Bereich auf.
  • Bei dem Prozess zur Herstellung einer Halbleitereinheit werden die Ecken des sich verjüngenden konkaven Bereichs und des sich verjüngenden konvexen Bereichs an der oberen Oberfläche der Source-Elektrode 7E entfernt, wenn zum Beispiel zum Zeitpunkt der Bildung einer isolierenden Schicht eine Wärmebehandlung durchgeführt wird oder wenn alternativ eine Reinigung unter Verwendung einer chemischen Lösung durchgeführt wird, wie beispielsweise einer sauren Lösung oder einer alkalischen Lösung, um die obere Oberfläche der Source-Elektrode 7E zu reinigen.
  • In diesem Fall entwickelt sich die Struktur nicht zu der Struktur, für die in 1 ein Beispiel dargestellt ist, sondern zu der Struktur, für die in 2 ein Beispiel dargestellt ist. In einem derartigen Fall ist es schwierig, den Winkel θ so zu auszubilden, wie in dem Beispiel in 1 dargestellt.
  • Daher wird der Mittelpunkt zwischen dem Bereich, der sich am obersten Bereich des sich verjüngenden konvexen Bereichs der Source-Elektrode 7E befindet, und dem Bereich bestimmt, der sich am Bodenbereich des sich verjüngenden konkaven Bereichs der Source-Elektrode 7E befindet, und ferner wird eine tangentiale Linie an der Neigung des sich verjüngenden konkaven Bereichs gezogen, die sich auf der gleichen Höhe wie der Mittelpunkt befindet. Der Winkel zwischen der tangentialen Linie und der oberen Oberfläche des SiC-Substrat 1 ist als Winkel θ definiert.
  • 3 ist eine Querschnittsansicht in Bezug auf die Definition des Winkels θ in der Konfiguration der Halbleitereinheit. Wie in dem Beispiel in 3 dargestellt, weist der sich verjüngende Bereich der Source-Elektrode 7E einen sich verjüngenden konkaven Bereich und einen sich verjüngenden konvexen Bereich auf.
  • Auch wenn der sich verjüngende konkave Bereich groß ist, wie bei dem Beispiel in 3 dargestellt, wird der Mittelpunkt zwischen dem Bereich, der sich am obersten Bereich des sich verjüngenden konvexen Bereichs der Source-Elektrode 7F befindet, und dem Bereich bestimmt, der sich am Bodenbereich des sich verjüngenden konkaven Bereichs der Source-Elektrode 7F befindet, und ferner wird eine tangentiale Linie an der Neigung des sich verjüngenden konkaven Bereichs gezogen, die sich auf der gleichen Höhe wie der Mittelpunkt befindet. Der Winkel zwischen der tangentialen Linie und der oberen Oberfläche des SiC-Substrats 1 ist als Winkel θ definiert.
  • 4 ist eine Querschnittsansicht in Bezug auf die Definition des Winkels θ in der Konfiguration der Halbleitereinheit. Wie bei einem Beispiel in 4 dargestellt, weist ein sich verjüngender Bereich der Source-Elektrode 7G außerdem einen sich verjüngenden konkaven Bereich und einen sich verjüngenden konvexen Bereich auf.
  • Auch in einem Fall, in dem später beschriebene, sehr kleine konkave Bereiche ausgebildet sind, wie bei dem Beispiel in 4 dargestellt, wird der Mittelpunkt zwischen dem Bereich, der sich am obersten Bereich des sich verjüngenden konvexen Bereichs der Source-Elektrode 7G befindet und dem Bereich bestimmt, der sich am Bodenbereich des sich verjüngenden konkaven Bereichs der Source-Elektrode 7G befindet, und ferner wird eine tangentiale Linie an der Neigung des sich verjüngenden konkaven Bereichs gezogen, die sich auf der gleichen Höhe wie der Mittelpunkt befindet.
  • Hierbei handelt es sich bei der Neigung des sich verjüngenden konkaven Bereichs um eine Neigung mit Ausnahme eines sehr kleinen konkaven Bereichs. Der Winkel zwischen der tangentialen Linie und der oberen Oberfläche des SiC-Substrats 1 ist als Winkel θ definiert.
  • 31 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration der in 1 dargestellten Halbleitereinheit schematisch darstellt, die außerdem ein später beschriebenes Barrierenmetall aufweist.
  • Wie bei dem Beispiel in 31 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2, einen Basis-Bereich 3, einen Source-Bereich 4, eine über eine Gate-Isolierschicht 5 ausgebildete Gate-Elektrode 6, eine Zwischenisolierschicht 20, ein Barrierenmetall 21, das über der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 ausgebildet ist, eine Source-Elektrode 7, die über der oberen Oberfläche und den seitlichen Oberflächen des Barrierenmetalls 21 ausgebildet ist, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Herstellungsverfahren für die Halbleitereinheit
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 unter Bezugnahme auf die 5 bis 8 beschrieben. 5 ist ein Flussdiagramm, das ein Beispiel eines Herstellungsprozesses für die Halbleitereinheit gemäß Ausführungsform 1 darstellt. Die 6, 7 und 8 sind Querschnittsansichten, die das Beispiel des Herstellungsprozesses für die Halbleitereinheit gemäß Ausführungsform 1 darstellen.
  • Wie bei dem Beispiel in 6 dargestellt, wird zunächst die Drift-Schicht 2, die aus SiC vom n-Typ besteht, auf der oberen Oberfläche des SiC-Substrats 1 vom n-Typ epitaxial aufgewachsen (Schritt ST01). Wie bei dem Beispiel in 7 dargestellt, wird als Nächstes nach der Bildung einer Maske (hier nicht dargestellt), die aus einem Resist oder dergleichen besteht, eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Basis-Bereich 3 vom p-Typ selektiv auf der Oberflächenschicht der Drift-Schicht 2 gebildet. Beispiele für die Störstellen vom p-Typ umfassen Bor (B) oder Aluminium (Al).
  • Wie bei dem Beispiel in 7 dargestellt, wird nach dem Bilden einer Maske (hier nicht dargestellt), die aus einem Resist oder dergleichen besteht, als Nächstes für jeden der Basis-Bereiche 3 vom p-Typ eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Source-Bereich 4 vom n-Typ selektiv in der Oberflächenschicht des Basis-Bereichs 3 gebildet. Beispiele für die Störstellen vom n-Typ umfassen Phosphor (P) oder Stickstoff (N).
  • Wie bei dem Beispiel in 7 dargestellt, wird das SiC-Substrat 1 danach mittels einer (hier nicht dargestellten) Wärmebehandlungsvorrichtung einer Wärmebehandlung bei einer hohen Temperatur unterzogen, um den Basis-Bereich 3 und den Source-Bereich 4 zu aktivieren. Dann werden Ionen vom p-Typ, die in den Basis-Bereich 3 implantiert worden sind, und Ionen vom n-Typ, die in den Source-Bereich 4 implantiert worden sind, elektrisch aktiviert.
  • Wie bei dem Beispiel in 7 dargestellt, wird danach die Gate-Isolierschicht 5 mittels eines Abscheidungsverfahrens, wie beispielsweise eines thermischen Oxidationsverfahrens oder einer chemischen Gasphasenabscheidung, auf der oberen Oberfläche des Source-Bereichs 4, der oberen Oberfläche des Basis-Bereichs 3 und der oberen Oberfläche der Drift-Schicht 2 gebildet. Als Nächstes wird die Gate-Elektrode 6 auf der oberen Oberfläche der Gate-Isolierschicht 5 gebildet, und ferner wird die Gate-Elektrode 6 strukturiert. Die strukturierte Gate-Elektrode 6 ist auf der oberen Oberfläche des Basis-Bereichs 3 ausgebildet, der zwischen dem Source-Bereich 4 und der Drift-Schicht 2 eingefügt ist.
  • Wie bei dem Beispiel in 7 dargestellt, wird danach der verbliebene Bereich der Gate-Isolierschicht 5 auf der oberen Oberfläche des Source-Bereichs mittels einer Photolithographie-Technik und einer Ätz-Technik entfernt. Dann wird die Zwischenisolierschicht 20 gebildet, und ferner wird die Zwischenisolierschicht 20 strukturiert (Schritt ST02).
  • Wie bei dem Beispiel in 7 dargestellt, wird als Nächstes Aluminium, eine Aluminium-Legierung, die aus Aluminium und Silicium besteht, oder Nickel abgeschieden, um eine Schicht als Source-Elektrode 7 auf der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 zu bilden, wobei in einer geeigneten Weise ein Barrierenmetall verwendet wird, das aus Titan oder einer Titanverbindung besteht, wie beispielweise Titannitrid (TiN) (Schritt ST03).
  • Die Erfinder haben bestätigt, dass das Barrierenmetall nicht nur eine Legierungsbildung des Aluminiums und der Aluminium-Legierung mit der aus SiC bestehenden Drift-Schicht 2 unterbindet, sondern auch die Korrosion in die Drift-Schicht 2 hinein durch die Source-Elektrode 10 beim Bilden der Source-Elektrode 10 unterbindet, was später noch beschrieben wird.
  • Dabei wird der sich verjüngende konkave Bereich 8 auf der oberen Oberfläche der Source-Elektrode 7 gebildet. Der Winkel θ zwischen der seitlichen Oberfläche des in 8 dargestellten sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 kann eingestellt werden, indem die Wärmebehandlung bei 350 °C oder einer höheren Temperatur und bei 500 °C oder einer niedrigeren Temperatur nach der Bildung der Source-Elektrode 7 in einer geeigneten Weise durchgeführt wird.
  • Während der Winkel θ insbesondere durch Verlängern der Erwärmungszeitdauer bei einer Temperatur von mehr als 400 °C reduziert werden kann, kann der Winkel θ durch Verkürzen der Erwärmungszeitdauer bei einer Temperatur von 400 °C oder einer niedrigeren Temperatur vergrößert werden.
  • Die Formen der Ecken und des sich verjüngenden Bereichs des sich verjüngenden konkaven Bereichs 8 können außerdem auf eine Form mit abgerundeten Ecken eingestellt werden, wie in 2 und 3 dargestellt, indem die Wärmebehandlung bei 350 °C oder einer höheren Temperatur und bei 500 °C oder einer niedrigeren Temperatur nach der Bildung der Source-Elektrode 7 in einer geeigneten Weise durchgeführt wird.
  • 9 ist eine Draufsicht auf die Struktur, für die in 8 ein Beispiel dargestellt ist, nachdem die Source-Elektrode 7 gebildet worden ist. 8 entspricht einer Querschnittsansicht entlang einer Linie A-A' in 9.
  • Danach wird die untere Oberfläche des SiC-Substrats 1 einer mechanischen Bearbeitung unterzogen, wobei ein zum Beispiel aus Schleifkörnern aus Aluminiumoxid oder Schleifkörnern aus Diamant bestehender Schleifstein verwendet wird, um das SiC-Substrat 1 im Bedarfsfall zu polieren. Dann wird die Dicke des SiC-Substrats 1 verringert (Schritt ST04).
  • Danach wird, soweit erforderlich, eine Nickel-Schicht mit etwa 600 nm mittels eines Sputter-Verfahrens oder dergleichen auf der unteren Oberfläche des SiC-Substrats 1 gebildet. Auf diese Weise wird die Drain-Elektrode 9 gebildet (Schritt ST05).
  • Wenn die äußerste Oberfläche der Nickel-Schicht oxidiert wird, verschlechtert sich darüber hinaus die Benetzbarkeit zwischen der Lot-Legierung und dem Nickel, so dass dies zu einer Verschlechterung des Bonding-Zustands zum Zeitpunkt des Löt-Vorgangs führt. Daher kann ein Metall mit einer geringen Reaktivität in Bezug auf den Außenraum, wie beispielsweise Gold oder Silber, als eine Schutzschicht auf der Oberfläche der Nickel-Schicht gebildet werden, und eine laminierte Schicht, welche die Nickel-Schicht und die Schutzschicht aufweist, kann als die Drain-Elektrode 9 verwendet werden.
  • Als Nächstes wird die Plattierungs-Vorbehandlung auf der oberen Oberfläche der Source-Elektrode 7 durchgeführt (Schritt ST06). Wenn die Source-Elektrode 7 aus einer Aluminium-Legierung besteht, kann, auch wenn die obere Oberfläche der Aluminium-Legierung nach der Durchführung eines allgemein bekannten Entfettens und Beizens einer Plattierungsbehandlung unterzogen wird, bei der es sich um ein Nass-Verfahren zur Bildung einer Schicht handelt, keine plattierte Schicht mit einer starken Haftung gebildet werden, da sich auf der oberen Oberfläche der Aluminium-Legierung stabile organische Rückstände und eine Oxid-Schicht bilden und keine ausreichende Metalldiffusion zwischen der Aluminium-Legierung und dem plattierten Metall stattfindet.
  • Daher werden bei der vorstehend beschriebenen Plattierungs-Vorbehandlung vor der Plattierungs-Behandlung auf der oberen Oberfläche der Source-Elektrode 7 aufeinanderfolgend eine Oberflächenaktivierungs-Behandlung, eine Entfettungs-Behandlung, ein Beizen sowie eine Zinkat-Behandlung durchgeführt, und danach wird die Plattierungsbehandlung durchgeführt, bei der es sich um ein Nass-Verfahren zur Bildung einer Schicht handelt. Darüber hinaus ist die Sicherstellung einer ausreichenden Spülzeitdauer jeweils zwischen den Schritten erforderlich, so dass die Prozesslösung oder Rückstände aus dem vorherigen Schritt nicht in den nächsten Schritt übertragen werden können.
  • Als Nächstes wird unter Bezugnahme auf 10 eine spezielle Beschreibung der Plattierungs-Vorbehandlung gemäß Ausführungsform 1 angegeben. 10 ist ein Flussdiagramm, das ein Beispiel für den Prozess der Plattierungs-Vorbehandlung gemäß Ausführungsform 1 darstellt.
  • Zunächst wird eine Oberflächenaktivierungs-Behandlung durchgeführt (Schritt ST11). Die Oberflächenaktivierungs-Behandlung wird zum Beispiel mit einem Plasma durchgeführt. Insbesondere handelt es sich bei der Plasma-Reinigung um eine Behandlung, bei der die obere Oberfläche der Source-Elektrode 7 durch Oxidieren und Zersetzen oder Austreiben der organischen Rückstände, die verbrannt sind und auf der Source-Elektrode 7 haften und durch eine übliche Plattierungs-Vorbehandlung nicht entfernt werden können, mit dem Plasma gereinigt wird.
  • Als Nächstes werden die Entfettungs-Behandlung (Schritt ST12) und die Reinigung mit Säure (Schritt ST13) durchgeführt. Die Entfettungs-Behandlung wird durchgeführt, um eine leichte organische Kontamination oder eine Oxid-Schicht zu entfernen, die auf der oberen Oberfläche der Source-Elektrode 7 verblieben ist. Die Reinigung mit Säure neutralisiert die obere Oberfläche der Source-Elektrode 7 und raut die Oberfläche durch einen Ätzprozess auf. Mit diesem Schritt kann die Reaktivität gegenüber der Prozesslösung in dem nachfolgenden Schritt erhöht werden, und die Haftung der Plattierung kann verbessert werden.
  • Als Nächstes wird eine Zinkat-Behandlung durchgeführt (Schritt ST14). Dann wird eine plattierte Schicht mit einer starken Haftung gebildet, indem die Plattierungs-Behandlung durchgeführt wird, bei der es sich um ein Nass-Verfahren zur Bildung einer Schicht handelt.
  • Die Zinkat-Behandlung wird im Detail beschrieben. Bei der Zinkat-Behandlung handelt es sich um eine Behandlung zur Bildung einer Zink(Zn)-Schicht, wobei die Aluminiumoxid-Schicht auf der oberen Oberfläche der Aluminium-Legierung entfernt wird, wenn die Source-Elektrode 7 aus einer Aluminium-Legierung besteht. Insbesondere löst sich Aluminium als Ionen, wenn eine Aluminium-Legierung in eine wässrige Lösung eingetaucht wird, in der Zink als Ionen gelöst ist, da Zink ein höheres Standard-Oxidations-Reduktions-Potential als Aluminium aufweist. Die dabei erzeugten Elektronen ermöglichen es, dass die Zink-Ionen die Elektronen an der oberen Oberfläche der Aluminium-Legierung aufnehmen und eine Zink-Schicht auf der oberen Oberfläche der Aluminium-Legierung bilden. Dabei wird die Aluminiumoxid-Schicht entfernt.
  • Als Nächstes wird stromlos plattiertes Ni gebildet (Schritt ST15). Wenn eine Aluminium-Legierung, auf der eine Zink-Schicht ausgebildet ist, in eine Lösung für eine stromlose Ni-Plattierung eingetaucht wird, scheidet sich zunächst Nickel auf der oberen Oberfläche der Aluminium-Legierung ab, da Zink ein niedrigeres Standard-Oxidations-Reduktions-Potential als Nickel aufweist.
  • Wenn die obere Oberfläche der Aluminium-Legierung mit Nickel bedeckt ist, scheidet sich anschließend Nickel durch die Wirkung des reduzierenden Agens, das in der Lösung für eine stromlose Ni-Plattierung enthalten ist, automatisch und katalytisch ab. Während der automatischen katalytischen Abscheidung werden jedoch die Komponenten des reduzierenden Agens in die stromlos plattierte Ni-Schicht eingebracht, so dass die stromlos plattierte Ni-Schicht zu einer Legierung wird. Wenn die Konzentration des reduzierenden Agens hoch ist, wird die gebildete stromlos plattierte Ni-Schicht amorph. Ferner wird im Allgemeinen unterphosphorige Säure als reduzierendes Agens verwendet; daher enthält das stromlos plattierte Ni Phosphor (P).
  • Unter derartigen Bedingungen wird eine stromlos plattierte Ni-Schicht mit einer Dicke von 5 µm auf der oberen Oberfläche der Source-Elektrode 7 gebildet. Nach der Bildung des stromlos plattierten Ni wird stromlos plattiertes Au gebildet (Schritt ST16).
  • Das stromlos plattierte Au vom Substitutions-Typ wird auf der oberen Oberfläche des stromlos plattierten Ni gebildet, indem die Funktion einer Ersetzung von Nickel und Au durch die Wirkung eines komplexbildenden Agens genutzt wird, das in der Plattierungslösung enthalten ist.
  • Da es sich um einen Substitutions-Typ handelt, stoppt die Reaktion, wenn die Ni-Oberfläche mit Au bedeckt ist. Daher ist es schwierig, eine dicke Schicht aus dem stromlos plattierten Au zu bilden, und die Dicke ist höchstens gleich 0,1 µm, und im Allgemeinen wird das stromlos plattierte Au mit einer Dicke von 0,05 µm gebildet. Wenn es jedoch zum Löten verwendet wird, ist die Dicke des plattierten Au selbst mit dem vorstehend erwähnten Wert nicht zu gering. Die so gebildete Schicht, die aus dem stromlos plattierten Ni und dem stromlos plattierten Au besteht, wird als die Source-Elektrode 10 verwendet (Schritt ST07).
  • 11 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration des Halbleitermoduls darstellt, das eine Halbleitereinheit aufweist. Wie in 11 dargestellt, weist eine Halbleitereinheit 11, die wie vorstehend beschrieben hergestellt wird, zum Beispiel jeweils die obere und untere Oberfläche der Halbleitereinheit 11 auf, die mit dem Leiterrahmen 13 zum Beispiel unter Verwendung eines Lots 12 verbunden sind, und dann ist das Halbleitermodul nach einer Abdichtung mit einem Formharz 14 fertiggestellt.
  • 12 ist eine Querschnittsansicht des Halbleitermoduls, für das in 11 ein Beispiel dargestellt ist. In 12 ist die Source-Elektrode 10 auf der oberen Oberfläche der Source-Elektrode 7 ausgebildet, und eine intermetallische Verbindung 16 und das Lot 12 sind auf einer oberen Oberfläche der Source-Elektrode 10 ausgebildet. Es ist anzumerken, dass eine intermetallische Verbindung 16 ebenfalls diffundiert und in dem Lot 12 ausgebildet ist.
  • Andererseits sind die intermetallische Verbindung 16 und das Lot 12 auch auf der unteren Oberfläche der Drain-Elektrode 9 ausgebildet. Es ist anzumerken, dass die intermetallische Verbindung 16 ebenfalls diffundiert und in dem Lot 12 ausgebildet ist.
  • 13 ist eine graphische Darstellung, die eine Änderung des EIN-Widerstands der Halbleitereinheit darstellt, nachdem der Nennstrom des Halbleitermoduls intermittierend angelegt worden ist, das heißt, nach einer Wiederholung von Energiezuführung und Abschaltung, wobei der EIN-Betrieb und der AUS-Betrieb der Halbleitereinheit wiederholt durchgeführt werden.
  • In 13 zeigt die vertikale Achse die Änderung [%] des EIN-Widerstands nach dem Energiezuführungs-Zyklus an, und die horizontale Achse gibt dabei den Winkel θ [°] zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 an. Hierbei ist der Nennstrom des Halbleitermoduls gleich 200 A, und die an der Gate-Elektrode anliegende Gate-Spannung ist gleich 15 V, wenn Energie zugeführt wird, und ist gleich -15 V bei Abschaltung. Wenngleich ferner bei der Ausführungsform 1 der Energiezuführungs- und Abschaltungs-Zyklus 100 000 Mal wiederholt wird, können die Testbedingungen in einer geeigneten Weise basierend auf den Nutzungsbedingungen und dergleichen der Halbleitereinheit gewählt werden.
  • Wenn der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 kleiner als 5° ist, nimmt der EIN-Widerstand zwischen der Source-Elektrode 7 und der Source-Elektrode 10 aufgrund des Einflusses der Spannungen zu, die während des Energiezuführungs-Zyklus durch das Formharz und dergleichen verursacht werden. Wenn der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 dagegen gleich 5° oder größer ist, wird auch nach dem Energiezuführungs-Zyklus keine Erhöhung des EIN-Widerstands beobachtet, und es wird ein stabiler EIN-Zustand aufrechterhalten.
  • Wenn die Bodenfläche des sich verjüngenden konkaven Bereichs 8 eine runde Form aufweist, kennzeichnet der Winkel θ einen Winkel zwischen einer tangentialen Linie an der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1.
  • Wenngleich in 13 die Tendenz dargestellt ist, wenn die Dicke der Source-Elektrode 7 gleich 5 µm ist, wurde die gleiche Tendenz bei einer Dicke der Source-Elektrode 7 von 1 µm beobachtet.
  • Wenn der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 ferner über 60° hinausgeht, wurde nach dem Energiezuführungs-Zyklus eine Zunahme des EIN-Widerstands beobachtet. Das heißt, wenn der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 gleich 60° oder kleiner ist, wurde nach dem Energiezuführungs-Zyklus keine Zunahme des EIN-Widerstands beobachtet. Wenn insbesondere der Winkel θ gleich 65° ist, ist der EIN-Widerstand etwa gleich 580 %, und wenn der Winkel θ gleich 70° ist, ist der EIN-Widerstand etwa gleich 1000 %.
  • Wenn der Winkel θ gleich 65° ist, wurde an der Grenzschicht zwischen der Source-Elektrode 7, die aus der AlSi-Legierung gebildet ist, und der Source-Elektrode 10, die aus dem plattierten NiP gebildet ist, eine partielle Abblätterung beobachtet, wenn der Bereich der Source-Elektrode nach einer Zunahme des EIN-Widerstands beobachtet wurde.
  • Wenn der Winkel θ gleich 70° ist, war das Ausmaß der Abblätterung an der Grenzschicht zwischen der Source-Elektrode 7 und der Source-Elektrode 10 schlechter als bei dem Winkel von 65°, wenn der Bereich der Source-Elektrode nach einer Zunahme des EIN-Widerstands beobachtet wurde. Somit ist der Winkel θ des sich verjüngenden konkaven Bereichs 8, der durch die Source-Elektrode 7 gebildet wird, bevorzugt gleich 5° oder größer und gleich 60° oder kleiner.
  • Auch wenn die Bodenfläche des sich verjüngenden konkaven Bereichs 8 eine runde Gestalt aufweist, wurde keine Änderung der vorstehenden Tendenz beobachtet; daher haben die Erfinder bei ihrer Überprüfung klargestellt, dass der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 zu der Relaxation der Spannungen beiträgt, die bei dem Energiezuführungs-Zyklus durch das Formharz und dergleichen verursacht werden.
  • Ferner haben die Erfinder festgestellt, dass die Öffnungsbreite des sich verjüngenden konkaven Bereichs 8 bevorzugt gleich 0,1 µm oder größer und gleich 4 µm oder geringer ist und die Tiefe des sich verjüngenden konkaven Bereichs 8 bevorzugt gleich 0,2 µm oder größer und gleich 2 µm oder geringer ist.
  • 14 ist eine Querschnittsansicht, die ein Beispiel für die Konfiguration der Halbleitereinheit nach einer Zunahme des EIN-Widerstands darstellt, wenn der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 gleich 90° ist.
  • Wie bei dem Beispiel in 14 dargestellt, ist die Source-Elektrode 7X verformt, und die Source-Elektrode 10X ist mit dem Source-Bereich 4 direkt verbunden, wenn der Bereich der Source-Elektrode nach einer Zunahme des EIN-Widerstands beobachtet wird. Basierend auf dem Resultat der Wärmeerzeugungsanalyse wurde dann aufgrund der Tatsache, dass die Source-Elektrode 10X mit dem Source-Bereich 4 direkt verbunden ist, ein Leckstrom zwischen der Gate-Elektrode 6 und der Source-Elektrode 10X bestätigt, und es wurde festgestellt, dass kein Normalbetrieb durchgeführt wurde.
  • 15 ist eine graphische Darstellung, die ein Beispiel für den Zusammenhang zwischen der Anzahl von Wiederholungen des auf der oberen Oberfläche der Source-Elektrode 7 ausgebildeten sich verjüngenden konkaven Bereichs 8 und der Änderung des EIN-Widerstands nach dem Energiezuführungs-Zyklus zeigt. In 15 zeigt die vertikale Achse den EIN-Widerstand an, und die horizontale Achse zeigt die Anzahl von Wiederholungen [Bereiche] des sich verjüngenden konkaven Bereichs 8 an.
  • Wie bei dem Beispiel in 15 dargestellt, ermöglicht eine Vorgabe der Anzahl von Wiederholungen des sich verjüngenden konkaven Bereichs 8 mit 100 oder mehr Bereichen eine Stabilisierung des EIN-Widerstands nach dem Energiezuführungs-Zyklus. Das heißt, die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 kann durch eine Vorgabe der Anzahl von Wiederholungen des sich verjüngenden konkaven Bereichs 8 mit 100 oder mehr Bereichen stabilisiert werden.
  • Es ist anzumerken, dass die Anzahl von auf der oberen Oberfläche der Source-Elektrode 7 ausgebildeten sich verjüngenden konkaven Bereichen 8 in 15 gleich der Anzahl von konkaven Bereichen mit Ausnahme der sehr kleinen konkaven Bereiche ist, die später beschrieben werden.
  • Wenngleich bei der Ausführungsform 1 ein SiC-MOSFET mit einer planaren Gate-Struktur als ein Beispiel dargestellt ist, weist ein SiC-MOSFET mit einer Graben-Gate-Struktur ferner eine Querschnittsform auf, die in 27 dargestellt ist, und kann in der gleichen Weise wie bei der Ausführungsform 1 mit der planaren Gate-Struktur eingesetzt werden.
  • Bei der in 27 dargestellten Konfiguration handelt es sich um einen SiC-MOSFET, der eine Graben-Gate-Struktur aufweist, und eine Zellenstruktur eines Hauptbereichs desselben. Als Gesamtkonfiguration der Halbleitereinheit erstreckt sich die in 27 dargestellte Konfiguration in der Richtung nach links und rechts in 27.
  • Wie in 27 dargestellt, weist die Halbleitereinheit Folgendes auf:
    • ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2Y vom n-Typ, die auf der oberen Oberfläche des SiC-Substrats 1 ausgebildet ist, einen Basis-Bereich 3Y vom p-Typ, der auf der Oberflächenschicht der Drift-Schicht 2Y ausgebildet ist, einen Source-Bereich 4Y vom n-Typ, der selektiv in der Oberflächenschicht des Basis-Bereichs 3Y ausgebildet ist, einen Graben 400, der sich von der oberen Oberfläche des Source-Bereichs 4Y zu dem Basis-Bereich 3Y erstreckt und bis zu der Drift-Schicht 2Y reicht, eine Gate-Isolierschicht 5Y, die auf der Innenwand des Grabens 400 im Inneren des Grabens 400 ausgebildet ist, eine Gate-Elektrode 6Y, die über die Gate-Isolierschicht 5Y auf einer seitlichen Oberfläche des Basis-bereichs 3Y ausgebildet ist, der sandwichartig zwischen dem Source-Bereich 4Y und der Drift-Schicht 2Y ausgebildet ist, eine Zwischenisolierschicht 20Y, die über der Gate-Elektrode 6Y ausgebildet ist, eine Source-Elektrode 7Y, die über der oberen Oberfläche der Zwischenisolierschicht 20Y, der oberen Oberfläche des freiliegenden Source-Bereichs 4Y und der oberen Oberfläche des Basis-Bereichs 3Y ausgebildet ist, eine Source-Elektrode 10Y, die auf der oberen Oberfläche der Source-Elektrode 7Y ausgebildet ist, sowie eine Drain-Elektrode 9, die auf der unteren Oberfläche des SiC-Substrats 1 ausgebildet ist.
  • Hierbei ist ein sich verjüngender konkaver Bereich 8Y auf der oberen Oberfläche der Source-Elektrode 7Y ausgebildet, und jede seitliche Oberfläche des sich verjüngenden konkaven Bereichs 8Y weist eine sich verjüngende Gestalt auf. Es ist anzumerken, dass der Winkel zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8Y und der oberen Oberfläche des SiC-Substrats 1 als ein Winkel θ definiert ist. Ferner ist die Source-Elektrode 10Y über dem Innenbereich des sich verjüngenden konkaven Bereichs 8Y ausgebildet, das heißt, über der oberen Oberfläche einschließlich des Innenbereichs des sich verjüngenden konkaven Bereichs 8Y.
  • Der Konuswinkel θ ist kleiner als der Winkel, der zwischen der Zwischenisolierschicht 20Y und der Drift-Schicht 2Y ausgebildet ist.
  • Ferner ist 33 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration der in 27 dargestellten Halbleitereinheit schematisch darstellt, die außerdem ein Barrierenmetall aufweist.
  • Wie in 33 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat vom n-Typ, eine Drift-Schicht 2Y, einen Basis-Bereich 3Y, einen Source-Bereich 4Y, eine Gate-Elektrode 6Y, die über eine Gate-Isolierschicht 5Y ausgebildet ist, eine Zwischenisolierschicht 20Y, ein Barrierenmetall 21, das über der oberen Oberfläche der Zwischenisolierschicht 20Y und der oberen Oberfläche des freiliegenden Source-Bereichs 4Y ausgebildet ist, eine Source-Elektrode 7Y, die über der oberen Oberfläche und den seitlichen Oberflächen des Barrierenmetalls 21 ausgebildet ist, eine Source-Elektrode 10Y sowie eine Drain-Elektrode 9.
  • Ausführungsform 2
  • Es werden eine Halbleitereinheit sowie ein Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 2 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten bei der vorstehend beschriebenen Ausführungsform in den Zeichnungen mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
  • Konfiguration der Halbleitereinheit
  • 16 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 2 schematisch darstellt. 16 stellt einen Fall dar, in dem SiC für das Halbleitersubstrat verwendet wird. Bei der in 16 dargestellten Konfiguration handelt es sich um einen SiC-MOSFET, der eine planare Gate-Struktur aufweist, und eine Zellenstruktur eines Hauptbereichs desselben. Als Gesamtkonfiguration der Halbleitereinheit erstreckt sich die in 16 dargestellte Konfiguration in der Richtung nach links und rechts in 16.
  • Wie in 16 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2 vom n-Typ, einen Basis-Bereich 3 vom p-Typ, einen Source-Bereich 4 vom n-Typ, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 ausgebildet ist, eine Zwischenisolierschicht 20, eine Source-Elektrode 7A, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Hierbei ist ein sich verjüngender konkaver Bereich 8 auf der oberen Oberfläche der Source-Elektrode 7A ausgebildet, und der Winkel zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 ist als ein Winkel θ definiert. Ferner sind sehr kleine konkave Bereiche 15, die kleiner als der sich verjüngende konkave Bereich 8 sind, innerhalb des sich verjüngenden konkaven Bereichs 8 der Source-Elektrode 7A ausgebildet, das heißt, der oberen Oberfläche einschließlich des Inneren des sich verjüngenden konkaven Bereichs 8.
  • 17 ist eine vergrößerte Querschnittsansicht, die einen Bereich einer Struktur darstellt, die eine Source-Elektrode 7A der Halbleitereinheit aufweist, für die in 16 ein Beispiel dargestellt ist. Wie in 17 dargestellt, wird angenommen, dass die Breite W des Öffnungsbereichs des sich verjüngenden konkaven Bereichs 8 gleich 0,1 µm oder größer ist und die Breite W des Öffnungsbereichs des sehr kleinen konkaven Bereichs 15 kleiner als 0,1 µm ist.
  • Und bei der in 16 dargestellten Konfiguration ist der sehr kleine konkave Bereich 15 außerdem in dem sich verjüngenden konkaven Bereich 8 ausgebildet; daher weist die Bodenfläche des sich verjüngenden konkaven Bereichs 8 bei der in 16 dargestellten Konfiguration weniger ebene Bereiche auf als die Bodenfläche des sich verjüngenden konkaven Bereichs 8 in der Konfiguration, für die in 8 ein Beispiel dargestellt ist.
  • 32 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration der in 16 dargestellten Halbleitereinheit schematisch darstellt, die außerdem ein später beschriebenes Barrierenmetall aufweist.
  • Wie bei dem Beispiel in 32 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2, einen Basis-Bereich 3, einen Source-Bereich 4, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 ausgebildet ist, eine Zwischenisolierschicht 20, ein Barrierenmetall 21, das über der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 ausgebildet ist, eine Source-Elektrode 7A, die über der oberen Oberfläche und den seitlichen Oberflächen des Barrierenmetalls 20 ausgebildet ist, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Herstellungsverfahren für die Halbleitereinheit
  • Der Herstellungsprozess für die Halbleitereinheit gemäß Ausführungsform 2 ist bis zu Schritt ST05 der gleiche wie der in 5 dargestellte Herstellungsprozess.
  • Das heißt, zunächst wird die Drift-Schicht 2, die aus SiC vom n-Typ besteht, auf der oberen Oberfläche des SiC-Substrats 1 vom n-Typ epitaxial aufgewachsen (Schritt ST01). Als Nächstes wird nach der Bildung einer Maske (hier nicht dargestellt), die aus einem Resist oder dergleichen besteht, eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Basis-Bereich 3 vom p-Typ selektiv auf der Oberflächenschicht der Drift-Schicht 2 gebildet.
  • Danach wird nach der Bildung einer Maske, die aus einem Resist oder dergleichen besteht, für jeden der Basis-Bereiche 3 vom p-Typ eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Source-Bereich 4 vom n-Typ selektiv in der Oberflächenschicht des Basis-Bereichs 3 gebildet.
  • Danach wird das SiC-Substrat 1 mittels einer Wärmebehandlungsvorrichtung einer Wärmebehandlung bei einer hohen Temperatur unterzogen, um den Basis-Bereich 3 und den Source-Bereich 4 zu aktivieren.
  • Als Nächstes wird die Gate-Isolierschicht 5 mittels eines Abscheidungsverfahrens, wie beispielsweise eines thermischen Oxidationsverfahrens oder einer chemischen Gasphasenabscheidung, auf der oberen Oberfläche des Source-Bereichs 4, der oberen Oberfläche des Basis-Bereichs 3 und der oberen Oberfläche der Drift-Schicht 2 gebildet. Als Nächstes wird die Gate-Elektrode 6 auf der oberen Oberfläche der Gate-Isolierschicht 5 gebildet, und die Gate-Elektrode 6 wird dann strukturiert. Die strukturierte Gate-Elektrode 6 ist auf der oberen Oberfläche des Basis-Bereichs 3 ausgebildet, der zwischen dem Source-Bereich 4 und der Drift-Schicht 2 eingefügt ist.
  • Danach wird der verbliebene Bereich der Gate-Isolierschicht 5 auf der oberen Oberfläche des Source-Bereichs mittels einer Photolithographie-Technik und einer Ätz-Technik entfernt. Dann wird die Zwischenisolierschicht 20 gebildet, und außerdem wird die Zwischenisolierschicht 20 strukturiert (Schritt ST02).
  • Als Nächstes wird Aluminium, eine Aluminium-Legierung, die aus Aluminium und Silicium besteht, oder Nickel abgeschieden, um eine Schicht als Source-Elektrode 7A auf der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 zu bilden, indem in einer geeigneten Weise ein Barrierenmetall verwendet wird, das aus Titan oder einer Titan-Verbindung besteht, wie beispielsweise Titannitrid (TiN) (Schritt ST03).
  • Das Barrierenmetall unterbindet nicht nur ein Legieren der aus Aluminium und der vorstehend beschriebenen Aluminium-Legierung bestehenden Drift-Schicht 2 mit SiC. Die Erfinder haben auch bestätigt, dass dann, wenn bei der Ausführungsform 2 später beschriebene, sehr kleine konkave Bereiche auf der Source-Elektrode 10 ausgebildet sind, die Korrosion in die Drift-Schicht 2 hinein bei Durchführen der Zinkat-Behandlung oder Bilden der Source-Elektrode 10 ausreichend unterbunden wird. Dabei wird der sich verjüngende konkave Bereich 8 auf der oberen Oberfläche der Source-Elektrode 7A gebildet.
  • Danach wird die untere Oberfläche des SiC-Substrats 1 einer mechanischen Bearbeitung unterzogen, wobei ein zum Beispiel aus Schleifkörnern aus Aluminiumoxid oder Schleifkörnern aus Diamant bestehender Schleifstein verwendet wird, um das SiC-Substrat 1 bei Bedarf zu polieren. Dann wird die Dicke des SiC-Substrats 1 verringert (Schritt ST04).
  • Soweit erforderlich, wird danach eine Nickel-Schicht mit etwa 600 nm mittels eines Sputter-Verfahrens oder dergleichen auf der unteren Oberfläche des SiC-Substrats 1 gebildet. Auf diese Weise wird die Drain-Elektrode 9 gebildet (Schritt ST05).
  • Als Nächstes wird die Plattierungs-Vorbehandlung an der oberen Oberfläche der Source-Elektrode 7A durchgeführt (Schritt ST06). Bei der Plattierungs-Vorbehandlung wird vor der Plattierungs-Behandlung an der oberen Oberfläche der Source-Elektrode 7A aufeinanderfolgend eine Oberflächenaktivierungs-Behandlung, eine Entfettungs-Behandlung, ein Beizen sowie mehrere Male eine Zinkat-Behandlung durchgeführt, und danach wird die Plattierungs-Behandlung durchgeführt. Darüber hinaus ist die Sicherstellung einer ausreichenden Spülzeitdauer jeweils zwischen den Schritten erforderlich, so dass die Prozesslösung oder Rückstände aus dem vorherigen Schritt nicht in den nächsten Schritt übertragen werden können.
  • Als Nächstes wird die spezielle Beschreibung der Plattierungs-Vorbehandlung gemäß Ausführungsform 2 unter Bezugnahme auf die 18 und 19 angegeben.
  • Die 18 und 19 sind Flussdiagramme, die Beispiele für den Prozess der Plattierungs-Vorbehandlung gemäß Ausführungsform 2 darstellen.
  • Zunächst wird die Oberflächenaktivierungs-Behandlung durchgeführt (Schritt ST21, Schritt ST31). Die Oberflächenaktivierungs-Behandlung wird zum Beispiel mit einem Plasma durchgeführt. Insbesondere handelt es sich bei der Plasma-Reinigung um eine Behandlung zur Reinigung der oberen Oberfläche der Source-Elektrode 7A, bei der eine Reinigung in Bezug auf organische Rückstände, die verbrannt sind und auf der Source-Elektrode 7A haften und mittels einer üblichen Plattierungs-Vorbehandlung nicht entfernt werden können, durch Oxidieren und Zersetzen oder durch Austreiben derselben mit einem Plasma erfolgt.
  • Als Nächstes werden die Entfettungs-Behandlung (Schritt ST22, Schritt ST32) und dann das Beizen durchgeführt (Schritt ST23, Schritt ST33). Die Entfettungs-Behandlung wird durchgeführt, um eine leichte organische Kontamination oder eine Oxid-Schicht zu entfernen, die auf der oberen Oberfläche der Source-Elektrode 7A verblieben ist. Die Reinigung mit Säure neutralisiert die obere Oberfläche der Source-Elektrode 7a und raut die Oberfläche durch einen Ätzprozess auf.
  • Als Nächstes wird die Zinkat-Behandlung durchgeführt (Schritt ST24, Schritt ST34). Wie bei der Ausführungsform 1 beschrieben, handelt es sich bei der Zinkat-Behandlung um eine Behandlung zur Bildung einer Zink(Zn)-Schicht, wobei die Aluminiumoxid-Schicht auf der oberen Oberfläche der Aluminium-Legierung entfernt wird, wenn die Source-Elektrode 7A aus einer Aluminium-Legierung besteht. Insbesondere dann, wenn eine Aluminium-Legierung in eine wässrige Lösung eingetaucht wird, in der Zink als Ionen gelöst ist, löst sich Aluminium als Ionen, da Zink ein höheres Standard-Oxidations-Reduktions-Potential als Aluminium aufweist. Die dabei erzeugten Elektronen ermöglichen es, dass die Zink-Ionen die Elektronen an der oberen Oberfläche der Aluminium-Legierung aufnehmen und eine Zink-Schicht auf der oberen Oberfläche der Aluminium-Legierung bilden. Dabei wird die Aluminiumoxid-Schicht entfernt.
  • Dann wird die mit Zink beschichtete Aluminium-Legierung für eine Zinkat-Abblätterung in eine konzentrierte Salpetersäure-Lösung eingetaucht, um Zink zu lösen (Schritt ST25, Schritt ST35). Ferner wird auf der oberen Oberfläche der Aluminium-Legierung eine dünne und gleichmäßige Aluminiumoxid-Schicht gebildet.
  • Als Nächstes wird die Zinkat-Behandlung erneut durchgeführt (Schritt ST26, Schritt ST36). Insbesondere wird die Aluminium-Legierung in eine wässrige Lösung eingetaucht, in der Zink als Ionen gelöst ist, und die obere Oberfläche der Aluminium-Legierung wird mit Zink beschichtet. Dabei wird die Aluminiumoxid-Schicht entfernt.
  • Indem die vorstehend beschriebene Zinkat-Behandlung zweimal durchgeführt wird, wird die Dicke der auf der oberen Oberfläche der Aluminium-Legierung ausgebildeten Aluminiumoxid-Schicht gering und gleichmäßig. Je öfter die Zinkat-Behandlung durchgeführt wird, desto gleichmäßiger wird die Dicke der Aluminiumoxid-Schicht auf der oberen Oberfläche der Aluminium-Legierung, die Qualität der plattierten Schicht, die in späteren Schritten gebildet wird, (d.h. die Uniformität oder Gleichmäßigkeit der Dicke der plattierten Schicht) wird verbessert; um jedoch die Produktivität zu berücksichtigen, liegt die Grenze für die Anzahl von Malen einer Durchführung der Zinkat-Behandlung bei zwei oder höchstens drei.
  • In einem Fall, in dem die Zinkat-Behandlung dreimal durchgeführt wird, wie in einem Beispiel in 19 dargestellt, wird die Zinkat-Abblätterung erneut durchgeführt, insbesondere wird die mit Zink beschichtete Aluminium-Legierung in eine konzentrierte Salpetersäure-Lösung eingetaucht, um das Zink zu lösen (Schritt ST37). Ferner wird auf der oberen Oberfläche der Aluminium-Legierung eine dünne und gleichmäßige Aluminiumoxid-Schicht gebildet.
  • Als Nächstes wird die Zinkat-Behandlung weiter durchgeführt (Schritt ST38). Insbesondere wird die Aluminium-Legierung in eine wässrige Lösung eingetaucht, in der Zink als Ionen gelöst ist, und die obere Oberfläche der Aluminium-Legierung wird mit Zink beschichtet. Dabei wird die Aluminiumoxid-Schicht entfernt.
  • Wie vorstehend beschrieben, können mittels einer Durchführung der Zinkat-Behandlung und der Zinkat-Abblätterung in der oberen Oberfläche der Source-Elektrode 7A sehr kleine konkave Bereiche 15 gebildet werden, wie in 16 dargestellt.
  • Da dabei sehr kleine konkave Bereiche senkrecht zu der Neigung der Source-Elektrode 7A gebildet werden, sind die sehr kleinen konkaven Bereiche nicht immer parallel zu der vertikalen Richtung der Zeichnung.
  • Der Öffnungsbereich der sehr kleinen konkaven Bereiche 15 weist zum Beispiel eine Breite W von 0,01 µm oder größer und von weniger als 0,1 µm sowie eine Tiefe von 0,01 µm oder größer und von 0,5 µm oder geringer auf. Ferner können die sehr kleinen konkaven Bereiche 15 in einem Bereich unmittelbar oberhalb der Gate-Elektrode 6 und im Inneren des sich verjüngenden konkaven Bereichs 8 der Source-Elektrode 7A ausgebildet sein.
  • Als Nächstes wird stromlos plattiertes Ni gebildet (Schritt ST27, Schritt ST39). Insbesondere wird eine stromlos plattierte Ni-Schicht mit einer Dicke von 5 µm auf der oberen Oberfläche der Source-Elektrode 7A gebildet. Und nach der Bildung des stromlos plattierten Ni wird stromlos plattiertes Au gebildet (Schritt ST28, Schritt ST40). Die so gebildete Schicht, die aus dem stromlos plattierten Ni und dem stromlos plattierten Au besteht, wird als die Source-Elektrode 10 verwendet.
  • 20 ist eine Querschnittsansicht des Halbleitermoduls, das durch den vorstehend beschriebenen Herstellungsprozess hergestellt wird. In 20 ist die Source-Elektrode 10 auf der oberen Oberfläche der Source-Elektrode 7A ausgebildet, und eine intermetallische Verbindung 16 sowie ferner das Lot 12 sind auf einer oberen Oberfläche der Source-Elektrode 10 ausgebildet. Es ist anzumerken, dass die intermetallische Verbindung 16 auch diffundiert und in dem Lot 12 ausgebildet ist.
  • Andererseits sind die intermetallische Verbindung 16 sowie ferner das Lot 12 auch auf der unteren Oberfläche der Drain-Elektrode 9 ausgebildet. Es ist anzumerken, dass die intermetallische Verbindung 16 auch diffundiert und in dem Lot 12 ausgebildet ist.
  • Der Härtegrad der intermetallischen Verbindung 16 ist relativ hoch; wenn der EIN-Betrieb und der AUS-Betrieb der Halbleitereinheit wiederholt werden, liegen daher durch wiederholtes Erwärmen und Abkühlen des Elektrodenbereichs hohe Spannungen an der intermetallischen Verbindung 16 an. Dann kann eine Zerstörung in der Source-Elektrode stattfinden.
  • 21 ist eine graphische Darstellung, die eine Änderung des EIN-Widerstands der Halbleitereinheit nach einem intermittierenden Anliegen des Nennstroms des Halbleitermoduls zeigt, das heißt, nachdem Energiezuführung und Abschaltung wiederholt worden sind. In 21 zeigt die vertikale Achse die Änderung [%] des EIN-Widerstands nach dem Energiezuführungs-Zyklus an, und die horizontale Achse zeigt den Winkel θ [°] zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 an.
  • Hierbei ist der Nennstrom des Halbleitermoduls gleich 200 A, und die an der Gate-Elektrode anliegende Gate-Spannung ist gleich 15 V, wenn Energie zugeführt wird, und gleich -15 V beim Abschalten. Wenngleich der Energiezuführungs- und Abschaltungs-Zyklus bei der Ausführungsform 2 ferner 100 000 Mal wiederholt wird, können die Testbedingungen basierend auf den Nutzungsbedingungen und dergleichen der Halbleitereinheit in einer geeigneten Weise gewählt werden.
  • Ferner zeigt die graphische Darstellung mit einer gestrichelten Linie einen Fall, in dem die sehr kleinen konkaven Bereiche 15 nicht ausgebildet sind, das heißt, sie zeigt eine Änderung des Widerstands bei einem Energiezuführung-Test für die in 12 dargestellte Konfiguration, und die graphische Darstellung mit einer durchgezogenen Linie zeigt einen Fall, in dem die sehr kleinen konkaven Bereiche 15 ausgebildet sind, das heißt, sie zeigt eine Änderung des Widerstands bei einem Energiezuführung-Test für die in 20 dargestellte Konfiguration.
  • Gemäß 21 wird durch die Unterbindung der Änderung des Widerstands bei der Konfiguration, bei der die sehr kleinen konkaven Bereiche 15 ausgebildet sind, klargestellt, dass die sehr kleinen konkaven Bereiche 15 zu der Relaxation der Spannungen beitragen, die durch das Formharz und dergleichen in dem Energiezuführungs-Zyklus verursacht werden.
  • Außerdem ermöglicht eine Vorgabe der Anzahl von Wiederholungen des sich verjüngenden konkaven Bereichs 8 mit 100 oder mehr Bereichen bei der Ausführungsform 2 eine Stabilisierung des EIN-Widerstands nach dem Energiezuführungs-Zyklus. Das heißt, die Verbindung zwischen der Source-Elektrode 7A und der Source-Elektrode 10 kann stabilisiert werden, indem die Anzahl von Wiederholungen des sich verjüngenden konkaven Bereichs 8 mit 100 oder mehr Bereichen vorgegeben wird.
  • Ausführungsform 3
  • Es werden eine Halbleitereinheit und ein Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 3 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten bei den vorstehend beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
  • Konfiguration der Halbleitereinheit
  • 22 ist ein Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 3 schematisch darstellt. 22 stellt einen Fall dar, in dem SiC für das Halbleitersubstrat verwendet wird. Bei der in 22 dargestellten Konfiguration handelt es sich um einen SiC-MOSFET, der eine planare Gate-Struktur aufweist, und eine Zellenstruktur eines Hauptbereichs desselben. Als Gesamtkonfiguration der Halbleitereinheit erstreckt sich die in 22 dargestellte Konfiguration in der Richtung nach links und rechts in 22.
  • Wie in 22 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2 vom n-Typ, einen Basis-Bereich 3 vom p-Typ, einen Source-Bereich 4 vom n-Typ, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 ausgebildet ist, eine Zwischenisolierschicht 20, eine Source-Elektrode 7B, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Hierbei sind die sehr kleinen konkaven Bereiche 15 in der oberen Oberfläche der Source-Elektrode 7B ausgebildet, und die sich verjüngenden konkaven Bereiche 8 sind nicht ausgebildet. Es wird angenommen, dass die sehr kleinen konkaven Bereiche 15 eine Breite W des Öffnungsbereichs von weniger als 0,1 µm aufweisen. Die Source-Elektrode 10 ist über der oberen Oberfläche der Source-Elektrode 7B einschließlich des Inneren der sehr kleinen konkaven Bereiche 15 ausgebildet.
  • Herstellungsverfahren für die Halbleitereinheit
  • Der Herstellungsprozess für die Halbleitereinheit gemäß Ausführungsform 3 ist bis zum Schritt ST05 der gleiche wie der in 5 dargestellte Prozess.
  • Das heißt, zunächst wird die Drift-Schicht 2, die aus SiC vom n-Typ besteht, auf der oberen Oberfläche des SiC-Substrats 1 vom n-Typ epitaxial aufgewachsen (Schritt ST01). Als Nächstes wird nach der Bildung einer Maske, die aus einem Resist oder dergleichen besteht, eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Basis-Bereich 3 vom p-Typ selektiv auf der Oberflächenschicht der Drift-Schicht 2 gebildet.
  • Nach der Bildung einer Maske, die aus einem Resist oder dergleichen besteht, wird dann für jeden der Basis-Bereiche 3 vom p-Typ eine Ionenimplantation von Störstellen durchgeführt. Dann wird der Source-Bereich 4 vom n-Typ selektiv in der Oberflächenschicht des Basis-Bereichs 3 gebildet.
  • Danach wird das SiC-Substrat 1 mittels einer Wärmebehandlungsvorrichtung einer Wärmebehandlung bei einer hohen Temperatur unterzogen, um den Basis-Bereich 3 und den Source-Bereich 4 zu aktivieren.
  • Als Nächstes wird die Gate-Isolierschicht 5 mittels eines Abscheidungsverfahrens, wie beispielsweise eines thermischen Oxidationsverfahrens oder einer chemischen Gasphasenabscheidung, auf der oberen Oberfläche des Source-Bereichs 4, der oberen Oberfläche des Basis-Bereichs 3 und der oberen Oberfläche der Drift-Schicht 2 gebildet. Als Nächstes wird die Gate-Elektrode 6 auf der oberen Oberfläche der Gate-Isolierschicht 5 gebildet, und die Gate-Elektrode 6 wird strukturiert. Die strukturierte Gate-Elektrode 6 ist auf der oberen Oberfläche des Basis-Bereichs 3 ausgebildet, der zwischen dem Source-Bereich 4 und der Drift-Schicht 2 eingefügt ist.
  • Als Nächstes wird der verbliebene Bereich der Gate-Isolierschicht 5 auf der oberen Oberfläche des Source-Bereichs mittels einer Photolithographie-Technik und einer Ätz-Technik entfernt. Dann wird die Zwischenisolierschicht 20 gebildet, und ferner wird die Zwischenisolierschicht 20 strukturiert (Schritt ST02).
  • Als Nächstes wird Aluminium, eine Aluminium-Legierung, die aus Aluminium und Silicium besteht, oder Nickel abgeschieden, um eine Schicht als Source-Elektrode auf der oberen Oberfläche der Zwischenisolierschicht 20 und der oberen Oberfläche des freiliegenden Source-Bereichs 4 zu bilden, wobei ein Barrierenmetall, das aus Titan oder einer Titan-Verbindung besteht, wie beispielsweise Titannitrid (TiN), in einer geeigneten Weise verwendet wird (Schritt ST03).
  • Das Barrierenmetall unterbindet nicht nur die Legierungsbildung der aus Aluminium und der vorstehend beschriebenen Aluminium-Legierung bestehenden Drift-Schicht 2 mit SiC. Die Erfinder haben auch bestätigt, dass dann, wenn später beschriebene sehr kleine konkave Bereiche in der Source-Elektrode 10 ausgebildet sind, bei der Ausführungsform 3 die Korrosion in die Drift-Schicht 2 hinein bei Durchführen der Zinkat-Behandlung oder Bilden der Source-Elektrode 10 ausreichend unterbunden wird.
  • Dann kann mittels der Durchführung einer Wärmebehandlung bei 250 °C oder einer höheren Temperatur und 500 °C oder einer niedrigeren Temperatur während und nach der Bildung der Source-Elektrode die Source-Elektrode 7C mit einer ebenen oberen Oberfläche gebildet werden. 23 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration darstellt, bei der die Source-Elektrode 7C mit einer ebenen oberen Oberfläche ausgebildet ist.
  • Die 24 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration darstellt, die außerdem eine Bonding-Elektrode aufweist. Nach der Bildung der Gate-Elektrode 6 und der Zwischenisolierschicht 20 kann eine Bonding-Elektrode 17 unter Verwendung eines Metallmaterials, wie beispielsweise Wolfram oder Titan, auf der freiliegenden oberen Oberfläche des Source-Bereichs 4 gebildet werden, wie in 24 dargestellt. Nach der Bildung der Bonding-Elektrode 17 kann die Source-Elektrode 7D mit einer ebenen oberen Oberfläche gebildet werden.
  • Wie vorstehend beschrieben, ermöglicht es das Bilden der Source-Elektrode 7C oder der Source-Elektrode 7D mit einer ebenen oberen Oberfläche, das Bilden einer feinen Struktur auf der oberen Oberfläche der Source-Elektrode 7C oder der oberen Oberfläche der Source-Elektrode 7D zu erleichtern; daher können Verluste der Halbleitereinheit während des Betriebs unterbunden werden, und eine Halbleitereinheit mit einem höheren Leistungsvermögen kann hergestellt werden.
  • Danach wird die untere Oberfläche des SiC-Substrats 1 einer mechanischen Bearbeitung unterzogen, wobei ein zum Beispiel aus Schleifkörnern aus Aluminiumoxid oder Schleifkörnern aus Diamant bestehender Schleifstein verwendet wird, um das SiC-Substrat 1 bei Bedarf zu polieren. Dann wird die Dicke des SiC-Substrats 1 verringert (Schritt ST04).
  • Danach wird, soweit erforderlich, eine Nickel-Schicht mit etwa 600 nm mittels eines Sputter-Verfahrens oder dergleichen auf der unteren Oberfläche des SiC-Substrats 1 gebildet. Auf diese Weise wird die Drain-Elektrode 9 gebildet (Schritt ST05).
  • Als Nächstes wird stromlos plattiertes Ni gebildet. Insbesondere wird eine stromlos plattierte Ni-Schicht mit einer Dicke von 5 µm auf der oberen Oberfläche der Source-Elektrode 7B gebildet. Und nach der Bildung des stromlos plattierten Ni wird das stromlos plattierte Au gebildet. Die so gebildete Schicht, die aus dem stromlos plattierten Ni und dem stromlos plattierten Au besteht, wird als Source-Elektrode 10 verwendet.
  • Wenn die vorstehende Source-Elektrode 10 gebildet wird, können in einer ähnlichen Weise wie in dem Fall des bei der Ausführungsform 2 dargestellten Beispiels mittels einer Durchführung der Zinkat-Behandlung und der Zinkat-Abblätterung die sehr kleinen konkaven Bereiche 15 in der oberen Oberfläche der Source-Elektrode 7B gebildet werden, wie bei dem in 22 dargestellten Beispiel.
  • Der Öffnungsbereich der sehr kleinen konkaven Bereiche 15 weist zum Beispiel eine Breite W von 0,01 µm oder mehr und von weniger als 0,1 µm sowie eine Tiefe von 0,01 µm oder mehr und von 0,5 µm oder weniger auf. Ferner können die sehr kleinen konkaven Bereiche 15 in einem Bereich ausgebildet sein, der einen Bereich unmittelbar oberhalb der Gate-Elektrode 6 aufweist.
  • 25 ist eine Tabelle, die eine Änderung des EIN-Widerstands der durch den vorstehend beschriebenen Herstellungsprozess hergestellten Halbleitereinheit nach einer Wiederholung von Energiezuführung und Abschaltung darstellt. Hierbei ist der Nennstrom des Halbleitermoduls gleich 200 A, und die an der Gate-Elektrode anliegende Gate-Spannung ist gleich 15V, wenn Energie zugeführt wird, und ist gleich -15 V beim Abschalten. Wenngleich der Energiezuführungs- und Abschaltungs-Zyklus bei der Ausführungsform 3 ferner 100 000 Mal wiederholt wird, können die Testbedingungen basierend auf den Nutzungsbedingungen und dergleichen der Halbleitereinheit in einer geeigneten Weise gewählt werden.
  • Gemäß 25 wird durch die Unterbindung der Änderung des Widerstands bei der Konfiguration, bei der ein oder mehrere sehr kleine konkave Bereiche 15 pro 1 µm2 ausgebildet sind, klargestellt, dass die sehr kleinen konkaven Bereiche 15 zu der Relaxation der Spannungen beitragen, die durch das Formharz und dergleichen in dem Energiezuführungs-Zyklus verursacht werden.
  • Ausführungsform 4
  • Es werden eine Leistungswandlereinheit sowie ein Verfahren zur Herstellung der Leistungswandlereinheit gemäß Ausführungsform 4 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten bei den vorstehend beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugszeichen dargestellt, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
  • Konfiguration der Leistungswandlereinheit
  • Bei der Ausführungsform 4 werden die Halbleitereinheiten gemäß den vorstehend beschriebenen Ausführungsformen bei einer Leistungswandlereinheit eingesetzt. Die einzusetzende Leistungswandlereinheit ist nicht auf eine spezielle Anwendung beschränkt, und im Folgenden wird ein Fall beschrieben, in dem die Leistungswandlereinheit bei einem Dreiphasen-Wechselrichter eingesetzt wird.
  • 26 ist ein Schaubild, das ein Beispiel für eine Konfiguration eines Leistungswandlungssystems konzeptionell darstellt, das eine Leistungswandlereinheit gemäß Ausführungsform 4 aufweist.
  • Wie in 26 dargestellt, weist das Leistungswandlungssystem eine Stromversorgung 100, eine Leistungswandlereinheit 200 sowie eine Last 300 auf. Bei der Stromversorgung 100 handelt es sich um eine Gleichstromversorgung, und sie führt der Leistungswandlereinheit 200 einen Gleichstrom zu. Die Stromversorgung 100 kann aus verschiedenen Arten von Komponenten bestehen, wie beispielsweise einem Gleichstromsystem, einer Solarzelle, einer Speicherbatterie oder dergleichen.
  • Ferner kann die Stromversorgung 100 aus einer Gleichrichterschaltung oder einem Wechselstrom-Gleichstrom-Wandler bestehen, der mit einem Wechselstromsystem verbunden ist. Ferner kann die Stromversorgung 100 aus einem Gleichstrom-Gleichstrom-Wandler bestehen, der einen von dem Gleichstromsystem abgegebenen Gleichstrom in einen vorgegebenen Strom umwandelt.
  • Bei der Leistungswandlereinheit 200 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist. Die Leistungswandlereinheit 200 wandelt den von der Stromversorgung 100 zugeführten Gleichstrom in einen Wechselstrom um und führt den Wechselstrom ferner der Last 300 zu.
  • Wie in 26 dargestellt, weist die Leistungswandlereinheit 200 ferner eine Wandlerschaltung 201, die einen Gleichstrom in einen Wechselstrom umwandelt und den Wechselstrom abgibt, eine Treiberschaltung 202, die ein Treibersignal zum Treiben jedes Schaltelements der Wandlerschaltung 201 ausgibt, sowie eine Steuerschaltung 203 auf, die ein Steuersignal zum Steuern der Treiberschaltung 202 an die Treiberschaltung 202 ausgibt.
  • Bei der Last 300 handelt es sich um einen Dreiphasen-Elektromotor, der durch einen von der Leistungswandlereinheit 200 zugeführten Wechselstrom angetrieben wird. Die Last 300 ist nicht auf eine spezielle Verwendung beschränkt, und es handelt sich um einen Motor, der an verschiedenen elektrischen Vorrichtungen montiert ist, wie beispielsweise um einen Motor, der bei einem Hybrid-Fahrzeug, einem Elektrofahrzeug, einem Schienenfahrzeug, einem Fahrstuhl sowie einer Klimaanlage verwendet wird.
  • Im Folgenden werden die Details der Leistungswandlereinheit 200 beschrieben. Die Wandlerschaltung 201 weist Schaltelemente und Freilaufdioden auf (hier nicht dargestellt). Wenn das Schaltelement einen Schaltvorgang durchführt, wird der von der Stromversorgung 100 zugeführte Gleichstrom in einen Wechselstrom umgewandelt, und der Wechselstrom wird ferner der Last 300 zugeführt.
  • Wenngleich es verschiedene spezielle Schaltungskonfigurationen der Wandlerschaltung 201 gibt, handelt es sich bei der Wandlerschaltung 201 gemäß Ausführungsform 4 um eine zweistufige Dreiphasen-Vollbrückenschaltung, und sie weist sechs Schaltelemente und sechs Freilaufdioden auf, die jeweils antiparallel zu den jeweiligen Schaltelementen geschaltet sind.
  • Die Halbleitereinheit gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen wird bei zumindest einem/einer der jeweiligen Schaltelemente und der jeweiligen Freilaufdioden in der Wandlerschaltung 201 eingesetzt. Je zwei Schaltelemente der sechs Schaltelemente sind in Reihe geschaltet und bilden obere und untere Zweige, und jeder obere und untere Zweig bildet jeweils eine Phase (d.h. U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse jedes oberen und unteren Zweigs (das heißt, die drei Ausgangsanschlüsse der Wandlerschaltung 201) sind mit der Last 300 verbunden.
  • Die Treiberschaltung 202 erzeugt ein Treibersignal zum Treiben der Schaltelemente der Wandlerschaltung 201 und führt das Treibersignal ferner Steuerelektroden der Schaltelemente der Wandlerschaltung 201 zu. Insbesondere werden ein Treibersignal zum Einschalten der Schaltelemente und ein Treibersignal zum Ausschalten der Schaltelemente basierend auf dem Steuersignal, das von einer später beschriebenen Steuerschaltung 203 ausgegeben wird, an die Steuerelektroden der jeweiligen Schaltelemente ausgegeben.
  • Wenn die Schaltelemente im EIN-Zustand gehalten werden, handelt es sich bei dem Treibersignal um ein Spannungssignal, das gleich einer Schwellenspannung der Schaltelemente oder höher als diese ist (das heißt, es handelt sich um ein EIN-Signal), und wenn die Schaltelemente im AUS-Zustand gehalten werden, ist das Treibersignal niedriger als die Schwellenspannung der Schaltelemente (das heißt, es handelt sich um ein AUS-Signal).
  • Die Steuerschaltung 203 steuert die Schaltelemente der Wandlerschaltung 201 so, dass der Last 300 ein gewünschter Strom zugeführt werden kann. Insbesondere wird der Zeitpunkt, zu dem sich jedes Schaltelement der Wandlerschaltung 201 im EIN-Zustand befinden sollte, (das heißt, der EIN-Zeitpunkt) basierend auf dem Strom berechnet, welcher der Last 300 zuzuführen ist. Die Wandlerschaltung 201 kann zum Beispiel durch die PWM-Steuerung gesteuert werden, die den EIN-Zeitpunkt der Schaltelemente gemäß der auszugebenden Spannung moduliert.
  • Dann gibt die Steuerschaltung 203 einen Steuerbefehl (das heißt, ein Steuersignal) an die Treiberschaltung 202 aus, so dass ein EIN-Signal jeweils zu einem Zeitpunkt an ein Schaltelement ausgegeben wird, das einzuschalten ist, und ein AUS-Signal jeweils zu einem Zeitpunkt an ein Schaltelement ausgegeben wird, das auszuschalten ist. Die Treiberschaltung 202 gibt ein EIN-Signal oder ein AUS-Signal basierend auf dem Steuersignal als ein Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • Bei dem Leistungswandler 200 gemäß Ausführungsform 4 wird die Halbleitereinheit gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen als ein Schaltelement der Wandlerschaltung 201 eingesetzt; daher kann der EIN-Widerstand nach dem Energiezuführungs-Zyklus stabilisiert werden.
  • Es ist anzumerken, dass bei der Ausführungsform 4 ein Beispiel beschrieben ist, bei dem die Halbleitereinheit von irgendeiner der vorstehend beschriebenen Ausführungsformen bei einem zweistufigen Dreiphasen-Wechselrichter eingesetzt wird, das Anwendungsbeispiel ist jedoch nicht auf diesen beschränkt. Die Halbleitereinheit von irgendeiner der vorstehend beschriebenen Ausführungsformen kann bei verschiedenen Leistungswandlereinheiten eingesetzt werden.
  • Wenngleich bei der Ausführungsform 4 ein zweistufiger Leistungswandler beschrieben ist, kann die Halbleitereinheit von irgendeiner der vorstehend beschriebenen Ausführungsformen ferner bei einem dreistufigen oder mehrstufigen Leistungswandler eingesetzt werden. Wenn einer einphasigen Last ein Strom zugeführt wird, kann die Halbleitereinheit gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen bei einem Einphasen-Wechselrichter eingesetzt werden.
  • In einem Fall, in dem einer Gleichstrom-Last oder dergleichen ein Strom zugeführt wird, kann die Halbleitereinheit gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen bei einem Gleichstrom-Gleichstrom-Wandler oder einem Wechselstrom-Gleichstrom-Wandler eingesetzt werden.
  • Ferner ist die Leistungswandlereinheit, bei der die Halbleitereinheit gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen eingesetzt wird, nicht auf den Fall beschränkt, in dem es sich bei der vorstehend beschriebenen Last um einen Elektromotor handelt, und sie kann zum Beispiel als eine Stromversorgungseinrichtung für eine elektrische Entladungsmaschine, eine Laserbearbeitungsmaschine, ein Induktionskochfeld oder ein kontaktloses Stromversorgungssystem eingesetzt werden. Eine Leistungswandlereinheit, bei der die Halbleitereinheit von irgendeiner der vorstehend beschriebenen Ausführungsformen eingesetzt wird, kann außerdem als ein Leistungskonditionierer für ein Solarstromerzeugungssystem, ein Stromspeichersystem oder dergleichen verwendet werden.
  • Effekte der vorstehend beschriebenen Ausführungsformen
  • Als Nächstes wird ein Beispiel für die Effekte der vorstehend beschriebenen Ausführungsformen dargestellt. In der folgenden Beschreibung werden Effekte basierend auf den speziellen Konfigurationen beschrieben, die bei den vorstehend beschriebenen Ausführungsformen dargestellt sind, es können jedoch anstelle der in der Beschreibung dargestellten Konfigurationen innerhalb des Umfangs, in dem ähnliche Effekte hervorgerufen werden, weitere spezielle Konfigurationen eingesetzt werden.
  • Außerdem kann die Ersetzung mit einer Mehrzahl von Ausführungsformen realisiert werden. Das heißt, es kann eine Konfiguration eingesetzt werden, bei der die gleichen Effekte durch Kombinieren der jeweiligen, in verschiedenen Ausführungsformen dargestellten Konfigurationen erzielt werden.
  • Gemäß den vorstehend beschriebenen Ausführungsformen weist die Halbleitereinheit Folgendes auf: eine Halbleiterschicht vom n-Typ, eine obere Oberflächenstruktur, die auf zumindest einer Oberflächenschicht der Halbleiterschicht ausgebildet ist, sowie eine obere Oberflächenelektrode, die über zumindest der oberen Oberflächenstruktur ausgebildet ist. Hierbei entspricht die Halbleiterschicht zum Beispiel der Drift-Schicht 2. Die obere Oberflächenstruktur weist zum Beispiel Folgendes auf: einen Basis-Bereich 3, einen Source-Bereich 4, eine Gate-Isolierschicht 5, eine Gate-Elektrode 6 sowie eine Zwischenisolierschicht 20.
  • Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest der oberen Oberfläche der Drift-Schicht 2 ausgebildet ist, und sie weist eine zweite Elektrode auf, die über der oberen Oberfläche der ersten Elektrode ausgebildet ist. Hierbei entspricht die erste Elektrode zum Beispiel der Source-Elektrode 7. Hierbei entspricht die zweite Elektrode zum Beispiel der Source-Elektrode 10. Ferner ist zumindest ein konkaver Bereich auf der oberen Oberfläche der Source-Elektrode 7 ausgebildet.
  • Hierbei entspricht der konkave Bereich zum Beispiel dem sich verjüngenden konkaven Bereich 8. Die seitliche Oberfläche des sich verjüngenden konkaven Bereichs 8 weist eine sich verjüngende Gestalt auf. Die Source-Elektrode 10 ist über der oberen Oberfläche der Source-Elektrode 7 einschließlich des Inneren des sich verjüngenden konkaven Bereichs 8 ausgebildet.
  • Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Source-Elektrode 10 durch eine Konfiguration vergrößert werden, bei der die Source-Elektrode 10 auch in dem auf der oberen Oberfläche der Source-Elektrode 7 ausgebildeten sich verjüngenden konkaven Bereich 8 ausgebildet ist, auch wenn durch eine Energiezuführung, einen Schaltvorgang oder dergleichen Spannungen anliegen, und darüber hinaus können die an dem Kontaktbereich anliegenden Spannungen reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden; daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden, während das Abblättern der Elektrode der Halbleitereinheit unterbunden wird.
  • Die Beschreibung der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen kann entsprechend weggelassen werden. Das heißt, die vorstehend beschriebenen Effekte können hervorgerufen werden, solange die beschriebenen Konfigurationen verwendet werden.
  • Auch in einem Fall jedoch, in dem zumindest eine der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, das heißt, in dem sonstige Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen, auf die nicht als vorstehend beschriebene Konfigurationen Bezug genommen wird, in einer geeigneten Weise hinzugefügt werden, können ähnliche Effekte hervorgerufen werden.
  • Ferner ist der Winkel zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche der Drift-Schicht 2 gemäß vorstehend beschriebenen Ausführungsformen gleich 5° oder größer. Gemäß einer derartigen Konfiguration können die an einem Kontaktbereich zwischen der Source-Elektrode 7 und der Source-Elektrode 10 anliegenden Spannungen reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner ist der Winkel zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche der Drift-Schicht 2 gemäß vorstehend beschriebenen Ausführungsformen gleich 60° oder kleiner. Gemäß einer derartigen Konfiguration können die an dem Kontaktbereich zwischen der Source-Elektrode 7 und der Source-Elektrode 10 anliegenden Spannungen reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner sind gemäß vorstehend beschriebenen Ausführungsformen 100 oder mehr sich verjüngende konkave Bereiche 8 auf der oberen Oberfläche der Source-Elektrode 7 ausgebildet. Gemäß einer derartigen Konfiguration können die an dem Kontaktbereich zwischen der Source-Elektrode 7 und der Source-Elektrode 10 anliegenden Spannungen reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner sind gemäß vorstehend beschriebenen Ausführungsformen sehr kleine konkave Bereiche 15 angeordnet, die in der oberen Oberfläche der Source-Elektrode 7A einschließlich des Inneren des sich verjüngenden konkaven Bereichs 8 ausgebildet sind und eine Breite aufweisen, die geringer als jene des sich verjüngenden konkaven Bereichs 8 ist.
  • Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Source-Elektrode 10 durch Anordnen der konkaven Bereiche mit unterschiedlichen Breiten vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner ist die Breite des sich verjüngenden konkaven Bereichs 8 gemäß vorstehend beschriebenen Ausführungsformen gleich 0,1 µm oder größer, und die Breite des sehr kleinen konkaven Bereichs 15 ist geringer als 0,1 µm. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Source-Elektrode 10 durch Anordnen der konkaven Bereiche mit unterschiedlichen Breiten vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner sind gemäß vorstehend beschriebenen Ausführungsformen die Drift-Schicht 2 vom n-Typ, die obere Oberflächenstruktur, die auf zumindest einer Oberflächenschicht der Drift-Schicht 2 ausgebildet ist, sowie die obere Oberflächenelektrode angeordnet, die über zumindest der oberen Oberflächenstruktur ausgebildet ist. Die obere Oberflächenelektrode weist eine erste Elektrode auf, die auf zumindest der oberen Oberfläche der Drift-Schicht 2 ausgebildet ist, und sie weist die Source-Elektrode 10 auf, die über der oberen Oberfläche der ersten Elektrode ausgebildet ist.
  • Hierbei entspricht die erste Elektrode zum Beispiel der Source-Elektrode 7B.
  • Ferner ist zumindest ein konkaver Bereich in der oberen Oberfläche der Source-Elektrode 7B ausgebildet. Hierbei entspricht der konkave Bereich zum Beispiel dem sehr kleinen konkaven Bereich 15. Ferner ist die Breite des sehr kleinen konkaven Bereichs 15 geringer als 0,1 µm. Und die Source-Elektrode 10 ist über der oberen Oberfläche der Source-Elektrode 7B einschließlich des Inneren des sehr kleinen konkaven Bereichs 15 ausgebildet.
  • Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7B und der Source-Elektrode 10 vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7B und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Es ist anzumerken, dass die Beschreibung der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen entsprechend weggelassen werden kann. Das heißt, die vorstehend beschriebenen Effekte können hervorgerufen werden, solange die beschriebenen Konfigurationen verwendet werden.
  • Auch in einem Fall jedoch, in dem zumindest eine der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, das heißt, in dem sonstige Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen, auf die nicht als vorstehend beschriebene Konfigurationen Bezug genommen wird, in einer geeigneten Weise hinzugefügt werden, können ähnliche Effekte hervorgerufen werden.
  • Ferner sind gemäß vorstehend beschriebenen Ausführungsformen ein oder mehrere sehr kleine konkave Bereiche 15 pro 1 µm2 angeordnet. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7B und der Source-Elektrode 10 vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7B und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner weist die obere Oberflächenstruktur gemäß vorstehend beschriebenen Ausführungsformen Folgendes auf: einen Basis-Bereich 3 vom p-Typ, der selektiv auf der Oberflächenschicht der Drift-Schicht 2 ausgebildet ist, einen Source-Bereich 4 vom n-Typ, der selektiv in der Oberflächenschicht des Basis-Bereichs 3 ausgebildet ist, eine Gate-Elektrode 6, die über die Gate-Isolierschicht 5 in Kontakt mit der oberen Oberfläche des Basis-Bereichs 3 ausgebildet ist, der zwischen dem Source-Bereich 4 und der Drift-Schicht 2 eingefügt ist, sowie eine Zwischenisolierschicht 20, die über der Gate-Elektrode 6 ausgebildet ist.
  • Daher kann die Verbindung zwischen der Source-Elektrode 7 oder der Source-Elektrode 7B und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden; daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden, während die Abblätterung der Elektrode der Halbleitereinheit unterbunden wird.
  • Ferner ist gemäß vorstehend beschriebenen Ausführungsformen die vorstehend beschriebene Halbleitereinheit enthalten, und die Wandlerschaltung 201, die einen eingegebenen Strom umwandelt und den Strom abgibt, die Treiberschaltung 202, die ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt, und die Steuerschaltung 203, die ein Steuersignal zum Steuern der Treiberschaltung 202 an die Treiberschaltung 202 ausgibt, sind dabei vorgesehen.
  • Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode und der Source-Elektrode 10 durch eine Konfiguration vergrößert werden, bei der die Source-Elektrode 10 auch in dem auf der oberen Oberfläche der Source-Elektrode ausgebildeten konkaven Bereich ausgebildet ist, auch wenn durch eine Energiezuführung, einen Schaltvorgang oder dergleichen Spannungen anliegen, und darüber hinaus können die an dem Kontaktbereich anliegenden Spannungen reduziert werden.
  • Daher kann die Verbindung zwischen der Source-Elektrode und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden; daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden, während das Abblättern der Elektrode der Halbleitereinheit unterbunden wird.
  • Gemäß vorstehend beschriebenen Ausführungsformen wird die obere Oberflächenstruktur bei dem Verfahren zur Herstellung der Halbleitereinheit zumindest auf der Oberflächenschicht der Drift-Schicht 2 vom n-Typ gebildet. Dann wird eine erste obere Oberflächenelektrode gebildet, die zumindest die obere Oberflächenstruktur bedeckt. Hierbei entspricht die erste obere Oberflächenelektrode zum Beispiel der Source-Elektrode 7, der Source-Elektrode 7A oder der Source-Elektrode 7B. Dann wird die Aktivierungsbehandlung an der oberen Oberfläche der Source-Elektrode 7 durchgeführt.
  • Anschließend wird nach der Aktivierungsbehandlung die erste Zinkat-Behandlung zur Bildung einer Zink-Schicht auf der oberen Oberfläche der Source-Elektrode 7 durchgeführt. Sodann wird nach der ersten Zinkat-Behandlung eine zweite obere Oberflächenelektrode gebildet, indem die Plattierungs-Behandlung an der oberen Oberfläche der Source-Elektrode 7 durchgeführt wird. Hierbei entspricht die zweite obere Oberflächenelektrode zum Beispiel der Source-Elektrode 10.
  • Gemäß einer derartigen Konfiguration kann der Verbindungszustand der Elektrodenschichten, auch wenn aufgrund einer Energiezuführung oder eines Schaltvorgangs Spannungen anliegen, adäquat aufrechterhalten werden, da die obere Oberfläche der Source-Elektrode 7 gereinigt wird, und ferner wird die Haftung der plattierten Schicht verbessert, indem die Source-Elektrode 10 nach einer Durchführung der Aktivierungsbehandlung an der oberen Oberfläche der Source-Elektrode 7 und der Zinkat-Behandlung an der oberen Oberfläche der Source-Elektrode 7 als Plattierungs-Vorbehandlung durch die Plattierungs-Behandlung gebildet wird.
  • Es ist anzumerken, dass die Beschreibung der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen entsprechend weggelassen werden können. Das heißt, die vorstehend beschriebenen Effekte können hervorgerufen werden, solange die beschriebenen Konfigurationen verwendet werden.
  • Auch in einem Fall jedoch, in dem zumindest eine der sonstigen Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, das heißt, in dem sonstige Konfigurationen mit Ausnahme der in der Beschreibung dargestellten Konfigurationen, auf die nicht als vorstehend beschriebene Konfigurationen Bezug genommen wird, in einer geeigneten Weise hinzugefügt werden, können ähnliche Effekte hervorgerufen werden.
  • Ferner kann die Reihenfolge der Ausführung der jeweiligen Prozesse geändert werden, wenn nicht etwas anderes spezifiziert ist.
  • Ferner wird gemäß vorstehend beschriebenen Ausführungsformen die Zinkat-Abblätterung zur Entfernung der Zink-Schicht nach der ersten Zinkat-Behandlung und vor der Plattierungs-Behandlung durchgeführt, und ferner wird die zweite Zinkat-Behandlung zur Bildung der Zink-Schicht durchgeführt. Gemäß einer derartigen Konfiguration kann durch das Zinkat-Abblättern eine dünne und gleichmäßige Aluminiumoxid-Schicht gebildet werden; daher wird außerdem die Gleichmäßigkeit der plattierten Schicht verbessert, die mittels der Plattierungs-Behandlung gebildet wird. Daher kann der Verbindungszustand der Elektrodenschichten verbessert werden.
  • Ferner wird zum Zeitpunkt der Zinkat-Abblätterung gemäß vorstehend beschriebenen Ausführungsformen ein erster konkaver Bereich an der oberen Oberfläche der Source-Elektrode 7A gebildet. Hierbei entspricht der konkave Bereich zum Beispiel dem sehr kleinen konkaven Bereich 15. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7A und der Source-Elektrode 10 vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7A und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner wird mittels der Wärmebehandlung nach der Bildung der Source-Elektrode 7 gemäß vorstehend beschriebenen Ausführungsformen ein zweiter konkaver Bereich auf der oberen Oberfläche der Source-Elektrode 7 gebildet. Hierbei entspricht der zweite konkave Bereich zum Beispiel dem sich verjüngenden konkaven Bereich 8. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Source-Elektrode 10 vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner weist die seitliche Oberfläche des sich verjüngenden konkaven Bereichs 8 gemäß vorstehend beschriebenen Ausführungsformen eine sich verjüngende Gestalt auf. Gemäß einer derartigen Konfiguration kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Source-Elektrode 10 vergrößert werden, und die an dem Kontaktbereich anliegenden Spannungen können reduziert werden. Daher kann die Verbindung zwischen der Source-Elektrode 7 und der Source-Elektrode 10 in einem adäquaten Zustand gehalten werden.
  • Ferner wird die Wärmebehandlung zur Bildung der sich verjüngenden konkaven Bereiche 8 gemäß vorstehend beschriebenen Ausführungsformen bei 350 °C oder einer höheren Temperatur und bei 500 °C oder einer niedrigeren Temperatur durchgeführt. Gemäß einer derartigen Konfiguration kann der Winkel θ in Abhängigkeit von der Temperatur der Wärmebehandlung nach der Bildung der Source-Elektrode 7 vergrößert oder verkleinert werden.
  • Ferner ist gemäß vorstehend beschriebenen Ausführungsformen die vorstehend beschriebene Halbleitereinheit enthalten, und die Wandlerschaltung 201 ist vorgesehen, die einen eingegebenen Strom umwandelt und den Strom abgibt. Ferner ist die Treiberschaltung 202 angeordnet, die ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt. Sodann ist die Steuerschaltung 203 angeordnet, die ein Steuersignal zum Steuern der Treiberschaltung 202 an die Treiberschaltung 202 ausgibt.
  • Auch wenn aufgrund einer Energiezuführung oder eines Schaltvorgangs Spannungen anliegen, kann der Verbindungszustand der Elektrodenschichten gemäß einer derartigen Konfiguration adäquat aufrechterhalten werden, da die obere Oberfläche der Source-Elektrode 7 gereinigt wird, und ferner wird die Haftung der plattierten Schicht verbessert, indem die Source-Elektrode 10 nach einer Durchführung der Aktivierungsbehandlung an der oberen Oberfläche der Source-Elektrode 7 und der Zinkat-Behandlung an der oberen Oberfläche der Source-Elektrode 7 als Plattierungs-Vorbehandlung mittels der Plattierungs-Behandlung gebildet wird.
  • Konfiguration der Halbleitereinheit
  • 28 ist eine Querschnittsansicht, die ein Beispiel für eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 4 schematisch darstellt.
  • 28 stellt einen Fall dar, in dem SiC für das Halbleitersubstrat verwendet wird. Bei der in 28 dargestellten Konfiguration handelt es sich um einen SiC-MOSFET, der eine planare Gate-Struktur aufweist, und eine Zellenstruktur eines Hauptbereichs desselben. Als Gesamtkonfiguration der Halbleitereinheit erstreckt sich die in 28 dargestellte Konfiguration in der Richtung nach links und rechts in 28.
  • Wie in 28 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2 vom n-Typ, einen Basisbereich 3 vom p-Typ, einen Source-Bereich 4 vom n-Typ, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 ausgebildet ist, eine Zwischenisolierschicht 20Z, eine Source-Elektrode 7, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Hierbei weist die seitliche Oberfläche der Zwischenisolierschicht 20Z eine sich verjüngende Gestalt auf. Es ist anzumerken, dass der Winkel zwischen der sich verjüngenden seitlichen Oberfläche der Zwischenisolierschicht 20Z und der oberen Oberfläche des SiC-Substrats 1 als ein Winkel θ2 definiert ist. Die Source-Elektrode 7 ist über der Zwischenisolierschicht 20Z einschließlich der seitlichen Oberfläche der Zwischenisolierschicht 20Z ausgebildet. Der Winkel θ zwischen der seitlichen Oberfläche des sich verjüngenden konkaven Bereichs 8 und der oberen Oberfläche des SiC-Substrats 1 ist kleiner als der Winkel θ2 zwischen der seitlichen Oberfläche der Zwischenisolierschicht 20Z und der oberen Oberfläche des SiC-Substrats 1.
  • Ferner ist 34 eine Querschnittsansicht, die ein Beispiel für eine Konfiguration der in 28 dargestellten Halbleitereinheit schematisch darstellt, die außerdem ein Barrierenmetall aufweist.
  • Wie bei dem Beispiel in 34 dargestellt, weist die Halbleitereinheit Folgendes auf: ein SiC-Substrat 1 vom n-Typ, eine Drift-Schicht 2, einen Basis-Bereich 3, einen Source-Bereich 4, eine Gate-Elektrode 6, die über eine Gate-Isolierschicht 5 ausgebildet ist, eine Zwischenisolierschicht 20Z, ein Barrierenmetall 21Z, das über der oberen Oberfläche der Zwischenisolierschicht 20Z und der oberen Oberfläche des freiliegenden Source-Bereichs 4 ausgebildet ist, eine Source-Elektrode 7, die über der oberen Oberfläche und den seitlichen Oberflächen des Barrierenmetalls 21Z ausgebildet ist, eine Source-Elektrode 10 sowie eine Drain-Elektrode 9.
  • Herstellungsverfahren für die Halbleitereinheit
  • Der Herstellungsprozess für die Halbleitereinheit gemäß Ausführungsform 4 ist nahezu der gleiche wie der in 5 dargestellte Herstellungsprozess. Das heißt, der verbliebene Bereich der Gate-Isolierschicht 5 auf der oberen Oberfläche des Source-Bereichs 4 wird mittels einer Photolithographie-Technik und einer Ätz-Technik entfernt, wie in 7 dargestellt. Dann wird die Zwischenisolierschicht 20Z gebildet, und außerdem wird die Zwischenisolierschicht 20Z strukturiert (Schritt ST02).
  • In einer in 28 dargestellten Weise wird jedoch eine Schicht aus einem Borphosphorsilicat-Glas (BPSG), die aus einem Glas besteht, das Bor bzw. Phosphor enthält, als Zwischenisolierschicht 20Z abgeschieden, in der etwa 1,5 Gew.% bis 3,5 Gew.% Bor und etwa 6,0 Mol% bis 9,0 Mol% Phosphor enthalten sind.
  • Ferner wird in der in 28 dargestellten Weise nach einer Strukturierung der Zwischenisolierschicht 20Z eine Wärmebehandlung bei 800 °C oder einer höheren Temperatur und bei 1050 °C oder einer niedrigeren Temperatur über etwa 2 Stunden hinweg durchgeführt, und bei dem Winkel der seitlichen Oberfläche der Zwischenisolierschicht 20Z handelt es sich um θ2.
  • Bevorzugter sind etwa 2,0 Gew.% bis 3,0 Gew.% Bor und etwa 6,5 Mol% bis 8,5 Mol% Phosphor enthalten, und die Wärmebehandlung wird bei 850 °C oder einer höheren Temperatur und bei 1000 °C oder einer niedrigeren Temperatur über 30 Minuten hinweg oder länger und über 60 Minuten hinweg oder kürzer durchgeführt.
  • Hierbei werden bei dem Prozess zur Herstellung der Halbleitereinheit die Ecken an der oberen Oberfläche der Zwischenisolierschicht 20Z und die unteren Bereiche an den seitlichen Oberflächen der Zwischenisolierschicht 20Z abgeschabt und entfernt, wenn zum Beispiel zum Zeitpunkt der Bildung der Zwischenisolierschicht 20Z eine Wärmebehandlung durchgeführt wird. In einem derartigen Fall ist eine Definition des Winkels θ schwierig, wie bei dem Beispiel in 28 dargestellt.
  • Daher wird in einem derartigen Fall der Mittelpunkt zwischen dem obersten Bereich auf der oberen Oberfläche der Zwischenisolierschicht 20Z und dem Bodenbereich an der seitlichen Oberfläche der Zwischenisolierschicht 20Z bestimmt, und ferner wird eine tangentiale Linie an der seitlichen Oberfläche der Zwischenisolierschicht 20Z gezogen, die sich auf der gleichen Höhe wie der Mittelpunkt befindet. Der Winkel zwischen der tangentialen Linie und der oberen Oberfläche des SiC-Substrats 1 ist als Winkel θ2 definiert.
  • 29 ist eine Querschnittsansicht in Bezug auf die Definition des Winkels θ2 in der Konfiguration der Halbleitereinheit.
  • In einem Fall, in dem die Zwischenisolierschicht 20W eine Gestalt aufweist, wie in 29 dargestellt, wird der Mittelpunkt zwischen dem obersten Bereich auf der oberen Oberfläche der Zwischenisolierschicht 20W und dem Bodenbereich an der seitlichen Oberfläche der Zwischenisolierschicht 20W bestimmt, und ferner wird eine tangentiale Linie an der seitlichen Oberfläche der Zwischenisolierschicht 20W gezogen, die sich auf der gleichen Höhe wie der Mittelpunkt befindet. Dann ist der Winkel zwischen der tangentialen Linie und der oberen Oberfläche des SiC-Substrats 1 als Winkel θ2 definiert.
  • Es ist anzumerken, dass der Winkel θ2 in einer ähnlichen Weise definiert werden kann, auch wenn sehr kleine konkave Bereiche ausgebildet sind, wie in 4 dargestellt.
  • Auf die in den 28 und 29 dargestellten Weisen kann die Kontaktfläche zwischen der Source-Elektrode 7 und der Zwischenisolierschicht vergrößert werden, indem die seitliche Oberfläche der Zwischenisolierschicht sich verjüngend gestaltet wird. Daher können zwischen der Source-Elektrode 7 und der Zwischenisolierschicht anliegende Spannungen reduziert werden, wobei die Änderung des EIN-Widerstands der Halbleitereinheit reduziert wird.
  • Wie in 29 dargestellt, ist es bevorzugter wünschenswert, dass der Winkel θ2 der seitlichen Oberfläche der Zwischenisolierschicht 20W größer wird, wenn sich der Winkel θ2 dem Bodenbereich der seitlichen Oberfläche der Zwischenisolierschicht 20W nähert. Gemäß der Konfiguration wird unterbunden, dass sich Risse auf der oberen Oberfläche der Zwischenisolierschicht 20W bilden, und Isolierungsfehler zwischen der Source-Elektrode 7 und der Gate-Elektrode 6 können reduziert werden.
  • Modifikation von vorstehend beschriebenen Ausführungsformen
  • Bei vorstehend beschriebenen Ausführungsformen können Materialien, Materialeigenschaften, Abmessungen, Formen, relative Anordnungsrelationen, Bedingungen für eine Realisierung und so weiter für die jeweiligen Komponenten beschrieben sein, diese stellen jedoch in sämtlichen Aspekten lediglich ein Beispiel dar und sind nicht auf die Darstellung in der Beschreibung beschränkt.
  • Dementsprechend versteht es sich, dass zahlreiche weitere Modifikationen, Variationen und Äquivalente konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen. Zum Beispiel sind die folgenden Fälle einbezogen, in denen zumindest eine der Komponenten zu modifizieren, hinzuzufügen oder wegzulassen ist, in denen ferner zumindest eine der Komponenten von zumindest einer der Ausführungsformen entnommen und dann mit Komponenten einer anderen Ausführungsform kombiniert wird.
  • Soweit es mit Ausführungsformen im Einklang ist, können „eine oder mehrere“ der Komponenten angeordnet sein, die so beschrieben sind, dass bei vorstehend beschriebenen Ausführungsformen „eine“ angeordnet ist.
  • Außerdem ist jede Komponente bei vorstehend beschriebenen Ausführungsformen eine konzeptionelle Einheit, und innerhalb des Umfangs der in der Beschreibung offenbarten Erfindung sind ein Fall, in dem eine Komponente aus mehreren Strukturen besteht, ein Fall enthalten, in dem eine Komponente einem Bereich einer Struktur entspricht und ferner eine Mehrzahl von Komponenten mit einer Struktur angeordnet ist.
  • Jede Komponente in vorstehend beschriebenen Ausführungsformen weist eine Struktur auf, die eine andere Struktur oder Form aufweisen kann, solange sie die gleiche Funktion zeigt.
  • Außerdem beziehen sich die Darstellungen in der Beschreibung auf jedes Objekt in Bezug auf die Technik, und die Darstellungen werden jeweils nicht als herkömmliche Techniken angesehen.
  • Darüber hinaus weist das Material bei vorstehend beschriebenen Ausführungsformen, soweit dies mit Ausführungsformen konsistent ist, weitere Additive auf, wie beispielsweise eine Legierung, wenn eine Materialbezeichnung o. dgl. beschrieben ist, ohne besonders spezifiziert zu sein.
  • Ferner ist das Halbleitersubstrat bei vorstehend beschriebenen Ausführungsformen vom n-Typ, kann jedoch auch vom p-Typ sein. Das heißt, wenngleich der MOSFET bei vorstehend beschriebenen Ausführungsformen als ein Beispiel für die Siliciumcarbid-Halbleitereinheit beschrieben ist, wird angenommen, dass auch ein IGBT, eine SBD oder eine pn-Diode als ein Beispiel für die Siliciumcarbid-Halbleitereinheit einzusetzen ist.
  • Wenn es sich bei dem Beispiel für die Siliciumcarbid-Halbleitereinheit um einen IGBT handelt, entspricht die Source-Elektrode einer Emitter-Elektrode, und die Drain-Elektrode entspricht einer Kollektor-Elektrode. Wenngleich sich eine Schicht mit dem zu der Drift-Schicht entgegengesetzten Leitfähigkeitstyp auf der unteren Oberfläche der Drift-Schicht befindet, wenn es sich bei dem Beispiel für die Siliciumcarbid-Halbleitereinheit um einen IGBT handelt, kann es sich bei einer Schicht, die sich auf der unteren Oberfläche der Drift-Schicht befindet, ferner um eine auf der unteren Oberfläche der Drift-Schicht neu gebildete Schicht oder ein Halbleitersubstrat handeln, auf dem die Drift-Schicht ausgebildet ist, wie in dem Fall von vorstehend beschriebenen Ausführungsformen.
  • Wenngleich bei vorstehend beschriebenen Ausführungsformen ferner beschrieben ist, dass es sich bei dem ersten Leitfähigkeitstyp um den n-Typ handelt und bei dem zweiten Leitfähigkeitstyp um den p-Typ handelt, kann es sich in einer umgekehrten Weise bei dem ersten Leitfähigkeitstyp um den p-Typ und bei dem zweiten Leitfähigkeitstyp um den n-Typ handeln.
  • Wenngleich bei vorstehend beschriebenen Ausführungsform ein sogenannter vertikaler MOSFET beschrieben ist, wird angenommen, dass auch ein horizontaler MOSFET einzusetzen ist.
  • Wenngleich bei vorstehend beschriebenen Ausführungsformen außerdem ein MOSFET vom planaren Typ beschrieben ist, wird angenommen, dass auch ein MOSFET vom Graben-Typ einzusetzen ist, bei dem in der oberen Oberfläche der Drift-Schicht ein Graben ausgebildet ist. Wenn ein MOSFET vom Graben-Typ eingesetzt wird, ist ein Graben, das heißt ein Nuten-Bereich, in der oberen Oberfläche der Drift-Schicht ausgebildet, und eine Gate-Elektrode ist in dem Nuten-Bereich eingebettet. Die Gate-Elektrode ist über die Gate-Isolierschicht zwischen der Bodenfläche und der seitlichen Oberfläche des Grabens eingebettet.
  • Bezugszeichenliste
    • 1
    SiC-Substrat
    2, 2Y
    Drift-Schicht
    3, 3Y
    Basis-Bereich
    4, 4Y
    Source-Bereich
    5, 5Y
    Gate-Isolierschicht
    6, 6Y
    Gate-Elektrode
    7, 7A, 7B, 7C, 7D, 7E, 7F, 7G, 7X, 7Y, 10, 10X, 10Y
    Source-Elektrode
    8, 8Y
    sich verjüngender konkaver Bereich
    9
    Drain-Elektrode
    11
    Halbleitereinheit
    12
    Lot
    13
    Leiterrahmen
    14
    Formharz
    15
    sehr kleiner konkaver Bereich
    16
    intermetallische Verbindung
    17
    Bonding-Elektrode
    20
    Zwischenisolierschicht
    20W
    Zwischenisolierschicht
    20Y
    Zwischenisolierschicht
    20Z
    Zwischenisolierschicht
    100
    Stromversorgung
    200
    Leistungswandlereinheit
    201
    Wandlerschaltung
    202
    Treiberschaltung
    203
    Steuerschaltung
    300
    Last
    400
    Graben
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005019829 A [0009]

Claims (12)

  1. Halbleitereinheit, die Folgendes aufweist: - eine Halbleiterschicht (1, 2, 2Y) mit einem ersten Leitfähigkeitstyp; - eine obere Oberflächenstruktur (3, 3Y, 4, 4Y, 5, 5Y, 6, 6Y, 20, 20W, 20Y, 20Z), die zumindest auf einer Oberflächenschicht der Halbleiterschicht (1, 2, 2Y) ausgebildet ist; und - eine obere Oberflächenelektrode (7, 7A, 7E, 7F, 7G, 7Y, 10, 10Y), die über zumindest der oberen Oberflächenstruktur (3, 3Y, 4, 4Y, 5, 5Y, 6, 6Y, 20, 20W, 20Y, 20Z) ausgebildet ist, - wobei die obere Oberflächenelektrode (7, 7A, 7E, 7F, 7G, 7Y, 10, 10Y) Folgendes aufweist: - eine erste Elektrode (7, 7A, 7E, 7F, 7G, 7Y), die auf zumindest einer oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) ausgebildet ist, und - eine zweite Elektrode (10, 10Y), die über einer oberen Oberfläche der ersten Elektrode (7, 7A, 7E, 7F, 7G, 7Y) ausgebildet ist, - wobei zumindest ein erster konkaver Bereich (8, 8Y) auf der oberen Oberfläche der ersten Elektrode (7, 7A, 7E, 7F, 7G, 7Y) ausgebildet ist, - wobei eine seitliche Oberfläche des ersten konkaven Bereichs (8, 8Y) eine sich verjüngende Gestalt aufweist und - wobei die zweite Elektrode (10, 10Y) über der oberen Oberfläche der ersten Elektrode (7, 7A, 7E, 7F, 7G, 7Y) einschließlich des Inneren des ersten konkaven Bereichs (8, 8Y) ausgebildet ist.
  2. Halbleitereinheit nach Anspruch 1, die ferner Folgendes aufweist: einen zweiten konkaven Bereich (15), der in der ersten Elektrode (7A, 7G) einschließlich des Inneren des ersten konkaven Bereichs (8, 8Y) ausgebildet ist und eine Breite aufweist, die geringer als jene des ersten konkaven Bereichs (8, 8Y) ist.
  3. Halbleitereinheit, die Folgendes aufweist: - eine Halbleiterschicht (1, 2, 2Y) mit einem ersten Leitfähigkeitstyp; - eine obere Oberflächenstruktur (3, 3Y, 4, 4Y, 5, 5Y, 6, 6Y, 20, 20W, 20Y, 20Z), die zumindest auf einer Oberflächenschicht der Halbleiterschicht (1, 2, 2Y) ausgebildet ist; und - eine obere Oberflächenelektrode (7A, 7G, 10, 10Y), die über zumindest der oberen Oberflächenstruktur (3, 3Y, 4, 4Y, 5, 5Y, 6, 6Y, 20, 20W, 20Y, 20Z) ausgebildet ist, - wobei die obere Oberflächenelektrode (7A, 7G, 10, 10Y) Folgendes aufweist: - eine erste Elektrode (7A, 7G), die auf zumindest einer oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) ausgebildet ist, und - eine zweite Elektrode (10, 10Y), die über einer oberen Oberfläche der ersten Elektrode (7A, 7G) ausgebildet ist, - wobei zumindest ein erster konkaver Bereich (8, 8Y) und zumindest ein zweiter konkaver Bereich (15), der eine Breite aufweist, die geringer als jene des ersten konkaven Bereichs (8, 8Y) ist, auf der oberen Oberfläche der ersten Elektrode (7A, 7G) ausgebildet sind und - wobei die zweite Elektrode (10, 10Y) über der oberen Oberfläche der ersten Elektrode (7A, 7G) einschließlich des ersten konkaven Bereichs (8, 8Y) und des zweiten konkaven Bereichs (15) ausgebildet ist.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei ein Winkel zwischen einer seitlichen Oberfläche des ersten konkaven Bereichs (8, 8Y) und der oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) gleich 5° oder größer ist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei der Winkel zwischen einer seitlichen Oberfläche des ersten konkaven Bereichs (8, 8Y) und der oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) gleich 60° oder kleiner ist.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei die Anzahl der ersten konkaven Bereiche (8, 8Y), die auf der oberen Oberfläche der ersten Elektroden (7, 7A, 7E, 7F, 7G, 7Y) ausgebildet sind, gleich 100 oder größer ist.
  7. Halbleitereinheit nach einem der Ansprüche 2 bis 6, wobei der zweite konkave Bereich (15) an einer Neigung in dem ersten konkaven Bereich (8, 8Y) ausgebildet ist.
  8. Halbleitereinheit nach einem der Ansprüche 2 bis 7, wobei die Anzahl der zweiten konkaven Bereiche (15), die pro 1 µm2 angeordnet sind, gleich Eins oder größer ist.
  9. Halbleitereinheit nach einem der Ansprüche 2 bis 8, wobei der erste konkave Bereich (8, 8Y) eine Breite von 0,1 µm oder größer aufweist und der zweite konkave Bereich (15) eine Breite von weniger als 0,1 µm aufweist.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, - wobei die obere Oberflächenstruktur Folgendes aufweist: - einen Basis-Bereich (3, 3Y) mit einem zweiten Leitfähigkeitstyp, der auf der Oberflächenschicht der Halbleiterschicht (1, 2, 2Y) ausgebildet ist, - einen Source-Bereich (4, 4Y) mit dem ersten Leitfähigkeitstyp, der selektiv in einer Oberflächenschicht des Basis-Bereichs (3, 3Y) ausgebildet ist, - eine Gate-Elektrode (6, 6Y), die über eine Gate-Isolierschicht (5, 5Y) in Kontakt mit dem Basis-Bereich (3, 3Y) ausgebildet ist, der zwischen dem Source-Bereich (4, 4Y) und der ersten Halbleiterschicht (1, 2, 2Y) eingefügt ist, - eine Zwischenisolierschicht (20, 20W, 20Y, 20Z), die über der Gate-Elektrode (6, 6Y) ausgebildet ist.
  11. Halbleitereinheit nach Anspruch 10, wobei der Winkel zwischen einer seitlichen Oberfläche der Zwischenisolierschicht (20W, 20Z) und der oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) größer als der Winkel zwischen einer seitlichen Oberfläche des ersten konkaven Bereichs (8, 8Y) und der oberen Oberfläche der Halbleiterschicht (1, 2, 2Y) ist.
  12. Leistungswandlereinheit, die Folgendes aufweist: - eine Wandlerschaltung (201), welche eine Halbleitereinheit nach einem der Ansprüche 1 bis 11 aufweist und so konfiguriert ist, dass sie einen eingegebenen Strom umwandelt und den Strom abgibt; - eine Treiberschaltung (202), die so konfiguriert ist, dass sie ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt; und - eine Steuerschaltung (203), die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung (202) an die Treiberschaltung (202) ausgibt.
DE112019001359.9T 2018-03-15 2019-02-19 Halbleitereinheit und leistungswandlereinheit Pending DE112019001359T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018047539 2018-03-15
JP2018-047539 2018-03-15
PCT/JP2019/006005 WO2019176466A1 (ja) 2018-03-15 2019-02-19 半導体装置、電力変換装置

Publications (1)

Publication Number Publication Date
DE112019001359T5 true DE112019001359T5 (de) 2020-12-03

Family

ID=67907616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001359.9T Pending DE112019001359T5 (de) 2018-03-15 2019-02-19 Halbleitereinheit und leistungswandlereinheit

Country Status (5)

Country Link
US (1) US11437505B2 (de)
JP (1) JP6987213B2 (de)
CN (1) CN111819697B (de)
DE (1) DE112019001359T5 (de)
WO (1) WO2019176466A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7386662B2 (ja) 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355851B2 (ja) * 1995-03-07 2002-12-09 株式会社デンソー 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP3812549B2 (ja) 2003-06-27 2006-08-23 株式会社デンソー 半導体装置
JP4501533B2 (ja) * 2004-05-31 2010-07-14 株式会社デンソー 半導体装置の製造方法
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP5707709B2 (ja) 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
JP5560595B2 (ja) * 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
ES2586820T3 (es) 2011-09-13 2016-10-19 Monnaie Royale Canadienne/Royal Canadian Mint Cincado de aluminio
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017118060A (ja) 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN108886055B (zh) * 2016-03-30 2021-06-04 三菱电机株式会社 半导体装置及其制造方法、电力变换装置

Also Published As

Publication number Publication date
JP6987213B2 (ja) 2021-12-22
CN111819697B (zh) 2024-05-03
US11437505B2 (en) 2022-09-06
JPWO2019176466A1 (ja) 2020-10-22
CN111819697A (zh) 2020-10-23
US20210036141A1 (en) 2021-02-04
WO2019176466A1 (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112009004744B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE102016216521A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018132111A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung, Leistungswandlungsvorrichtung, Automobil und Schienenfahrzeug
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112018007228T5 (de) Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112013002516T5 (de) Halbleitervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112018002471T5 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112021002411T5 (de) Leistungshalbleitergerät, Verfahren zum Herstellen eines Leistungshalbleitergeräts und Leistungswandlergerät
DE112018001989B4 (de) Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019007159T5 (de) Halbleitervorrichtung
DE112019001359T5 (de) Halbleitereinheit und leistungswandlereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication