CN111819697A - 半导体装置、电力变换装置 - Google Patents

半导体装置、电力变换装置 Download PDF

Info

Publication number
CN111819697A
CN111819697A CN201980016986.2A CN201980016986A CN111819697A CN 111819697 A CN111819697 A CN 111819697A CN 201980016986 A CN201980016986 A CN 201980016986A CN 111819697 A CN111819697 A CN 111819697A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
recess
source electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980016986.2A
Other languages
English (en)
Other versions
CN111819697B (zh
Inventor
中田和成
田口健介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111819697A publication Critical patent/CN111819697A/zh
Application granted granted Critical
Publication of CN111819697B publication Critical patent/CN111819697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

即使在由于通电或者开关动作等而施加应力的情况下，仍适当地维持电极层的连接状态。半导体装置具备：第1导电类型的半导体层；上表面构造，形成于半导体层的表层；以及上表面电极，覆盖上表面构造地形成，上表面电极具备：第1电极，形成于半导体层的上表面；以及第2电极，覆盖第1电极的上表面地形成，在第1电极的上表面形成第1凹部，第1凹部的侧面是锥形形状，第2电极覆盖包括第1凹部内的第1电极的上表面地形成。

Description

半导体装置、电力变换装置
技术领域
本申请说明书公开的技术涉及半导体装置，例如涉及电力用半导体装置。
背景技术
为了能够实现半导体装置的高耐压化、低损耗化以及高温环境下的使用等，在向金属-氧化膜-半导体场效应晶体管(metal-oxide-semiconductor field-effecttransistor、即MOSFET)或者肖特基势垒二极管(Schottky barrier diode、即SBD)等电力用半导体装置的应用中利用耐电压以及耐热性比使用硅(Si)的半导体基板的半导体装置更优良的使用碳化硅(SiC)的半导体基板的半导体装置。
例如，在耐压1kV以上且1.2kV以下程度的SiC-MOSFET的情况下，得到5mΩcm2以下的导通电阻，在与同耐压的Si-MOSFET或者Si-绝缘栅极型双极性晶体管(insulated gatebipolar transistor、即IGBT)比较时，电阻值是一半以下。
通过使用SiC的半导体基板，相比于使用Si的情况能够大幅降低导通电阻的理由在于，SiC具有高的绝缘破坏电场，所以能够比使用Si的情况使用于实现同耐压的耐压层(即漂移层)薄，进而能够提高耐压层的杂质掺杂量等。
认为今后，通过实现在制造成本的方面的改善、工艺技术的提高以及其他性能的提高，作为逆变器零件而使用Si的IGBT的大半的置换会发展。
另一方面，在将这样的表背导通型的电力用半导体装置安装到电路基板等的情况下，通过在电路基板上焊接电力用半导体装置的背面并用铝线等对电力用半导体装置的表面进行线键合来电连接。
近年来，电力用半导体装置的通电性能提高，所以逐渐采用通过对电力用半导体装置的表面和背面这两面进行焊接，使嵌入有电力用半导体装置的电力用半导体模块的通电性能或者散热性能提高的构造(参照例如专利文献1)。
在对电力用半导体装置的两面进行焊接的情况下，在形成于电力用半导体装置的表面的电极层，为了焊接需要几μm程度的Ni(镍)膜。在对镍膜进行成膜的情况下，在蒸镀或者溅射等真空成膜方式下成膜速度慢，在生产性或者制造成本的方面仍有问题。因此，作为可高速成膜的湿式成膜法的镀覆得到注目。
现有技术文献
专利文献
专利文献1：日本特开2005-019829号公报
发明内容
在耐电压以及耐热性比使用Si的情况更优良的、使用SiC的半导体基板的半导体装置中，活用SiC具有的高的绝缘破坏电场，开发更小型且高效的装置。
因此，逐渐采用通过对电力用半导体装置的两面进行焊接，提高嵌入有电力用半导体装置的电力用半导体模块的通电性能或者散热性能的构造，但如上所述，需要在形成于电力用半导体装置的表面的电极层为了焊接形成几μm程度的镍膜而作为进一步的电极层。
在开关动作时，SiC可高温动作，所以开关动作时的温度变化比Si更大，从而半导体装置从周围的密封树脂或者引线框架接受的应力变大，所以有时起因于该应力而上述镍膜从电力用半导体装置的表面中的电极层剥离。
本申请说明书公开的技术是为了解决如以上记载那样的问题而完成的，其目的在于提供用于即使在由于通电或者开关动作等而施加应力的情况下仍适当地维持电极层的连接状态的技术。
本申请说明书公开的技术的第1方式具备：第1导电类型的半导体层；上表面构造，形成于所述半导体层的至少表层；以及上表面电极，至少覆盖所述上表面构造地形成，所述上表面电极具备：第1电极，形成于所述半导体层的至少上表面；以及第2电极，覆盖所述第1电极的上表面地形成，在所述第1电极的上表面形成至少1个第1凹部，所述第1凹部的侧面是锥形形状，所述第2电极覆盖包括所述第1凹部内的所述第1电极的上表面地形成。
本申请说明书公开的技术的第2方式具备：第1导电类型的半导体层；上表面构造，形成于所述半导体层的至少表层；以及上表面电极，至少覆盖所述上表面构造地形成，所述上表面电极具备：第1电极，形成于所述半导体层的至少上表面；以及第2电极，覆盖所述第1电极的上表面地形成，在所述第1电极的上表面形成至少1个第1凹部和宽度比所述第1凹部窄的至少1个第2凹部，所述第2电极覆盖包括所述第1凹部和所述第2凹部的所述第1电极的上表面地形成。
本申请说明书公开的技术的第3方式具备：变换电路，具有上述半导体装置，并且变换输入的电力而输出；驱动电路，将用于驱动所述半导体装置的驱动信号输出给所述半导体装置；以及控制电路，将用于控制所述驱动电路的控制信号输出给所述驱动电路。
本申请说明书公开的技术的第1方式具备：第1导电类型的半导体层；上表面构造，形成于所述半导体层的至少表层；以及上表面电极，至少覆盖所述上表面构造地形成，所述上表面电极具备：第1电极，形成于所述半导体层的至少上表面；以及第2电极，覆盖所述第1电极的上表面地形成，在所述第1电极的上表面形成至少1个第1凹部，所述第1凹部的侧面是锥形形状，所述第2电极覆盖包括所述第1凹部内的所述第1电极的上表面地形成。根据这样的结构，即使在由于通电或者开关动作等而施加应力的情况下，也能够通过也在形成于第1电极的上表面的凹部内形成第2电极的结构使第1电极和第2电极的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持第1电极和第2电极的连接，所以能够抑制半导体装置的电极的剥离并且提高半导体装置的可靠性。
本申请说明书公开的技术的第2方式具备：第1导电类型的半导体层；上表面构造，形成于所述半导体层的至少表层；以及上表面电极，至少覆盖所述上表面构造地形成，所述上表面电极具备：第1电极，形成于所述半导体层的至少上表面；以及第2电极，覆盖所述第1电极的上表面地形成，在所述第1电极的上表面形成至少1个第1凹部和宽度比所述第1凹部窄的至少1个第2凹部，所述第2电极覆盖包括所述第1凹部和所述第2凹部的所述第1电极的上表面地形成。根据这样的结构，能够使第1电极和第2电极的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持第1电极和第2电极的连接。
本申请说明书公开的技术的第3方式具备：变换电路，具有上述半导体装置并且变换输入的电力而输出；驱动电路，将用于驱动所述半导体装置的驱动信号输出给所述半导体装置；以及控制电路，将用于控制所述驱动电路的控制信号输出给所述驱动电路。根据这样的结构，能够使第1电极和第2电极的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持第1电极和第2电极的连接。
与本申请说明书公开的技术有关的目的、特征、方面以及优点通过以下所示的详细的说明和附图将变得更加明确。
附图说明
图1是概略地示出与实施方式有关的半导体装置的结构的例子的剖面图。
图2是半导体装置的结构中的与角度θ的定义有关的剖面图。
图3是半导体装置的结构中的与角度θ的定义有关的剖面图。
图4是半导体装置的结构中的与角度θ的定义有关的剖面图。
图5是示出与实施方式有关的半导体装置的制造工序的例子的流程图。
图6是示出与实施方式有关的半导体装置的制造工序的例子的剖面图。
图7是示出与实施方式有关的半导体装置的制造工序的例子的剖面图。
图8是示出与实施方式有关的半导体装置的制造工序的例子的剖面图。
图9是形成源极电极之后的在图8中示出例子的构造的俯视图。
图10是示出与实施方式有关的镀覆前处理的工序的例子的流程图。
图11是示出具备半导体装置的半导体模块的结构的例子的剖面图。
图12是在图11中示出例子的半导体模块的剖面图。
图13是示出反复通电和切断之后的半导体装置的导通电阻的变化的图。
图14是示出导通电阻上升之后的半导体装置的结构的例子的剖面图。
图15是示出凹部的反复个数和经由通电循环之后的导通电阻的变化的关系的例子的图。
图16是概略地示出与实施方式有关的半导体装置的结构的例子的剖面图。
图17是在图16中示出例子的半导体装置的将包括源极电极的一部分的构造放大示出的剖面图。
图18是示出与实施方式有关的镀覆前处理的工序的例子的流程图。
图19是示出与实施方式有关的镀覆前处理的工序的例子的流程图。
图20是与实施方式有关的半导体模块的剖面图。
图21是示出反复通电和切断之后的半导体装置的导通电阻的变化的图。
图22是概略地示出与实施方式有关的半导体装置的结构的例子的剖面图。
图23是示出形成有上表面平坦的源极电极的状态的结构的例子的剖面图。
图24是示出还具备接合用电极的结构的例子的剖面图。
图25是示出反复通电和切断之后的半导体装置的导通电阻的变化的图。
图26是概念性地示出与实施方式有关的包括电力变换装置的电力变换系统的结构的例子的图。
图27是概略地示出与实施方式有关的半导体装置的结构的例子的剖面图。
图28是半导体装置的结构中的与角度θ’的定义有关的剖面图。
图29是半导体装置的结构中的与角度θ’的定义有关的剖面图。
图30是概略地示出与实施方式有关的半导体装置的结构的例子的鸟瞰图。
图31是概略地示出还具备势垒金属的图1所示的半导体装置的结构的例子的剖面图。
图32是概略地示出还具备势垒金属的图16所示的半导体装置的结构的例子的剖面图。
图33是概略地示出还具备势垒金属的图27所示的半导体装置的结构的例子的剖面图。
图34是概略地示出还具备势垒金属的图28所示的半导体装置的结构的例子的剖面图。
(符号说明)
1：SiC基板；2、2Y：漂移层；3、3Y：基极区域；4、4Y：源极区域；5、5Y：栅极绝缘膜；6、6Y：栅极电极；7、7A、7B、7C、7D、7E、7F、7G、7X、7Y、10、10X、10Y：源极电极；8、8Y：锥形凹部；9：漏极电极；11：半导体装置；12：焊料；13：引线框架；14：模制树脂；15：微小凹部；16：金属间化合物；17：接合用电极；20、20W、20Y、20Z：层间绝缘膜；100：电源；200：电力变换装置；201：变换电路；202：驱动电路；203：控制电路；300：负载；400：沟槽。
具体实施方式
以下，参照附图，说明实施方式。
此外，附图是概略地示出的图，为便于说明，适当地进行结构的省略或者结构的简化。另外，在不同的附图中分别示出的结构等的大小以及位置的相互关系未必正确地记载而可适当地变更。
另外，在以下所示的说明中，设为对同样的构成要素附加相同的符号而图示，关于它们的名称和功能也是同样的。因此，为了避免重复，有时省略关于它们的详细的说明。
另外，在以下记载的说明中，即使有使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“背”等意味着特定的位置和方向的用语的情况，这些用语也只是为了易于理解实施方式的内容而适当地使用的用语，与实际实施时的方向无关。
另外，在以下记载的说明中，即使有使用“第1”或者“第2”等序数的情况，这些用语也只是为了易于理解实施方式的内容而适当地使用的用语，不限定于可能通过这些序数产生的顺序等。
<第1实施方式>
以下，说明与本实施方式有关的半导体装置以及半导体装置的制造方法。此外，在以下的说明中，设为第1导电类型是n型，第2导电类型是p型。
<关于半导体装置的结构>
图1是概略地示出本实施方式的半导体装置的结构的例子的剖面图。在图1中，示出在半导体基板中使用SiC的情况。另外，在图1中示出例子的结构是平面栅极构造的SiC-MOSFET且是其主要部分的单元构造。作为半导体装置的整体结构，是在图1中示出例子的结构在图1的左右方向连续而成的整体结构。
如在图1中示出例子所示，半导体装置具备：n型的SiC基板1；n型的漂移层2，形成于SiC基板1的上表面；p型的基极区域3，选择性地形成于漂移层2的表层；n型的源极区域4，选择性地形成于基极区域3的表层；栅极电极6，在被源极区域4和漂移层2夹着的基极区域3的上表面隔着栅极绝缘膜5形成；层间绝缘膜20，覆盖栅极电极6地形成；源极电极7，覆盖层间绝缘膜20的上表面及露出的源极区域4的上表面地形成；源极电极10，形成于源极电极7的上表面；以及漏极电极9，形成于SiC基板1的下表面。
在此，在源极电极7的上表面形成锥形凹部8，锥形凹部8的侧面是锥形形状。此外，将锥形凹部8的侧面与SiC基板1的上表面之间的角度设为角度θ。另外，源极电极10覆盖包括锥形凹部8内、即锥形凹部8的内侧的上表面地形成。
该锥形角θ小于层间绝缘膜20和漂移层2所成的角度。此外，在去掉源极电极7和源极电极10的情况下，从纸面上方俯瞰的是图30所示的图。
在图30中，示出图1所示的结构中的、漏极电极9、SiC基板1、漂移层2、基极区域3、源极区域4以及隔着栅极绝缘膜5形成的栅极电极6。
图2是半导体装置的结构中的与角度θ的定义有关的剖面图。如在图2中示出例子所示，作为源极电极7E的锥形部，存在锥形凹部和锥形凸部。
在制造半导体装置的过程中，例如，在绝缘膜的形成等时进行热处理的情况或者为了对源极电极7E的上表面进行清洁化而使用酸或者碱等的药液进行洗净的情况下，源极电极7E的上表面中的锥形凹部以及锥形凸部的角部被去除。
在该情况下，不会成为如在图1中示出例子那样的构造，而成为如在图2中示出例子那样的构造。在这样的情况下，难以如在图1中示出例子所示定义角度θ。
因此，决定位于源极电极7E的锥形凸部的最上方的部分和位于源极电极7E的锥形凹部的底部的部分的中点，进而画出与位于与该中点相同的高度的锥形凹部的斜面相切的切线。而且，将该切线和SiC基板1的上表面所成的角度定义为角度θ。
图3是半导体装置的结构中的与角度θ的定义有关的剖面图。如在图3中示出例子所示，还作为源极电极7F的锥形部，存在锥形凹部和锥形凸部。
在如在图3中示出例子那样的锥形凹部大的情况下，也决定位于源极电极7F的锥形凸部的最上方的部分和位于源极电极7F的锥形凹部的底部的部分的中点，进而画出与位于与该中点相同的高度的锥形凹部的斜面相切的切线。而且，将该切线和SiC基板1的上表面所成的角度定义为角度θ。
图4是半导体装置的结构中的与角度θ的定义有关的剖面图。如在图4中示出例子所示，还作为源极电极7G的锥形部，存在锥形凹部和锥形凸部。
在如在图4中示出例子那样的形成有后述的微小凹部的情况下，也决定位于源极电极7G的锥形凸部的最上方的部分和位于源极电极7G的锥形凹部的底部的部分的中点，进而画出与位于与该中点相同的高度的锥形凹部的斜面相切的切线。在此，锥形凹部的斜面设为去掉微小凹部的斜面。而且，将该切线和SiC基板1的上表面所成的角度定义为角度θ。
图31是概略地示出还具备后述势垒金属的图1所示的半导体装置的结构的例子的剖面图。
如在图31中示出例子所示，半导体装置具备：n型的SiC基板1；漂移层2；基极区域3；源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20；势垒金属21，覆盖层间绝缘膜20的上表面及露出的源极区域4的上表面地形成；源极电极7，覆盖势垒金属21的上表面及侧面地形成；源极电极10；以及漏极电极9。
<关于半导体装置的制造方法>
接下来，参照图5至图8，说明本实施方式的半导体装置的制造方法。此外，图5是示出与本实施方式有关的半导体装置的制造工序的例子的流程图。另外，图6、图7以及图8是示出与本实施方式有关的半导体装置的制造工序的例子的剖面图。
首先，如在图6中示出例子所示，在n型的SiC基板1的上表面使包括n型的SiC的漂移层2外延结晶生长(步骤ST01)。接下来，如在图7中示出例子所示，在形成包括抗蚀剂等的掩模(在此未图示)之后对杂质进行离子注入。然后，在漂移层2的表层中选择性地形成p型的基极区域3。作为p型的杂质，例如可以举出硼(B)或者铝(Al)等。
之后，如在图7中示出例子所示，针对各个p型的基极区域3，在形成由抗蚀剂等构成的掩模(在此未图示)之后对杂质进行离子注入。然后，在基极区域3的表层选择性地形成n型的源极区域4。作为n型的杂质，例如可以举出磷(P)或者氮(N)等。
之后，如在图7中示出例子所示，为了基极区域3以及源极区域4的活性化，通过热处理装置(在此未图示)，在高温下对SiC基板1进行热处理。由此，注入到基极区域3的p型的离子以及注入到源极区域4的n型的离子被电活性化。
接下来，如在图7中示出例子所示，通过热氧化法或者化学气相生长等沉积法，在源极区域4的上表面、基极区域3的上表面以及漂移层2的上表面形成栅极绝缘膜5。接下来，在栅极绝缘膜5的上表面对栅极电极6进行成膜，进而对栅极电极6进行构图。构图的栅极电极6形成于被源极区域4和漂移层2夹着的基极区域3的上表面。
接下来，如在图7中示出例子所示，源极区域的上表面中的栅极绝缘膜5的残余部分通过光刻技术以及蚀刻技术被去除。然后，对层间绝缘膜20进行成膜，进而对层间绝缘膜20进行构图(步骤ST02)。
接下来，如在图7中示出例子所示，在层间绝缘膜20的上表面以及露出的源极区域4的上表面，适当地使用包括钛或者氮化钛(TiN)等钛化合物的势垒金属，对铝、包括铝和硅的铝合金或者镍等进行成膜而作为源极电极7(步骤ST03)。
发明人确认势垒金属不仅抑制上述铝以及铝合金和包括SiC的漂移层2的合金化，而且在形成后述的源极电极10时还抑制源极电极10向漂移层2的侵蚀。
此时，在源极电极7的上表面形成锥形凹部8。图8所示的锥形凹部8的侧面与SiC基板1的上表面之间的角度θ能够通过在对源极电极7进行成膜之后适当地进行350℃以上并且500℃以下的热处理来调整。具体而言，通过延长超过400℃的温度下的加热时间，能够减小角度θ，另一方面，通过缩短400℃以下的温度下的加热时间，能够增大角度θ。
关于锥形凹部8的角部以及锥形部的形状，也能够通过在对源极电极7进行成膜之后适当地进行350℃以上并且500℃以下的热处理，调整为如图2或者图3所示的在角部具有圆角的形状。
图9是形成源极电极7之后的在图8中示出例子的构造的俯视图。此外，图8与图9中的A-A’剖面图对应。
之后，根据需要，在SiC基板1的下表面，例如使用由氧化铝磨料或者金刚石磨料构成的研磨磨石进行机械加工来切削SiC基板1。然后，使SiC基板1薄板化(步骤ST04)。
之后，在SiC基板1的下表面，适当地使用溅射法等对600nm程度的镍膜进行成膜。由此，形成漏极电极9(步骤ST05)。
此外，关于镍膜，在由于其最表面氧化而焊料合金与镍之间的润湿性变差时，焊接时的接合状态恶化。因此，也可以在镍膜的表面形成金或者银等缺乏与外部的反应性的金属作为保护膜，将包括镍膜和保护膜的层叠膜作为漏极电极9。
接下来，针对源极电极7的上表面实施镀覆前处理(步骤ST06)。在源极电极7包括铝合金的情况下，即使针对铝合金的上表面在实施一般已知的脱脂以及酸洗之后进行作为湿式成膜法的镀覆处理，也由于在铝合金的上表面形成有坚固的有机物残渣和氧化膜，所以在铝合金与镀覆金属之间不充分地产生金属扩散，无法形成具有坚固的附着力的镀覆层。
因此，在上述镀覆前处理中，先于针对源极电极7的上表面的镀覆处理，依次进行表面活性化处理、脱脂处理、酸洗以及锌酸盐处理，之后进行作为湿式成膜法的镀覆处理。此外，需要在各个工序之间确保充分的水洗时间，使得不将前面的工序的处理液或者残渣带入到下一工序。
接下来，参照图10，说明本实施方式的镀覆前处理的具体的内容。此外，图10是示出本实施方式的镀覆前处理的工序的例子的流程图。
首先，进行表面活性化处理(步骤ST11)。表面活性化处理例如是利用等离子体实施的处理。特别是，等离子体清洁是通过利用等离子体氧化分解或者利用等离子体撞击烧接到源极电极7的上表面的通过一般的镀覆前处理无法去除的有机物残渣，对源极电极7的上表面进行清洁化的处理。
接下来，进行脱脂处理(步骤ST12)、进而酸洗(步骤ST13)。脱脂处理是为了去除在源极电极7的上表面残留的轻度的有机物污染或者氧化膜等而进行的。另外，酸洗中和源极电极7的上表面并且通过蚀刻粗化。通过该工序，能够提高后工序中的处理液的反应性并且提高镀覆的附着力。
接下来，进行锌酸盐处理(步骤ST14)。之后，通过进行作为湿式成膜法的镀覆处理，对具有坚固的附着力的镀覆膜进行成膜。
详细说明锌酸盐处理。锌酸盐处理是指，在源极电极7包括铝合金的情况下，去除铝合金的上表面中的氧化铝膜并且形成锌(Zn)的覆膜的处理。具体而言，在将铝合金浸渍到锌作为离子溶解的水溶液时，锌相比于铝，标准氧化还原电位更高，所以铝作为离子溶解。通过此时产生的电子，锌离子在铝合金的上表面接受电子，在铝合金的上表面形成锌的覆膜。另外，此时氧化铝膜被去除。
接下来，形成非电解镀Ni(步骤ST15)。在将形成有锌的覆膜的状态的铝合金浸渍到非电解镀Ni液时，首先，锌相比于镍，标准氧化还原电位更低，所以在铝合金的上表面析出镍。
接下来，在用镍覆盖铝合金的上表面时，通过包含于非电解镀Ni液的还原剂的作用，自动催化地析出镍。但是，在该自动催化的析出时，还原剂的成分被取入到非电解镀Ni覆膜，所以非电解镀Ni覆膜成为合金。另外，在还原剂的浓度高时，形成的非电解镀Ni覆膜成为非晶。另外，一般作为还原剂利用次磷酸，所以在非电解镀Ni中包含磷(P)。
在这样的条件下，在源极电极7的上表面形成厚度5μm的非电解镀Ni膜。然后，在形成非电解镀Ni之后，形成非电解镀Au(步骤ST16)。
置换型的非电解镀Au形成于非电解镀Ni的上表面，利用通过包含于镀覆液的络合剂的作用而镍和Au置换的作用。
由于是置换型，所以在用Au覆盖镍的表面时，反应停止。因此，难以使非电解镀Au成膜得厚，最多为0.1μm厚，一般而言对0.05μm程度的非电解镀Au进行成膜的情形多。但是，在用作焊接用的情况下，镀Au的厚度即便是上述值也不会过薄。将包括这样形成的非电解镀Ni以及非电解镀Au的膜作为源极电极10(步骤ST07)。
图11是示出具备半导体装置的半导体模块的结构的例子的剖面图。如图11例示，关于如上所述制造的半导体装置11，例如在针对引线框架13例如使用焊料12分别连接半导体装置11的上表面以及下表面之后，利用模制树脂14密封，半导体模块完成。
图12是在图11中示出例子的半导体模块的剖面图。在图12中，在源极电极7的上表面形成有源极电极10，在源极电极10的上表面形成有金属间化合物16、进而焊料12。此外，金属间化合物16还在该焊料12内扩散而形成。
另一方面，在漏极电极9的下表面也形成有金属间化合物16、进而焊料12。此外，金属间化合物16还在该焊料12内扩散而形成。
图13是示出在反复进行半导体装置的导通动作和截止动作的同时、断续地流过半导体模块的额定电流、即反复通电和切断之后的半导体装置的导通电阻的变化的图。在图13中，纵轴表示经由通电循环之后的导通电阻的变化[％]，横轴表示锥形凹部8的侧面与SiC基板1的上表面之间的角度θ[°]。在此，半导体模块的额定电流设为200A，对栅极电极提供的栅极电压在通电时设为15V、在切断时设为-15V。另外，在本实施方式中，通电和切断的反复循环设为10万循环，但还能够根据半导体装置的使用条件等适当地选择试验条件。
在锥形凹部8的侧面与SiC基板1的上表面之间的角度θ小于5°的情况下，由于通电循环接受模制树脂等所引起的应力的影响，在源极电极7与源极电极10之间导通电阻上升。相对于此，在锥形凹部8的侧面与SiC基板1的上表面之间的角度θ是5°以上的情况下，即使在经由通电循环之后仍看不到导通电阻的上升，维持稳定的导通电阻。
此外，在锥形凹部8的底面是圆的形状的情况下，角度θ表示与锥形凹部8的侧面相切的切线与SiC基板1的上表面之间的角度。
在图13所示的例子中，源极电极7的厚度是5μm，但在源极电极7的厚度是1μm的情况下也呈现同样的倾向。
另外，在锥形凹部8的侧面与SiC基板1的上表面之间的角度θ超过60°的情况下，在经由通电循环之后看到导通电阻的上升。即，在锥形凹部8的侧面与SiC基板1的上表面之间的角度θ是60°以下的情况下，在经由通电循环之后看不到导通电阻的上升。具体而言，在角度θ是65°的情况下，导通电阻成为大致580％，在角度θ是70°的情况下，导通电阻成为1000％程度。
在角度θ是65°的情况下，在观察导通电阻上升之后的源极电极部分时，在由AlSi合金形成的源极电极7与通过NiP镀覆形成的源极电极10之间的界面观察到部分性的剥离。
另外，在角度θ是70°的情况下，在观察导通电阻上升之后的源极电极部分时，源极电极7与源极电极10之间的界面中的剥离的程度比角度θ是65°的情况恶化。这样，源极电极7形成的锥形凹部8的角度θ优选为5°以上并且60°以下。
即使在锥形凹部8的底面是圆的形状的情况下，在上述倾向中观察不到变化，所以通过发明人的验证可知，锥形凹部8的侧面与SiC基板1的上表面之间的角度θ对通电循环中的模制树脂等所引起的应力的缓和作出贡献。
另外，通过发明人的调查可知，锥形凹部8的开口宽度最好为0.1μm以上并且4μm以下，锥形凹部8的深度最好为0.2μm以上并且2μm以下。
图14是示出锥形凹部8的侧面与SiC基板1的上表面之间的角度θ是90°的情况的、导通电阻上升之后的半导体装置的结构的例子的剖面图。
如在图14中示出例子所示，在观察导通电阻上升之后的源极电极部分时，源极电极7X变形而源极电极10X与源极区域4直接连接。而且，根据发热解析的结果可知，起因于源极电极10X与源极区域4直接连接，在栅极电极6与源极电极10X之间确认电流的泄漏，无法进行作为半导体装置的正常的动作。
图15是示出形成于源极电极7的上表面的锥形凹部8的反复个数和经由通电循环之后的导通电阻的变化的关系的例子的图。在图15中，纵轴表示导通电阻，横轴表示锥形凹部8的反复个数[个]。
如在图15中示出例子所示，通过将锥形凹部8的反复个数设为100个以上，能够使经由通电循环之后的导通电阻稳定。即，通过将锥形凹部8的反复个数设为100个以上，能够使源极电极7与源极电极10之间的连接稳定。
此外，图15中的形成于源极电极7的上表面的锥形凹部8的个数是除了后述的微小凹部以外的凹部的个数。
另外，在本实施方式中，作为例子，示出平面栅极构造的SiC-MOSFET，但沟槽栅极构造的SiC-MOSFET是图27所示的剖面形状，能够与平面栅极构造的实施方式同样地应用。
在图27中示出例子的结构是沟槽栅极构造的SiC-MOSFET、且是其主要部分的单元构造。作为半导体装置的整体结构，是在图27中示出例子的结构在图27的左右方向连续而成的整体结构。
如在图27中示出例子所示，半导体装置具备：n型的SiC基板1；n型的漂移层2Y，形成于SiC基板1的上表面；p型的基极区域3Y，形成于漂移层2Y的表层；n型的源极区域4Y，选择性地形成于基极区域3Y的表层；沟槽400，从源极区域4Y的上表面贯通基极区域3Y并且到达漂移层2Y地形成；栅极绝缘膜5Y，形成于沟槽400的内壁；栅极电极6Y，在沟槽400的内部，在被源极区域4Y和漂移层2Y夹着的基极区域3Y的侧面隔着栅极绝缘膜5Y形成；层间绝缘膜20Y，覆盖栅极电极6Y地形成；源极电极7Y，覆盖层间绝缘膜20Y的上表面、露出的源极区域4Y的上表面及基极区域3Y的上表面地形成；源极电极10Y，形成于源极电极7Y的上表面；以及漏极电极9，形成于SiC基板1的下表面。
在此，在源极电极7Y的上表面形成锥形凹部8Y，锥形凹部8Y的侧面是锥形形状。此外，将锥形凹部8Y的侧面与SiC基板1的上表面之间的角度设为角度θ。另外，源极电极10Y覆盖包括锥形凹部8Y内、即锥形凹部8Y的内侧的上表面地形成。
该锥形角θ小于层间绝缘膜20Y和漂移层2Y所成的角度。
另外，图33是概略地示出还具备势垒金属的图27所示的半导体装置的结构的例子的剖面图。
如在图33中示出例子所示，半导体装置具备：n型的SiC基板1；漂移层2；基极区域3Y；源极区域4Y；栅极电极6Y，隔着栅极绝缘膜5Y形成；层间绝缘膜20Y；势垒金属21，覆盖层间绝缘膜20Y的上表面及露出的源极区域4Y的上表面地形成；源极电极7Y，覆盖势垒金属21的上表面及侧面地形成；源极电极10Y；以及漏极电极9。
<第2实施方式>
说明与本实施方式有关的半导体装置以及半导体装置的制造方法。在以下的说明中，对与在以上记载的实施方式中说明的构成要素同样的构成要素附加相同的符号而图示，适当地省略其详细的说明。
<关于半导体装置的结构>
图16是概略地示出与本实施方式有关的半导体装置的结构的例子的剖面图。在图16中，示出在半导体基板中使用SiC的情况。另外，在图16中示出例子的结构是平面栅极构造的SiC-MOSFET、且是其主要部分的单元构造。作为半导体装置的整体结构，是在图16中示出例子的结构在图16的左右方向连续而成的整体结构。
如在图16中示出例子所示，半导体装置具备：n型的SiC基板1；n型的漂移层2；p型的基极区域3；n型的源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20；源极电极7A；源极电极10；以及漏极电极9。
在此，在源极电极7A的上表面形成锥形凹部8，将锥形凹部8的侧面与SiC基板1的上表面之间的角度设为角度θ。另外，在包括源极电极7A的锥形凹部8内、即锥形凹部8的内侧的上表面形成小于锥形凹部8的微小凹部15。
图17是在图16中示出例子的半导体装置的将包括源极电极7A的一部分的构造放大示出的剖面图。如在图17中示出例子所示，设为锥形凹部8的开口部分的宽度W是0.1μm以上，微小凹部15的开口部分的宽度W小于0.1μm。
另外，在图16中示出例子的结构中在锥形凹部8内也形成有微小凹部15，所以在图16中示出例子的结构的锥形凹部8的底面相比于在图8中示出例子的结构的锥形凹部8的底面，平坦部更少。
图32是概略地示出还具备后述势垒金属的图16所示的半导体装置的结构的例子的剖面图。
如在图32中示出例子所示，半导体装置具备：n型的SiC基板1；漂移层2；基极区域3；源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20；势垒金属21，覆盖层间绝缘膜20的上表面及露出的源极区域4的上表面地形成；源极电极7A，覆盖势垒金属21的上表面及侧面地形成；源极电极10；以及漏极电极9。
<关于半导体装置的制造方法>
本实施方式的半导体装置的制造工序与图5例示的制造工序直至步骤ST05相同。
即，首先，在n型的SiC基板1的上表面，使包括n型的SiC的漂移层2外延结晶生长(步骤ST01)。接下来，在形成包括抗蚀剂等的掩模之后对杂质进行离子注入。然后，在漂移层2的表层中选择性地形成p型的基极区域3。
之后，针对各个p型的基极区域3，在形成包括抗蚀剂等的掩模之后对杂质进行离子注入。然后，在基极区域3的表层选择性地形成n型的源极区域4。
之后，为了基极区域3以及源极区域4的活性化，通过热处理装置在高温下对SiC基板1进行热处理。
接下来，通过热氧化法或者化学气相生长等沉积法，在源极区域4的上表面、基极区域3的上表面以及漂移层2的上表面形成栅极绝缘膜5。接下来，在栅极绝缘膜5的上表面对栅极电极6进行成膜，进而对栅极电极6进行构图。构图的栅极电极6形成于被源极区域4和漂移层2夹着的基极区域3的上表面。
接下来，源极区域的上表面中的栅极绝缘膜5的残余部分通过光刻技术以及蚀刻技术被去除。然后，对层间绝缘膜20进行成膜，进而对层间绝缘膜20进行构图(步骤ST02)。
接下来，在层间绝缘膜20的上表面以及露出的源极区域4的上表面，适当地使用包括钛或者氮化钛(TiN)等钛化合物的势垒金属，对铝、包括铝和硅的铝合金或者镍等进行成膜，作为源极电极7A(步骤ST03)。
势垒金属并非仅抑制上述铝以及铝合金和包括SiC的漂移层2的合金化。在本实施方式中，发明人确认在后述的源极电极10中形成微小凹部时，在锌酸盐处理时或者源极电极10的形成时，充分地抑制向漂移层2的侵蚀。此时，在源极电极7A的上表面形成锥形凹部8。
之后，根据需要，在SiC基板1的下表面，例如使用由氧化铝磨料或者金刚石磨料构成的研磨磨石，进行机械加工来切削SiC基板1。然后，使SiC基板1薄板化(步骤ST04)。
之后，在SiC基板1的下表面，适当地使用溅射法等，对600nm程度的镍膜进行成膜。由此，形成漏极电极9(步骤ST05)。
接下来，针对源极电极7A的上表面，实施镀覆前处理(步骤ST06)。在上述镀覆前处理中，先于针对源极电极7A的上表面的镀覆处理，依次进行表面活性化处理、脱脂处理、酸洗以及多次的锌酸盐处理，之后，进行镀覆处理。此外，需要在各个工序之间确保充分的水洗时间，使得不将前面的工序的处理液或者残渣带入到下一工序。
接下来，参照图18以及图19，说明与本实施方式有关的镀覆前处理的具体的内容。此外，图18以及图19是示出与本实施方式有关的镀覆前处理的工序的例子的流程图。
首先，进行表面活性化处理(步骤ST21、步骤ST31)。表面活性化处理例如是利用等离子体实施的处理。特别是，等离子体清洁是通过利用等离子体氧化分解或者利用等离子体撞击烧接到源极电极7A的上表面的通过一般的镀覆前处理无法去除的有机物残渣，对源极电极7A的上表面进行清洁化的处理。
接下来，进行脱脂处理(步骤ST22、步骤ST32)、进而酸洗(步骤ST23、步骤ST33)。脱脂处理是为了去除在源极电极7A的上表面残留的轻度的有机物污染或者氧化膜等而进行的。另外，酸洗中和源极电极7A的上表面并且通过蚀刻粗化。
接下来，进行锌酸盐处理(步骤ST24、步骤ST34)。锌酸盐处理是指，如在第1实施方式中记载的那样，在源极电极7A包括铝合金的情况下，去除铝合金的上表面中的氧化铝膜并且形成锌(Zn)的覆膜的处理。具体而言，在将铝合金浸渍到锌作为离子溶解的水溶液时，锌相比于铝，标准氧化还原电位更高，所以铝作为离子溶解。通过此时产生的电子，锌离子在铝合金的上表面接受电子，在铝合金的上表面形成锌的覆膜。另外，此时氧化铝膜被去除。
然后，作为锌酸盐剥离，将用锌覆盖的铝合金浸渍到浓硝酸而使锌溶解(步骤ST25、步骤ST35)。另外，在铝合金的上表面形成薄并且均匀的氧化铝膜。
然后，再次进行锌酸盐处理(步骤ST26、步骤ST36)。具体而言，将铝合金浸渍到锌作为离子溶解的水溶液，用锌覆盖铝合金的上表面。另外，此时氧化铝膜被去除。
通过上述的2次的锌酸盐处理，形成于铝合金的上表面的氧化铝膜的厚度变薄并且变得平滑。越增加锌酸盐处理的次数，铝合金的上表面中的氧化铝膜的厚度变得越均匀，在后面的工序中形成的镀覆膜的外观(即镀覆膜的厚度的均匀度或者平滑度等)也提高，但在考虑生产性时，进行2次、最多进行3次锌酸盐处理是极限。
在进行3次锌酸盐处理的情况下，如在图19中示出例子所示，再次实施锌酸盐剥离、具体而言将用锌覆盖的铝合金浸渍到浓硝酸而使锌溶解(步骤ST37)。另外，在铝合金的上表面，形成薄并且均匀的氧化铝膜。然后，进而进行锌酸盐处理(步骤ST38)。具体而言，将铝合金浸渍到锌作为离子溶解的水溶液，用锌覆盖铝合金的上表面。另外，此时氧化铝膜被去除。
这样，通过进行锌酸盐处理以及锌酸盐剥离，如在图16中示出例子所示，能够在源极电极7A的上表面形成微小凹部15。
此时，针对源极电极7A的斜面垂直地形成微小凹部，所以微小凹部未必相对纸面的上下方向平行。
关于微小凹部15，例如开口部分的宽度W是0.01μm以上并且小于0.1μm，深度是0.01μm以上并且0.5μm以下。另外，微小凹部15能够分别形成于栅极电极6的正上方的区域以及源极电极7A的锥形凹部8的内部。
接下来，形成非电解镀Ni(步骤ST27、步骤ST39)。具体而言，在源极电极7A的上表面形成厚度5μm的非电解镀Ni膜。然后，在形成非电解镀Ni之后，形成非电解镀Au(步骤ST28、步骤ST40)。将包括这样形成的非电解镀Ni以及非电解镀Au的膜作为源极电极10。
图20是经由上述制造工序制造的半导体模块的剖面图。在图20中，在源极电极7A的上表面形成有源极电极10，在源极电极10的上表面形成有金属间化合物16、进而焊料12。此外，金属间化合物16还在该焊料12内扩散而形成。
另一方面，在漏极电极9的下表面也形成有金属间化合物16、进而焊料12。此外，金属间化合物16还在该焊料12内扩散而形成。
金属间化合物16的硬度比较高，所以在反复半导体装置的导通动作和截止动作的情况下，反复电极部分的加热和冷却，从而对金属间化合物16施加大的应力。而且，有时在源极电极产生破坏。
图21是示出断续地流过半导体模块的额定电流、即反复通电和切断之后的半导体装置的导通电阻的变化的图。在图21中，纵轴表示经由通电循环之后的导通电阻的变化[％]，横轴表示锥形凹部8的侧面与SiC基板1的上表面之间的角度θ[°]。在此，半导体模块的额定电流设为200A，对栅极电极提供的栅极电压在通电时设为15V、在切断时设为-15V。另外，在本实施方式中，通电和切断的反复循环设为10万循环，但还能够根据半导体装置的使用条件等适当地选择试验条件。
另外，在图21中，用虚线表示的曲线示出未形成微小凹部15的情况、即在图12中示出例子的结构的通电试验中的电阻的变化，用实线表示的曲线示出形成微小凹部15的情况、即在图20中示出例子的结构的通电试验中的电阻的变化。
根据图21可知，在形成微小凹部15的情况的结构中电阻的变化被抑制，微小凹部15对通电循环中的模制树脂等所引起的应力的缓和作出贡献。
此外，在本实施方式，也通过将锥形凹部8的反复个数设为100个以上，能够使经由通电循环之后的导通电阻稳定。即，通过将锥形凹部8的反复个数设为100个以上，能够使源极电极7A与源极电极10之间的连接稳定。
<第3实施方式>
说明与本实施方式有关的半导体装置以及半导体装置的制造方法。在以下的说明中，对与在以上记载的实施方式中说明的构成要素同样的构成要素附加相同的符号而图示，适当地省略其详细的说明。
<关于半导体装置的结构>
图22是概略地示出与本实施方式有关的半导体装置的结构的例子的剖面图。在图22中，示出在半导体基板中使用SiC的情况。另外，在图22中示出例子的结构是平面栅极构造的SiC-MOSFET、且是其主要部分的单元构造。作为半导体装置的整体结构，是在图22中示出例子的结构在图22的左右方向连续而成的整体结构。
如在图22中示出例子所示，半导体装置具备：n型的SiC基板1；n型的漂移层2；p型的基极区域3；n型的源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20；源极电极7B；源极电极10；以及漏极电极9。
在此，在源极电极7B的上表面形成微小凹部15，未形成锥形凹部8。微小凹部15设为开口部分的宽度W小于0.1μm。源极电极10覆盖包括微小凹部15内的源极电极7B的上表面地形成。
<关于半导体装置的制造方法>
本实施方式的半导体装置的制造工序与图5例示的制造工序直至步骤ST05相同。
即，首先，在n型的SiC基板1的上表面使包括n型的SiC的漂移层2外延结晶生长(步骤ST01)。接下来，在形成包括抗蚀剂等的掩模之后对杂质进行离子注入。然后，在漂移层2的表层中选择性地形成p型的基极区域3。
之后，针对各个p型的基极区域3，在形成包括抗蚀剂等的掩模之后对杂质进行离子注入。然后，在基极区域3的表层选择性地形成n型的源极区域4。
之后，为了基极区域3以及源极区域4的活性化，通过热处理装置在高温下对SiC基板1进行热处理。
接下来，通过热氧化法或者化学气相生长等沉积法，在源极区域4的上表面、基极区域3的上表面以及漂移层2的上表面形成栅极绝缘膜5。接下来，在栅极绝缘膜5的上表面对栅极电极6进行成膜，进而对栅极电极6进行构图。构图的栅极电极6形成于被源极区域4和漂移层2夹着的基极区域3的上表面。
接下来，源极区域的上表面中的栅极绝缘膜5的残余部分通过光刻技术以及蚀刻技术被去除。然后，对层间绝缘膜20进行成膜，进而对层间绝缘膜20进行构图(步骤ST02)。
接下来，在层间绝缘膜20的上表面以及露出的源极区域4的上表面，适当地使用包括钛或者氮化钛(TiN)等钛化合物的势垒金属，对铝、包括铝和硅的铝合金或者镍等进行成膜，作为源极电极(步骤ST03)。
势垒金属并非仅抑制上述铝以及铝合金和包括SiC的漂移层2的合金化。在本实施方式中，发明人确认在后述的源极电极10形成微小凹部时，在锌酸盐处理时或者源极电极10形成时，充分地抑制向漂移层2的侵蚀。
然后，通过在源极电极的成膜中以及成膜后进行250℃以上并且500℃以下的热处理，能够形成上表面平坦的源极电极7C。图23是示出形成有上表面平坦的源极电极7C的状态的结构的例子的剖面图。
另外，图24是示出还具备接合用电极的结构的例子的剖面图。如在图24中示出例子所示，也可以在栅极电极6以及层间绝缘膜20的形成之后，使用钨或者钛等金属材料，在露出的源极区域4的上表面形成接合用电极17。能够在形成接合用电极17之后，形成上表面平坦的源极电极7D。
如上所述，通过形成上表面平坦的源极电极7C或者源极电极7D，易于在源极电极7C的上表面或者源极电极7D的上表面形成微细的图案，所以能够抑制半导体装置的动作时的损耗，并且能够制造更高性能的半导体装置。
之后，根据需要，在SiC基板1的下表面，例如使用由氧化铝磨料或者金刚石磨料构成的研磨磨石进行机械加工来切削SiC基板1。而且，使SiC基板1薄板化(步骤ST04)。
之后，在SiC基板1的下表面适当地使用溅射法等对600nm程度的镍膜进行成膜。由此，形成漏极电极9(步骤ST05)。
接下来，形成非电解镀Ni。具体而言，在源极电极7B的上表面形成厚度5μm的非电解镀Ni膜。然后，在形成非电解镀Ni之后形成非电解镀Au。将包括这样形成的非电解镀Ni以及非电解镀Au的膜作为源极电极10。
在形成上述源极电极10时，与在第2实施方式中示出例子的情况同样地，通过进行锌酸盐处理以及锌酸盐剥离，如在图22中示出例子所示，能够在源极电极7B的上表面形成微小凹部15。
关于微小凹部15，例如开口部分的宽度W是0.01μm以上并且小于0.1μm，深度是0.01μm以上并且0.5μm以下。另外，微小凹部15能够形成于包括栅极电极6的正上方的区域的区域。
图25是示出经由上述制造工序制造的半导体装置的反复通电和切断之后的导通电阻的变化的图。在此，半导体模块的额定电流设为200A，对栅极电极提供的栅极电压在通电时设为15V、在切断时设为-15V。另外，在本实施方式中，通电和切断的反复循环设为10万循环，但还能够根据半导体装置的使用条件等适当地选择试验条件。
根据图25可以明确，在针对每1μm2形成1个以上的微小凹部15的情况下的结构中电阻的变化被抑制，微小凹部15对通电循环中的模制树脂等所引起的应力的缓和作出贡献。
<第4实施方式>
说明与本实施方式有关的电力变换装置以及电力变换装置的制造方法。在以下的说明中，对与在以上记载的实施方式中说明的构成要素同样的构成要素附加相同的符号而图示，适当地省略其详细的说明。
<关于电力变换装置的结构>
本实施方式是将以上记载的实施方式的半导体装置应用于电力变换装置的例子。应用的电力变换装置不限定于特定的用途，但以下，说明应用于三相的逆变器的情况。
图26是概念性地示出与本实施方式有关的包括电力变换装置的电力变换系统的结构的例子的图。
如在图26中示出例子所示，电力变换系统具备电源100、电力变换装置200、以及负载300。电源100是直流电源并且对电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池或者蓄电池等构成。另外，电源100能够由与交流系统连接的整流电路或者AC-DC转换器等构成。另外，还能够由将从直流系统输出的直流电力变换为预定的电力的DC-DC转换器构成电源100。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器。电力变换装置200将从电源100供给的直流电力变换为交流电力，进而对负载300供给该交流电力。
另外，电力变换装置200如在图26中示出例子所示，具备：变换电路201，将直流电力变换为交流电力而输出；驱动电路202，输出用于驱动变换电路201各自的开关元件的驱动信号；以及控制电路203，将用于控制驱动电路202的控制信号输出给驱动电路202。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。变换电路201具备开关元件和续流二极管(在此未图示)。而且，通过开关元件进行开关动作，将从电源100供给的直流电力变换为交流电力，进而供给给负载300。
变换电路201的具体的电路结构有各种例子，但与本实施方式有关的变换电路201是2电平的三相全桥电路，并且具备6个开关元件和与各个开关元件反并联地连接的6个续流二极管。
在变换电路201中的各个开关元件和各个续流二极管的至少一方中，应用以上记载的实施方式的任意实施方式中的半导体装置。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各个上下支路构成全桥电路的各相(即U相、V相以及W相)。而且，各个上下支路的输出端子(即变换电路201的3个输出端子)与负载300连接。
驱动电路202生成用于驱动变换电路201的开关元件的驱动信号，进而对变换电路201的开关元件的控制电极供给该驱动信号。具体而言，根据从后述控制电路203输出的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各个开关元件的控制电极。
在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(即导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(即截止信号)。
控制电路203以对负载300供给期望的电力的方式控制变换电路201的开关元件。具体而言，根据应供给给负载300的电力，计算变换电路201各自的开关元件应成为导通状态的时间(即导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制变换电路201。
然后，控制电路203以在各个时间点，对应成为导通状态的开关元件输出导通信号，对应成为截止状态的开关元件输出截止信号的方式对驱动电路202输出控制指令(即控制信号)。驱动电路202根据该控制信号，对各个开关元件的控制电极输出导通信号或者截止信号，作为驱动信号。
在本实施方式的电力变换装置200中，作为变换电路201的开关元件，应用以上记载的实施方式的任意实施方式中的半导体装置，所以能够使经由通电循环之后的导通电阻稳定。
此外，在本实施方式中，说明在2电平的三相逆变器中应用以上记载的实施方式的任意实施方式中的半导体装置的例子，但应用例不限于此，能够在各种电力变换装置中应用以上记载的实施方式的任意实施方式中的半导体装置。
另外，在本实施方式中，说明2电平的电力变换装置，但也可以在3电平或者多电平的电力变换装置中应用以上记载的实施方式的任意实施方式中的半导体装置。另外，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用以上记载的实施方式的任意实施方式中的半导体装置。
另外，在对直流负载等供给电力的情况下，还能够在DC-DC转换器或者AC-DC转换器中应用以上记载的实施方式的任意实施方式中的半导体装置。
另外，应用以上记载的实施方式的任意实施方式中的半导体装置的电力变换装置不限定于上述的负载是电动机的情况，例如还能够用作放电加工机、激光加工机、感应加热烹调器或者非接触器供电系统的电源装置。另外，应用以上记载的实施方式的任意实施方式中的半导体装置的电力变换装置还能够用作太阳能发电系统或者蓄电系统等中的功率调节器。
<关于通过以上记载的实施方式产生的效果>
接下来，示出通过以上记载的实施方式产生的效果的例子。此外，在以下的说明中，根据在以上记载的实施方式中示出例子的具体的结构记载该效果，但也可以在产生同样的效果的范围内与在本申请说明书中示出例子的其他具体的结构置换。
另外，该置换也可以跨越多个实施方式。即，也可以是组合在不同的实施方式中示出例子的各个结构而产生同样的效果的情况。
根据以上记载的实施方式，半导体装置具备：n型的半导体层；上表面构造，形成于半导体层的至少表层；以及上表面电极，至少覆盖上表面构造地形成。在此，半导体层例如与漂移层2对应。另外，上表面构造例如包括基极区域3、源极区域4、栅极绝缘膜5、栅极电极6以及层间绝缘膜20。另外，上表面电极具备：第1电极，形成于漂移层2的至少上表面；以及第2电极，覆盖第1电极的上表面地形成。在此，第1电极例如与源极电极7对应。另外，第2电极例如与源极电极10对应。另外，在源极电极7的上表面形成至少1个凹部。在此，凹部例如与锥形凹部8对应。锥形凹部8的侧面是锥形形状。另外，源极电极10覆盖包括锥形凹部8内的源极电极7的上表面地形成。
根据这样的结构，即使在由于通电或者开关动作等而施加应力的情况下，通过在形成于源极电极7的上表面的锥形凹部8内也形成源极电极10的结构，能够使源极电极7和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接，所以能够抑制半导体装置的电极的剥离并且提高半导体装置的可靠性。
此外，在这些结构以外的本申请说明书中示出例子的其他结构可适当地省略。即，只要至少具备这些结构，就能够产生以上记载的效果。
然而，即使在将在本申请说明书中示出例子的其他结构中的至少1个适当地追加到以上记载的结构的情况、即适当地追加未作为以上记载的结构言及的在本申请说明书中示出例子的其他结构的情况下，也能够产生同样的效果。
另外，根据以上记载的实施方式，锥形凹部8的侧面与漂移层2的上表面之间的角度是5°以上。根据这样的结构，能够缓和施加到源极电极7和源极电极10的接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，锥形凹部8的侧面与漂移层2的上表面之间的角度是60°以下。根据这样的结构，能够缓和施加到源极电极7和源极电极10的接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，锥形凹部8在源极电极7的上表面形成100个以上。根据这样的结构，能够缓和施加到源极电极7和源极电极10的接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，具备形成于包括锥形凹部8内的源极电极7A的上表面并且宽度比锥形凹部8窄的微小凹部15。根据这样的结构，通过具备宽度不同的凹部，能够使源极电极7和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，锥形凹部8的宽度是0.1μm以上，微小凹部15的宽度小于0.1μm。根据这样的结构，通过具备宽度不同的凹部，能够使源极电极7和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，具备：n型的漂移层2；上表面构造，形成于漂移层2的至少表层；以及上表面电极，至少覆盖上表面构造地形成。上表面电极具备：第1电极，形成于漂移层2的至少上表面；以及源极电极10，覆盖第1电极的上表面地形成。在此，第1电极例如与源极电极7B对应。在源极电极7B的上表面形成至少1个凹部。在此，凹部例如与微小凹部15对应。另外，微小凹部15的宽度小于0.1μm。而且，源极电极10覆盖包括微小凹部15内的源极电极7B的上表面地形成。根据这样的结构，能够使源极电极7B和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7B和源极电极10的连接。
此外，这些结构以外的在本申请说明书中示出例子的其他结构可适当地省略。即，只要至少具备这些结构，就能够产生以上记载的效果。
然而，即使在将在本申请说明书中示出例子的其他结构中的至少1个适当地追加到以上记载的结构的情况、即适当地追加未作为以上记载的结构言及的在本申请说明书中示出例子的其他结构的情况下，也能够产生同样的效果。
另外，根据以上记载的实施方式，微小凹部15针对每1μm2配置1个以上。根据这样的结构，能够使源极电极7B和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7B和源极电极10的连接。
另外，根据以上记载的实施方式，上表面构造具备：p型的基极区域3，选择性地形成于漂移层2的表层；n型的源极区域4，选择性地形成于基极区域3的表层；栅极电极6，与被源极区域4和漂移层2夹着的基极区域3隔着栅极绝缘膜5接触地形成；以及层间绝缘膜20，覆盖栅极电极6地形成。根据这样的结构，能够在适当的状态下维持源极电极7或者源极电极7B和源极电极10的连接，所以能够抑制半导体装置的电极的剥离并且提高半导体装置的可靠性。
另外，根据以上记载的实施方式，具备：变换电路201，具有上述半导体装置并且变换输入的电力而输出；驱动电路202，将用于驱动半导体装置的驱动信号输出给半导体装置；以及控制电路203，将用于控制驱动电路202的控制信号输出给驱动电路202。根据这样的结构，即使在由于通电或者开关动作等而施加应力的情况下，通过在形成于源极电极的上表面的凹部内也形成源极电极10的结构，能够使源极电极和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极和源极电极10的连接，所以能够抑制半导体装置的电极的剥离并且提高半导体装置的可靠性。
根据以上记载的实施方式，在半导体装置的制造方法中，在n型的漂移层2的至少表层形成上表面构造。然后，形成至少覆盖上表面构造的、第1上表面电极。在此，第1上表面电极例如与源极电极7、源极电极7A或者源极电极7B对应。然后，针对源极电极7的上表面进行活性化处理。然后，在活性化处理之后，针对源极电极7的上表面进行形成锌的覆膜的第1锌酸盐处理。然后，在第1锌酸盐处理之后，针对源极电极7的上表面进行镀覆处理，从而形成第2上表面电极。在此，第2上表面电极例如与源极电极10对应。
根据这样的结构，即使在由于通电或者开关动作等而施加应力的情况下，通过在将针对源极电极7的上表面的活性化处理以及针对源极电极7的上表面的锌酸盐处理作为镀覆前处理进行之后利用镀覆处理形成源极电极10，源极电极7的上表面清洁化，进而镀覆膜的附着力提高，所以能够适当地维持电极层的连接状态。
此外，这些结构以外的在本申请说明书中示出例子的其他结构可适当地省略。即，只要至少具备这些结构，就能够产生以上记载的效果。
然而，即使在将在本申请说明书中示出例子的其他结构中的至少1个适当地追加到以上记载的结构的情况、即适当地追加未作为以上记载的结构言及的在本申请说明书中示出例子的其他结构的情况下，也能够产生同样的效果。
另外，在无特别的限制的情况下，进行各个处理的顺序能够变更。
另外，根据以上记载的实施方式，在第1锌酸盐处理之后并且镀覆处理之前，进行去除锌的覆膜的锌酸盐剥离，进而进行形成锌的覆膜的第2锌酸盐处理。根据这样的结构，能够通过锌酸盐剥离形成薄并且均匀的氧化铝膜，所以通过镀覆处理形成的镀覆膜的均匀性也提高。因此，能够提高电极层的连接状态。
另外，根据以上记载的实施方式，在锌酸盐剥离时，在源极电极7A的上表面形成第1凹部。在此，第1凹部例如与微小凹部15对应。根据这样的结构，能够使源极电极7A和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7A和源极电极10的连接。
另外，根据以上记载的实施方式，在形成源极电极7之后，在源极电极7的上表面通过热处理形成第2凹部。在此，第2凹部例如与锥形凹部8对应。根据这样的结构，能够使源极电极7和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，锥形凹部8的侧面是锥形形状。根据这样的结构，能够使源极电极7和源极电极10的接触面积增大并且缓和施加到该接触部分的应力。因此，能够在适当的状态下维持源极电极7和源极电极10的连接。
另外，根据以上记载的实施方式，形成锥形凹部8时的热处理在350℃以上并且500℃以下进行。根据这样的结构，根据形成源极电极7之后的热处理的温度，能够增大或者减小角度θ。
另外，根据以上记载的实施方式，设置具有上述半导体装置并且变换输入的电力而输出的变换电路201。而且，设置将用于驱动半导体装置的驱动信号输出给半导体装置的驱动电路202。而且，设置将用于控制驱动电路202的控制信号输出给驱动电路202的控制电路203。根据这样的结构，即使在由于通电或者开关动作等而施加应力的情况下，通过在将针对源极电极7的上表面的活性化处理以及针对源极电极7的上表面的锌酸盐处理作为镀覆前处理进行之后利用镀覆处理形成源极电极10，源极电极7的上表面清洁化，进而镀覆膜的附着力提高，所以能够适当地维持电极层的连接状态。
<关于半导体装置的结构>
图28是概略地示出本实施方式的半导体装置的结构的例子的剖面图。
在图28中，示出在半导体基板中使用SiC的情况。另外，在图28中示出例子的结构是平面栅极构造的SiC-MOSFET、且是其主要部分的单元构造。作为半导体装置的整体结构，是在图28中示出例子的结构在图28的左右方向连续而成的整体结构。
如在图28中示出例子所示，半导体装置具备：n型的SiC基板1；n型的漂移层2；p型的基极区域3；n型的源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20Z；源极电极7；源极电极10；以及漏极电极9。
在此，层间绝缘膜20Z的侧面是锥形形状。此外，将作为锥形形状的层间绝缘膜20Z的侧面与SiC基板1的上表面之间的角度设为角度θ2。另外，源极电极7覆盖包括层间绝缘膜20Z的侧面的层间绝缘膜20Z地形成。锥形凹部8的侧面与SiC基板1的上表面之间的角度θ小于层间绝缘膜20Z的侧面与SiC基板1的上表面之间的角度θ2。
另外，图34是概略地示出还具备势垒金属的图28所示的半导体装置的结构的例子的剖面图。
如在图34中示出例子所示，半导体装置具备：n型的SiC基板1；漂移层2；基极区域3；源极区域4；栅极电极6，隔着栅极绝缘膜5形成；层间绝缘膜20Z；势垒金属21Z，覆盖层间绝缘膜20Z的上表面及露出的源极区域4的上表面地形成；源极电极7，覆盖势垒金属21Z的上表面及侧面地形成；源极电极10；以及漏极电极9。
<关于半导体装置的制造方法>
与本实施方式有关的半导体装置的制造工序与图5例示的制造工序大致相同。即，如在图7中示出例子所示，源极区域4的上表面中的栅极绝缘膜5的残余部分通过光刻技术以及蚀刻技术被去除。然后，对层间绝缘膜20Z进行成膜，进而对层间绝缘膜20Z进行构图(步骤ST02)。
但是，在图28中示出例子的方式中，作为层间绝缘膜20Z，沉积包括包含硼或者磷等的玻璃的硼磷硅玻璃(boron phosphor silicate glass，BPSG)膜、例如将硼包含1.5以上并且3.5以下重量百分比程度、将磷包含6.0以上并且9.0以下mol％程度的玻璃膜。
另外，在图28中示出例子的方式中，在对层间绝缘膜20Z进行构图之后，在800℃以上并且1050℃以下进行2小时程度的热处理，将层间绝缘膜20Z的侧面的角度设为θ2。
更优选，硼浓度包含2.0以上并且3.0以下重量百分比程度，磷包含6.5以上并且8.5以下mol％程度，最好在850℃以上并且1000℃以下进行30分钟以上并且60分钟以下的热处理。
在此，在制造半导体装置的过程中，例如如果在层间绝缘膜20Z的形成等时进行热处理，则将层间绝缘膜20Z的上表面中的角部以及层间绝缘膜20Z的侧面中的底部切削而去除。在该情况下，难以如在图28中示出例子所示定义角度θ2。
因此，在这样的情况下，决定位于层间绝缘膜20Z的上表面中的最上方的部分和层间绝缘膜20Z的侧面中的底部的中点，进而画出与位于与该中点相同的高度的层间绝缘膜20Z的侧面相切的切线。而且，将该切线和SiC基板1的上表面所成的角度定义为角度θ2。
图29是半导体装置的结构中的与角度θ2的定义有关的剖面图。
在如在图29中示出例子那样的形状的层间绝缘膜20W的情况下，决定位于层间绝缘膜20W的上表面中的最上方的部分和层间绝缘膜20W的侧面中的底部的中点，进而画出与位于与该中点相同的高度的层间绝缘膜20W的侧面相切的切线。而且，将该切线和SiC基板1的上表面所成的角度定义为角度θ2。
此外，即使在形成有如在图4中示出例子那样的微小凹部的情况下，也能够同样地定义角度θ2。
在图28以及图29所示的方式中，通过将层间绝缘膜的侧面设为锥形形状，能够使源极电极7和层间绝缘膜的接触面积增大。因此，能够降低半导体装置的导通电阻的变化并且缓和施加到源极电极7与层间绝缘膜之间的应力。
更优选，如图29所示，层间绝缘膜20W的侧面的角度θ2最好随着接近层间绝缘膜20W的侧面中的底部而变大。根据该结构，能够抑制在层间绝缘膜20W的上表面发生的裂纹，能够降低源极电极7与栅极电极6之间的绝缘不良。
<关于以上记载的实施方式中的变形例>
在以上记载的实施方式中，有时还记载各个构成要素的材质、材料、尺寸、形状、相对的配置关系或者实施的条件等，但这些在所有方面是一个例子，不限于本申请说明书的记载。
因此，在本申请说明书公开的技术的范围内，设想未示出例子的无数的变形例以及均等物。例如，包括将至少1个构成要素变形的情况、追加的情况或者省略的情况、进而抽出至少1个实施方式中的至少1个构成要素并与其他实施方式的构成要素组合的情况。
另外，只要不产生矛盾，在以上记载的实施方式中记载为具备“1个”的构成要素也可以具备“1个以上”。
进而，以上记载的实施方式中的各个构成要素是概念性的单位，在本申请说明书公开的技术的范围内，包括1个构成要素包含多个构造物的情况、1个构成要素与某个构造物的一部分对应的情况、进而多个构成要素设置于1个构造物的情况。
另外，在以上记载的实施方式中的各个构成要素中，只要发挥同一功能，则包括具有其他构造或者形状的构造物。
另外，本申请说明书中的说明是为了与本技术有关的所有目的而被参照的，都不应认为是现有技术。
另外，在以上记载的实施方式中，在不特别指定而记载材料名等的情况下，只要不产生矛盾，则设为在该材料中包含其他添加物、例如包含合金等。
另外，在以上记载的实施方式中，半导体基板设为n型，但也可以是设为p型的情况。即，在以上记载的实施方式中，作为碳化硅半导体装置的例子而说明MOSFET，但还能够设想碳化硅半导体装置的例子是IGBT、SBD或者pn二极管的情况。
此外，在碳化硅半导体装置的例子是IGBT的情况下，源极电极与发射极电极对应，并且漏极电极与集电极电极对应。另外，在碳化硅半导体装置的例子是IGBT的情况下，与漂移层相反的导电类型的层位于漂移层的下表面，但位于漂移层的下表面的层也可以是在漂移层的下表面新形成的层，还可以是如以上记载的实施方式中的情况那样用于形成漂移层的半导体基板。
另外，在以上记载的实施方式中，设为第1导电类型是n型且第2导电类型是p型而进行说明，但相反地也可以为第1导电类型是p型且第2导电类型是n型。
另外，在以上记载的实施方式中，说明所谓纵型的MOSFET，但还能够设想应用于横型的MOSFET的情况。
另外，在以上记载的实施方式中，说明平面型的MOSFET，但还能够设想应用于在漂移层的上表面形成有沟槽的沟槽型的MOSFET的情况。在应用于沟槽型的MOSFET的情况下，在漂移层的上表面形成槽部、即沟槽，在该槽部内埋入栅极电极。栅极电极在与沟槽的底面以及侧面之间隔着栅极绝缘膜埋入。

Claims (12)

1.一种半导体装置，具备：
第1导电类型的半导体层(1、2、2Y)；
上表面构造(3、3Y、4、4Y、5、5Y、6、6Y、20、20W、20Y、20Z)，形成于所述半导体层(1、2、2Y)的至少表层；以及
上表面电极(7、7A、7E、7F、7G、7Y、10、10Y)，至少覆盖所述上表面构造(3、3Y、4、4Y、5、5Y、6、6Y、20、20W、20Y、20Z)地形成，
所述上表面电极(7、7A、7E、7F、7G、7Y、10、10Y)具备：
第1电极(7、7A、7E、7F、7G、7Y)，形成于所述半导体层(1、2、2Y)的至少上表面；以及
第2电极(10、10Y)，覆盖所述第1电极(7、7A、7E、7F、7G、7Y)的上表面地形成，
在所述第1电极(7、7A、7E、7F、7G、7Y)的上表面形成至少1个第1凹部(8、8Y)，
所述第1凹部(8、8Y)的侧面是锥形形状，
所述第2电极(10、10Y)覆盖包括所述第1凹部(8、8Y)内的所述第1电极(7、7A、7E、7F、7G、7Y)的上表面地形成。
2.根据权利要求1所述的半导体装置，其中，
还具备第2凹部(15)，该第2凹部(15)形成于包括所述第1凹部(8、8Y)内的所述第1电极(7A、7G)的上表面，并且宽度比所述第1凹部(8、8Y)窄。
3.一种半导体装置，具备：
第1导电类型的半导体层(1、2、2Y)；
上表面构造(3、3Y、4、4Y、5、5Y、6、6Y、20、20W、20Y、20Z)，形成于所述半导体层(1、2、2Y)的至少表层；以及
上表面电极(7A、7G、10、10Y)，至少覆盖所述上表面构造(3、3Y、4、4Y、5、5Y、6、6Y、20、20W、20Y、20Z)地形成，
所述上表面电极(7A、7G、10、10Y)具备：
第1电极(7A、7G)，形成于所述半导体层(1、2、2Y)的至少上表面；以及
第2电极(10、10Y)，覆盖所述第1电极(7A、7G)的上表面地形成，
在所述第1电极(7A、7G)的上表面形成至少1个第1凹部(8、8Y)和宽度比所述第1凹部(8、8Y)窄的至少1个第2凹部(15)，
所述第2电极(10、10Y)覆盖包括所述第1凹部(8、8Y)和所述第2凹部(15)的所述第1电极(7A、7G)的上表面地形成。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述第1凹部(8、8Y)的侧面与所述半导体层(1、2、2Y)的上表面之间的角度是5°以上。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述第1凹部(8、8Y)的侧面与所述半导体层(1、2、2Y)的上表面之间的角度是60°以下。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述第1凹部(8、8Y)在所述第1电极(7、7A、7E、7F、7G、7Y)的上表面形成100个以上。
7.根据权利要求2至6中的任意一项所述的半导体装置，其中，
所述第2凹部(15)形成于所述第1凹部(8、8Y)内的斜面。
8.根据权利要求2至7中的任意一项所述的半导体装置，其中，
所述第2凹部(15)针对每1μm2配置1个以上。
9.根据权利要求2至8中的任意一项所述的半导体装置，其中，
所述第1凹部(8、8Y)的宽度是0.1μm以上，所述第2凹部(15)的宽度小于0.1μm。
10.根据权利要求1至9中的任意一项所述的半导体装置，其中，
所述上表面构造具备：
第2导电类型的基极区域(3、3Y)，选择性地形成于所述半导体层(1、2、2Y)的表层；
第1导电类型的源极区域(4、4Y)，选择性地形成于所述基极区域(3、3Y)的表层；
栅极电极(6、6Y)，与被所述源极区域(4、4Y)和所述半导体层(1、2、2Y)夹着的所述基极区域(3、3Y)隔着栅极绝缘膜(5、5Y)接触地形成；以及
层间绝缘膜(20、20W、20Y、20Z)，覆盖所述栅极电极(6、6Y)地形成。
11.根据权利要求10所述的半导体装置，其中，
所述层间绝缘膜(20W、20Z)的侧面与所述半导体层(1、2、2Y)的上表面之间的角度大于所述第1凹部(8、8Y)的侧面与所述半导体层(1、2、2Y)的上表面之间的角度。
12.一种电力变换装置，具备：
变换电路(201)，具有权利要求1至11中的任意一项所述的半导体装置，并且该变换电路变换输入的电力而输出；
驱动电路(202)，将用于驱动所述半导体装置的驱动信号输出给所述半导体装置；以及
控制电路(203)，将用于控制所述驱动电路(202)的控制信号输出给所述驱动电路(202)。
CN201980016986.2A 2018-03-15 2019-02-19 半导体装置、电力变换装置 Active CN111819697B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018047539 2018-03-15
JP2018-047539 2018-03-15
PCT/JP2019/006005 WO2019176466A1 (ja) 2018-03-15 2019-02-19 半導体装置、電力変換装置

Publications (2)

Publication Number Publication Date
CN111819697A true CN111819697A (zh) 2020-10-23
CN111819697B CN111819697B (zh) 2024-05-03

Family

ID=67907616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980016986.2A Active CN111819697B (zh) 2018-03-15 2019-02-19 半导体装置、电力变换装置

Country Status (5)

Country Link
US (1) US11437505B2 (zh)
JP (1) JP6987213B2 (zh)
CN (1) CN111819697B (zh)
DE (1) DE112019001359T5 (zh)
WO (1) WO2019176466A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7386662B2 (ja) * 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19608504A1 (de) * 1995-03-07 1996-09-12 Nippon Denso Co Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
US20080018816A1 (en) * 2006-07-19 2008-01-24 Takashi Hattori Liquid display device and fabrication method thereof
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
US20100240213A1 (en) * 2009-03-23 2010-09-23 Fuji Electric Systems Co., Ltd. Method of manufacturing a semiconductor device
CN102163552A (zh) * 2010-02-23 2011-08-24 富士电机系统株式会社 半导体元件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812549B2 (ja) 2003-06-27 2006-08-23 株式会社デンソー 半導体装置
JP5560595B2 (ja) 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
CN103946427A (zh) 2011-09-13 2014-07-23 加拿大皇家铸币厂 锌酸化铝
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017118060A (ja) 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19608504A1 (de) * 1995-03-07 1996-09-12 Nippon Denso Co Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
US20080018816A1 (en) * 2006-07-19 2008-01-24 Takashi Hattori Liquid display device and fabrication method thereof
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
US20100240213A1 (en) * 2009-03-23 2010-09-23 Fuji Electric Systems Co., Ltd. Method of manufacturing a semiconductor device
CN102163552A (zh) * 2010-02-23 2011-08-24 富士电机系统株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
CN111819697B (zh) 2024-05-03
JPWO2019176466A1 (ja) 2020-10-22
JP6987213B2 (ja) 2021-12-22
WO2019176466A1 (ja) 2019-09-19
US11437505B2 (en) 2022-09-06
US20210036141A1 (en) 2021-02-04
DE112019001359T5 (de) 2020-12-03

Similar Documents

Publication Publication Date Title
US8198104B2 (en) Method of manufacturing a semiconductor device
CN110867485B (zh) 半导体装置和电源转换装置
JP6695498B2 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP6870119B2 (ja) 半導体装置および電力変換装置
CN104170092B (zh) 半导体装置
JP7229428B2 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
US11495509B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
US12057500B2 (en) Power semiconductor device and power converter
CN111819697B (zh) 半导体装置、电力变换装置
JP7386662B2 (ja) 半導体装置および電力変換装置
WO2022186192A1 (ja) 半導体素子、電力変換装置および半導体素子の製造方法
CN116134593A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2023248670A1 (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
JP2022054004A (ja) 半導体装置の製造方法、半導体装置および電力変換装置
US20220149173A1 (en) Silicon carbide semiconductor device, power converter, and method for manufacturing silicon carbide semiconductor device
JP7262672B2 (ja) 半導体装置および電力変換装置
WO2023062781A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN111788694B (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法
JP2023158319A (ja) 半導体装置および電力変換装置
JP2024123834A (ja) 炭化珪素半導体装置及び電力変換装置
CN117693818A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
CN118693135A (zh) 半导体装置、电力变换装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant