CN117693818A - 半导体装置、电力变换装置以及半导体装置的制造方法 - Google Patents

半导体装置、电力变换装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN117693818A
CN117693818A CN202180100904.XA CN202180100904A CN117693818A CN 117693818 A CN117693818 A CN 117693818A CN 202180100904 A CN202180100904 A CN 202180100904A CN 117693818 A CN117693818 A CN 117693818A
Authority
CN
China
Prior art keywords
insulating film
electrode
moisture
outer peripheral
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180100904.XA
Other languages
English (en)
Inventor
海老原洪平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117693818A publication Critical patent/CN117693818A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置具备形成于第一导电类型的外延层(32)上的场绝缘膜(3)、搭在场绝缘膜(3)的内周端上的表面电极(4)以及搭在场绝缘膜(3)的外周端上的外周电极(5)。在外延层(32)的表层部，形成有连接于表面电极(4)、且延伸至比表面电极(4)的外周端靠外侧的位置的第二导电类型的阱区域(2)。以覆盖表面电极(4)的外周端、外周电极(5)的内周端以及场绝缘膜(3)的方式形成耐湿绝缘膜(7)。在耐湿绝缘膜(7)上，形成连接于从耐湿绝缘膜(7)露出的表面电极(4)及外周电极(5)的半绝缘膜(8)。在外延层(32)的背面(S1)侧形成背面电极(11)。

Description

半导体装置、电力变换装置以及半导体装置的制造方法
技术领域
本公开涉及一种半导体装置，特别涉及具有表面保护膜的半导体装置。
背景技术
已知以下技术：在功率器件等中使用的纵型的半导体装置中，为了确保耐压性能而在n型的半导体层的外周部的所谓的终端区域设置p型的保护环区域(终端阱区域)。在具有保护环区域的半导体装置中，在半导体装置的主电极被施加了反向电压时产生的电场通过由n型的半导体层与p型与保护环区域之间的pn结形成的耗尽层而被缓和。
例如在下述的专利文献1中公开了具备以下部分的构造的半导体装置：半绝缘膜，隔着绝缘膜设置于p型的保护环的外端部上；以及表面电极，分别连接于该半绝缘膜的内侧的端部及外侧的端部。通过该构造，半导体装置的终端区域的电位梯度保持恒定，更有效地缓和电场。
另外，有时在半导体装置的表面电极中，除了进行引线键合的区域以外，被作为表面保护膜的聚酰亚胺覆盖，或者使用凝胶等密封材料进行密封。
专利文献1：日本特开平6-275852号公报
发明内容
发明要解决的问题
聚酰亚胺等表面保护膜和凝胶等密封材料在高湿度下容易含有水分。该水分有可能对表面电极产生不利影响。具体地说，有时表面电极溶出到水分中，或者表面电极与水分发生反应而析出绝缘物。在这样的情况下，在表面电极与表面保护膜或密封凝胶的界面容易发生剥离。表面保护膜或密封凝胶剥离而产生的表面电极的外周中的空洞作为泄漏路径起作用，有可能损害半导体装置的绝缘可靠性。另外，无论有无表面保护膜，在表面电极上析出了绝缘物的情况下，都有可能对表面电极以外的材料施加应力，从而损害半导体装置的绝缘可靠性。
本公开是为了解决如上所述的问题而完成的，目的在于提供绝缘可靠性高的半导体装置。
用于解决问题的方案
本公开所涉及的半导体装置具备：第一导电类型的半导体层；场绝缘膜，形成于所述半导体层的表面上；表面电极，形成于所述半导体层的比所述场绝缘膜靠内侧的表面上，搭在所述场绝缘膜的内周端上；外周电极，形成于所述半导体层的比所述场绝缘膜靠外侧的表面上，搭在所述场绝缘膜的外周端上；第二导电类型的阱区域，形成于所述半导体层的表层部，连接于所述表面电极，且延伸至比所述表面电极的外周端靠外侧的位置；耐湿绝缘膜，以覆盖所述表面电极的外周端、所述外周电极的内周端以及所述场绝缘膜的方式形成；半绝缘膜，形成于所述耐湿绝缘膜上，连接于从所述耐湿绝缘膜露出的所述表面电极及所述外周电极；以及背面电极，形成于所述半导体层的背面侧。
发明的效果
根据本公开所涉及的半导体装置，能够防止在表面电极析出绝缘物。由此，能够有助于提高半导体装置的绝缘可靠性。
本公开的目的、特征、方式以及优点通过以下的详细的说明和附图变得更清楚。
附图说明
图1是表示实施方式1所涉及的半导体装置的结构的局部截面图。
图2是表示实施方式1所涉及的半导体装置的结构的平面图。
图3是表示实施方式1的变形例1所涉及的半导体装置的结构的局部截面图。
图4是表示实施方式1的变形例2所涉及的半导体装置的结构的局部截面图。
图5是表示实施方式1的变形例3所涉及的半导体装置的结构的局部截面图。
图6是表示实施方式1的变形例3所涉及的半导体装置的结构的局部截面图。
图7是表示实施方式1所涉及的半导体装置的制造工序的局部截面图。
图8是表示实施方式1所涉及的半导体装置的制造工序的局部截面图。
图9是表示实施方式1所涉及的半导体装置的制造工序的局部截面图。
图10是表示实施方式1所涉及的半导体装置的制造工序的局部截面图。
图11是表示实施方式2所涉及的半导体装置的结构的局部截面图。
图12是表示实施方式2所涉及的半导体装置的结构的平面图。
图13是表示实施方式2所涉及的半导体装置的单位单元的结构的局部截面图。
图14是表示实施方式2的变形例1所涉及的半导体装置的结构的平面图。
图15是表示实施方式2的变形例2所涉及的半导体装置的结构的局部截面图。
图16是表示实施方式2的变形例2所涉及的半导体装置的结构的平面图。
图17是表示应用了实施方式3所涉及的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
1：漂移层；2：终端阱区域；3：场绝缘膜；4：表面电极；5：外周电极；6：辅助电极；7：耐湿绝缘膜；8：半绝缘膜；9：元件阱区域；10：表面保护膜；11：背面电极；12：栅极绝缘膜；13：栅极电极；14：层间绝缘膜；15：源极区域；19：接触区域；20：终端阱区域；21：高浓度区域；22：低浓度区域；25：外周接触区域；29：终端接触区域；30：外延基板；31：单晶基板；32：外延层；41：源极电极；41p：源极焊盘；41w：源极布线；42：栅极布线电极；42p：栅极焊盘；42w：栅极布线；100～104：SBD；200～201：MOSFET；S1：外延基板的背面；S2：外延基板的表面；UC：单位单元；RI：内侧区域；RO：外侧区域；1000：电源；2000：电力变换装置；2001：主变换电路；2002：驱动电路；2003：控制电路；3000：负载。
具体实施方式
以下，说明本公开所涉及的技术的实施方式。在本说明书中定义为：半导体装置的“有源区域”是指在半导体装置为接通状态时主电流流过的区域，半导体装置的“终端区域”是指有源区域的周围的区域。另外，半导体装置的“外侧”是指从半导体装置的中央部朝向外周部的方向，半导体装置的“内侧”是指与“外侧”相反的方向。另外，关于杂质的导电类型，将“第一导电类型”假定为n型、且将“第二导电类型”假定为p型来进行说明，但是也可以与此相反地将“第一导电类型”设为p型、且将“第二导电类型”设为n型。
在此，“MOS”这一用语以前用来表示金属-氧化物-半导体的层叠构造，采用了Metal-Oxide-Semiconductor的首字母。但是，特别是在具有MOS构造的场效应晶体管(以下，仅称为“MOS晶体管”)中，从近年来的集成化、制造工艺的改善等观点出发，栅极绝缘膜、栅极电极的材料得到改善。例如，在MOS晶体管中，主要从自对准地形成源极/漏极的观点出发，作为栅极电极的材料，采用多晶硅以代替金属。另外，从改善电特性的观点出发，栅极绝缘膜中使用高介电常数的材料，但是其材料未必限定于氧化物。
因而，“MOS”这一用语未必仅限定用于金属-氧化物-半导体的层叠构造，这在本说明书中也同样。即，鉴于技术常识，“MOS”不仅作为Metal-Oxide-Semiconductor的缩写，被广泛地定义为还包括导电体-绝缘体-半导体的层叠构造。
另外，在以下的说明中，即使记载为“～上”和“覆盖～”，也不妨碍在构成要素间存在插入物。例如，即使记载为“设置于A上的B”或“覆盖A的B”等，也可能存在在A与B之间设置其它构成要素的情况。另外，在以下的说明中，有时使用“上”、“下”、“侧”、“底”、“表”或“背”等表示特定的位置或方向的用语，但是这些用语是为了便于说明而使用的，与实际使用时的方向无关。
以下所示的图是示意性的。因此，图中示出的要素的尺寸、位置以及它们的相互关系不一定准确，可以适当变更。另外，不同的图中示出的要素的尺寸及位置的相互关系也不一定准确，可以适当变更。
在各图中，对具有与其它图所示的构成要素同样的名称及功能的构成要素附加了与其相同的参照符号。因此，关于与前面使用其它图说明过的要素同样的要素，为了避免冗长的说明，还有时省略说明。
<实施方式1>
[装置结构]
图1是作为实施方式1所涉及的半导体装置的肖特基势垒二极管(SBD)100的局部截面图。图2是SBD 100的平面图，沿着图2的A-A线的向视截面图相当于图1。图1的左侧部分是在SBD 100的接通状态下主电流流过的有源区域，图1的右侧部分是SBD 100的有源区域的外侧的区域即终端区域。以下，将相当于有源区域的区域称为“内侧区域RI”，将相当于终端区域的区域称为“外侧区域RO”。
如图1那样，SBD 100是使用由单晶基板31和形成于该单晶基板31上的外延层32构成的外延基板30来形成的。单晶基板31是由n型(第一导电类型)的碳化硅(SiC)构成的半导体基板，外延层32是由在单晶基板31上外延生长的SiC构成的半导体层。即，SBD 100是SiC-SBD。在本实施方式中，使用了具有4H的多型的外延基板30。
在此，将图1中的外延基板30的上侧定义为“表侧”，将下侧定义为“背侧”，以下，将外延基板30的背侧的主面称为“背面S1”，将表侧的主面称为“表面S2”。另外，由于外延基板30的背面S1也是单晶基板31的主面，因此还有时将其称为“单晶基板31的表面S2”。同样地，由于外延基板30的表面S2也是外延层32的主面，因此还有时将其称为“外延层32的表面S2”。
在终端区域中的外延层32的表侧的表层部，选择性地形成有p型(第二导电类型)的终端阱区域2。终端阱区域2是在平面视图中围绕有源区域的框状(环状)的区域，作为所谓的保护环发挥功能。另外，如图1所示，终端阱区域2的内侧的端部(还称为“内周端”)被规定为作为有源区域的内侧区域RI与作为终端区域的外侧区域RO的边界。
外延层32的除了终端阱区域2以外的n型的区域是通过漂移而电流流动的漂移层1。漂移层1的杂质浓度比单晶基板31的杂质浓度低。因此，单晶基板31具有与漂移层1相比低的电阻率。在此，将漂移层1的杂质浓度设为1×1014/cm3以上且1×1017/cm3以下。
终端阱区域2也可以包括杂质浓度不同的多个区域。另外，终端阱区域2的个数不限于一个，例如，也可以在外侧区域RO设置相互分离地配设成嵌套状的多个终端阱区域2。也就是说，终端阱区域2也可以被分割为多个。
在外延基板30的表面S2上，设置有场绝缘膜3、表面电极4、外周电极5、耐湿绝缘膜7、半绝缘膜8以及表面保护膜10。另外，在外延基板30的背面S1上设置有背面电极11。此外，在图2的平面图中，仅示出了外延基板30和表面电极4，省略了其它要素的图示。
场绝缘膜3覆盖终端阱区域2的一部分，超出终端阱区域2的外侧的端部(还称为“外周端”)而延伸至终端阱区域2的外侧。但是，场绝缘膜3没有到达至外延基板30的外周端，在场绝缘膜3的外侧露出了外延基板30的表面S2。另外，在场绝缘膜3的中央部形成有使外延基板30的有源区域的表面S2露出的开口。
表面电极4跨内侧区域RI和外侧区域RO地形成，与外延基板30的表面S2的至少一部分连接。在本实施方式中，表面电极4遍及内侧区域RI的整体地设置，在外侧区域RO中与终端阱区域2连接。终端阱区域2连接于表面电极4的外周部，延伸至比表面电极4的外周端靠外侧的位置。另外，表面电极4的外周端搭在场绝缘膜3的内周端上。
关于表面电极4的材料，只要是形成与作为n型的SiC半导体的漂移层1的肖特基结的金属即可，例如能够使用Ti(钛)、Mo(钼)、Ni(镍)、Au(金)或W(钨)等。另外，表面电极4也可以是在上述中的任意材料之上层叠Al(铝)、Cu(铜)、Mo、Ni中的任意金属、或如Al-Si那样的Al合金而成的层叠构造。
外周电极5在比终端阱区域2靠外侧的位置与终端阱区域2分离地设置，与外延基板30的外侧区域RO的表面S2的至少一部分连接。在本实施方式中，外周电极5的内周端搭在场绝缘膜3的外周端上。
作为外周电极5的材料，能够使用Ti(钛)、Mo(钼)、Ni(镍)、Au(金)、W(钨)、Al(铝)、Cu(铜)中的任意金属、或如Al-Si那样的Al合金。另外，关于外周电极5，也可以将外周电极5设为由这些材料中的2种以上材料构成的层叠构造。
耐湿绝缘膜7在外侧区域RO中设置于场绝缘膜3的至少一部分之上。耐湿绝缘膜7的内周端搭在表面电极4的外周端上，耐湿绝缘膜7的外周端搭在外周电极5的内周端上。因此，表面电极4的外周端面及外周电极5的内周端面被耐湿绝缘膜7覆盖。但是，耐湿绝缘膜7不是覆盖表面电极4及外周电极5的整体，表面电极4的外周部以外的部分和外周电极5的内周部以外的部分从耐湿绝缘膜7露出。
作为耐湿绝缘膜7的材料，使用SiN、SiON、SiOC等耐湿性高的绝缘膜。在本实施方式中，作为耐湿绝缘膜7的材料使用SiN，其电阻率是1×1012Ω·cm以上。该SiN的膜厚为100nm以上且2000nm以下，优选的是300nm以上且1500nm以下，更优选的是500nm以上且1000nm以下，例如能够设为500nm。
半绝缘膜8由半绝缘性(电阻率比较高的导电性)的膜形成，以覆盖耐湿绝缘膜7的方式设置。另外，半绝缘膜8在比耐湿绝缘膜7靠内侧的区域连接于从耐湿绝缘膜7露出的表面电极4，在比耐湿绝缘膜7靠外侧的区域连接于从耐湿绝缘膜7露出的外周电极5。
作为半绝缘膜8的材料，能够使用SInSiN(Semi-Insulated SiN)、SIPOS(Semi-Insulated Polycrystalline Silicon)等。在本实施方式中，作为半绝缘膜8的材料使用SInSiN，其电阻率小于1×1012Ω·cm。此外，半绝缘膜8只要与表面电极4及外周电极5相接的下层的部分具有半绝缘性即可。因此，半绝缘膜8也可以是在半绝缘性材料之上例如层叠耐湿性高的SiN膜等而成的层叠构造。
表面保护膜10形成于半绝缘膜8上，覆盖表面电极4的外周端及外周电极5。表面保护膜10的材料优选为聚酰亚胺、聚苯并恶唑等能够缓和应力的绝缘性的树脂材料。此外，在SBD 100被硅胶等弹性模量低的密封凝胶覆盖来使用的情况下，有时省略表面保护膜10。
在内侧区域RI中，在耐湿绝缘膜7、半绝缘膜8以及表面保护膜10设置有露出进行表面电极4的引线键合等的区域的开口。另外，在外侧区域RO中，在耐湿绝缘膜7、半绝缘膜8以及表面保护膜10设置有露出进行外延基板30的切割等的区域的开口。
图1表示实施方式1所涉及的SBD 100的终端部的一个截面(沿着图2的A-A线的截面)，优选的是遍及SBD 100的整周地具有与图1同样的截面构造。即，优选的是耐湿绝缘膜7在平面视图中覆盖表面电极4的外周端的整周和外周电极5的内周端的整周。
在本实施方式中，将外延基板30的材料设为SiC。SiC半导体具有与Si半导体相比宽的宽带隙，SiC半导体装置与Si半导体装置相比，耐压性优异，容许电流密度也高，而且耐热性也高，因此还能够进行高温动作。但是，外延基板30的材料不限定于SiC，既可以是Si，也可以是例如氮化镓(GaN)等其它宽带隙半导体。
另外，本实施方式所涉及的半导体装置也可以是SBD以外的二极管、例如pn结二极管、结势垒肖特基(Junction Barrier Schottky：JBS)二极管。
[变形例1]
图3是表示实施方式1的变形例1所涉及的SBD 101的结构的截面图。在图3的SBD101中，终端阱区域2被分割为多个。场绝缘膜3在多个终端阱区域2的各终端阱区域2之上具有开口。在场绝缘膜3之上形成有与被分割为多个的终端阱区域2分别连接的多个辅助电极6。辅助电极6通过场绝缘膜3的开口而连接于对应的终端阱区域2。也就是说，多个辅助电极6连接于多个终端阱区域2，且搭在场绝缘膜3上。
耐湿绝缘膜7以覆盖多个辅助电极6的方式设置，在多个辅助电极6的各辅助电极6之上具有开口。形成于耐湿绝缘膜7之上的半绝缘膜8通过耐湿绝缘膜7的开口而连接于多个辅助电极6。
作为辅助电极6的材料能够使用包括Ti(钛)、Mo(钼)、Ni(镍)、Au(金)、W(钨)、Al(铝)、Cu(铜)中的任意材料的金属、或如Al-Si(硅)那样的Al合金等。辅助电极6也可以是由这些材料中的2种以上材料构成的层叠构造。
[变形例2]
图4是表示实施方式1的变形例2所涉及的SBD 102的结构的截面图。在图4的SBD102中，场绝缘膜3和耐湿绝缘膜7具有露出包括终端阱区域2的外延基板30的表面S2的开口。半绝缘膜8通过该开口而与包括终端阱区域2的外延基板30连接。
[变形例3]
图5是表示实施方式1的变形例3所涉及的SBD 103的结构的截面图。在图5的SBD103中，耐湿绝缘膜7在与其端缘部不同的位置具有开口，半绝缘膜8通过该开口连接于表面电极4及外周电极5。也就是说，耐湿绝缘膜7在耐湿绝缘膜7的内周端与外周端之间设置有用于供半绝缘膜8与表面电极4连接的开口以及用于供半绝缘膜8与外周电极5连接的开口。
在本变形例中，耐湿绝缘膜7的外周端也可以位于比外周电极5靠外侧的位置。也就是说，也可以如图6所示的SBD 104那样耐湿绝缘膜7不仅覆盖外周电极5的内周端、还覆盖外周端。另外，半绝缘膜8也还可以延伸至比外周电极5靠外侧的耐湿绝缘膜7上。
[动作]
接着，说明使用图1说明的实施方式1的SBD 100的动作。当对背面电极11施加以表面电极4的电位为基准时的负的电压时，SBD 100成为电流从表面电极4流向背面电极11的状态、即导通状态(接通状态)。相反地，当对背面电极11施加以表面电极4的电位为基准时的正的电压时，SBD 100成为阻断状态(断开状态)。
在SBD 100处于断开状态的情况下，在漂移层1的有源区域的表面以及漂移层1与终端阱区域2的pn结界面附近被施加大的电场。在该电场达到临界电场而发生雪崩击穿时的对背面电极11施加的电压被定义为最大电压(雪崩电压)。通常，规定额定电压以在不发生雪崩击穿的电压范围中使用SBD 100。
在断开状态下，耗尽层从漂移层1的有源区域的表面以及漂移层1与终端阱区域2的pn结界面向朝向单晶基板31的方向(下方向)和漂移层1的外周方向(右方向)扩展。另外，耗尽层从漂移层1与终端阱区域2的pn结界面还向终端阱区域2内扩展，其扩展程度较大地依赖于终端阱区域2的浓度。即，如果终端阱区域2的浓度高，则耗尽层的扩展在终端阱区域2内被抑制，终端阱区域2的内部的耗尽层的前端位置成为接近终端阱区域2与漂移层1的边界的位置。
在此，考虑在高湿度下使SBD 100为断开状态的情况。在表面保护膜10由聚酰亚胺等构成的情况下，在高湿度下表面保护膜10含有大量的水分。如果该水分到达表面电极4及外周电极5的表面，则由于施加到断开状态的SBD 100的电压而表面电极4作为阴极发挥作用、且外周电极5作为阳极发挥作用。在不形成表面保护膜10的情况下，也有大量的水分透过密封凝胶而到达SBD 100，同样地表面电极4作为阴极发挥作用、且外周电极5作为阳极发挥作用。
在成为阴极的表面电极4的附近，关于上述水分发生用以下的化学式(1)表示的氧的还原反应以及用化学式(2)表示的氢的生成反应。
O2+2H2O+4e-→4OH-···(1)
H2O+e-→OH-+1/2H2···(2)
随之在表面电极4的附近氢氧化物离子的浓度增加。氢氧化物离子与表面电极4发生化学反应。例如在表面电极4由铝构成的情况下，有时由于上述化学反应而铝成为氢氧化铝。另外，有时氢氧化铝由于周围的温度、pH等而成为氧化铝。
另外，在成为阳极的外周电极5的附近，例如在表面电极4由铝构成的情况下，铝成为Al3+而溶出，与周围的水分发生反应而成为氢氧化铝或氧化铝。
这些氢氧化铝或氧化铝在表面电极4及外周电极5的表面作为绝缘物析出。如果由于该析出而表面电极4及外周电极5之上的膜破裂或被上推而剥离、且剥离发展而在场绝缘膜3的上部形成空洞部，则水分进入空洞部。进入该空洞部的水分会导致产生过量的泄漏电流、空洞部中的气体放电等，有可能成为引起SBD的元件破坏的原因。另外，在由于绝缘物的析出而发生体积膨胀的情况下，表面电极4及外周电极5之下的场绝缘膜3、外延基板30被施加应力，有可能引起SBD 100的物理破坏而成为引起元件破坏的原因。
上述的氢氧化铝或氧化铝的析出反应通过电场强度而被加速。特别是表面电极4的外周端部、外周电极5的内周端部容易成为高电场，而且在外延基板30由碳化硅构成的情况下，漂移层1为高浓度，因此电场强度更进一步提高，氢氧化铝或氧化铝的析出反应被加速。
另外，在上述的专利文献1的半导体装置中，成为半绝缘膜8连接于表面电极4的外周端及外周电极5的内周端的构造，表面保护膜10的水分通过半绝缘膜8而到达表面电极4及外周电极5的端部，并且通过半绝缘膜8而在表面电极4与外周电极5之间进行电子的交换，氢氧化铝或氧化铝的析出反应更进一步被加速。并且，由于半绝缘膜8的导电性而在表面电极4的外周端部及外周电极5的内周端部的周边容易产生电位梯度，有可能还发生基于电场强度的氢氧化铝或氧化铝的析出反应的加速。
与此相对，在实施方式1的SBD 100中，耐湿绝缘膜7覆盖表面电极4的外侧端面及外周电极5的内侧端面。由此，防止水分到达特别是氢氧化铝或氧化铝容易析出的表面电极4的外周端部及外周电极5的内周端部。其结果，能够抑制氢氧化铝或氧化铝在表面电极4的外周端部及外周电极5的内周端部的周边析出。
另外，在实施方式1的SBD 100中，半绝缘膜8与从耐湿绝缘膜7露出的表面电极4及外周电极5连接，因此从表面电极4至外周电极5形成平缓的电位梯度。因此，能够抑制在终端阱区域2的周边产生过度的电场集中。
以上的效果在实施方式1的变形例1～3中说明的SBD 101～104中也能够得到。
在图3所示的SBD 101中，电场容易集中的辅助电极6的内周端及外周端被耐湿绝缘膜7覆盖。因此，水分难以到达辅助电极6的内周端部及外周端部，能够抑制氢氧化铝或氧化铝的析出。另外，半绝缘膜8通过耐湿绝缘膜7的开口部而与辅助电极6连接，因此将分离地形成的多个终端阱区域2的电位进行固定，能够更有效地缓和终端阱区域2的周边的电场集中。
在图4所示的SBD 102中，半绝缘膜8与包括终端阱区域2的外延基板30连接。由此，在终端阱区域2的周边成为高电场时产生的固定电荷通过半绝缘膜8被排出，因此能够提高半导体装置的施加高电压时的可靠性。
在图5所示的SBD 103中，半绝缘膜8通过设置于耐湿绝缘膜7的与端缘部不同的位置的开口而连接于表面电极4及外周电极5。在绝缘膜等的端缘部位于表面电极4及外周电极5的表面的情况下，在构造上，水分容易滞留，在表面电极4及外周电极5的表面上容易发生氢氧化铝或氧化铝的析出反应。特别是，在半绝缘膜8的端缘部位于表面电极4及外周电极5的表面的情况下，通过半绝缘膜8而进行表面电极4与外周电极5的电子的交换，因此表面电极4及外周电极5的表面上的氢氧化铝或氧化铝的析出反应被加速。在SBD 103中，由于半绝缘膜8的端缘部与表面电极4及外周电极5的表面分离，因此能够抑制表面电极4及外周电极5的表面上的氢氧化铝或氧化铝的析出反应。
在图6所示的SBD 104中，耐湿绝缘膜7覆盖外周电极5的内侧端面及外侧端面这两方。由此，能够在外周电极5的全部表面抑制氢氧化铝或氧化铝的析出反应。另外，在SBD104中，成为在比外周电极5靠外侧的区域中耐湿绝缘膜7及半绝缘膜8搭在场绝缘膜3上的结构。因此，外周电极5的外侧的、外延基板30的可能成为阳极的区域被场绝缘膜3和耐湿绝缘膜7覆盖，能够抑制因外延基板30的阳极氧化引起的绝缘物析出。
[制造方法]
以下，说明实施方式1所涉及的SBD 100的制造方法。
首先，准备包含比较高的浓度(n+)的n型杂质的低电阻的单晶基板31。在此，设单晶基板31是具有4H的多型的SiC基板，具有4度或8度的偏离角。
接着，在单晶基板31上进行SiC的外延生长，形成n型且杂质浓度为1×1014/cm3以上且1×1017/cm3以下的外延层32。其结果，得到由单晶基板31和外延层32构成的外延基板30。
接着，通过光刻工序，在外延层32上形成预先决定的图案的抗蚀剂掩模，将该抗蚀剂掩模用作注入掩模来将Al或B(硼)等p型杂质(受主)进行离子注入，由此在外延层32的上层部形成p型的终端阱区域2。终端阱区域2的剂量优选为0.5×1013/cm2以上且5×1013/cm2以下，例如设为1.0×1013/cm2。
关于形成终端阱区域2的离子注入的注入能量，在Al的情况下，例如设为100keV以上且700keV以下。在该情况下，从上述剂量[cm-2]换算得到的杂质浓度为1×1017/cm3以上且1×1019/cm3以下。
在形成终端阱区域2时，事先以将多个环状的p型的杂质区域形成为嵌套状的方式对抗蚀剂掩模进行构图，由此能够形成如图3的SBD 101那样被分割为多个的终端阱区域2。另外，通过反复进行抗蚀剂掩模的构图和离子注入的工序，能够形成由杂质浓度不同的多个区域构成的终端阱区域2。
在形成终端阱区域2之后，使用热处理装置在氩(Ar)气体等非活性气体气氛中在1300℃以上且1900℃以下的温度下进行30秒以上且1小时以下的退火。通过该退火，通过离子注入来添加的杂质被活化。
接着，例如通过CVD法在外延基板30的表面S2上沉积要成为场绝缘膜3的厚度1μm的SiO2膜。之后，通过光刻工序在SiO2膜上形成预先决定的图案的抗蚀剂掩模，以该抗蚀剂掩模为蚀刻掩模来对SiO2进行蚀刻，由此形成场绝缘膜3。在该蚀刻中，表面电极4及外周电极5与外延基板30接触的区域的SiO2膜被去除。另外，在形成图3的SBD 101的情况下，辅助电极6与外延基板30接触的区域的SiO2膜也被去除。
接着，在外延层32上，例如通过溅射法，例如将厚度100nm的Ti膜、厚度3μm的Al膜按此顺序形成。之后，通过光刻工序，在Al膜上形成预先决定的图案的抗蚀剂掩模，以该抗蚀剂掩模为蚀刻掩模来进行Al膜的RIE(Reactive Ion Etching：反应离子蚀刻)，由此形成表面电极4及外周电极5。在形成图3的SBD 101的情况下，能够通过该工序形成辅助电极6。
接着，例如通过等离子体CVD，形成要成为耐湿绝缘膜7的SiN膜。此时，通过调整作为SiN膜的原料的硅烷气体(SiH4)与氨气(NH3)或氮气(N2)的流量比、成膜温度、功率密度等，使SiN膜的电阻率为1×1012Ω·cm以上。SiN膜的电阻率与折射率相关，折射率大致为2.2以下。之后，通过光刻工序，在SiN膜上形成预先决定的图案的抗蚀剂掩模，以该抗蚀剂掩模为蚀刻掩模来对SiN膜进行蚀刻，由此形成耐湿绝缘膜7。在该蚀刻中，使半绝缘膜8与表面电极4连接的区域以及使半绝缘膜8与外周电极5连接的区域的SiN膜被去除。另外，在形成图3的SBD 101的情况下，使半绝缘膜8与辅助电极6连接的区域的SiN膜也被去除。
关于成为耐湿绝缘膜7的SiN膜，还能够通过热CVD来形成，在该情况下，成为在化学计量上更接近Si3N4的组成。Si3N4的折射率为2.0以上且2.1以下左右。因此，通过热CVD形成的SiN膜成为耐湿性、绝缘性更优异的膜，但是成膜温度相比于等离子体CVD而言非常高。因此，在表面电极4等的材料中使用包含Al的材料的情况下，成为超过Al的熔点的成膜温度，无法通过热CVD形成SiN膜。在表面电极4等的材料例如是Cu等而不包含Al的情况下，能够通过热CVD形成SiN膜。
接着，例如通过等离子体CVD，形成要成为半绝缘膜8的SInSiN膜。此时，通过调整作为原料的硅烷气体(SiH4)等的流量，使SInSiN膜的电阻率小于1×1012Ω·cm。SInSiN膜的电阻率与折射率相关，折射率大致超过2.2，但是根据制造方法等有时膜中的结合状态发生变化而成为2.2以下。之后，通过光刻工序在SInSiN膜上形成预先决定的图案的抗蚀剂掩模，以该抗蚀剂掩模为蚀刻掩模来对SInSiN膜进行蚀刻，由此形成半绝缘膜8。在该蚀刻中，进行引线键合及切割等的区域的SInSiN膜被去除。
在形成半绝缘膜8的材料时，也可以通过在SInSiN膜上形成耐湿性、绝缘性高的SiN膜来将半绝缘膜8设为层叠构造。
对于SiN膜及SInSiN膜能够在相同的工序中进行蚀刻。因此，在由SiN膜及SInSiN膜形成耐湿绝缘膜7及半绝缘膜8的情况下，也可以通过如下过程进行耐湿绝缘膜7及半绝缘膜8的构图。
首先，以覆盖表面电极4、外周电极5以及场绝缘膜3的方式形成要成为耐湿绝缘膜7的SiN膜，如图7那样进行以下第一蚀刻工序：去除使半绝缘膜8与表面电极4连接的区域以及使半绝缘膜8与外周电极5连接的区域的SiN膜来在耐湿绝缘膜7中形成开口。在第一蚀刻工序中，保留进行引线键合及切割等的区域的SiN膜。
之后，如图8那样，以覆盖耐湿绝缘膜7的方式形成要成为半绝缘膜8的SInSiN膜。然后，进行以下第二蚀刻工序：通过使用同一蚀刻掩模对SiN膜(耐湿绝缘膜7)和半绝缘膜8(SInSiN膜)这两方进行蚀刻，如图9那样在进行引线键合及切割等的区域形成贯通耐湿绝缘膜7及半绝缘膜8的开口。在进行引线键合的区域的开口处露出表面电极4的一部分，在进行切割的区域露出场绝缘膜3。
通过以这样的过程进行耐湿绝缘膜7及半绝缘膜8的构图，能够减少对表面电极4、外周电极5以及场绝缘膜3的过蚀刻的次数，抑制因蚀刻引起的表面电极4、外周电极5以及场绝缘膜3的损伤。通过抑制表面电极4及外周电极5的表面的因过蚀刻引起的变质，还能够期待抑制变成容易发生绝缘物的析出等的状态的效果。
此外，在图7～图9所示的例子中，场绝缘膜3还设置于比外周电极5靠外侧的区域，抑制了进行SiN膜及SInSiN膜的蚀刻时的对外延基板30的损伤。
另外，对于SiN膜和SiO2膜，能够在相同的工序中进行蚀刻。因此，在形成图4的SBD102的情况下，也可以如图10那样，在对耐湿绝缘膜7的SiN膜进行构图的蚀刻中，在由SiO2膜构成的场绝缘膜3中形成用于使半绝缘膜8与包括终端阱区域2的外延基板30连接的开口。另外，该蚀刻也可以在上述的第一蚀刻工序中进行。即，也可以在第一蚀刻工序中进一步形成贯通耐湿绝缘膜7和场绝缘膜3这两方来使外延层32的一部分露出的开口。
在形成耐湿绝缘膜7及半绝缘膜8之后，例如将感光性聚酰亚胺以覆盖表面电极4、外周电极5、场绝缘膜3、耐湿绝缘膜7、半绝缘膜8以及外延基板30的表面S2的方式进行涂布，通过光刻工序形成具有预先决定的图案的表面保护膜10。此外，在SBD 100被硅胶等弹性模量低的密封凝胶覆盖来使用的情况下，也可以省略表面保护膜10的形成。
之后，在外延基板30的背面S1上，例如通过溅射法形成背面电极11，由此得到图1所示的SBD 100的结构。
此外，关于背面电极11的形成，也可以在形成表面电极4及外周电极5的工序之前或之后进行。作为背面电极11的材料，能够使用包含Ti、Ni、Al、Cu、Au中的一种或多种的金属等。背面电极11的厚度优选为50nm以上且2μm以下，例如也可以由厚度分别为1μm以下的Ti与Au的2层膜(Ti/Au)形成背面电极11。
[总结]
根据实施方式1及其变形例，抑制在表面电极4的外周端部及外周电极5的内周端部析出绝缘物。另外，终端区域的电位梯度变得平缓，抑制过度的电场集中，能够提高SBD的绝缘可靠性。
<实施方式2>
[装置结构]
图11是表示作为实施方式2所涉及的半导体装置的MOSFET 200的结构的局部截面图。图12是MOSFET 200的平面图，沿着图12的B-B线的向视截面图相当于图11。另外，图13是表示在作为有源区域的内侧区域RI形成的作为MOSFET的最小单位构造的单位单元UC的结构的截面图。在MOSFET 200的内侧区域RI排列有多个图13所示的单位单元UC(在图11的左端部分示出了最外周的单位单元UC)。此外，在图11～图13中，对具有与图1及图2所示的实施方式1所涉及的SBD 100的构成要素相同的功能的要素附加了与其相同的符号，因此在此省略与实施方式1重复的说明。
如图11那样，MOSFET 200是使用由单晶基板31和形成于该单晶基板31上的外延层32构成的外延基板30来形成的。单晶基板31是由n型(第一导电类型)的碳化硅(SiC)构成的半导体基板，外延层32是由在单晶基板31上外延生长的SiC构成的半导体层。即，MOSFET200是SiC-MOSFET。在本实施方式中，使用了具有4H的多型的外延基板30。
在有源区域中的外延层32的表侧的表层部选择性地形成有p型(第二导电类型)的元件阱区域9。另外，在元件阱区域9的表层部，分别选择性地形成有n型的源极区域15以及与元件阱区域9相比杂质的峰值浓度高的p型的接触区域19。
在终端区域中的外延层32的表侧的表层部，以围绕有源区域的方式选择性地形成有p型的终端阱区域20。终端阱区域20具备：高浓度区域21，与内侧区域RI和外侧区域RO的边界相接；以及低浓度区域22，以围绕高浓度区域21的方式从高浓度区域21向外侧延伸，与高浓度区域21相比杂质的峰值浓度低。并且，在高浓度区域21的表层部设置有与高浓度区域21相比杂质的峰值浓度高的终端接触区域29。终端接触区域29的导电类型也可以是n型。并且，在外延层32的外周部的表层部形成有n型的外周接触区域25。外周接触区域25的导电类型也可以是p型。
外延层32的除了以上的杂质区域(元件阱区域9、源极区域15、接触区域19、终端阱区域20以及外周接触区域25)以外的n型的区域是通过漂移而使电流流动的漂移层1。漂移层1的杂质浓度比单晶基板31的杂质浓度低。因此，单晶基板31具有与漂移层1相比低的电阻率。在此，将漂移层1的杂质浓度设为1×1014/cm3以上且1×1017/cm3以下。
终端阱区域20是在平面视图中围绕有源区域的框状(环状)的区域，作为所谓的保护环发挥功能。另外，如图11所示，以终端阱区域20的内侧(内周侧)的端部为界，将比其靠内侧的区域定义为作为有源区域的内侧区域RI，将比其靠外侧的区域定义为作为终端区域的外侧区域RO。
在有源区域中的外延基板30的表面S2上，以跨源极区域15、元件阱区域9以及漂移层1的方式形成有栅极绝缘膜12，在其上形成有栅极电极13。元件阱区域9的被栅极绝缘膜12和栅极电极13覆盖的表层部、即元件阱区域9中的源极区域15与漂移层1之间的部分是在MOSFET 200接通时形成反型沟道的沟道区域。
在有源区域中，栅极电极13被层间绝缘膜14覆盖，在层间绝缘膜14之上形成有作为表面电极的源极电极41。因此，栅极绝缘膜12与栅极电极13之间通过层间绝缘膜14而被电绝缘。如图12那样，源极电极41遍及内侧区域RI的整体地设置。
源极电极41通过形成于层间绝缘膜14的接触孔而连接于源极区域15及接触区域19。源极电极41与接触区域19形成了欧姆接触。另外，在外延基板30的背面S1上形成有作为漏极电极发挥功能的背面电极11。
如图11那样，栅极绝缘膜12、栅极电极13、层间绝缘膜14以及源极电极41的一部分越过内侧区域RI与外侧区域RO的边界而延伸至外侧区域RO。被引出到外侧区域RO的源极电极41通过形成于层间绝缘膜14的接触孔而与终端阱区域20内的终端接触区域29以形成欧姆接触或肖特基接触的方式连接。另外，被引出到外侧区域RO的栅极电极13隔着栅极绝缘膜12配设于终端阱区域20的高浓度区域21上，与高浓度区域21同样地在平面视图中以框状延伸。
对于被引出到外侧区域RO的栅极电极13，通过设置于层间绝缘膜14的开口而连接有形成于层间绝缘膜14上的栅极布线电极42。栅极布线电极42是用于接收用于控制源极电极41与作为漏极电极的背面电极11之间的电路径的栅极信号(控制信号)的控制布线电极，与源极电极41分离地设置，并且与源极电极41电绝缘。
如图12所示，栅极布线电极42包括以包围源极电极41的方式设置的栅极布线42w以及进行引线键合的栅极焊盘42p。在本实施方式中，源极电极41在平面视图中呈矩形，栅极焊盘42p以进入在矩形的源极电极41的一边形成的凹部的方式设置。图11所示的栅极布线电极42相当于栅极布线42w。此外，在图12的平面图中，仅示出了外延基板30、源极电极41以及栅极布线电极42，省略了其它要素的图示。
在图12中，栅极布线42w与栅极焊盘42p直接连接，但是也可以设为栅极布线42w与栅极焊盘42p相互分离而通过层间绝缘膜14之下的栅极电极13被电连接的结构。
场绝缘膜3设置于外延基板30的外侧区域RO的表面S2上，覆盖高浓度区域21的一部分和低浓度区域22的整体，延伸至外延基板30的端缘部附近。场绝缘膜3没有设置于内侧区域RI。即，在场绝缘膜3设置有在内部包含内侧区域RI的开口。
在图11中，场绝缘膜3的内周端连接于层间绝缘膜14的侧面，但是也可以使层间绝缘膜14的外周端搭在场绝缘膜3的内周端上。另外，场绝缘膜3和层间绝缘膜14也可以是同时形成的一体膜。
外周电极5以与终端阱区域20分离的方式设置于外延基板30的表面S2上，与外周接触区域25的表面的至少一部分连接。外周电极5的内周端搭在场绝缘膜3的外周端上。
耐湿绝缘膜7在外侧区域RO中设置于场绝缘膜3的至少一部分之上，覆盖源极电极41的外周端、外周电极5的内周端、栅极布线电极42的内周端及外周端。在耐湿绝缘膜7中，在源极电极41、外周电极5以及栅极布线电极42之上设置有开口。其中，栅极布线电极42上的开口部设置于未在图11中示出的栅极焊盘42p上，栅极布线42w被耐湿绝缘膜7完全覆盖。
半绝缘膜8以覆盖耐湿绝缘膜7的方式设置，与从耐湿绝缘膜7露出的源极电极41及外周电极5连接。半绝缘膜8不与栅极焊盘42p连接。
表面保护膜10以覆盖源极电极41的外周端、栅极布线电极42的内周端及外周端以及外周电极5的方式设置。在表面保护膜10中，在源极电极41及栅极焊盘42p上形成有开口。此外，在MOSFET 200被硅胶等弹性模量低的密封凝胶覆盖来使用的情况下，有时省略表面保护膜10。
耐湿绝缘膜7、半绝缘膜8以及表面保护膜10在进行源极电极41及栅极焊盘42p上的引线键合等的区域和进行外延基板30上的切割等的区域中开口。
图11示出了实施方式2所涉及的MOSFET 200的终端部的一个截面(沿着图12的B-B线的截面)，优选的是在MOSFET 200的终端部的栅极布线42w延伸的部分的全部的位置具有与图11同样的截面构造。另外，优选的是在配设有栅极焊盘42p的部分的全部的位置处耐湿绝缘膜7覆盖栅极焊盘42p的内周端及外周端的构造。即，优选的是耐湿绝缘膜7在平面视图中覆盖源极电极41的外周端的整周、外周电极5的内周端的整周以及栅极布线电极42的内周端及外周端的整周。另外，优选的是耐湿绝缘膜7在平面视图中覆盖栅极布线42w的内周端及外周端的整周。
此外，在本实施方式中，设外延基板30由SiC构成来进行了说明。SiC具有与Si相比宽的宽带隙，使用SiC的SiC半导体装置与使用Si的Si半导体装置相比，耐压性优异，容许电流密度也高，而且耐热性也高，因此还能够进行高温动作。但是，外延基板30的材料不限定于SiC，也可以由其它宽带隙半导体、例如氮化镓(GaN)构成。另外，也可以例如使用硅(Si)以代替宽带隙半导体。另外，半导体装置可以是MOSFET以外的晶体管，例如也可以是JFET(Junction FET：结型场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)。
[变形例1]
图14是表示实施方式2的变形例1所涉及的MOSFET 201的结构的平面图。在图14中，为了方便而仅示出了MOSFET 201的上表面结构中的源极电极41、栅极布线电极42。图14所示的MOSFET 201不同于图12所示的MOSFET 200，栅极布线42w不围绕源极电极41，以进入在平面视图中呈矩形的源极电极41的一边较深地形成的凹部的方式设置。
在MOSFET 201中，耐湿绝缘膜7也覆盖源极电极41的外侧端、外周电极5的内侧端以及栅极布线电极42的内周端及外周端，搭在源极电极41、外周电极5以及栅极布线电极42上，在源极电极41、外周电极5以及栅极布线电极42上具有开口。另外，耐湿绝缘膜7完全覆盖栅极布线42w，栅极布线电极42上的开口部设置于栅极焊盘42p。
另外，半绝缘膜8以覆盖耐湿绝缘膜7的方式设置，与从耐湿绝缘膜7露出的源极电极41及外周电极5连接。另外，半绝缘膜8不与栅极布线电极42连接。
[变形例2]
图15是表示实施方式2的变形例2所涉及的MOSFET 202的结构的局部截面图，图16是表示MOSFET 202的结构的平面图。此外，图16中的C-C线上的向视截面图对应于图15。在图16中，为了方便而仅示出了MOSFET 202的上表面结构中的源极电极41、栅极布线电极42。
在图16所示的MOSFET 202中，源极电极41包括在平面视图中呈矩形的源极焊盘41p以及以包围包括栅极布线42w的栅极布线电极42的方式形成的作为表面布线的源极布线41w。此外，在图16所示的MOSFET 202中，在平面上，栅极布线42w开口，源极布线41w与源极焊盘41p在栅极布线42w的开口部直接连接，但是也可以设为源极布线41w与源极焊盘41p相互分离而设置源极电极41、栅极布线电极42以及栅极电极13以外的导电膜来进行电连接的结构，还可以设为经由终端接触区域29电连接的结构。
在MOSFET 202中，耐湿绝缘膜7搭在源极电极41、栅极布线电极42以及外周电极5上，覆盖源极焊盘41p的外侧端、源极布线41w的内周端及外周端、栅极布线电极42的内周端及外周端以及外周电极5的内周端。优选的是耐湿绝缘膜7在平面视图中覆盖源极布线41w的内周端及外周端的整周。
另外，在耐湿绝缘膜7中，在源极电极41、外周电极5以及栅极布线电极42上形成有开口。源极电极41上的开口设置于源极布线41w和源极焊盘41p这两方之上。栅极布线电极42上的开口设置于栅极焊盘42p上，但是没有设置于栅极布线42w上，栅极布线42w被耐湿绝缘膜7完全覆盖。
另外，半绝缘膜8以覆盖耐湿绝缘膜7的方式设置，在耐湿绝缘膜7的开口部处与源极布线41w及外周电极5连接。另外，半绝缘膜8不与源极焊盘41p及栅极焊盘42p连接。
[动作]
关于图11所示的实施方式2所涉及的MOSFET 200的动作，分为2个状态进行说明。
第一状态是对栅极电极13施加了阈值以上的正的电压的状态。以下，将该状态称为“接通状态”。在接通状态下，在沟道区域形成反型沟道。反型沟道成为供作为载流子的电子在源极区域15与漂移层1之间流动的路径。在接通状态下，当以源极电极41为基准对背面电极11施加高的电压时，电流在单晶基板31和漂移层1中流动。将此时的源极电极41与背面电极11之间的电压称为接通电压，将在源极电极41与背面电极11之间流动的电流称为接通电流。接通电流仅在存在沟道的内侧区域RI流动，不在外侧区域RO中流动。
第二状态是对栅极电极13施加了小于阈值的电压的状态。以下，将该状态称为“断开状态”。在断开状态下，在沟道区域不形成反型沟道，因此接通电流不流动。因此，当源极电极41与背面电极11之间被施加高电压时，维持该高电压。此时，栅极电极13与源极电极41之间的电压相对于源极电极41与背面电极11之间的电压而言非常小，因此栅极电极13与背面电极11之间也被施加高电压。
在外侧区域RO中，栅极布线电极42及栅极电极13的各电极与背面电极11之间也被施加高电压。与在内侧区域RI中在元件阱区域9形成有与源极电极41的电接触同样地，在外侧区域RO中在终端接触区域29形成有与源极电极41的电接触，因此防止栅极绝缘膜12和层间绝缘膜14被施加高电场。
断开状态下的外侧区域RO进行与在实施方式1中说明的断开状态的SBD 100类似的动作。也就是说，漂移层1与终端阱区域20的pn结界面附近被施加高电场，如果背面电极11被施加超过临界电场的电压则发生雪崩击穿。通常，确定额定电压以在不发生雪崩击穿的范围中使用MOSFET 200。
在断开状态下，耗尽层从漂移层1与元件阱区域9及终端阱区域20的pn结界面向朝向单晶基板31的方向(下方向)和漂移层1的外周方向(右方向)扩展。
在此，考虑在高湿度下使MOSFET 200为断开状态的情况。在表面保护膜10由聚酰亚胺等构成的情况下，在高湿度下含有大量的水分。如果该水分到达源极电极41、栅极布线电极42以及外周电极5的表面，则由于施加到断开状态的MOSFET 200的电压而源极电极41及栅极布线电极42作为阴极发挥作用、且外周电极5作为阳极发挥作用。在不形成表面保护膜10的情况下，也有大量的水分透过密封凝胶而到达MOSFET 200，同样地源极电极41及栅极布线电极42作为阴极发挥作用、且外周电极5作为阳极发挥作用。另外，在栅极电极13被施加了源极电极41以下的电压的情况下，栅极布线电极42为阴极、且源极电极41为阳极这样的关系也成立。
在成为阴极的源极电极41及栅极布线电极42的附近，发生在实施方式1中说明的氧的还原反应和氢的生成反应。随之，在源极电极41及栅极布线电极42的附近，氢氧化物离子的浓度增加。氢氧化物离子与源极电极41及栅极布线电极42发生化学反应。例如在源极电极41及栅极布线电极42由铝构成的情况下，有时由于上述化学反应而铝成为氢氧化铝。另外，有时氢氧化铝由于周围的温度、pH等而成为氧化铝。
另外，在成为阳极的外周电极5的附近，例如在表面电极4由铝构成的情况下，铝成为Al3+而溶出，与周围的水分发生反应而成为氢氧化铝或氧化铝。
这样的反应在成为栅极布线电极42为阴极、且源极电极41为阳极的关系的情况下、或者成为与其相反的关系的情况下，也根据其极性而同样地发生。
这些氢氧化铝或氧化铝在源极电极41、栅极布线电极42以及外周电极5的表面作为绝缘物析出。如果由于该析出而源极电极41、栅极布线电极42以及外周电极5之上的膜破裂或被上推而剥离、且剥离发展而在场绝缘膜3及层间绝缘膜14的上部形成空洞部，则水分进入空洞部。进入该空洞部的水分会导致产生过量的泄漏电流、空洞部中的气体放电等，有可能成为引起MOSFET 200的元件破坏的原因。另外，在由于绝缘物的析出而发生体积膨胀的情况下，源极电极41、栅极布线电极42以及外周电极5之下的膜、外延基板30被施加应力，有可能引起MOSFET 200的物理破坏而成为引起元件破坏的原因。
上述的氢氧化铝或氧化铝的析出反应通过电场强度而被加速。特别是栅极布线电极42的外周端部、外周电极5的内周端部容易成为高电场，而且在外延基板30由碳化硅构成的情况下，漂移层1为高浓度，因此电场强度更进一步提高，氢氧化铝或氧化铝的析出反应被加速。另外，在源极电极41的外周端部、栅极布线电极42的内周端部，也由于施加到栅极布线电极42的电压而成为高电场，氢氧化铝或氧化铝的析出反应被加速。
另外，在半绝缘膜8与源极电极41、栅极布线电极42以及外周电极5的端部连接的情况下，水分通过半绝缘膜8而到达源极电极41、栅极布线电极42以及外周电极5的端部，并且通过半绝缘膜8而进行源极电极41、栅极布线电极42与外周电极5的电子的交换，氢氧化铝或氧化铝的析出反应更进一步被加速。并且，由于半绝缘膜8的导电性而在源极电极41、栅极布线电极42的端部及外周电极5的内周端部的周边容易产生电位梯度，有可能还发生基于电场强度的氢氧化铝或氧化铝的析出反应的加速。
另外，对栅极布线电极42的施加电压在MOSFET 200的动作中不断地变化，栅极布线电极42相对于源极电极41反复地成为阳极或成为负极。此时，电子在源极电极41与栅极布线电极42之间来回移动，根据其速度而有可能发生氢氧化铝或氧化铝的析出反应的加速。
与此相对，在实施方式2的MOSFET 200中，耐湿绝缘膜7完全覆盖栅极布线42w，而且覆盖源极电极41的外侧端面及外周电极5的内侧端面。另外，耐湿绝缘膜7覆盖栅极焊盘42p的外周端面及内周端面。因此，防止水分到达特别是氢氧化铝或氧化铝容易析出的栅极布线电极42、源极电极41的外周端部及外周电极5的内周端部。其结果，能够抑制氢氧化铝或氧化铝的析出。
另外，在MOSFET 200中，半绝缘膜8通过耐湿绝缘膜7的开口部而与源极电极41及外周电极5连接，半绝缘膜8不与栅极布线电极42连接。因此，从源极电极41至外周电极5形成不受栅极布线电极42的电位的影响的平缓的电位梯度。由此，能够抑制在终端阱区域2的周边产生过度的电场集中。
以上的效果在实施方式2的变形例1及2中说明的MOSFET 201及202中也能够得到。
在图14所示的MOSFET 201中，栅极布线42w不围绕源极电极41，以进入在平面视图中呈矩形的源极电极41的一边的凹部的方式设置。在这样的情况下，耐湿绝缘膜7也覆盖栅极焊盘42p的端部，并且完全覆盖栅极布线42w，而且覆盖源极电极41的外周端及外周电极5的内周端。因此，水分不易到达特别是氢氧化铝或氧化铝容易析出的栅极布线电极42、源极电极41的外周端部及外周电极5的内周端部，能够抑制氢氧化铝或氧化铝的析出。
另外，在MOSFET 201中，半绝缘膜8也通过耐湿绝缘膜7的开口部而与源极电极41及外周电极5连接，半绝缘膜8不与栅极布线电极42连接。因此，从源极电极41至外周电极5形成不受栅极布线电极42的电位的影响的平缓的电位梯度。由此，能够抑制在终端阱区域2的周边产生过度的电场集中。
在图15所示的MOSFET 202中，源极布线41w以围绕栅极布线电极42的方式设置。在这样的情况下，也成为耐湿绝缘膜7覆盖源极焊盘41p的外侧端面、源极布线41w的内周端及外周端、外周电极5的内侧端面、栅极布线电极42的内周端及外周端的结构。因此，水分不易到达特别是氢氧化铝或氧化铝容易析出的栅极布线电极42、源极电极41的外周端部及外周电极5的内周端部，能够抑制氢氧化铝或氧化铝的析出。
另外，在MOSFET 202中，半绝缘膜8通过耐湿绝缘膜7的开口部而与源极布线41w及外周电极5连接，半绝缘膜8不与栅极布线电极42连接。因此，从源极布线41w至外周电极5形成不受栅极布线电极42的电位的影响的平缓的电位梯度。由此，能够抑制在终端阱区域2的周边产生过度的电场集中。
[制造方法]
接着，说明实施方式2的MOSFET 200的制造方法。
首先，与实施方式1同样地，准备包含比较高的浓度(n+)的n型杂质的低电阻的单晶基板31。单晶基板31是具有4H的多型的SiC基板，具有4度或8度的偏离角。
接着，在单晶基板31上进行SiC的外延生长，形成n型且杂质浓度为1×1014/cm3以上且1×1017/cm3以下的外延层32。其结果，得到由单晶基板31和外延层32构成的外延基板30。
接着，将通过光刻工序进行的抗蚀剂掩模的形成与将该抗蚀剂掩模用作注入掩模的离子注入工序进行组合，反复进行在外延层32的上层部形成杂质区域的工序，由此在外延层32的上层部形成终端阱区域20、元件阱区域9、接触区域19、源极区域15、终端接触区域29以及外周接触区域25。
在这些离子注入中，作为n型杂质使用N(氮)等，作为p型杂质使用Al或B等。元件阱区域9以及终端阱区域20的高浓度区域21能够一并形成。另外，接触区域19和终端接触区域29能够一并形成。源极区域15和外周接触区域25能够一并形成。另外，终端接触区域29也可以与源极区域15一并形成。另外，外周接触区域25也可以与接触区域19一并形成。
将元件阱区域9以及终端阱区域20的高浓度区域21的杂质浓度设为1.0×1018/cm3以上且1.0×1020/cm3以下。将源极区域15的杂质浓度设为1.0×1019/cm3以上且1.0×1021/cm3以下，使其比元件阱区域9的杂质浓度高。终端阱区域20的低浓度区域22的剂量优选为0.5×1013/cm2以上且5×1013/cm2以下，例如设为1.0×1013/cm2。使接触区域、终端接触区域29以及外周接触区域25的杂质浓度比元件阱区域9的杂质浓度高。
关于离子注入的注入能量，在Al的情况下，例如设为100keV以上且700keV以下。在该情况下，从上述剂量[cm-2]换算得到的低浓度区域22的杂质浓度为1×1017/cm3以上且1×1019/cm3以下。另外，关于离子注入的注入能量，在N的情况下，例如设为20keV以上且300keV以下。
之后，利用热处理装置在氩(Ar)气体等非活性气体气氛中在1300℃以上且1900℃以下的温度下进行30秒以上且1小时以下的退火。通过该退火，通过离子注入来添加的杂质被活化。
接着，例如通过CVD法在外延基板30的表面上沉积要成为场绝缘膜3的厚度1μm的SiO2膜。之后，通过光刻工序和蚀刻工序，以去除内侧区域RI、外侧区域RO的高浓度区域21上的一部分区域、使外周电极5连接于外延基板30的区域的SiO2膜的方式对SiO2膜进行构图。由此，在外延基板30的表面S2上形成场绝缘膜3。
接着，通过对外延层32的没有被场绝缘膜3覆盖的表面S2进行热氧化，形成要成为栅极绝缘膜12的SiO2。然后，在栅极绝缘膜12上，通过减压CVD法形成要成为栅极电极13的具有导电性的多晶硅膜。并且，通过光刻工序和蚀刻工序对多晶硅膜进行构图，由此形成栅极电极13。
接着，通过CVD法形成要成为层间绝缘膜14的SiO2膜。然后，通过光刻工序和蚀刻工序，形成贯通SiO2并到达接触区域19、源极区域15的各区域的接触孔。与此同时，在外侧区域RO中，形成贯通层间绝缘膜14并到达栅极电极13的接触孔。另外，从场绝缘膜3上和外延层32的外周部去除SiO2膜。
也可以设为层间绝缘膜14搭在场绝缘膜3之上的结构。另外，关于为了使外周电极5连接于外延基板30而设置于场绝缘膜3的开口，也可以在层间绝缘膜14的构图时形成。另外，也可以在相同的工序中进行场绝缘膜3和层间绝缘膜14的形成，将场绝缘膜3和层间绝缘膜14设为一体膜。
接着，在外延基板30的表面S2上，通过溅射法或蒸镀法等形成要成为源极电极41、栅极布线电极42以及外周电极5的材料层，通过光刻工序和蚀刻工序对该材料层进行构图。作为成为源极电极41、栅极布线电极42以及外周电极5的材料层，例如使用包含Ti、Ni、Al、Cu、Au的任一种或多种的金属、或如Al-Si那样的Al合金等。在外延基板30的与这样的材料层相接的部分，也可以预先通过热处理形成硅化物膜。
接着，例如通过等离子体CVD形成要成为耐湿绝缘膜7的SiN膜。之后，通过光刻工序和蚀刻工序，去除使半绝缘膜8与源极电极41及外周电极5连接的区域和进行引线键合及切割等的区域的SiN膜，由此在这些区域形成具有开口的耐湿绝缘膜7。
接着，例如通过等离子体CVD形成要成为半绝缘膜8的SInSiN膜。之后，通过光刻工序和蚀刻工序去除进行引线键合及切割等的区域的SInSiN膜，由此在这些区域形成具有开口的半绝缘膜8。
关于进行引线键合及切割等的区域的SiN膜及SInSiN膜的去除，也可以在相同的蚀刻工序中进行。另外，在半绝缘膜8的形成中，也可以通过在SInSiN膜上形成耐湿性、绝缘性高的SiN膜来将半绝缘膜8设为层叠构造。
接着，例如将感光性聚酰亚胺以覆盖源极电极41、栅极布线电极42、外周电极5、场绝缘膜3、层间绝缘膜14、耐湿绝缘膜7、半绝缘膜8上以及外延基板30的表面S2的方式进行涂布，通过光刻工序形成具有预先决定的图案的表面保护膜10。此外，在MOSFET 200被硅胶等弹性模量低的密封凝胶覆盖来使用的情况下，也可以省略表面保护膜10的形成。
之后，在外延基板30的背面S1上，例如通过溅射法形成背面电极11，由此得到图11所示的MOSFET 200的结构。
此外，关于背面电极11的形成，也可以在形成源极电极41、栅极布线电极42以及外周电极5的工序之前或之后进行。作为背面电极11的材料，能够使用包含Ti、Ni、Al、Cu、Au中的一种或多种的金属等。背面电极11的厚度优选为50nm以上且2μm以下，例如也可以由厚度分别为1μm以下的Ti与Au的2层膜(Ti/Au)形成背面电极11。
[总结]
根据实施方式2及其变形例的结构，抑制在源极电极41、栅极布线电极42以及外周电极5的端部析出绝缘物。另外，使终端区域的电位梯度平缓来抑制过度的电场集中，能够提高MOSFET的绝缘可靠性。
<实施方式3>
在实施方式3中，示出将上述的实施方式1及2所涉及的半导体装置应用于电力变换装置的例子。在此，说明将实施方式1及2所涉及的半导体装置应用于作为电力变换装置的三相的逆变器的情况。
图17是概略地表示应用了实施方式3所涉及的电力变换装置2000的电力变换系统的结构的框图。
图17所示的电力变换系统具有电源1000、电力变换装置2000以及负载3000。电源1000是直流电源，向电力变换装置2000供给直流电力。电源1000也能够由各种电源构成，例如能够由直流系统、太阳能电池、蓄电池构成，另外，也可以由连接于交流系统的整流电路或AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预先决定的电力的DC/DC转换器构成电源1000。
电力变换装置2000是连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，向负载3000供给交流电力。如图17所示，电力变换装置2000具有：主变换电路2001，将直流电力变换为交流电力并输出；驱动电路2002，输出对主变换电路2001的各开关元件进行驱动的驱动信号；以及控制电路2003，将对驱动电路2002进行控制的控制信号输出到驱动电路2002。
负载3000是通过从电力变换装置2000供给的交流电力被驱动的三相的电动机。此外，负载3000不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下，说明电力变换装置2000的详情。主变换电路2001具有开关元件和续流二极管(未图示)，通过由开关元件进行开关动作，将从电源1000供给的直流电力变换为交流电力并供给到负载3000。主变换电路2001的具体的电路结构有各种结构，本实施方式所涉及的主变换电路2001是2电平的三相全桥电路，能够由6个开关元件以及与各开关元件反并联连接的6个续流二极管构成。对主变换电路2001的各开关元件和各续流二极管的至少任一个应用了上述的实施方式1或2所涉及的半导体装置。6个开关元件按每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。而且，各上下臂的输出端子、即主变换电路2001的3个输出端子连接于负载3000。
驱动电路2002生成对主变换电路2001的开关元件进行驱动的驱动信号，将其供给到主变换电路2001的开关元件的控制电极。具体地说，按照来自后述的控制电路2003的控制信号，将使开关元件成为接通状态的驱动信号和使开关元件成为断开状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号是比开关元件的阈值电压大的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号是比开关元件的阈值电压小的电压信号(断开信号)。
控制电路2003对主变换电路2001的开关元件进行控制使得向负载3000供给期望的电力。具体地说，基于应该向负载3000供给的电力计算主变换电路2001的各开关元件应该成为接通状态的时间(接通时间)。例如，能够通过根据应该输出的电压对开关元件的接通时间进行调制的脉冲宽度调制(PWM：Pulse Width Modulation)控制来控制主变换电路2001。然后，向驱动电路2002输出控制指令(控制信号)，使得在各时间点向应该成为接通状态的开关元件输出接通信号、且向应该成为断开状态的开关元件输出断开信号。驱动电路2002按照该控制信号向各开关元件的控制电极输出接通信号或断开信号来作为驱动信号。
在本实施方式所涉及的电力变换装置中，作为主变换电路2001的续流二极管能够应用实施方式1所涉及的半导体装置，作为开关元件能够应用实施方式2所涉及的半导体装置。另外，在这样将实施方式1及2所涉及的半导体装置应用于电力变换装置2000的情况下，通常被埋入于凝胶或树脂等来使用，但是这些材料也不能完全阻断水分，通过实施方式1及实施方式2中示出的结构来维持半导体装置的绝缘保护。由此能够实现可靠性提高。
在本实施方式中，说明了将应用实施方式1及2所涉及的半导体装置的电力变换装置设为2电平的三相逆变器的例子，但是实施方式1及2所涉及的半导体装置能够应用于各种电力变换装置。例如，电力变换装置也可以是如3电平那样的多电平的装置。在向单相负载供给电力的情况下，电力变换装置也可以是单相的逆变器。在向直流负载等供给电力的情况下，电力变换装置也可以是DC/DC转换器或AC/DC转换器。
另外，应用了实施方式1及2所涉及的半导体装置的电力变换装置不限定于以电动机为负载，例如还能够使用于放电加工机、激光加工机、感应加热烹调器或非接触器供电系统用的电源装置，并且还能够用作太阳能发电系统和蓄电系统等的功率调节器。
此外，能够将各实施方式自由组合、或者将各实施方式适当变形、省略。
上述的说明在全部的方式中均是例示，可理解为能够设想未例示的无数个变形例。例如，也可以设想将任意的构成要素进行变形、追加或省略、以及提取至少一个实施方式中的至少一个构成要素并将其与其它实施方式的构成要素组合。
另外，只要不产生矛盾，在上述的各实施方式中记载为具备“一个”的构成要素也可以具备“一个以上”。并且，构成本公开所涉及的技术的构成要素是概念性的单位，也可以是一个构成要素包括多个构造物，另外也可以是一个构成要素成为某构造物的一部分。另外，在本公开所涉及的技术的构成要素中，只要发挥与其相同的功能，则包括具有其它构造或形状的构造物。

Claims (21)

1.一种半导体装置，具备：
第一导电类型的半导体层；
场绝缘膜，形成于所述半导体层的表面上；
表面电极，形成于所述半导体层的比所述场绝缘膜靠内侧的表面上，搭在所述场绝缘膜的内周端上；
外周电极，形成于所述半导体层的比所述场绝缘膜靠外侧的表面上，搭在所述场绝缘膜的外周端上；
第二导电类型的阱区域，形成于所述半导体层的表层部，连接于所述表面电极，且延伸至比所述表面电极的外周端靠外侧的位置；
耐湿绝缘膜，以覆盖所述表面电极的外周端、所述外周电极的内周端以及所述场绝缘膜的方式形成；
半绝缘膜，形成于所述耐湿绝缘膜上，连接于从所述耐湿绝缘膜露出的所述表面电极及所述外周电极；以及
背面电极，形成于所述半导体层的背面侧。
2.一种半导体装置，具备：
第一导电类型的半导体层；
场绝缘膜，形成于所述半导体层的表面上；
层间绝缘膜，形成于所述半导体层的比所述场绝缘膜靠内侧的表面上；
表面电极，形成于所述半导体层的表面上，搭在所述层间绝缘膜上；
控制布线电极，在比所述表面电极靠外侧的所述层间绝缘膜上，与所述表面电极分离地形成；
外周电极，形成于所述半导体层的比所述场绝缘膜靠外侧的表面上，搭在所述场绝缘膜的外周端上；
第二导电类型的阱区域，形成于所述半导体层的表层部，连接于所述表面电极，且延伸至比所述表面电极的外周端靠外侧的位置；
耐湿绝缘膜，以覆盖所述表面电极的外周端、所述外周电极的内周端、所述控制布线电极的内周端及外周端、以及所述场绝缘膜的方式形成；
半绝缘膜，形成于所述耐湿绝缘膜上，连接于从所述耐湿绝缘膜露出的所述表面电极及所述外周电极；以及
背面电极，形成于所述半导体层的背面侧。
3.根据权利要求1所述的半导体装置，其中，
所述耐湿绝缘膜在平面视图中覆盖所述表面电极的外周端的整周和所述外周电极的内周端的整周。
4.根据权利要求2所述的半导体装置，其中，
所述耐湿绝缘膜在平面视图中覆盖所述表面电极的外周端的整周、所述外周电极的内周端的整周、以及所述控制布线电极的内周端及外周端的整周。
5.根据权利要求2所述的半导体装置，其中，
所述控制布线电极包括以包围所述表面电极的方式形成的控制布线，
所述耐湿绝缘膜覆盖所述控制布线的整体。
6.根据权利要求5所述的半导体装置，其中，
所述耐湿绝缘膜在平面视图中覆盖所述控制布线的内周端及外周端的整周。
7.根据权利要求5或6所述的半导体装置，其中，
所述表面电极包括表面布线，该表面布线形成为包围包括所述控制布线的所述控制布线电极，
所述耐湿绝缘膜覆盖所述表面布线的内周端及外周端，并且在所述表面布线上具有开口，
所述半绝缘膜通过所述耐湿绝缘膜的所述开口而连接于所述表面布线。
8.根据权利要求7所述的半导体装置，其中，
所述耐湿绝缘膜在平面视图中覆盖所述表面布线的内周端及外周端的整周。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述耐湿绝缘膜由氮化硅形成。
10.根据权利要求9所述的半导体装置，其中，
所述耐湿绝缘膜的电阻率为1×1012Ω·cm以上。
11.根据权利要求1至10中的任一项所述的半导体装置，其中，
所述耐湿绝缘膜在所述耐湿绝缘膜的内周端与外周端之间具有用于使所述半绝缘膜连接于所述表面电极或所述外周电极的开口。
12.根据权利要求1至11中的任一项所述的半导体装置，其中，
所述阱区域以被分割为多个的方式形成，
所述半导体装置具备与多个所述阱区域的各所述阱区域连接且搭在所述场绝缘膜上的多个辅助电极，
所述半绝缘膜通过形成于所述耐湿绝缘膜的开口而连接于多个所述辅助电极。
13.根据权利要求1至12中的任一项所述的半导体装置，其中，
所述半绝缘膜通过形成于所述场绝缘膜及所述耐湿绝缘膜的开口而连接于包括所述阱区域的所述半导体层。
14.根据权利要求1至13中的任一项所述的半导体装置，其中，
所述半导体层由宽带隙半导体形成。
15.根据权利要求14所述的半导体装置，其中，
所述宽带隙半导体是碳化硅。
16.一种电力变换装置，具备：
变换电路，具有权利要求1至15中的任一项所述的半导体装置，该变换电路将所输入的电力进行变换并输出；
驱动电路，将用于对所述半导体装置进行驱动的驱动信号输出到所述半导体装置；以及
控制电路，将用于对所述驱动电路进行控制的控制信号输出到所述驱动电路。
17.一种半导体装置的制造方法，是权利要求1至15中的任一项所述的半导体装置的制造方法，包括：
以覆盖所述表面电极、所述外周电极以及所述场绝缘膜的方式形成所述耐湿绝缘膜的工序；
通过对所述耐湿绝缘膜进行蚀刻，在所述耐湿绝缘膜中形成用于使所述半绝缘膜连接于所述表面电极的开口和用于使所述半绝缘膜连接于所述外周电极的开口的第一蚀刻工序；
在所述第一蚀刻工序之后，以覆盖所述耐湿绝缘膜的方式形成所述半绝缘膜的工序；以及
通过使用同一蚀刻掩模对所述耐湿绝缘膜和所述半绝缘膜这两方进行蚀刻，形成贯通所述耐湿绝缘膜和所述半绝缘膜这两方来使所述表面电极的一部分露出的开口的第二蚀刻工序。
18.根据权利要求17所述的半导体装置的制造方法，其中，
在所述第一蚀刻工序中形成的用于使所述半绝缘膜连接于所述表面电极的所述开口与在所述第二蚀刻工序中形成的使所述表面电极的一部分露出的所述开口相互分离。
19.根据权利要求17或18所述的半导体装置的制造方法，其中，
在所述第二蚀刻工序中，还形成贯通所述耐湿绝缘膜和所述半绝缘膜这两方来使所述场绝缘膜的一部分露出的开口。
20.根据权利要求19所述的半导体装置的制造方法，其中，
在所述第一蚀刻工序中形成的用于使所述半绝缘膜连接于所述外周电极的所述开口与在所述第二蚀刻工序中形成的使所述场绝缘膜的一部分露出的所述开口相互分离。
21.根据权利要求17所述的半导体装置的制造方法，其中，
在所述第一蚀刻工序中，进一步形成贯通所述耐湿绝缘膜和所述场绝缘膜这两方来使所述半导体层的一部分露出的开口。
CN202180100904.XA 2021-07-29 2021-07-29 半导体装置、电力变换装置以及半导体装置的制造方法 Pending CN117693818A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/028085 WO2023007650A1 (ja) 2021-07-29 2021-07-29 半導体装置、電力変換装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117693818A true CN117693818A (zh) 2024-03-12

Family

ID=85087706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180100904.XA Pending CN117693818A (zh) 2021-07-29 2021-07-29 半导体装置、电力变换装置以及半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JPWO2023007650A1 (zh)
CN (1) CN117693818A (zh)
WO (1) WO2023007650A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP5685991B2 (ja) * 2011-03-01 2015-03-18 トヨタ自動車株式会社 半導体装置
JP5921784B2 (ja) * 2014-01-10 2016-05-24 三菱電機株式会社 半導体装置
DE112018007915T5 (de) * 2018-08-17 2021-04-29 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler

Also Published As

Publication number Publication date
WO2023007650A1 (ja) 2023-02-02
JPWO2023007650A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
US20190057873A1 (en) Semiconductor device, method of manufacturing same, and power converter
JP6870119B2 (ja) 半導体装置および電力変換装置
JP6995209B2 (ja) 半導体装置および電力変換装置
CN110431669B (zh) 半导体装置以及电力变换装置
US11094815B2 (en) Semiconductor device and power conversion apparatus
CN113330579B (zh) 半导体装置以及电力变换装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP7248138B2 (ja) 半導体装置および電力変換装置
US20230253345A1 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
WO2023007650A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7459292B2 (ja) 半導体装置および電力変換装置
WO2021245992A1 (ja) 半導体装置および電力変換装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
CN117461143A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination