JP2868359B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2868359B2
JP2868359B2 JP4081969A JP8196992A JP2868359B2 JP 2868359 B2 JP2868359 B2 JP 2868359B2 JP 4081969 A JP4081969 A JP 4081969A JP 8196992 A JP8196992 A JP 8196992A JP 2868359 B2 JP2868359 B2 JP 2868359B2
Authority
JP
Japan
Prior art keywords
region
insulating film
opening
resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4081969A
Other languages
English (en)
Other versions
JPH05283649A (ja
Inventor
昭男 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4081969A priority Critical patent/JP2868359B2/ja
Priority to US08/036,621 priority patent/US5278082A/en
Publication of JPH05283649A publication Critical patent/JPH05283649A/ja
Application granted granted Critical
Publication of JP2868359B2 publication Critical patent/JP2868359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903FET configuration adapted for use as static memory cell
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、より詳しくは、SRAM(スタティック・ラン
ダム・アクセス・メモリ)などのゲート電極と活性化領
域とを直接接続する半導体装置の製造方法に関する。
【0002】
【従来の技術】一般に、SRAMでは、図4(パターン
レイアウト)に示すように、ゲート電極300と基板の
活性化領域100とが開口200を通して直接接続され
る。従来、この種の接続箇所を形成する場合、図3(a)
に示すように、まず、半導体基板101の表面にロコス
酸化膜(素子分離領域)103を形成した後、活性化領域
100にゲート絶縁膜102を形成する。続いて、ゲー
ト絶縁膜102に開口200を形成し、この上に、リン
ドープした多結晶シリコン膜(または多結晶シリコン膜
とシリサイドからなる複合膜)107を堆積する。この
後、レジスト108を設けてエッチングを行って、同図
(b)に示すように、上記多結晶シリコン膜107からな
るゲート電極300を形成する。ここで、レジスト10
8の端部108aとゲート絶縁膜102の端部との間に
隙間Dが設けられている。次に、ゲート電極300の側
面300aに、SiO2からなるサイドウォール121を
形成する。この後、基板101にひ素イオンを注入し、
所定の熱処理を行って、活性化領域100のうちゲート
電極300に覆われていない領域に高不純物濃度領域
(ソースドレイン領域)112を形成する。この時、活性
化領域100のうちゲート電極300に覆われた領域に
は、ゲート電極300からのリン拡散により高不純物濃
度領域111が形成される。この高不純物濃度領域11
1,112は、互いに電気的に導通すべき領域である。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では、図3(a)に示すように、レジスト108
の端部108aとゲート絶縁膜102の端部102aとの
間に隙間Dを設けたため、同図(b)に示すように、ゲー
ト電極300をエッチングにより形成する時に、その箇
所に溝120が形成される。この溝120はサイドウォ
ール121形成時にSiO2121,122で埋まるた
め、高不純物濃度領域112を形成するためのひ素イオ
ン注入時に、SiO2121,122によってひ素がマス
クされる。このため、高不純物濃度領域111と高不純
物濃度領域112とが溝120の下でつながらず、ゲー
ト電極300と高不純物濃度領域(ソースドレイン領域)
112とが導通しない恐れがある。
【0004】ここで、図3(a)に示したレジスト108
のパターンを変えて、レジスト108が開口200を覆
ってゲート絶縁膜102に重なる(位置合わせのための
裕度を持たせる)ようにした場合、同図(b)に示した段階
で、ゲート電極300とゲート絶縁膜102とが重なっ
た状態となる。したがって、溝120は形成されない。
しかし、同図(c)に示した段階で、ゲート電極300と
ゲート絶縁膜102が重なった領域には、ひ素イオンが
注入されないし(ゲート電極300によって遮られる)、
また、ゲート電極300からのリンも拡散されない(ゲ
ート絶縁膜102によって遮られる)。このため、結
局、高不純物濃度領域111と高不純物濃度領域112
とがつながらず、ゲート電極300と高不純物濃度領域
(ソースドレイン領域)112とが導通しないことにな
る。
【0005】また、上記ひ素イオン注入後の熱処理の条
件を高温または長時間に変えることにより、高不純物濃
度領域111,112の拡散長を溝120の寸法に比し
て十分に大きくすることができる(これにより、高不純
物濃度領域111,112をつなぐ)。しかし、素子を微
細化するという基本的な要請に反する。
【0006】そこで、この発明の目的は、素子微細化の
要請に反しないで、ゲート電極とソースドレイン領域と
を確実に接続できる半導体装置の製造方法を提供するこ
とにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体装置の製造方法は、半導体基板表
面に定められた活性化領域に、ゲート絶縁膜を形成した
後、多結晶シリコン膜および加工用絶縁膜を順に堆積す
る工程と、上記加工用絶縁膜上にレジストを塗布し、フ
ォトリソグラフィを行って、所定寸法のレジスト開口を
形成する工程と、上記レジストをマスクとして上記加工
用絶縁膜をエッチングして、等方的オーバーエッチング
により、上記加工用絶縁膜に上記レジスト開口よりも寸
法が大きい第1の開口を形成する工程と、上記レジスト
をマスクとして上記多結晶シリコン膜およびゲート絶縁
膜をエッチングして、上記多結晶シリコン膜およびゲー
ト絶縁膜に上記レジスト開口と同一寸法の第2の開口を
形成する工程と、上記レジストを除去した後、上記加工
用絶縁膜をマスクとして、上記活性化領域のうち上記第
1の開口に相当する領域に第1の不純物をイオン注入す
る工程と、上記加工用絶縁膜を除去した後、上記基板上
に、第2の不純物が添加された多結晶シリコン膜または
この多結晶シリコン膜とシリサイドとの複合膜を堆積す
る工程と、フォトリソグラフィおよびエッチングを行っ
て上記堆積した膜を加工して、上記第2の開口を覆って
上記ゲート絶縁膜に重なり、かつ、端部が上記第1の不
純物をイオン注入した領域に存するゲート電極を形成す
る工程と、上記ゲート電極をマスクとして、上記活性化
領域のうち上記ゲート電極に覆われていない領域に第3
の不純物をイオン注入する工程と、所定の熱処理を行っ
て、上記活性化領域にイオン注入した第1の不純物およ
び第3の不純物を活性化するとともに、上記活性化領域
のうち上記第2の開口に相当する領域に、上記ゲート電
極から第2の不純物を拡散させる工程を有することを特
徴としている。
【0008】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により詳細に説明する。
【0009】SRAMのゲート電極と活性化領域とを直
接接続する方法について説明するものとする。 まず、図1(a)に示すように、半導体基板1の表面に
厚さ4000Åのロコス酸化膜(素子分離領域)3を形成
した後、活性化領域100に厚さ100Åのゲート絶縁
膜2を形成する。続いてこの上に、CVD(化学気相成
長)法により、厚さ200Åの多結晶シリコン膜4と、
加工用絶縁膜としての厚さ1500Åの酸化膜(以下、
「CVD酸化膜」という。)5を順に堆積する。 次に、上記CVD酸化膜5上にレジスト6を塗布し、
フォトリソグラフィを行って、所定寸法のレジスト開口
80を形成する。 次に、同図(b)に示すように、レジスト6をマスクと
してCVD酸化膜5をエッチングして、等方的オーバー
エッチングにより、CVD酸化膜5にレジスト開口80
よりも寸法が大きい第1の開口90を形成する。なお、
CVD酸化膜端部5aのレジスト端部6aからの後退距離
は0.2〜0.4μmとした。 次に、再びレジスト6をマスクとして多結晶シリコン
膜4およびゲート絶縁膜2をエッチングして、同図(c)
に示すように、多結晶シリコン膜4およびゲート絶縁膜
2にレジスト開口80と同一寸法の第2の開口200を
形成する。同一のレジスト6をマスクとしているので、
第1の開口90と第2の開口200とを自己整合的に位
置合わせ精度良く形成することができる。 次に、レジスト6を除去した後、CVD酸化膜5をマ
スクとして、活性化領域100のうち第1の開口90に
相当する領域A,Bに、第1の不純物としてリンまたは
ひ素をドーズ量1〜3×1015cm-2だけイオン注入する
(図中、注入したイオンを「×」印で示している。)。注入
エネルギは、リンのとき50keV、ひ素のとき80keV
とする。なお、加速されたイオンは、領域Aには直接注
入され、領域Bには多結晶シリコン膜4,ゲート絶縁膜
2を突き抜けて注入される。 次に、同図(d)に示すように、薄いフッ酸溶液を用い
てCVD酸化膜5を除去する。この時、ロコス酸化膜3
の表面3aもエッチングされる。しかし、ロコス酸化膜
3のエッチング速度はCVD酸化膜に比して1/5〜1
/10倍であるから、ロコス酸化膜3の膜厚減少量は高
々150〜300Åに抑えることができる。この後、図
2(e)に示すように、上記基板1上に、多結晶シリコン
膜7を厚さ1500Åだけ堆積し、熱拡散により、この
多結晶シリコン膜7にリン(第2の不純物)を高濃度に添
加する。なお、配線抵抗を下げるために、さらに図示し
ないタングステンシリサイド膜を1000Åだけ堆積し
て、多結晶シリコン膜7との複合膜とした。 次に、同図(f)に示すように、レジスト8を塗布し、
フォトリソグラフィおよびエッチングを行って上記堆積
した膜7を加工する。これにより、同図(g)に示すよう
に、ゲート電極300を形成する。ゲート電極300
は、第2の開口200を覆ってゲート絶縁膜2に重な
り、かつ、端部300aが第1の不純物をイオン注入し
た領域Bに存するように仕上げる。 次に、通常のLDD形成工程にしたがって、ゲート電
極300をマスクとしてリンをイオン注入し、さらにゲ
ート電極300の側面300aにSiO2からなるサイド
ウォール9を形成する。そして、ゲート電極300およ
びサイドウォール9をマスクとして、活性化領域100
のうちゲート電極300(とサイドウォール9)に覆われ
ていない領域Cにひ素(第3の不純物)をイオン注入す
る。 この後、所定の熱処理(温度900℃)を行って、活性
化領域100にイオン注入したリン(第1の不純物)およ
びひ素(第3の不純物)を活性化して高不純物濃度領域1
0,12を形成する。同時に、活性化領域100のうち
第2の開口200に相当する領域Aに、ゲート電極30
0からリン(第2の不純物)を拡散させて高不純物濃度領
域11を形成する。
【0010】このようにした場合、ゲート電極300に
覆われている領域Aに設けた高不純物濃度領域11とゲ
ート電極300に覆われていない領域Bに設けた高不純
物濃度領域(ソースドレイン領域)12とを、予め注入し
た高不純物濃度領域10によって確実に接続することが
できる。したがって、ゲート電極300とソースドレイ
ン領域12とを確実に導通させることができる。しか
も、高不純物濃度領域11,12の不純物拡散長を変え
ていないので、素子微細化の要請に反することもない。
【0011】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法は、活性化領域のうちゲート電極と
ゲート絶縁膜とが重なるべき領域に、加工用絶縁膜をオ
ーバーエッチングして形成した第1の開口を通して予め
第1の不純物をイオン注入し、しかる後、ゲート絶縁膜
に第2の開口を形成し、続いて、この第2の開口を覆っ
て上記ゲート絶縁膜に重なる状態にゲート電極を形成
し、さらに、上記ゲート電極に覆われていない領域に第
3の不純物をイオン注入してソースドレイン領域を形成
するとともに、上記第2の開口を通してゲート電極から
の第2の不純物を拡散させて高不純物濃度領域を形成し
ているので、この第2の不純物による高不純物濃度領域
と第3の不純物によるソースドレイン領域とを、予め注
入した第1の不純物による高不純物濃度領域によって確
実に接続することができる。したがって、ゲート電極と
ソースドレイン領域とを確実に導通させることができ
る。しかも、各高不純物濃度領域の不純物拡散長を変え
ていないので、素子微細化の要請に反することもない。
【図面の簡単な説明】
【図1】 この発明の一実施例のSRAMの製造方法を
説明する工程図である。
【図2】 この発明の一実施例のSRAMの製造方法を
説明する工程図である。
【図3】 従来のSRAMの製造方法を説明する工程図
である。
【図4】 従来のSRAMのパターンレイアウトを示す
図である。
【符号の説明】 1 半導体基板 2 ゲート絶縁膜 3 ロコス酸化膜 4,7 多結晶シリコン膜 5 CVD酸化膜 6,8 レジスト 9 サイドウォール 10,11 高不純物濃度領域 12 ソースドレイン領域(高不純物濃度領域) 80 レジスト開口 90 第1の開口 100 活性化領域 200 第2の開口 300 ゲート電極

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板表面に定められた活性化領域
    に、ゲート絶縁膜を形成した後、多結晶シリコン膜およ
    び加工用絶縁膜を順に堆積する工程と、 上記加工用絶縁膜上にレジストを塗布し、フォトリソグ
    ラフィを行って、所定寸法のレジスト開口を形成する工
    程と、 上記レジストをマスクとして上記加工用絶縁膜をエッチ
    ングして、等方的オーバーエッチングにより、上記加工
    用絶縁膜に上記レジスト開口よりも寸法が大きい第1の
    開口を形成する工程と、 上記レジストをマスクとして上記多結晶シリコン膜およ
    びゲート絶縁膜をエッチングして、上記多結晶シリコン
    膜およびゲート絶縁膜に上記レジスト開口と同一寸法の
    第2の開口を形成する工程と、 上記レジストを除去した後、上記加工用絶縁膜をマスク
    として、上記活性化領域のうち上記第1の開口に相当す
    る領域に第1の不純物をイオン注入する工程と、 上記加工用絶縁膜を除去した後、上記基板上に、第2の
    不純物が添加された多結晶シリコン膜またはこの多結晶
    シリコン膜とシリサイドとの複合膜を堆積する工程と、 フォトリソグラフィおよびエッチングを行って上記堆積
    した膜を加工して、上記第2の開口を覆って上記ゲート
    絶縁膜に重なり、かつ、端部が上記第1の不純物をイオ
    ン注入した領域に存するゲート電極を形成する工程と、 上記ゲート電極をマスクとして、上記活性化領域のうち
    上記ゲート電極に覆われていない領域に第3の不純物を
    イオン注入する工程と、 所定の熱処理を行って、上記活性化領域にイオン注入し
    た第1の不純物および第3の不純物を活性化するととも
    に、上記活性化領域のうち上記第2の開口に相当する領
    域に、上記ゲート電極から第2の不純物を拡散させる工
    程を有することを特徴とする半導体装置の製造方法。
JP4081969A 1992-04-03 1992-04-03 半導体装置の製造方法 Expired - Fee Related JP2868359B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4081969A JP2868359B2 (ja) 1992-04-03 1992-04-03 半導体装置の製造方法
US08/036,621 US5278082A (en) 1992-04-03 1993-03-24 Method for electrically connecting an electrode and impurity-diffused layer formed on a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4081969A JP2868359B2 (ja) 1992-04-03 1992-04-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05283649A JPH05283649A (ja) 1993-10-29
JP2868359B2 true JP2868359B2 (ja) 1999-03-10

Family

ID=13761329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4081969A Expired - Fee Related JP2868359B2 (ja) 1992-04-03 1992-04-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5278082A (ja)
JP (1) JP2868359B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272517B2 (ja) * 1993-12-01 2002-04-08 三菱電機株式会社 半導体装置の製造方法
US5376577A (en) * 1994-06-30 1994-12-27 Micron Semiconductor, Inc. Method of forming a low resistive current path between a buried contact and a diffusion region
JP3588622B2 (ja) * 1994-07-20 2004-11-17 富士通株式会社 半導体装置及びその製造方法
KR100211539B1 (ko) * 1995-12-29 1999-08-02 김영환 반도체소자의 정전기방전 보호장치 및 그 제조방법
US5703391A (en) * 1996-06-27 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having element isolating insulating film in contact hole
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
US6380023B2 (en) * 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
US6214737B1 (en) * 1999-01-20 2001-04-10 Advanced Micro Devices, Inc. Simplified sidewall formation for sidewall patterning of sub 100 nm structures
JP3959032B2 (ja) * 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787174A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Semiconductor integrated circuit device
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPS594053A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
JPS627151A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd 半導体装置
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
JPS63318150A (ja) * 1987-06-22 1988-12-27 Oki Electric Ind Co Ltd Dramメモリセルの製造方法
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
JPH0319343A (ja) * 1989-06-16 1991-01-28 Seiko Epson Corp 半導体装置の製造方法
JPH03175676A (ja) * 1989-12-04 1991-07-30 Nec Corp 半導体装置
US5204279A (en) * 1991-06-03 1993-04-20 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline p-channel load devices
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process

Also Published As

Publication number Publication date
US5278082A (en) 1994-01-11
JPH05283649A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JP3191693B2 (ja) 半導体記憶装置の製造方法
US5668044A (en) Method of forming element isolating region in a semiconductor device
US5843815A (en) Method for fabricating a MOSFET device, for an SRAM cell, using a self-aligned ion implanted halo region
US5652152A (en) Process having high tolerance to buried contact mask misalignment by using a PSG spacer
JP2868359B2 (ja) 半導体装置の製造方法
US5986312A (en) Field effect semiconductor device having improved connections
JPH07321340A (ja) 薄膜トランジスタの構造及びその製造方法
US5731240A (en) Manufacturing method for semiconductor depositing device
JP3019526B2 (ja) 薄膜トランジスタの製造方法
JPH0712058B2 (ja) 半導体装置およびその製造方法
US6001681A (en) Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness
JP2948486B2 (ja) 半導体素子の製造方法
US6107175A (en) Method of fabricating self-aligned contact
US5994737A (en) Semiconductor device with bird's beak
US20030001220A1 (en) Semiconductor chip having both polycide and salicide gates and methods for making same
KR100360873B1 (ko) 박막트랜지스터제조방법
JPH08316477A (ja) 半導体素子の製造方法
US20020011634A1 (en) Method for fabricating semiconductor device
JP2001267558A (ja) 半導体装置の製造方法
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
JP2000188396A (ja) 半導体装置の製造方法
JP3415360B2 (ja) 半導体装置の製造方法
KR960011639B1 (ko) 티타늄 실리사이드를 이용한 얇은 접합 형성 방법
JP3132880B2 (ja) 半導体装置の製造方法
KR950008259B1 (ko) 반도체 소자의 엘디디(ldd) 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees