JPH02266562A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02266562A JPH02266562A JP1089369A JP8936989A JPH02266562A JP H02266562 A JPH02266562 A JP H02266562A JP 1089369 A JP1089369 A JP 1089369A JP 8936989 A JP8936989 A JP 8936989A JP H02266562 A JPH02266562 A JP H02266562A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycide
- diffusion
- layers
- memory transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はCMO8やNMOSトランジスタなどの半導体
集積回路装置に関し、特にメモリ装置に利用するのに適
する半導体集積回路装置に関するものである。
集積回路装置に関し、特にメモリ装置に利用するのに適
する半導体集積回路装置に関するものである。
(従来の技術)
一般のMO8型半導体集積回路装置は、フィールド酸化
膜によって素子分離を行ない、ソース領域とドレイン領
域はゲート電極をマスクにしてセルファライン法により
不純物が基板に導入されて形成されている。ソース領域
とドレイン領域のコンタクトはトランジスタ1個につい
て1個又は2個が必要であるため、コンタクトマージン
や配線ピッチによって高集積化が妨げられる欠点がある
。
膜によって素子分離を行ない、ソース領域とドレイン領
域はゲート電極をマスクにしてセルファライン法により
不純物が基板に導入されて形成されている。ソース領域
とドレイン領域のコンタクトはトランジスタ1個につい
て1個又は2個が必要であるため、コンタクトマージン
や配線ピッチによって高集積化が妨げられる欠点がある
。
そこで、その問題を解決するために、プレーナセル構造
と称される半導体集積回路装置が提案されている(特開
昭61−288464号公報、特開昭63−96953
号公報などを参照)。
と称される半導体集積回路装置が提案されている(特開
昭61−288464号公報、特開昭63−96953
号公報などを参照)。
プレーナセル構造では、複数のMOSトランジスタのソ
ース領域のための連続した拡散層と、複数のMOSトラ
ンジスタのドレイン領域のための連続した拡散層とが互
いに平行に基板に形成され、基板上には絶縁膜を介して
両拡散層に交差するゲート電極が形成される。プレーナ
セル構造では。
ース領域のための連続した拡散層と、複数のMOSトラ
ンジスタのドレイン領域のための連続した拡散層とが互
いに平行に基板に形成され、基板上には絶縁膜を介して
両拡散層に交差するゲート電極が形成される。プレーナ
セル構造では。
素子分離用にフィールド酸化膜を設ける必要がなく、ま
た、ソース領域とドレイン領域が複数個のトランジスタ
で共有されるので、そのコンタクトも数個または数十個
のトランジスタに1個の割りですみ、高集積化を図る上
で好都合である。
た、ソース領域とドレイン領域が複数個のトランジスタ
で共有されるので、そのコンタクトも数個または数十個
のトランジスタに1個の割りですみ、高集積化を図る上
で好都合である。
(発明が解決しようとする課題)
プレーナセル構造ではビットラインが長い拡散層により
構成されるため、拡散抵抗が大きくなって高速化の妨げ
となる。
構成されるため、拡散抵抗が大きくなって高速化の妨げ
となる。
メモリセルを一層微細化しようとすれば、浅い接合が必
要となるが、プレーナセル構造では通常のトランジスタ
のようなLDD構造を形成することができない。
要となるが、プレーナセル構造では通常のトランジスタ
のようなLDD構造を形成することができない。
マスクROMにデータを記憶させるためにコアイオンの
注入を行なうと、長い拡散層にもコアイオンが入り、接
合容量が増加して高速化の妨げとなる。
注入を行なうと、長い拡散層にもコアイオンが入り、接
合容量が増加して高速化の妨げとなる。
本発明はプレーナセル構造の利点を活かしながら、かつ
、上記の問題点を解決することを目的とするものである
。
、上記の問題点を解決することを目的とするものである
。
(課題を解決するための手段)
本発明では、複数個のMoSトランジスタのソース領域
のための連続した浅い拡i暦と、複数個のMOSトラン
ジスタのドレイン領域のための連続した浅い拡散層とが
互いに平行に基板に形成され、両波散層に接して基板上
には第1層目のポリサイド層が形成されており、第2層
目のポリサイド層にてなるゲート電極が前記両波散層及
びそれらの上の第1層目のポリサイド層とJ[Jされて
両波散層に交差する方向に形成されている。
のための連続した浅い拡i暦と、複数個のMOSトラン
ジスタのドレイン領域のための連続した浅い拡散層とが
互いに平行に基板に形成され、両波散層に接して基板上
には第1層目のポリサイド層が形成されており、第2層
目のポリサイド層にてなるゲート電極が前記両波散層及
びそれらの上の第1層目のポリサイド層とJ[Jされて
両波散層に交差する方向に形成されている。
(作用)
長い拡散層上には第1層目のポリサイド層が形成されて
いるので、ビットライン及び共通ソースの抵抗が低くな
る。
いるので、ビットライン及び共通ソースの抵抗が低くな
る。
ソース領域、ドレイン領域の拡@層上にはポリサイドM
が設けられているので、そのポリサイド層からリンや砒
素などの不純物を拡散させることにより、アルミニウム
スパイクのない浅い拡散が形成される。
が設けられているので、そのポリサイド層からリンや砒
素などの不純物を拡散させることにより、アルミニウム
スパイクのない浅い拡散が形成される。
マスクROMのコア注入の際、拡散層上にはポリサイド
層と酸化膜が存在するため、拡散層にボロンなどの不純
物が注入されなくなり、接合容量が増加しなくなる。
層と酸化膜が存在するため、拡散層にボロンなどの不純
物が注入されなくなり、接合容量が増加しなくなる。
(実施例)
第1図は一実施例の一部分を示す平面図、第2図は第1
図のA−A ’線位置での断面図である。
図のA−A ’線位置での断面図である。
ただし、第1図ではメタル配線及びパッシベーション膜
の図示を省略し、第2図ではパッシベーション膜の図示
を省略しである。
の図示を省略し、第2図ではパッシベーション膜の図示
を省略しである。
第1図及び第2図で左側は周辺トランジスタ領域を表わ
し、右側はメモリトランジスタ領域を表わしている。
し、右側はメモリトランジスタ領域を表わしている。
2はP型シリコン基板であり1周辺トランジスタとメモ
リトランジスタ領域の間、及び周辺トランジスタ間を分
離するためにフィールド酸化膜4とチャネルストッパ/
!6が形成されている。
リトランジスタ領域の間、及び周辺トランジスタ間を分
離するためにフィールド酸化膜4とチャネルストッパ/
!6が形成されている。
メモリトランジスタ領域について説明すると、ソース領
域とドレイン領域はそれぞれ複数個のメモリトランジス
タについて連続する互いに平行な帯状のN型拡散711
8g、8dとして形成されている。拡散ff1Bs上に
はポリサイド@12が形成され、拡散18d上にはポリ
サイド層14が形成されている。ポリサイド層はポリシ
リコン層上にシリコンと高融点金属との合金層を介して
高融点金属層が形成された構造をしている。ポリサイド
層12.14のポリシリコン層にはリンと砒素が導入さ
れており、拡散、!118s、8dはポリシリコン層の
リンが基板2へ拡散することにより形成されたものであ
り、それらの拡散層8 s 、+ 8 dの深さは0.
1〜0.3μm程度と浅い。ポリサイド層12.14の
ポリシリコン層には砒素が残り、ポリシリコン層の抵抗
値を下げている。
域とドレイン領域はそれぞれ複数個のメモリトランジス
タについて連続する互いに平行な帯状のN型拡散711
8g、8dとして形成されている。拡散ff1Bs上に
はポリサイド@12が形成され、拡散18d上にはポリ
サイド層14が形成されている。ポリサイド層はポリシ
リコン層上にシリコンと高融点金属との合金層を介して
高融点金属層が形成された構造をしている。ポリサイド
層12.14のポリシリコン層にはリンと砒素が導入さ
れており、拡散、!118s、8dはポリシリコン層の
リンが基板2へ拡散することにより形成されたものであ
り、それらの拡散層8 s 、+ 8 dの深さは0.
1〜0.3μm程度と浅い。ポリサイド層12.14の
ポリシリコン層には砒素が残り、ポリシリコン層の抵抗
値を下げている。
基板2上にはゲート酸化膜16が形成され、ポリサイド
1512,14の側面には厚い酸化IJI 18が形成
され、ポリサイド[12,14の上面には厚い酸化膜2
0が形成されている。ゲート酸化膜16は100〜50
0人程度の厚さであり、厚い酸化膜18.20は1oO
O〜5000人程度の厚さである。
1512,14の側面には厚い酸化IJI 18が形成
され、ポリサイド[12,14の上面には厚い酸化膜2
0が形成されている。ゲート酸化膜16は100〜50
0人程度の厚さであり、厚い酸化膜18.20は1oO
O〜5000人程度の厚さである。
基板2との間にはゲート酸化膜16を介し、ポリサイド
層12.14との間には厚い醸化膜18゜20を介して
ワードラインとなるゲート電極22が2層目のポリサイ
ド層により形成され、拡散Je8s、8dの長手方向と
直交して交差する方向に配列されている。
層12.14との間には厚い醸化膜18゜20を介して
ワードラインとなるゲート電極22が2層目のポリサイ
ド層により形成され、拡散Je8s、8dの長手方向と
直交して交差する方向に配列されている。
周辺トランジスタ領域について説明すると、N型拡散層
によるソース領域24sとドレイン領域24dが形成さ
れ、開拡散層24s、24d間のチャネル領域上にはゲ
ート酸化膜16を介してポリサイド層にてなるゲート電
極28が形成されている。
によるソース領域24sとドレイン領域24dが形成さ
れ、開拡散層24s、24d間のチャネル領域上にはゲ
ート酸化膜16を介してポリサイド層にてなるゲート電
極28が形成されている。
基板2及びゲート電極22.28上にはPSG膜などの
層間絶縁膜30が形成され、眉間絶縁膜30上にはメタ
ル配線32が形成され、層間絶縁膜30のコンタクトホ
ールを介してメタル配線32が拡散層やゲート電極と接
続されている。
層間絶縁膜30が形成され、眉間絶縁膜30上にはメタ
ル配線32が形成され、層間絶縁膜30のコンタクトホ
ールを介してメタル配線32が拡散層やゲート電極と接
続されている。
メモリトランジスタ領域で鎖線で囲まれた領域34は1
個のメモリトランジスタを表わしている。
個のメモリトランジスタを表わしている。
各メモリトランジスタはROMコードを決めるためにイ
オン注入によってしきい値が設定されている。メモリト
ランジスタのチャネル領域に例えばボロンを注入してし
きい値を高めるか、注入しないでしきい値を低いままと
している。いま、メモリトランジスタ34のワードライ
ン22が選択されてゲート電圧が印加されたとき、その
メモリトランジスタ34のしきい値が低いものであれば
ドレイン領域(ビットライン)8dからソース領域8s
へ電流が流れ、もし、しきい値が高いものであれば電流
が流れないので、拡散WJsd上のポリサイド層にてな
るビットライン14に接続されたセンス回路によってR
OMの内容が読み出される。
オン注入によってしきい値が設定されている。メモリト
ランジスタのチャネル領域に例えばボロンを注入してし
きい値を高めるか、注入しないでしきい値を低いままと
している。いま、メモリトランジスタ34のワードライ
ン22が選択されてゲート電圧が印加されたとき、その
メモリトランジスタ34のしきい値が低いものであれば
ドレイン領域(ビットライン)8dからソース領域8s
へ電流が流れ、もし、しきい値が高いものであれば電流
が流れないので、拡散WJsd上のポリサイド層にてな
るビットライン14に接続されたセンス回路によってR
OMの内容が読み出される。
次に、第3図(A)から(F)により一実施例の製造方
法を説明する。
法を説明する。
(A)P型シリコン基板2に通常のプロセスによってチ
ャネルストッパ層6とフィールド酸化膜4を形成し、チ
ャネルドープ層を形成する。
ャネルストッパ層6とフィールド酸化膜4を形成し、チ
ャネルドープ層を形成する。
(B)ポリシリコン層34を0 、1〜0 、5 p
m程度の厚さに堆積し、リンと砒素をそれぞれ1018
〜10”/cm’程度注入する。リンと砒素の注入は、
それらがシリコン基板2に到達しないように、10〜5
0KaV程度の低いエネルギーで行なう。
m程度の厚さに堆積し、リンと砒素をそれぞれ1018
〜10”/cm’程度注入する。リンと砒素の注入は、
それらがシリコン基板2に到達しないように、10〜5
0KaV程度の低いエネルギーで行なう。
(C)WSi2などの高融点金a1536tro、1−
0.5μm程度の厚さに堆積した後、酸化膜20を0.
1〜0.5μm程度の厚さに堆積する。
0.5μm程度の厚さに堆積した後、酸化膜20を0.
1〜0.5μm程度の厚さに堆積する。
(D)写真製版とエツチングにより、酸化膜20゜高融
点全屈層36及びポリシリコン層34をパターン化し、
メモリトランジスタ領域で拡散層が形成される領域の上
にポリサイド/i12.14を残す。
点全屈層36及びポリシリコン層34をパターン化し、
メモリトランジスタ領域で拡散層が形成される領域の上
にポリサイド/i12.14を残す。
次に、通常のプロセスにしたがってゲート酸化を行なう
。このとき、基板2上にはゲート酸化膜16が形成され
、ポリサイド12.14の側面にはポリシリコン層の増
速酸化によってゲート酸化膜16より厚い酸化膜18が
形成される。
。このとき、基板2上にはゲート酸化膜16が形成され
、ポリサイド12.14の側面にはポリシリコン層の増
速酸化によってゲート酸化膜16より厚い酸化膜18が
形成される。
なお、ポリサイド1512,14をパターン化する際の
エツチングによるシリコン基板2の表面の損傷を回復す
るために、犠牲酸化を行なうこともある。その場合は、
基板2上に形成される酸化膜をいったん除去した後、ゲ
ート酸化を行なってゲート酸化膜16を形成する。
エツチングによるシリコン基板2の表面の損傷を回復す
るために、犠牲酸化を行なうこともある。その場合は、
基板2上に形成される酸化膜をいったん除去した後、ゲ
ート酸化を行なってゲート酸化膜16を形成する。
(E)ポリシリコン層38を堆積し、リンを拡散又は注
入した後、その上にWSi、などの高融点金属fr!J
40をスパッタリングなどの方法により堆積する。写真
製版とエツチングによって高融点台fi層40とポリシ
リコンW38をパターン化して周辺トランジスタ部のゲ
ート電極28とメモリトランジスタ部のワードラインと
なるゲート電極22を形成する。メモリトランジスタ部
では1層目のポリサイド[12,14と2層目のポリサ
イド層22は厚い酸化膜18.20により絶縁される。
入した後、その上にWSi、などの高融点金属fr!J
40をスパッタリングなどの方法により堆積する。写真
製版とエツチングによって高融点台fi層40とポリシ
リコンW38をパターン化して周辺トランジスタ部のゲ
ート電極28とメモリトランジスタ部のワードラインと
なるゲート電極22を形成する。メモリトランジスタ部
では1層目のポリサイド[12,14と2層目のポリサ
イド層22は厚い酸化膜18.20により絶縁される。
周辺トランジスタ部には砒素やリンを注入する。
(F)熱処理によって周辺トランジスタ部では注入され
た不純物を活性化してソース24s、ドレイン24dを
形成し、メモリトランジスタ部ではポリサイド層12.
14のポリシリコン層中のリンをシリコン基板2へ拡散
させて浅い拡散N8 g 。
た不純物を活性化してソース24s、ドレイン24dを
形成し、メモリトランジスタ部ではポリサイド層12.
14のポリシリコン層中のリンをシリコン基板2へ拡散
させて浅い拡散N8 g 。
8dを形成する。このとき、ポリサイド層12゜14の
ポリシリコン層中の砒素は拡散定数の差によりポリシリ
コン層中に留まる。
ポリシリコン層中の砒素は拡散定数の差によりポリシリ
コン層中に留まる。
その後1通常のプロセスに従って層間絶縁膜を形成し、
コンタクトホールを形成し、メタル配線を形成すれば第
2図の状態となり、さらにパッシベーション膜を形成す
る。
コンタクトホールを形成し、メタル配線を形成すれば第
2図の状態となり、さらにパッシベーション膜を形成す
る。
ROMコードを決めるためのコア注入は、2層目のポリ
サイド層形成後に行なう。
サイド層形成後に行なう。
(発明の効果)
本発明では拡@層に接して基板にポリサイド層を形成し
たので、ビットラインの抵抗が従来の拡散Jmのみによ
るものに比べて約1/10に低下し。
たので、ビットラインの抵抗が従来の拡散Jmのみによ
るものに比べて約1/10に低下し。
高速化を図ることができる。
メモリトランジスタ領域の拡tytmはポリサイドm中
の不純物を拡散させることにより形成するので、浅い拡
散層を形成することができ、メモリトランジスタの微細
化を図ることができる。
の不純物を拡散させることにより形成するので、浅い拡
散層を形成することができ、メモリトランジスタの微細
化を図ることができる。
メモリトランジスタ領域の拡散層とメタル配線の間には
ポリサイド層が介在するので、浅い拡散層でもアルミニ
ウムスパイクが起こらない。
ポリサイド層が介在するので、浅い拡散層でもアルミニ
ウムスパイクが起こらない。
メモリトランジスタ領域の拡WIH上にポリサイド層と
酸化膜が存在しているため、マスクROMのコア注入を
行なった際、拡散層にコアイオンが注入されにくくなり
、接合容量の増加を防ぐことができる。
酸化膜が存在しているため、マスクROMのコア注入を
行なった際、拡散層にコアイオンが注入されにくくなり
、接合容量の増加を防ぐことができる。
第1図は一実施例の主要部を示す平面図、第2図は第1
図のA−A ’線位置での断面図、第3図(A)から(
F)は−実施例を製造する方法を示す工程断面図である
。 2・・・・・・シリコン基板、8s、8d・・・・・・
浅い拡散/W、12.14・・・・・・ポリサイド層、
16・・・・・・ゲート酸化膜、18.20・・・・・
・酸化膜、22・・・・・・ポリサイド層。
図のA−A ’線位置での断面図、第3図(A)から(
F)は−実施例を製造する方法を示す工程断面図である
。 2・・・・・・シリコン基板、8s、8d・・・・・・
浅い拡散/W、12.14・・・・・・ポリサイド層、
16・・・・・・ゲート酸化膜、18.20・・・・・
・酸化膜、22・・・・・・ポリサイド層。
Claims (1)
- (1)複数個のMOSトランジスタのソース領域のため
の連続した浅い拡散層と、複数個のMOSトランジスタ
のドレイン領域のための連続した浅い拡散層とが互いに
平行に基板に形成され、両拡散層に接して基板上には第
1層目のポリサイド層が形成されており、第2層目のポ
リサイド層にてなるゲート電極が前記両拡散層及びそれ
らの上の第1層目のポリサイド層と絶縁されて両拡散層
に交差する方向に形成されている半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1089369A JPH02266562A (ja) | 1989-04-06 | 1989-04-06 | 半導体集積回路装置 |
KR1019900004625A KR930002294B1 (ko) | 1989-04-06 | 1990-04-04 | 반도체 집적회로 장치 |
US07/726,155 US5119165A (en) | 1989-04-06 | 1991-07-03 | Semiconductor integrated circuit device using a planar structure with reduced bit line and word line resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1089369A JPH02266562A (ja) | 1989-04-06 | 1989-04-06 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02266562A true JPH02266562A (ja) | 1990-10-31 |
Family
ID=13968780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1089369A Pending JPH02266562A (ja) | 1989-04-06 | 1989-04-06 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5119165A (ja) |
JP (1) | JPH02266562A (ja) |
KR (1) | KR930002294B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3200497B2 (ja) * | 1993-03-19 | 2001-08-20 | 三菱電機株式会社 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
US5453637A (en) * | 1994-05-18 | 1995-09-26 | United Microelectronics Corp. | Read-only memory cell configuration with steep trenches |
CN1159576C (zh) * | 1999-05-10 | 2004-07-28 | 三星电子株式会社 | 制造磁共振成像系统用的主磁体总成的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267857A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
US4700215A (en) * | 1981-11-19 | 1987-10-13 | Texas Instruments Incorporated | Polycide electrodes for integrated circuits |
US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
US4569122A (en) * | 1983-03-09 | 1986-02-11 | Advanced Micro Devices, Inc. | Method of forming a low resistance quasi-buried contact |
US4725747A (en) * | 1986-08-29 | 1988-02-16 | Texas Instruments Incorporated | Integrated circuit distributed geometry to reduce switching noise |
US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
US4764481A (en) * | 1987-08-24 | 1988-08-16 | Delco Electronics Corporation | Grown side-wall silicided source/drain self-align CMOS fabrication process |
-
1989
- 1989-04-06 JP JP1089369A patent/JPH02266562A/ja active Pending
-
1990
- 1990-04-04 KR KR1019900004625A patent/KR930002294B1/ko not_active IP Right Cessation
-
1991
- 1991-07-03 US US07/726,155 patent/US5119165A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267857A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR930002294B1 (ko) | 1993-03-29 |
US5119165A (en) | 1992-06-02 |
KR900017190A (ko) | 1990-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766088A (en) | Method of making a memory device with polysilicon electrodes | |
US4755864A (en) | Semiconductor read only memory device with selectively present mask layer | |
US5902121A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US6197639B1 (en) | Method for manufacturing NOR-type flash memory device | |
US5994745A (en) | ROM device having shaped gate electrodes and corresponding code implants | |
JPH05102436A (ja) | 半導体メモリ装置とその製造方法 | |
US4467520A (en) | Method of manufacturing mask type read only memory | |
US5362662A (en) | Method for producing semiconductor memory device having a planar cell structure | |
JPH06112503A (ja) | 半導体記憶装置およびその製法 | |
US6436769B1 (en) | Split gate flash memory with virtual ground array structure and method of fabricating the same | |
JPH0846050A (ja) | 半導体記憶装置およびその製造方法 | |
JPH1079495A (ja) | 不揮発性半導体メモリおよびその製造方法 | |
JPS6130063A (ja) | 不揮発性半導体記憶装置 | |
JPH02130854A (ja) | 半導体装置 | |
US5017507A (en) | Method of fabricating semiconductor integrated circuit devices including updiffusion to selectively dope a silicon layer | |
JPH02266562A (ja) | 半導体集積回路装置 | |
JPH0387063A (ja) | プレーナセル構造のメモリセルアレイ | |
JPH03194967A (ja) | 半導体不揮発性メモリの製造方法 | |
JP2869090B2 (ja) | 半導体メモリ装置とその製造方法 | |
JPH08130263A (ja) | 半導体装置 | |
JP3088728B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH09205187A (ja) | 半導体装置およびその作製方法 | |
JP3411346B2 (ja) | 半導体メモリ装置とその製造方法 | |
JPH0425069A (ja) | 半導体メモリ装置 | |
JPH0425070A (ja) | 半導体メモリ装置 |