FR2864344A1 - Composant semiconducteur comprenant des zones a concentration de platine elevee - Google Patents
Composant semiconducteur comprenant des zones a concentration de platine elevee Download PDFInfo
- Publication number
- FR2864344A1 FR2864344A1 FR0351111A FR0351111A FR2864344A1 FR 2864344 A1 FR2864344 A1 FR 2864344A1 FR 0351111 A FR0351111 A FR 0351111A FR 0351111 A FR0351111 A FR 0351111A FR 2864344 A1 FR2864344 A1 FR 2864344A1
- Authority
- FR
- France
- Prior art keywords
- platinum
- substrate
- trench
- metal
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims abstract description 84
- 229910052697 platinum Inorganic materials 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 title claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 8
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 8
- 239000010931 gold Substances 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 19
- 238000002955 isolation Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention concerne une structure formée dans un substrat semiconducteur (10) comprenant au moins une zone (11) présentant une concentration élevée d'atomes d'un métal tel que le platine ou l'or, dans laquelle ladite zone est entourée d'au moins une première tranchée (T1, T2, T3, T4) pénétrant dans le substrat.
Description
COMPOSANT SEMICONDUCTEUR COMPRENANT DES ZONES À CONCENTRATION DE
PLATINE ÉLEVÉE La présente invention concerne des structures monolithiques comprenant un ou plusieurs composants de couunutation ou de protection, de puissance ou haute tension, formés dans un substrat semiconducteur et des procédés de formation de telles structures. La présente invention concerne plus particulièrement de tels composants comprenant des zones à faible concentration et des zones à forte concentration d'un métal tel que de l'or ou du platine.
Dans de telles structures, on souhaite parfois réduire la durée de vie des porteurs minoritaires dans un composant, par exemple pour obtenir une diode rapide. Pour cela, on a couramment recours à des diffusions d'atomes métalliques tels que de l'or ou du platine. Ces diffusions résultent par exemple du dépôt d'une couche de platine sur un substrat semiconducteur et d'un recuit pour faire diffuser le platine dans le substrat.
Un inconvénient de ce procédé est que le platine diffuse très rapidement dans le substrat et que le processus est difficilement contrôlable. En particulier, il s'avère difficile de réaliser une diffusion de platine seulement en des emplace- ments choisis d'un substrat de silicium.
Un objet de la présente invention est de prévoir un procédé de fabrication de composants semiconducteurs qui permette d'introduire du platine dans des zones déterminées d'un substrat semiconducteur.
Un autre objet de la présente invention est de prévoir une structure de composants semiconducteurs dans laquelle seule-ment certains composants ou parties de composants comprennent du platine.
Pour atteindre ces objets, la présente invention pré- voit une structure formée dans un substrat semiconducteur comprenant au moins une zone présentant une concentration élevée d'atomes d'un métal tel que le platine ou l'or, dans laquelle ladite zone est entourée d'au moins une première tranchée pénétrant dans le substrat.
Selon un mode de réalisation de la présente invention, ladite au moins une première tranchée est remplie d'un isolant tel que de l'oxyde de silicium.
Selon un mode de réalisation de la présente invention, ladite au moins une première tranchée a une profondeur comprise 20 entre 5 et 50 m.
Selon un mode de réalisation de la présente invention, la structure comprend en outre au moins une deuxième tranchée dans la face du substrat opposée à celle comprenant ladite au moins une première tranchée, et sensiblement en regard de celle- ci.
Selon un mode de réalisation de la présente invention, ladite zone correspond à tout ou partie des zones semiconductrices constitutives d'une diode.
Selon un mode de réalisation de la présente invention, ladite au moins une première tranchée est formée dans un mur d'isolement isolant un composant comprenant ladite zone d'autres composants.
Selon un mode de réalisation de la présente invention, la structure constitue l'association d'une diode rapide et d'une 35 diode lente constituée d'une région semiconductrice d'un premier type formée dans une couche d'un second type, ladite au moins une tranchée étant formée en deçà de la périphérie de ladite région.
La présente invention prévoit aussi un procédé de for- mation, dans un substrat semiconducteur, d'une zone présentant une concentration élevée d'atomes d'un métal tel que le platine, consistant à former au moins une première tranchée pénétrant dans le substrat autour de ladite zone; déposer ledit métal sensiblement au-dessus de la partie centrale de ladite zone; et faire diffuser le métal dans toute ladite zone.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 est une vue en coupe d'une portion d'un substrat semiconducteur dans lequel on souhaite introduire du platine; les figures 2A et 2B sont des vues respectivement en coupe et de dessus d'une portion d'un substrat semiconducteur selon la présente invention dans lequel on souhaite introduire du platine dans une zone prédéterminée; la figure 3 est une vue en coupe d'une portion de circuit selon la présente invention; la figure 4 est un schéma électrique d'un circuit de puissance; et la figure 5 est une vue en coupe du circuit schématisé en figure 4.
Les figures 1 à 5 sont des vues partielles, schémati- ques et simplifiées et sont uniquement destinées à simplifier la compréhension de la description ci-après. L'homme de l'art saura réaliser des dispositifs pratiques en utilisant des techniques connues. De plus, comme cela est usuel dans le domaine de la représentation des composants semiconducteurs, les dimensions des diverses couches et régions ne sont pas tracées à l'échelle.
La présente invention se base sur une analyse du processus de diffusion d'un métal tel que du platine dans un substrat semiconducteur, par exemple en silicium.
La figure 1 est une vue en coupe d'un substrat semi-5 conducteur 1 sur lequel a été déposée une portion de métal 2 que l'on souhaite faire diffuser dans le substrat.
Pour une durée de diffusion donnée, on observe une diffusion volumique, dans le substrat, de profondeur 1, et une diffusion latérale, en surface du substrat, de longueur L. Dans le cas du platine, la longueur L est environ 16 fois plus grande que la profondeur 1, la diffusion volumique du métal étant bien plus lente que la diffusion surfacique. Dans le cas de l'or, ce rapport est d'environ 7 à 1.
Les exemples suivants seront donnés dans le cas du platine, en notant que l'invention s'applique aussi à d'autres métaux, par exemple l'or. Si on souhaite faire diffuser du platine sur une profondeur 1 de quelques dizaines de m, par exemple 30 m, la longueur L de diffusion en surface est d'environ 500 pin de chaque côté de la portion de métal 2. Pour 30 gm de diffusion en profondeur, on observe une diffusion en surface du substrat sur environ 1 mm2.
Il s'avère donc impossible en pratique de réaliser sur un même substrat semiconducteur des zones ayant subi une diffu- sion de platine et des zones exemptes de platine, sauf à prévoir 25 de très grandes distances entre ces zones.
Les figures 2A et 2B sont respectivement une vue en coupe et une vue de dessus d'une structure selon la présente invention formée dans un substrat semiconducteur 10. Dans cet exemple, on souhaite introduire du platine dans la portion centrale 11 du substrat 10 sans introduire de platine dans la portion périphérique 12 du substrat 10. Avant de faire diffuser du platine dans le substrat 10, on réalise une succession de tranchées Tl, T2, T3 et T4 en face avant du substrat autour de la portion centrale 11 du substrat 10. Les tranchées ont dans cet exemple une forme annulaire en vue de dessus. La profondeur des tranchées est typiquement de quelques dizaines de m. La largeur et l'écartement des tranchées sont prévus aussi minces que possible, typiquement quelques m, afin de former un grand nombre de tranchées sur une faible surface de substrat.
Le nombre n, la profondeur p, l'écartement e et la largeur t des tranchées sont déterminés en fonction de la profondeur de diffusion 1' que l'on souhaite dans la portion centrale 11. La relation entre ces données est sensiblement la suivante: (2p+e+t)*n=l'*16, où 16 correspond au rapport entre la vitesse de diffusion surfacique et la vitesse de diffusion volumique dans le cas du platine. Si on veut obtenir une profondeur de diffusion 1' d'environ 20 um, on pourra prévoir environ 10 tranchées de 15 m de profondeur, de 2 m de largeur et espacées de 3 m.
Une fois les tranchées formées dans le substrat 10, on place une portion de couche de platine 15 au-dessus de la partie centrale 11 du substrat 10. On place ensuite la structure dans une enceinte chauffée à une température d'environ 900 C pendant une durée correspondant au temps nécessaire pour faire diffuser du platine sensiblement jusqu'à la profondeur 1' choisie.
Si on souhaite faire diffuser du platine sur toute l'épaisseur du substrat, en déposant couune précédemment du platine en face avant du substrat au-dessus de la portion centrale 11, il peut être nécessaire de prévoir des tranchées T'1, T'2, T'3 et T'4 en face arrière du substrat, comme cela est représenté en pointillés sur la figure 2A. Les tranchées T'1 à T'4 servent alors à limiter la diffusion latérale du platine le long de la face arrière lorsque du platine arrive au niveau de la face arrière après avoir diffusé à travers toute l'épaisseur du substrat.
La figure 3 est une vue en coupe d'une portion d'une structure monolithique comprenant un thyristor et une diode. La structure monolithique est formée dans un substrat semi- conducteur 20. Une région d'anode 22 de type P fortement dopée, couunune au thyristor et à la diode, est formée du côté de la face arrière du substrat 20. Le thyristor comprend en outre une région de cathode 23 de type N, formée du côté de la face avant du substrat 20 dans un caisson 24 de type P, lui-même formé dans une partie 25 du substrat 20. La diode comprend en outre une région de contact de cathode 26 de type N fortement dopée, formée du côté de la face avant dans une partie 27 du substrat 20. Les parties 25 et 27 du substrat 20 sont séparées par un mur d'isolement 28 dopé de type P. Un mur d'isolement 29 est placé entre la partie 25 du substrat 20 et le bord du circuit. Un mur d'isolement 30 isole la diode d'un éventuel autre composant de la structure monolithique, non représenté. Une couche conductrice 31 recouvre la face arrière du substrat 20.
Dans l'exemple de structure représenté en figure 3, on souhaite introduire du platine dans l'ensemble des zones semi- conductrices de la diode pour créer une diode rapide, sans introduire de platine dans le thyristor, ni dans tout autre composant placé à côté de la diode. Dans ce but, on forme des tranchées dans les murs d'isolement 28 et 30 en faces avant et arrière du substrat. En face avant du substrat, des tranchées T10, T11 et T12 sont formées en surface du mur d'isolement 28 et des tranchées T20, T21 et T22 sont formées en surface du mur d'isolement 30. En face arrière du substrat, des tranchées T30, T31 et T32 sont formées en surface du mur d'isolement 28 et des tranchées T40, T41 et T42 sont formées en surface du mur d'iso- lement 30. Bien que, dans la vue en coupe, on ait attribué des références différentes aux tranchées situées à droite et à gauche de la diode on notera que, comme cela est illustré en figure 2B, il peut s'agir de tranchées annulaires.
Un procédé de diffusion de platine dans la diode consiste alors à placer une portion de couche de platine 40 sensiblement au-dessus de la région de cathode 26 puis à placer la structure dans une enceinte chauffée pendant une durée correspondant au temps nécessaire pour faire diffuser une quantité suffisante de platine jusqu'en face arrière du substrat 20 (au moins jusqu'à l'interface entre la partie de substrat 27 et la couche P 22). Les rainures T limitent alors la diffusion latérale du platine.
La figure 4 est un schéma électrique d'un circuit fréquemment utilisé en électronique de puissance et comprenant une diode rapide Dr obtenue de façon générale en introduisant du platine dans tout ou partie des zones semiconductrices constitutives de la diode et une diode lente Dl ne contenant pas de platine. Les diodes Dl et Dr sont placées en parallèle entre une borne d'anode A et la masse, leurs cathodes étant reliées à la masse. Une résistance R est éventuellement placée entre la borne d'anode A et l'anode de la diode Dl. La valeur de la résistance R est fixée en fonction des caractéristiques de commutation souhaitées du circuit.
La figure 5 est une vue en coupe d'un mode de réalisa- tion sous forme de structure monolithique selon la présente invention des deux diodes de la figure 4. La structure est formée dans un substrat semiconducteur 100. Une région d'anode 101 de type P fortement dopée est formée du côté de la face avant du substrat 100 dans une couche épaisse 102 de type N. Une région de cathode 103 de type N fortement dopée est placée sous la couche épaisse 102 du côté de la face arrière du substrat 100. Une couche conductrice 104 recouvre la face arrière du substrat 100.
Selon la présente invention, des tranchées tl à tn sont formées en deçà de la périphérie de la région d'anode 101. Dans le cas où la région d'anode 101 a une forme carrée en vue de dessus, les tranchées t1 à tn constituent un ensemble de carrés placés l'un à l'intérieur de l'autre. Les tranchées sont cortuue précédemment étroites et proches les unes des autres et sont de préférence remplies d'un matériau isolant.
Une couche isolante recouvre la face avant du substrat excepté au-dessus d'une portion centrale de la région d'anode 101 située à l'intérieur des tranchées t1 à tn. Un plot de platine 120 est en contact avec la portion centrale de la région d'anode 101. Alors, après un traitement thermique, du platine diffuse dans la partie centrale de la région d'anode P 101, ainsi que dans une portion de la couche épaisse 102 et éventuellement dans une portion de la région de cathode 103 placées sensiblement à l'aplomb de cette partie centrale. On a illustré par une courbe C la limite de la zone dans laquelle la concentration de platine est suffisante pour modifier la durée de vie des porteurs minoritaires.
La diode rapide Dr correspond alors à la diode "centrale" constituée de la portion délimitée par la courbe C. La diode lente Dl correspond à la diode "périphérique" constituée de la portion périphérique de la jonction entre la région d'anode 101 et la couche 102 externe à la portion délimitée par la courbe C. La résistance R correspond à la résistance de la partie de la région d'anode 101 située entre le plot métallique 120 et la jonction entre la région d'anode 101 et la couche 102.
A titre d'exemple, l'épaisseur de la région d'anode 101 est de 20 m, et l'épaisseur de la couche 102 est de 40 m. La courbe C part par exemple de la limite de la n-ième tranchée et descend jusqu'à une profondeur d'environ 50 m par rapport à la face avant du substrat. Dans le cas où les tranchées ont une profondeur de 15 m, une largeur de 5 pin et un écartement de 5 m, le nombre de tranchées nécessaires pour obtenir la courbe C est de l'ordre de 20.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'hoHune de l'art. En particulier, l'homme de l'art saura mettre en oeuvre la présente invention pour introduire du platine dans tout ou partie des zones semiconductrices de divers composants. Diverses profondeurs de tranchées pourront être choisies selon les technologies utilisées et les structures semiconductrices impliquées. On pourra par exemple choisir des valeurs comprises entre 5 et 50 m.
Claims (8)
1. Structure formée dans un substrat semiconducteur (10) comprenant au moins une zone (11) présentant une concentration élevée d'atomes d'un métal tel que le platine ou l'or, caractérisée en ce que ladite zone est entourée d'au moins une première tranchée (Tl, T2, T3, T4) pénétrant dans le substrat.
2. Structure selon la revendication 1, dans laquelle ladite au moins une première tranchée est remplie d'un isolant tel que de l'oxyde de silicium.
3. Structure selon la revendication 1, dans laquelle 10 ladite au moins une première tranchée a une profondeur comprise entre 5 et 50 m.
4. Structure selon la revendication 1, comprenant en outre au moins une deuxième tranchée (T'1, T'2, T'3, T'4) dans la face du substrat {10) opposée à celle comprenant ladite au moins une première tranchée, et sensiblement en regard de celle-ci.
5. Structure selon la revendication 1, dans laquelle ladite zone correspond à tout ou partie des zones semiconductrices constitutives d'une diode.
6. Structure selon la revendication 1, dans laquelle ladite au moins une première tranchée (T10, T11, T12; T20, T21, T22) est formée dans un mur d'isolement (28; 30) isolant un composant comprenant ladite zone d'autres composants.
7. Structure selon la revendication 1, constituant l'association d'une diode rapide (Dr) et d'une diode lente (Dl) et comprenant une région semiconductrice d'un premier type (101) formée dans une couche d'un second type (102), ladite au moins une tranchée (t1 à tn) étant formée en deçà de la périphérie de ladite région.
8. Procédé de formation, dans un substrat semi-conducteur (10), d'une zone (11) présentant une concentration élevée d'atomes d'un métal tel que le platine, comprenant les étapes suivantes: former au moins une première tranchée (Ti à T4) pénétrant dans le substrat autour de ladite zone; déposer ledit métal (15) sensiblement au-dessus de la partie centrale de ladite zone; et faire diffuser le métal dans toute ladite zone.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0351111A FR2864344B1 (fr) | 2003-12-18 | 2003-12-18 | Composant semiconducteur comprenant des zones a concentration de platine elevee |
| US11/014,614 US7282750B2 (en) | 2003-12-18 | 2004-12-16 | Semiconductor component comprising areas with a high platinum concentration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0351111A FR2864344B1 (fr) | 2003-12-18 | 2003-12-18 | Composant semiconducteur comprenant des zones a concentration de platine elevee |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2864344A1 true FR2864344A1 (fr) | 2005-06-24 |
| FR2864344B1 FR2864344B1 (fr) | 2006-08-11 |
Family
ID=34630585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0351111A Expired - Fee Related FR2864344B1 (fr) | 2003-12-18 | 2003-12-18 | Composant semiconducteur comprenant des zones a concentration de platine elevee |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7282750B2 (fr) |
| FR (1) | FR2864344B1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4913336B2 (ja) * | 2004-09-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947864A (en) * | 1973-02-12 | 1976-03-30 | Hitachi, Ltd. | Diode-integrated thyristor |
| US4792833A (en) * | 1985-11-28 | 1988-12-20 | Fujitsu Limited | Junction-shorting type semiconductor read-only memory having increased speed and increased integration density |
| US4855799A (en) * | 1987-12-22 | 1989-08-08 | Kabushiki Kaisha Toshiba | Power MOS FET with carrier lifetime killer |
| JPH02170471A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | 高速ダイオード |
| DE10001871A1 (de) * | 2000-01-18 | 2001-08-02 | Infineon Technologies Ag | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement |
| US20020179925A1 (en) * | 1999-12-06 | 2002-12-05 | Jenoe Tihanyi | Controllable semiconductor switching element that blocks in both directions |
-
2003
- 2003-12-18 FR FR0351111A patent/FR2864344B1/fr not_active Expired - Fee Related
-
2004
- 2004-12-16 US US11/014,614 patent/US7282750B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947864A (en) * | 1973-02-12 | 1976-03-30 | Hitachi, Ltd. | Diode-integrated thyristor |
| US4792833A (en) * | 1985-11-28 | 1988-12-20 | Fujitsu Limited | Junction-shorting type semiconductor read-only memory having increased speed and increased integration density |
| US4855799A (en) * | 1987-12-22 | 1989-08-08 | Kabushiki Kaisha Toshiba | Power MOS FET with carrier lifetime killer |
| JPH02170471A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | 高速ダイオード |
| US20020179925A1 (en) * | 1999-12-06 | 2002-12-05 | Jenoe Tihanyi | Controllable semiconductor switching element that blocks in both directions |
| DE10001871A1 (de) * | 2000-01-18 | 2001-08-02 | Infineon Technologies Ag | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 0144, no. 37 (E - 0980) 19 September 1990 (1990-09-19) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050133887A1 (en) | 2005-06-23 |
| US7282750B2 (en) | 2007-10-16 |
| FR2864344B1 (fr) | 2006-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| EP1330836B1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| FR2513011A1 (fr) | Procede de fabrication de contacts a faible resistance dans des dispositifs a semi-conducteur | |
| FR2475068A1 (fr) | Procede de dopage de semi-conducteurs | |
| FR2662025A1 (fr) | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. | |
| FR2747506A1 (fr) | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques | |
| EP1111688A1 (fr) | Diode schottky sur substrat de carbure de silicium | |
| EP1681725A1 (fr) | Composant unipolaire vertical à faible courant de fuite | |
| FR2513016A1 (fr) | Transistor v mos haute tension, et son procede de fabrication | |
| FR2468208A1 (fr) | Dispositif semiconducteur avec une diode zener | |
| FR2507821A1 (fr) | Transistor a effet de champ vertical a jonction et procede de fabrication | |
| EP1111684A1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| FR2864344A1 (fr) | Composant semiconducteur comprenant des zones a concentration de platine elevee | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| EP0843351A1 (fr) | Procédé de fabrication d'un transistor NPN dans une technologie BICMOS | |
| EP0026686B1 (fr) | Procédé de fabrication de couches de silicium polycristallin localisées sur des zones recouvertes de silice d'une plaquette de silicium, et application à la fabrication d'un transistor MOS non plan auto-aligné | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| FR2487576A1 (fr) | Procede de fabrication de diodes mesa glassivees | |
| FR2785089A1 (fr) | Realisation de mur d'isolement | |
| FR2814856A1 (fr) | Procede de realisation d'un contact sur un varbure de silicium | |
| FR2557367A1 (fr) | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| FR2981793A1 (fr) | Procede de fabrication de transistors a grille isolee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070831 |