FR2513016A1 - Transistor v mos haute tension, et son procede de fabrication - Google Patents
Transistor v mos haute tension, et son procede de fabrication Download PDFInfo
- Publication number
- FR2513016A1 FR2513016A1 FR8117320A FR8117320A FR2513016A1 FR 2513016 A1 FR2513016 A1 FR 2513016A1 FR 8117320 A FR8117320 A FR 8117320A FR 8117320 A FR8117320 A FR 8117320A FR 2513016 A1 FR2513016 A1 FR 2513016A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor body
- grooves
- oxide film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000011810 insulating material Substances 0.000 claims abstract description 12
- 230000035515 penetration Effects 0.000 claims abstract description 7
- 239000011521 glass Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000005119 centrifugation Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000001476 alcoholic effect Effects 0.000 claims description 3
- 239000000725 suspension Substances 0.000 claims description 3
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000003014 reinforcing effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
TRANSISTOR A STRUCTURE V MOS CONSTITUE D'UN CORPS SEMICONDUCTEUR FORME DE DEUX COUCHES 2, 3 DE TYPES DE CONDUCTION OPPOSES DONT LA COUCHE 3 COMPORTE AU MOINS UN ILOT LOCALISE 4 DE TYPE DE CONDUCTION OPPOSE A CELUI DE LADITE COUCHE 3 ET POURVU DE SILLONS 5 RECOUVERTS SUCCESSIVEMENT D'UN FILM D'OXYDE 6 ET D'UNE COUCHE METALLIQUE 8. TRANSISTOR CARACTERISE EN CE QUE LE FILM D'OXYDE 6 EST RENFORCE PAR UNE COUCHE DE MATIERE ISOLANTE 7 DONT L'EPAISSEUR EST EGALE A LA PROFONDEUR DE PENETRATION DES SILLONS 5 DANS LA COUCHE 2. APPLICATION AUX TRANSISTORS V MOS HAUTE TENSION.
Description
13016
-1-
"TRANSISTOR V MOS HAUTE TENSION, ET SON PROCEDE
DE FABRICATION"
La présente invention concerne un transistor haute tension à structure MOS formé d'un corps semiconducteur dont la surface est partiellement recouverte d'un film d'oxyde et d'une couche métallique, transistor dans lequel ledit corps semiconducteur comportant, d'une part,au moins deux couches superposées de types de conduction opposés portées par un substrat, et au moins un ilôt de même type
de conduction que la couche inférieure du corps semiconduc-
teur mais localisé dans la couche supérieure, est pourvu d'autre part d'une configuration de sillons creusés en regard de l'ilôt localisé à travers ladite couche supérieure pour pénétrer dans la couche inférieure, les flancs et le fond desdits sillons étant recouverts successivement du film d'oxyde et de la couche métallique déposés également à
la surface du corps semiconducteur.
La présente invention concerne également le procédé
de réalisation dudit transistor.
On connait les transistors à structure MOS (métal-
oxyde-semiconducteur) formée d'un corps semiconducteur com-
portant une première couche semiconductrice d'un premier
type de conduction recouverte d'une seconde couche, égale-
ment semiconductrice, d'un second type de conduction opposé au premier, dite couche d'inversion, dans laquelle est créé un ilÈt localisé du premier type de conduction, la surface
de l'ensemble étant recouverte partiellement d'un film iso-
lant d'oxyde et d'une couche métallique.
La première couche du premier type de conduction constitue le drain du transistor dont le canal est formé à la surface de la seconde couche ou couche d'inversion, la grille étant représentée par la couche métallique et la -2-
source par l'ilôt localisé créé dans ladite seconde couche.
Parmi les configurations de transistors MOS classi-
ques, on connaît notamment celle dite à sillons, ou V MOS, dans laquelle lesdits sillons sont obtenus par décapage anisotrope selon des plans cristallographiques préféren- tiels. Dans ce type de transistors, les flancs et le fond des sillons sont totalement recouverts du film isolant d'oxyde puis de la couche métallique recouvrant également
en partie la surface du corps semiconducteur.
On sait alors que, dans ce cas, le film isolant
d'oxyde doit être suffisamment mince pour assurer une sen-
sibilité en courant importante et une faible résistance à
l'état passant mais que, par ailleurs, il doit être suffi-
samment épais pour que la tenue en tension de rupture soit élevée: en effet, la distorsion des lignes de champ dans la portion des flancs des sillons affleurant la première
couche du premier type de conductîon, c'est-à-dire la cou-
che inférieure, est d'autant plus importante que l'épaisseur
du film isolant d'oxyde est plus faible.
On remarque donc que, dans les conditions actuelles de réalisation des transistors MOS, ces deux critères sont
difficilement conciliables simultanément.
La présente invention a pour but de remédier à cet
inconvénient.
En effet, la présente invention concerne un transis-
tor haute tension à structure MOS formé d'un corps semicon-
ducteur dont la surface est partiellement recouverte d'un film d'oxyde et d'une couche métallique, transistor dans lequel ledit corps semiconducteur comportant, d'une part, au
moins deux couches superposées de types de conduction oppo-
sés portées par un substrat et au moins un îlot de même type
de conduction que la couche inférieure du corps semiconduc-
teur mais localisé dans la couche supérieure, est pourvu d'autre part d'une configuration de sillons creusés en regard de l'îlot localisé à travers ladite couche supérieure pour pénétrer dans la couche inférieure, les flancs et le -3- fond desdits sillons étant recouverts successivement du film d'oxyde et de la couche métallique déposés également
à la surface du corps semiconducteur, notamment remarqua-
ble en ce que, dans le fond de chacun desdits sillons et sur une épaisseur au moins égale à leur profondeur de péné-
tration dans la couche inférieure dudit corps semiconduc-
teur, est incluse une couche de matière isolante renforçant
partiellement ledit film d'oxyde.
La différence d'épaisseur des couches isolantes dans
les sillons creusés dans le corps semiconducteur, différen-
ce due à l'apport de la nouvelle couche isolante, permet de dissocier les caractéristiques de courant et de tension,
c'est-à-dire que l'on peut obtenir une sensibilité de cou-
rant importante dans la zone en regard de la couche supé-
rieure du corps semiconducteur et une tension de rupture
élevée dans la zone en regard de la couche inférieure.
Dans une forme préférentielle de réalisation, la couche de matière isolante incluse dans le fond de chacun des sillons est disposée entre le film d'oxyde et la couche métallique recouvrant une portion de la surface du corps
semiconducteur ainsi que les flancs et le fond des sillons.
Cette disposition préférentielle est liée aux condi-
tions de dépôt de ladite couche de matière isolante et, dans
l'état actuel de connaissances des matériaux et des appa-
reillages utilisables, il est souhaitable de déposer en premier lieu le film d'oxyde de manière à garantir, d'une part la propreté des flancs des sillons au niveau de la couche d'inversion et, d'autre part, une homogénéité et une
étanchéité suffisantes de la couche de matière isolante.
Dans le cas le plus général o l'épaisseur du film
d'oxyde est de l'ordre de 0,2/um, la profondeur de pénétra-
tion des sillons dans la couche inférieure du corps semi-
conducteur et l'épaisseur de la couche de matière
isolante sont au moins égales à 1 /UM.
Avantageusement, la matière formant ladite couche
isolante contient essentiellement un verre généralement ob-
tenu par pyrolyse, ledit verre étant préférentiellement dopé -4-
au bore ou au phosphore pour renforcer ses qualités mécani-
ques et ses qualités thermiques.
La présente invention concerne également le procédé de réalisation de ce transistor MOS, procédé selon lequel, sur un substrat semiconducteur, on dépose successivement une première couche d'un type de conduction donné, puis une seconde couche d'un type de conduction opposé dans laquelle on crée au moins un Ilot localisé du type de conduction de
ladite première couche, celle-ci et la seconde couche for-
mant respectivement la couche inférieure et la couche supé-
rieure d'un corps semiconducteur dans lequel est creusée une configuration de sillons traversant l'îlot localisé et la couche supérieure et pénétrant dans la couche inférieure, procédé selon lequel on dépose ensuite un film d'oxyde sur une portion de la surface du corps semiconducteur et sur les flancs et le fond des sillons, ledit film étant alors recouvert d'une couche métallique, remarquable en ce que, avant le dépôt de la couche métallique, on remplit le fond
des sillons d'une couche de matière isolante dont l'épais-
seur est au moins égale à la profondeur de pénétration des-
dits sillons dans la couche inférieure -
Ce procédé permet de renforcer l'épaisseur de film isolant dans la région o une distorsion des lignes de champ intervient sur la tenue du transistor en tension de
rupture.
Dans un mode préférentiel de mise en oeuvre du pro-
cédé, on dépose à la surface du corps semiconducteur un mélange contenant au moins du verre en suspension dans une
solution alcoolique puis, par centrifugation, on fait péné-
trer ledit mélange dans le fond des sillons avant de procé-
der à un recuit à une température appropriée permettant
l'élimination des éléments du mélange devenus inutiles.
La viscosité de la solution et les conditions de centrifugation sont choisies pour que, par gravitation, seuls le fond des sillons et la partie inférieure de leurs flancs soient recouverts d'une couche de verre Le mélange contenant le verre peut également comporter un agent de -5- dopage dudit verre, bore ou phosphore par exemple, ayant pour but de modifier les caractéristiques mécaniques et
thermiques de la couche formée.
Généralement, on dépose la couche de matière iso-
lante après le film d'oxyde. En effet, compte tenu des conditions de température dans lesquelles doivent s'effectuer le dépôt, et notamment le recuit ( 400 -600 C), de la couche de matière isolante, température inférieure à celle nécessaire à la formation
du film d'oxyde ( 600 -900 C), il est souhaitable de procé-
der dans l'ordre indiqué ci-dessus de manière à éviter des
dégradations éventuelles de ladite couche de matière iso-
lante, dégradations pouvant se présenter sous la forme de
craquelures en particulier.
Cet ordre des opérations de dépôt permet également de garantir plus aisément une grande propreté des flancs des sillons au niveau de la couche supérieure du corps
semiconducteur, c'est-à-dire au niveau de la couche d'in-
version.
La description qui va suivre, en regard du dessin
annexé décrivant des exemples non limitatifs, fera bien
comprendre comment l'invention peut être réalisée.
La figure en annexe représente schématiquement et en
coupe un transistor V MOS selon l'invention.
Conformément à l'invention, le transistor est consti-
tué d'un substrat 1, de type N+ par exemple, portant deux couches superposées 2 et 3, la première de type N-, la seconde de type P Dans la couche 3, a été créé localement
un flot 4 du même type de conduction que la couche infé-
rieure 2, donc de type N A partir dudit îlot 4, est creu-
sée une série de sillons 5 dont la configuration est choisie
en fonction des caractéristiques recherchées pour le tran-
sistor Les sillons 5 traversent la couche supérieure 3 du
corps semiconducteur formé par les couches 2 et 3, et pénè-
trent assez profondément dans ladite couche inférieure 2
jusqu'à 1/um par exemple.
Sur une portion de la surface dudit corps semicon-
ducteur ainsi que sur les flancs et le fond des sillons 5,
est déposé un film d'oxyde 6 d'épaisseur très faible, géné-
ralement de l'ordre de 0, 2/um.
Conformément à l'invention, dans le fond des sillons et sur une épaisseur au moins égale à la profondeur de pénétration desdits sillons 5 dans la couche 2, ce film d'oxyde 6 est recouvert d'une couche de matière isolante 7, verre par exemples qui se trouve donc incluse entre ledit
film 6 et la couche métallique 8 déposée par la suite.
Pour obtenir ce transistor, on part d'un substrat en silicium de type N+ sur lequel on dépose successivement les
couches épitaxiques 2 et 3 dopées respectivement d'impure-
tés d'arsenic ou de phosphore pour la couche 2 et de bore
pour la couche 3.
Par diffusion localisée d'impuretés de type N à tra-
vers un masque d'oxyde approprié, on crée ensuite l'îlot 4.
Par photogravure, on creuse alors les sillons 5 qui traver-
sent en totalité l'îlot 4 et la couche 3, et pénètrent pro-
fondément dans la couche 2.
Sur les flancs des sillons 5 et sur une portion de la surface du corps semiconducteur, notamment sur l'îlot
localisé 4, on réalise par oxydation thermique, à une tem-
pérature de 6000 C au moins, le film 6 dont l'épaisseur ne
doit guère excéder 0,2/um.
Conformément à l'invention, on dépose alors un mé-
lange comportant essentiellement un verre en suspension dans une solution alcoolique: par centrifugation, ledit mélange est concentré et maintenu dans le fond des sillons 5 Un
recuit à 4000 C environ permet d'éliminer les produits com-
bustibles contenus dans le mélange de manière à ne laisser
subsister qu'une couche homogène 7.
La dernière opération consiste à recouvrir la surface du corps semiconducteur et les flancs et le fond des sillons 5 d'une couche métallique 8, d'aluminium par exemple, que
l'on grave ensuite pour lui donner la configuration appro-
priée Le dépôt de cette couche est effectué par des moyens -7-
classiques de métallisation.
Simultanément au dépôt de la couche métallique 8, on crée une plage de contact 9 mettant en court-circuit la couche 3 et l'îlot 4, et l'on a alors un transistor MOS dont la source est l'îlot 4, le drain est constitué par la couche 2, la grille est la couche métallique 8, et le canal
est formé à la surface de la couche d'inversion 3.
Claims (8)
1 Transistor haute tension à structure MOS for-
mé d'un corps semiconducteur dont la surface est partielle-
ment recouverte d'un filn d'oxyde ( 6) et d'une couche métal-
lique ( 8), transistor dans lequel ledit corps semiconduc-
teur comportant, d'une part, au moins deux couches superpo-
sées ( 2, 3) de types de conduction opposés portées par un
substrat ( 1) et au moins un lot ( 4) de même type de con-
duction que la couche inférieure ( 2) du corps semiconducteur mais localisé dans la couche supérieure ( 3), est pourvu, d'autre part, d'une configuration de sillons ( 5) creusés en
regard de l'îlot localisé ( 4) à travers ladite couche supé-
rieure ( 3) pour pénétrer dans la couche inférieure ( 2), les
flancs et le fond desdits sillons ( 5) étant recouverts suc-
cessivement du film d'oxyde ( 6) et de la couche métallique ( 8) déposés également à la surface du corps semiconducteur,
caractérisé en ce que, dans le fond de chacun desdits sil-
lons ( 5) et sur une épaisseur au moins égale à leur profon-
deulr de pénétration dans la couche inférieure ( 2) dudit
corps semiconducteur, est incluse une couche de matière iso-
lante ( 7) renforçant localement ledit film d'oxyde ( 6).
2 Transistor selon la revendication 1, caracté-
risé en ce que la couche de matière isolante ( 7) incluse dans le fond de chacun des sillons ( 5) est disposée entre le film d'oxyde ( 6) et la couche métallique ( 8) recouvrant une portion de la surface du corps semiconducteur ainsi que
les flancs et le fond des sillons ( 5).
3 Transistor selon l'une des revendications 1
et 2, caractérisé en ce que l'épaisseur du film d'oxyde ( 6)
est de l'ordre de 0,2/um, et en ce que la profondeur de pé-
nétration des sillons ( 5) dans la couche inférieure ( 2) du corps semiconducteur et l'épaisseur de la couche de matière
isolante sont au moins égales à 1/u Mn.
4 i Transistor selon l'une des revendications 1
à 3, caractérise en ce que ladite couche isolante ( 7) contient
essentiellement du verre.
Transistor selon la revendication 4, carac- térisé en ce que le verre contenu dans la matièlre isolante
( 7) est dopé au bore.
6 Transistor selon la revendication 4, Ca-
racteri S en ce que le verre contenu dlans la mat J 'e Q i 5-
lante ( 7) est dopé au phoslrre.
7 Procédé de réalisation du ransisor coiln-
forme aux revc-ndications 1 A 6, procidé selon laequel, ủr un tsubstrat seni conducteur ( 1), on dipose nlcccessivf;l,ent une première couche ( 2) d 'un type de conduction donné, puis lune seconde couche ( 3) d'un type de conduction opposé dans laquelle on crée au moins un îlot localisé ( 4) du type de condluction de ladite première couche ( 2), celle-ci et la seconde couche for-mant respectivement la couche inférieure
et la couche supérieure d'un corps semicoducteur dans le-
quel est creusée une configuration de S illons ( 5) traver-
sant l'îlot localisé ( 4) et la coiuce supélrieure ( 3), et
pénétrant dans la couche inférieure ( 2), procédé selon le-
quel on dépose ensuite un film d'oxydce ( 6) sur une portion de la surface du corps semicondulcteur et sur les flancs et le fond des sillons ( 5), ledit film étant alors recouvert d'une couche métallique ( 8), caractérisé en ce que, avant le dépôt de la couche métallique ( 8), on remplit le fond des sillons ( 5) d'une couche de matière isolante ( 7) dont
l'épaisseur est au moins égale A la profondeur de pénétra-
tion desdits sillons ( 5) dans la couche inférieure ( 2).
8 procédé selon la revendication 7, caracté-
ri Eé en ce que, A la surface du corps semiconducteur, on dépose un mélange contenant au moins du verre en suspension
dans une solutionalcoolique puis en ce que, par centrifuga-
tion, on fait pénétrer ledit mélange dans le fond des sil-
lons ( 5) avant de procéder A un recuit A une température ap-
propriée permettant l'élimination des éléments du mélange
devenus inutiles.
9 Procédé selon l'une des revendications 7 et
8, caractérisé en ce que l'on dépose la couche de matière
isolante ( 7) après le film d'oxyde ( 6).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8117320A FR2513016A1 (fr) | 1981-09-14 | 1981-09-14 | Transistor v mos haute tension, et son procede de fabrication |
| GB08225819A GB2106711B (en) | 1981-09-14 | 1982-09-10 | Field effect transistor |
| US06/416,725 US4503449A (en) | 1981-09-14 | 1982-09-10 | V-Mos field effect transistor |
| DE19823233568 DE3233568A1 (de) | 1981-09-14 | 1982-09-10 | Feldeffekttransistor und verfahren zum herstellen desselben |
| JP57158265A JPS5858771A (ja) | 1981-09-14 | 1982-09-13 | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8117320A FR2513016A1 (fr) | 1981-09-14 | 1981-09-14 | Transistor v mos haute tension, et son procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2513016A1 true FR2513016A1 (fr) | 1983-03-18 |
| FR2513016B1 FR2513016B1 (fr) | 1983-10-28 |
Family
ID=9262120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8117320A Granted FR2513016A1 (fr) | 1981-09-14 | 1981-09-14 | Transistor v mos haute tension, et son procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4503449A (fr) |
| JP (1) | JPS5858771A (fr) |
| DE (1) | DE3233568A1 (fr) |
| FR (1) | FR2513016A1 (fr) |
| GB (1) | GB2106711B (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
| EP0594177A1 (fr) * | 1992-10-22 | 1994-04-27 | Kabushiki Kaisha Toshiba | MOSFET vertical ayant une tranchée couverte d'un film de grille multicouche |
| US6015737A (en) * | 1991-07-26 | 2000-01-18 | Denso Corporation | Production method of a vertical type MOSFET |
| US6603173B1 (en) | 1991-07-26 | 2003-08-05 | Denso Corporation | Vertical type MOSFET |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4553151A (en) * | 1982-09-23 | 1985-11-12 | Eaton Corporation | Bidirectional power FET with field shaping |
| US4824804A (en) * | 1986-08-15 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making vertical enhancement-mode group III-V compound MISFETS |
| US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
| JPH088357B2 (ja) * | 1986-12-01 | 1996-01-29 | 三菱電機株式会社 | 縦型ｍｏｓトランジスタ |
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| JP2647884B2 (ja) * | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4859621A (en) * | 1988-02-01 | 1989-08-22 | General Instrument Corp. | Method for setting the threshold voltage of a vertical power MOSFET |
| US5141886A (en) * | 1988-04-15 | 1992-08-25 | Texas Instruments Incorporated | Vertical floating-gate transistor |
| JPH0251279A (ja) * | 1988-08-15 | 1990-02-21 | Nec Corp | 縦型電界効果トランジスタ |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| JPH08306914A (ja) * | 1995-04-27 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
| DE19549486C2 (de) * | 1995-11-28 | 2001-07-05 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
| JP4091242B2 (ja) * | 1999-10-18 | 2008-05-28 | セイコーインスツル株式会社 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| GB2362755A (en) * | 2000-05-25 | 2001-11-28 | Nanogate Ltd | Thin film field effect transistor with a conical structure |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| CN100429738C (zh) * | 2005-12-02 | 2008-10-29 | 中原工学院 | 带有vmos阴极结构的平板显示器及其制作工艺 |
| JP2008078604A (ja) * | 2006-08-24 | 2008-04-03 | Rohm Co Ltd | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| CN104347412A (zh) * | 2013-08-01 | 2015-02-11 | 北大方正集团有限公司 | Vvmos管的制作方法及vvmos管 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032989B2 (ja) * | 1976-04-07 | 1985-07-31 | 松下電器産業株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| US4145703A (en) * | 1977-04-15 | 1979-03-20 | Supertex, Inc. | High power MOS device and fabrication method therefor |
| US4398339A (en) * | 1977-04-15 | 1983-08-16 | Supertex, Inc. | Fabrication method for high power MOS device |
| JPS53142189A (en) * | 1977-05-17 | 1978-12-11 | Matsushita Electronics Corp | Insulating gate type field effect transistor |
| DE2803431A1 (de) * | 1978-01-26 | 1979-08-02 | Siemens Ag | Verfahren zur herstellung von mos-transistoren |
| JPS54154977A (en) * | 1978-05-29 | 1979-12-06 | Fujitsu Ltd | Semiconductor device and its manufacture |
| JPS5591874A (en) * | 1978-12-28 | 1980-07-11 | Fuji Electric Co Ltd | V-groove structure mosfet |
| US4225879A (en) * | 1979-01-26 | 1980-09-30 | Burroughs Corporation | V-MOS Field effect transistor for a dynamic memory cell having improved capacitance |
| US4329705A (en) * | 1979-05-21 | 1982-05-11 | Exxon Research & Engineering Co. | VMOS/Bipolar power switching device |
| US4272302A (en) * | 1979-09-05 | 1981-06-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation |
| US4271418A (en) * | 1979-10-29 | 1981-06-02 | American Microsystems, Inc. | VMOS Memory cell and method for making same |
| US4295924A (en) * | 1979-12-17 | 1981-10-20 | International Business Machines Corporation | Method for providing self-aligned conductor in a V-groove device |
| JPS56160050A (en) * | 1980-05-14 | 1981-12-09 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4409609A (en) * | 1981-03-18 | 1983-10-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US4407058A (en) * | 1981-05-22 | 1983-10-04 | International Business Machines Corporation | Method of making dense vertical FET's |
-
1981
- 1981-09-14 FR FR8117320A patent/FR2513016A1/fr active Granted
-
1982
- 1982-09-10 DE DE19823233568 patent/DE3233568A1/de not_active Withdrawn
- 1982-09-10 GB GB08225819A patent/GB2106711B/en not_active Expired
- 1982-09-10 US US06/416,725 patent/US4503449A/en not_active Expired - Fee Related
- 1982-09-13 JP JP57158265A patent/JPS5858771A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| EXBK/80 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
| EP0550770A4 (en) * | 1991-07-26 | 1993-08-25 | Nippondenso Co., Ltd. | Method of producing vertical mosfet |
| US5460985A (en) * | 1991-07-26 | 1995-10-24 | Ipics Corporation | Production method of a verticle type MOSFET |
| US6015737A (en) * | 1991-07-26 | 2000-01-18 | Denso Corporation | Production method of a vertical type MOSFET |
| US6603173B1 (en) | 1991-07-26 | 2003-08-05 | Denso Corporation | Vertical type MOSFET |
| EP0594177A1 (fr) * | 1992-10-22 | 1994-04-27 | Kabushiki Kaisha Toshiba | MOSFET vertical ayant une tranchée couverte d'un film de grille multicouche |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2106711A (en) | 1983-04-13 |
| JPH058586B2 (fr) | 1993-02-02 |
| JPS5858771A (ja) | 1983-04-07 |
| FR2513016B1 (fr) | 1983-10-28 |
| US4503449A (en) | 1985-03-05 |
| DE3233568A1 (de) | 1983-03-31 |
| GB2106711B (en) | 1985-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2513016A1 (fr) | Transistor v mos haute tension, et son procede de fabrication | |
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| EP1330836B1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| FR2563377A1 (fr) | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique | |
| FR2483127A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| FR2744837A1 (fr) | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication | |
| EP0017697A1 (fr) | Dispositif d'interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication | |
| FR2616590A1 (fr) | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| FR2533751A1 (fr) | Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique | |
| FR2647596A1 (fr) | Transistor a effet de champ a grille isolee et procede de fabrication | |
| FR2638898A1 (fr) | Dispositif a semiconducteurs a structure empilee et procede de fabrication | |
| EP0057126A2 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2720189A1 (fr) | Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur. | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| FR2693034A1 (fr) | Transistor à couche mince et son procédé de fabrication. | |
| FR2638569A1 (fr) | Transistor josephson du type a effet de champ et procede de fabrication d'une jonction josephson | |
| FR2778495A1 (fr) | Dispositif semiconducteur a structure mos et procede de fabrication d'un tel dispositif | |
| FR3070089A1 (fr) | Procede de formation de regions d'extension dopees dans une structure a nanofils superposes | |
| FR2572219A1 (fr) | Procede de fabrication de circuits integres sur substrat isolant | |
| EP0165863A1 (fr) | Procédé de fabrication d'au moins un transistor à effet de champ, en couche mince, et transistor obtenu par ce procédé | |
| FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
| FR2664096A1 (fr) | Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe. | |
| EP0901158B1 (fr) | Circuit intégré de puissance, procédé de fabrication d'un tel circuit et convertisseur incluant un tel circuit | |
| WO2003009404A2 (fr) | Transistor et procede de fabrication d'un transistor sur un substrat sige/soi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CA | Change of address | ||
| CD | Change of name or company name | ||
| ST | Notification of lapse |