DE3233568A1 - Feldeffekttransistor und verfahren zum herstellen desselben - Google Patents

Feldeffekttransistor und verfahren zum herstellen desselben

Info

Publication number
DE3233568A1
DE3233568A1 DE19823233568 DE3233568A DE3233568A1 DE 3233568 A1 DE3233568 A1 DE 3233568A1 DE 19823233568 DE19823233568 DE 19823233568 DE 3233568 A DE3233568 A DE 3233568A DE 3233568 A1 DE3233568 A1 DE 3233568A1
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
groove
layer
filler material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823233568
Other languages
English (en)
Inventor
Jacky Caret
Gerard Robert David
Jean-Claude Vallee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3233568A1 publication Critical patent/DE3233568A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

PHF 81-582 /C 1982-09-06
"Feldeffekttransistor und Verfahren zum Herstellen desselben".
Die Erfindung bezieht sich auf einen Feldeffekttransistor mit isolierter Steuerelektrode, mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden schichtförmigen ersten Gebiet eines ersten Leitungstyps, einem darunter liegenden schichtförmigen zweiten Gebiet vom zweiten entgegengesetzten Leitungstyp, das mit dem ersten Gebiet einen pn-Uebergang bildet und mit mindestens einer an die Oberfläche grenzenden inselförmigen Zone vom zweiten Leitungstyp, die von dem ersten Gebiet umgeben wird, wobei in der Oberfläche mindestens eine V-förmige Rille vorgesehen ist, die sich durch die inseiförmige Zone und durch das erste Gebiet hindurch bis in das zweite Gebiet erstreckt, wobei die Wand der Rille mit einer elektrisch isolierenden Schicht bedeckt ist, worauf eine leitende Schicht vorgesehen ist, die eine Steuerelektrode des Feldeffekttransistors bildet und wobei die inselförmige Zone und das zweite Gebiet mit Source- und Drain-Elektroden versehen sind.
Die Erfindung bezieht sich ebenfalls auf ein Verfahren zum Herstellen eines derartigen Feldeffekttransistors.
Ein Feldeffekttransistor der beschriebenen Art ist aus " ELectronics", 22. Juni 1978, Seiten 105-112 bekannt.
Bei diesem Transistortyp, meistens als VMOS-Transistor bezeichnet, sind die Wände und der Boden der Rille bzw. Rillen völlig mit einer isolierenden Schicht bedeckt, die ihrerseits wieder mit einer Steuerelektrodenschicht bedeckt ist, die meistens ausserdem einen Teil der Oberfläche des Halbleiterkörpers bedeckt.
Es ist bekannt, dass die Isolierschicht dabei dünn genug sein muss um eine grosse Stromempfindlichkeit und einen niedrigen Widerstand in dem "Ein"-Zustand zu erhalten aber zugleich dick genug um eine hohe Durchbruchspannung zu gewährleisten: die Störung der Feldlinien auf dem Boden des Rille bzw. der Rillen ist nämlich grosser je nachdem die Dicke der Isolierschicht kleiner ist.
Bei den bekannten Herstellungsverfahren von VMOS-Transistoren ist es schwer, diese beiden Kriterien gleichzeitig zu erfüllen.
Die Erfindung hat nun zur Aufgabe, diesen Nachteil auszuschalten oder wenigstens weitgehend zu verringern. Nach der Erfindung weist ein
PHF 81-582 Z η 1982-09-06
Feldeffekttransisor der eingangs beschriebenen Art das Kennzeichen auf/ dass unten in der Rille zwischen der Steuerelektrode und dem Boden der Rille ein elektrisch isolierendes Füllmaterial vorgesehen ist.
Durch den Unterschied in der Gesamtdicke des Tordielektrikums unter der Steuerelektrode an der Oberseite und an der· Unterseite der Rille, welcher Unterschied durch das Füllmaterial verursacht wird, können eine hohe"Stroinempfindlichkeit sowie eine hohe Durchbruchspannung an der Unterseite der Rille verwirklicht werden. Obschon im Grunde das isolierende Füllmaterial zwischen der Wand der Rille und der Isolierschicht vorgesehen werden könnte, wird vorzugsweise das isolierende Füllmaterial zwischen der Isolierschicht und der Steuerelektrode vorgesehen. Mit den üblichen Techniken lassen sich auf diese Weise am besten die Qualität der Rillenwände an der Stelle der zu bildenden Inversionsschicht und andererseits eine ausreichende Homogenität und Undurchlässigkeit der Isolierschicht gewährleisten.
Das Isoliermaterial wird vorzugsweise über eine Dicke vorgesehen, die mindestens dem Abstand, über den sich die Rille in dem zweiten Gebiet erstreckt, entspricht. Auf vorteilhafte Weise wird das Füllmaterial bis auf einer Höhe angebracht, der dem des PN-Ueberganges zwischen dem ersten und dem zweiten Gebiet nahezu entspricht, so dass es sich an der Stelle der in dem ersten Gebiet zu bildenden Inversionsschicht nicht zwischen der Steuerelektrode und der Halbleiteroberfläche befindet, wohl aber die Durchbruchspannung auf der Unterseite der Rille an günstige Weise beeinflusst.
in einem typischen Fall, in dem die Dicke der Isolierschicht nahezu 0,2.um ist, betragen die Tiefe, über die sich die Rillen in dem zweiten Gebiet erstrecken und die Dicke des isolierenden Füllmaterials mindestens 1 ,um.
Das isolierende Füllmaterial enthält beispielsweise ein Glas, das im allgemeinen durch Pyrolyse erhalten worden ist, wobei das genannte Glas vorzugsweise mit Bor oder mit Phosphor dotiert ist, damit seine mechanischen und thermischen Eigenschaften verbessert werden.
Die Erfindung bezieht sich auch auf ein Verfahren zum Herstellen des Feldeffekttransistors. Dieses Verfahren weist das Kennzeichen auf, dass auf einem Gebiet vom zweiten Leitungstyp eine Halbleiterschicht vom ersten Leitungstyp und darin mindestens eine inselförmige Zone vom zweiten Leitungstyp vorgesehen wird, dass daraufhin in der inselförmigen Zone mindestens eine V-förmige Rille geätzt wird, die sich
PHF 81-582 X j? 1982-09-06
durch die Zone und durch die Halbleiterschicht vom ersten Leitungstyp hindurch bis in das Gebiet vom zweiten Leitungstyp erstreckt, wobei wenigstens auf der Wand der Rille eine Isolierschicht vorgesehen wird, die mit einer leitenden Steuerelektrodenschicht bedeckt wird, wobei unten in der Rille ein isolierendes Füllmaterial vorgesehen wird und zwar über eine Dicke, die mindestens dem Abstand, über den sich die Rille in dem Gebiet vom zweiten Leitungstyp erstreckt, entspricht.
Durch dieses Verfahren ist es möglich, die Dicke der Isolierschicht in dem Gebiet, wo eine Störung der Feldlinien die Durchbruchbeständigkeit des Feldeffekttransistors beeinflusst, zu vergrössern.
Nach einer bevorzugten Ausführungsform weist das erfindungsgemässe Verfahren das Kennzeichen auf, dass das isolierende Füllmaterial dadurch angebracht wird, dass die Oberfläche des Halbleiterkörpers mit einer Suspension eines Glases in einer alkoholischen Lösung bedeckt wird und dass diese durch Schleudern in die Unterseite der Rille bzw. der Rillen eindringt, 'wonach die flüchtigen Teile des Gemisches durch Erhitzung entfernt werden.
Die Viskosität der Lösung und die Schleuderbedingungen werden derart gewählt, dass nur die Unterseite der Rillen und der untere Teil der Wände derselben mit einer Glasschicht bedeckt werden. Das Glasgemisch kann ebenfalls ein Dotierungsmittel enthalten, beispielsweise Bor oder Phosphor.
Vorzugsweise wird das Füllmaterial nach der Isolierschicht angebracht. Die Temperatur, bei der das isolierende Füllmaterial meistens
angebracht und erhitzt wird (400 -600°C), welche Temperatur niedriger ist als die zum Bilden der Isolierschicht (meistens eines Oxydfilms) notwendige Temperatur (600 -900 C) berücksichtigend. ist es erwünscht, in der obengenannten Reihenfolge zu verfahren, damit etwaige Beschädigungen des isolierenden Füllmaterials vermeiden werden, welche Beschädigungen z.B.
die Form von Rissen aufweisen können.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Der Feldeffekttransistor besteht in diesem Beispiel aus einem Substrat 1, beispielsweise von dem K -Typ, auf dem sich eine N -leitende Schicht 2 und eine P-leitende Schicht 3 befinden. In der Schicht 3, in dem "ersten Gebiet", ist örtlich eine inselförmige Zone 4 vorgesehen vom gleichen Leitungstyp wie die Schicht 2, also von dem N-Leitungstyp. Weiterhin sind eine oder mehrere Rillen 5 vorgesehen, deren Muster von
PHF 81-582 β? (θ 1982-09-06
den gewünschten Eigenschaften des Feldeffekttransistors abhängig gewählt ist. Die Rillen 5 erstrecken sich durch die Zone 4 und die Schicht 3 bis in die Schicht 2, beispielsweise bis zu einer Tiefe von 1 ,um in der Schicht 2. Die Schichten 1 und 2 bilden zusammen das "zweite Gebiet".
Ueber einen Teil der Oberfläche des Halbleiterkörpers sowie über die Wände und die Unterseite der Rille 5 ist ein Oxydfilm 6 vorgesehen mit einer äusserst geringen Dicke, in diesem Beispiel etwa 0,2/Um.
Nach der Erfindung ist unten in der Rille 5 zwischen der Steuerelektrode 8 und dem Boden der Rille ein elektrisch isolierendes Füllmaterial 7 vorgesehen, in diesem Beispiel über eine Dicke, die mindestens dem Abstand über den sich die Rille 5 in der Schicht 2 erstreckt, entspricht. Das Füllmaterial 7 besteht in diesem Beispiel aus Glas, das zwischen der Isolierschicht 6 und der Steuerelektrodeschicht 8, in diesem Beispiel aus Metall, eingeschlossen ist.
Zum Herstellen des Feldeffekttransistors wird von einem Substrat aus N -leitendem Silizium ausgegangen, auf dem nacheinander epitaktische Schichten 2 und 3 aufgedampft werden, welche Schichten mit Arsen oder Phosphor (Schicht 2) bzw. mit Bor (Schicht 3) dotiert werden.
Durch eine örtliche Diffusion von Donoratomen über eine geeignete Maske wird daraufhin die Zone 4 gebildet. Durch Photoätzen werden dar-
Vhindurch aufhin die Rille bzw. Rillen 5 durch die Zone 4 und die Schicht 3jBis in die Schicht 2 hinein vorgesehen.
Auf der Wand der Rille 5 und auf einem Teil der Oberfläche des Halbleiterkörpers, namentlich auf der Zone 4, wird durch thermische Oxydation bei einer Temperatur vor mindestens 600 C die Oxydschicht 6 vorgesehen, deren Dicke in diesen Beispiel etwa 0,2,um beträgt.
Nach der Erfindung wird daraufhin ein Gemisch aus in einer Alkohollösung suspendiertem Glas vorgesehen: durch schleudern wird das genannte Gemisch konzentriert und auf der Unterseite der Rillen 5 angebracht.
Dadurch, dass das Gemisch bei einer Temperatur von etwa 400 C erhitzt wird, werden die brennbaren Stoffe aus dem Gemisch entfernt, so dass nur eine homogene Schicht 7 zurückbleibt.
Während des letzten Verfahrensschrittes wird auf der Oberfläche des Halbleiterkörpers und auf den Wänden und dem Boden der Rille 5 die Steuerelektrodenschicht, hier eine Metallschicht 8, aus beispielsweise Aluminium vorgesehen, welche Schicht daraufhin in dem gewünschten Muster geätzt wird. Das Anbringen dieser Schicht erfolgt durch bekannte Aufdampftechniken· Statt einer Steuerolektrodenschicht aus Metall könnte auch ein
PHF 81-582 ff 1982-09-06
anderes leitendes Material, beispielsweise dotiertes polykristallines oder amorphes Silizium benutzt werden. Gleichzeitig mit dem Anbringen der Metallschicht 8 wird eine Kontaktfläche 9 vorgesehen, die die Schicht mit der Zone 4 kurzschliesst, so dass ein V-MOS-Iransistor erhalten worden ist, dessen Source-Elektrode durch die Zone 4, dessen Drain-Elektrode durch die Schicht 2 und dessen Steuerelektrode durch die Metallschicht gebildet wird und dessen Kanal durch eine Inversionsschicht an der Oberfläche der Schicht 3 innerhalb der Rille 5 gebildet wird, welche Inversionsschicht durch das Potential der Steuerelektrode beeinflusst wird.
Leerseite

Claims (12)

  1. •ί Λ IB A
    » * ft β
    PHF 81-582 ^ 1982-09-06
    Patentansprüche:
    / 1. ) Feldeffekttransistor mit isolierter Steuerelektrode, mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden schichtförmigen ersten Gebiet von einem ersten Leitungstyp, einem darunter liegenden schichtförmigen zweiten Gebiet vom zweiten, entgegengesetzten Leitungstyp, das mit dem ersten Gebiet einen PN-Uebergang bildet und mit mindestens einer an die Oberfläche grenzenden inselförmigen Zone vom zweiten Leitungstyp, die von dem ersten Gebiet umgeben wird, wobei in der Oberfläche mindestens eine V-förmige Rille vorgesehen ist, die sich durch die inseiförmige Zone und das erste Gebiet hindurch bis in das zweite Gebiet erstreckt, deren Wand mit einer elektrisch isolierenden Schicht bedeckt ist, auf der eine leitende Schicht vorgesehen ist, die eine Steuerelektrode des Feldeffekttransistors bildet und wobei die inselförmige Zone und das zweite Gebiet mit Source- und Drain-Elektroden versehen sind, dadurch gekennzeichnet, dass unten in der Rille zwischen der Steuerelektrode und dem Boden der Rille ein elektrisch isolierendes Füllmaterial vorgesehen ist.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass das isolierende Füllmaterial zwischen der Isolierschicht und der Steuerelektrode vorgesehen ist.
  3. 3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das isolierende Füllmaterial über eine Dicke vorgesehen ist, die mindestens dem Abstand, über den sich die Rille in dem zweiten Gebiet erstreckt, entspricht.
  4. 4. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das isolierende Füllmaterial bis auf einer Höhe vorgesehen ist, der dem des PN-Ueberganges zwischen dem ersten und dem zweiten Gebiet nahezu entspricht.
  5. 5. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Gebiet aus einer an das erste Gebiet grenzenden Halbleiterschicht und einem darunter liegenden Substrat vom zweiten Leitungstyp mit einer höheren Dotierungskonzentration als die der Halbleiterschicht besteht.
  6. 6. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Isolierschicht etwa 0,2,um be-
    »κ* te tt
    PHF 81-502 X <2_ 1982-09-06
    trägt und dass der Abstand, über den sich die Rille in dem zweiten Gebiet erstreckt und die Dicke des isolierenden Füllmaterials über der Unterseite der Rille mindestens 1,um beträgt.
  7. 7. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das isolierende Füllmaterial Glas enthält.
  8. 8. Feldeffekttransistor nach Anspruch 7, dadurch gekennzeichnet, dass das Glas mit Bor dotiert ist.
  9. 9. Feldeffekttransistor nach Anspruch 7, dadurch gekennzeichnet, dass das Glas mit Phosphor dotiert ist.
  10. 10. Verfahren zum Herstellen eines Feldeffekttransistors nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf einem Gebiet vom zweiten Leitungstyp eine Halbleiterschicht vom ersten Leitungstyp und darin mindestens eine inselförmige Zone vom zweiten Leitungstyp vorgesehen wird, dass daraufhin in der inseifÖrmigen Zone mindestens eine V-Rille geätzt wird, die sich durch die Zone und durch die Halbleiterschicht vom ersten Leitungstyp hindurch bis in das Gebiet vom zweiten Leitungstyp erstreckt, wobei wenigstens auf der Wand der Rille eine Isolierschicht vorgesehen wird, die mit einer leitenden Steuerelektrodenschicht bedeckt wird, wobei unten in der Rille ein isolierendes Füllmaterial vorgesehen wird und zwar über eine Dicke, die mindestens dem Abstand, über den sich die Rille in dem Gebiet vom zweiten Leitungstyp erstreckt, entspricht.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das isolierende Füllmaterial dadurch angebracht wird, dass die Oberfläche des Halbleiterkörpers mit einer Suspension eines Glases in einer alkoholischen Lösung bedeckt wird und dass diese durch Schleudern in die Unterseite der Rille bzw. Rillen eindringt, wonach die flüchtigen Teile des Gemisches durch Erhitzung entfernt werden.
  12. 12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das isolierende Füllmaterial nach Anbringen der Isolierschicht angebracht wird.
DE19823233568 1981-09-14 1982-09-10 Feldeffekttransistor und verfahren zum herstellen desselben Withdrawn DE3233568A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8117320A FR2513016A1 (fr) 1981-09-14 1981-09-14 Transistor v mos haute tension, et son procede de fabrication

Publications (1)

Publication Number Publication Date
DE3233568A1 true DE3233568A1 (de) 1983-03-31

Family

ID=9262120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823233568 Withdrawn DE3233568A1 (de) 1981-09-14 1982-09-10 Feldeffekttransistor und verfahren zum herstellen desselben

Country Status (5)

Country Link
US (1) US4503449A (de)
JP (1) JPS5858771A (de)
DE (1) DE3233568A1 (de)
FR (1) FR2513016A1 (de)
GB (1) GB2106711B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4824804A (en) * 1986-08-15 1989-04-25 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making vertical enhancement-mode group III-V compound MISFETS
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPH088357B2 (ja) * 1986-12-01 1996-01-29 三菱電機株式会社 縦型ｍｏｓトランジスタ
US5164325A (en) * 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
JP2647884B2 (ja) * 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
US4859621A (en) * 1988-02-01 1989-08-22 General Instrument Corp. Method for setting the threshold voltage of a vertical power MOSFET
US5141886A (en) * 1988-04-15 1992-08-25 Texas Instruments Incorporated Vertical floating-gate transistor
JPH0251279A (ja) * 1988-08-15 1990-02-21 Nec Corp 縦型電界効果トランジスタ
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
WO1993003502A1 (en) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Method of producing vertical mosfet
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
DE19549486C2 (de) * 1995-11-28 2001-07-05 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6198127B1 (en) * 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
GB2362755A (en) * 2000-05-25 2001-11-28 Nanogate Ltd Thin film field effect transistor with a conical structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
CN100429738C (zh) * 2005-12-02 2008-10-29 中原工学院 带有vmos阴极结构的平板显示器及其制作工艺
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
CN104347412A (zh) * 2013-08-01 2015-02-11 北大方正集团有限公司 Vvmos管的制作方法及vvmos管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032989B2 (ja) * 1976-04-07 1985-07-31 松下電器産業株式会社 Ｍｏｓ型半導体装置の製造方法
US4398339A (en) * 1977-04-15 1983-08-16 Supertex, Inc. Fabrication method for high power MOS device
JPS53142189A (en) * 1977-05-17 1978-12-11 Matsushita Electronics Corp Insulating gate type field effect transistor
DE2803431A1 (de) * 1978-01-26 1979-08-02 Siemens Ag Verfahren zur herstellung von mos-transistoren
JPS54154977A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Semiconductor device and its manufacture
JPS5591874A (en) * 1978-12-28 1980-07-11 Fuji Electric Co Ltd V-groove structure mosfet
US4225879A (en) * 1979-01-26 1980-09-30 Burroughs Corporation V-MOS Field effect transistor for a dynamic memory cell having improved capacitance
US4329705A (en) * 1979-05-21 1982-05-11 Exxon Research & Engineering Co. VMOS/Bipolar power switching device
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
US4271418A (en) * 1979-10-29 1981-06-02 American Microsystems, Inc. VMOS Memory cell and method for making same
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
US4409609A (en) * 1981-03-18 1983-10-11 Fujitsu Limited Semiconductor device and method of manufacturing the same
US4407058A (en) * 1981-05-22 1983-10-04 International Business Machines Corporation Method of making dense vertical FET's

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor

Also Published As

Publication number Publication date
JPS5858771A (ja) 1983-04-07
GB2106711B (en) 1985-03-13
JPH058586B2 (de) 1993-02-02
GB2106711A (en) 1983-04-13
FR2513016B1 (de) 1983-10-28
US4503449A (en) 1985-03-05
FR2513016A1 (fr) 1983-03-18

Similar Documents

Publication Publication Date Title
DE3233568A1 (de) Feldeffekttransistor und verfahren zum herstellen desselben
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE3525396C2 (de)
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427C3 (de)
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2941268C2 (de)
DE2509585C3 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE2047241B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3138535A1 (de) Temperatursensor mit einem halbleiterkoerper
CH653482A5 (de) Verfahren zur herstellung einer integrierten schaltung mit einem feldeffekttransistor und durch ein derartiges verfahren hergestellte schaltung.
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KUNZE, K., DIPL.-ING., PAT.-ASS., 2000 HAMBURG

8139 Disposal/non-payment of the annual fee