DE2803431A1 - Verfahren zur herstellung von mos-transistoren - Google Patents
Verfahren zur herstellung von mos-transistorenInfo
- Publication number
- DE2803431A1 DE2803431A1 DE19782803431 DE2803431A DE2803431A1 DE 2803431 A1 DE2803431 A1 DE 2803431A1 DE 19782803431 DE19782803431 DE 19782803431 DE 2803431 A DE2803431 A DE 2803431A DE 2803431 A1 DE2803431 A1 DE 2803431A1
- Authority
- DE
- Germany
- Prior art keywords
- drain
- source
- gate
- doped
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 101150068246 V-MOS gene Proteins 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA *n IQOS ΏΡΠ
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von MOS-Transistoren, insbesondere mit AIuminium-Gate,
mit phosphordotierter Source- und Drain-Zone, mit bordotierter Kanalzone sowie mit einer Gate-Isolierschicht
in Form einer Oxidschicht und mit über Source und Drain liegenden Isolieroxidschichten.
Ein kritischer Parameter bei der Herstellung von MOS-Transistoren ist die relative Lage des Gate-Kontaktes zu
Source und Drain. Ist der seitliche Abstand zwischen Gate-Kontakt sowie Source und Drain zu groß, so wird die
Steuerwirkung schlecht. Überlappt andererseits der Gate-Kontakt Source und Drain, so ergibt sich eine zu große
nachteilige Gate-Kapazität gegen Source und Drain.
Bei der Herstellung von MOS-Transistoren durch die bekannte sogenannte Silicon-Gate-Technik, welche beispielsweise
in der Zeitschrift "I.S.E.E. Spectrum", Okt. 1969,
Seiten 28 bis 35 beschrieben ist, ergibt sich eine
Lz 1 Nem/24.1.1978
_ e - VPA 78 P 1 0 0 8 BRU
Selbstjustierung des Gate gegenüber Source und Drain, wodurch eine Verringerung der vorgenannten Gate-Kapazität
gegen Source und Drain gewährleistet ist. Voraussetzung für die Silicon-Gate-Technik ist jedoch, daß
der Gate-Isolator durch eine Schichtfolge definiert wird, welche Polysilicium enthält. Daher sind mittels
dieser Technik keine MOS-Transistoren herstellbar, welche als Gate-Isolator nur eine Oxidschicht und als
Gate-Kontakt eine auf dieser Oxidschicht befindliche Aluminium-Elektrode aufweisen.
Bei der Herstellung von V-MOS-Transistoren kann eine
Selbstjustierung von Source und Drain in Bezug auf das Gate durch Verwendung des Isolieroxides als Ätzmaske für
die Ätzung des V-förmigen Grabens erreicht werden. Dies erfolgt in der Weise, daß nach Herstellung von Source
und Drain auf die Substratoberfläche eine Schicht eines Isolieroxides aufgebracht wird, in welcher durch die übliche
Fototechnik ein Fenster für die Ätzung des Gate-Grabens hergestellt wird. Der Nachteil eines solchen
Verfahrens besteht jedoch darin, daß durch Unterätzung
störende Oxidüberhänge an den Rändern des V-förmigen Grabens entstehen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von MOS-Transistoren mit
Aluminium-Gate anzugeben, das die Realisierung einer kleinen Gate-Kapazität gegen Source und Drain gestattet.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß sowohl
das Gateoxid als auch das Isolieroxid in einem Oxydationsprozeß bei Temperaturen, bei denen die Oxydationsrate über der Kanalzone klein gegen die Oxydationsrate
über Source- und Drain-Zone ist, zusammenhängend auf der Transistoroberfläche hergestellt werden.
9O9&31/0112
H
2803A31
- ? - VPA 78 P 1 O O S 3RD
In Weiterbildung der Erfindung ist dabei die Oxydationstemperatur vorzugsweise kleiner als 90O0C.
Die Erfindung wird im Folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.
Es zeigt:
Figur 1 ein Diagramm, in dem die Oxydationsrate für mit verschiedenen Dotierungsstoffen dotierte Gebiete
in Form der Oxiddicke als Funktion der Temperatür aufgetragen ist;
Figur 2 eine Darstellung eines Planar-MOS-Transistors
mit Aluminium-Gate; und
Figur 3 eine Darstellung eines V-MOS-Transistors mit
Figur 3 eine Darstellung eines V-MOS-Transistors mit
Aluminium-Gate.
15
15
Fig. 1 zeigt die Oxydationsrate für eine Naßdampfoxydation bei 8500C für ein mit Phosphor dotiertes Gebiet,
sowie ein mit Bor dotiertes Gebiet, wobei die Oxydationsdicke d als Funktion der Zeit t aufgetragen
ist. Eine Kurve a, stellt die Oxydationsrate für ein mit Phosphor dotiertes Gebiet dar, während Kurven b
und c die Oxydationsrate für ein mit Bor dotiertes Gebiet darstellen. Für ein mit Bor dotiertes Gebiet ergeben
sich dabei noch unterschiedliche Oxydationsraten, wenn der mit Bor dotierte Halbleiterkristall entweder
in (11I)-Richtung (Kurve b) oder in (100)-Richtung
(Kurve c) orientiert ist. Man erkennt, daß die Kurve a im Vergleich zu den Kurven b und c steiler verläuft, so
daß sich für gleiche Oxydationszeiten t gemäß der Kurve a für das mit Phosphor dotierte Gebiet weit größere
Oxydationsdicken d als für das mit Bor dotierte Gebiet gemäß den Kurven b und c ergeben.
Von diesem Effekt gemäß Fig. 1 wird bei der erfindungsgemäßen Herstellung von MOS-Transistoren Gebrauch gemacht
.
909831/0112
. jf _ VPA 78 P 1 0 0 8 BRD
Gemäß Fig. % werden für einen MOS-Transistor mit Aluminium-Gate
in einem Silicium-Substrat, das beispielsweise mit Bor in einer Konzentration von 1,5 · 10 /cnr
dotiert ist, zunächst in der üblichen Planartechnik durch Diffusion mittels Phosphor eine Source-Zone 3
und eine Drain-Zone 4 hergestellt. Sodann wird die Oberfläche der die Source-Zone 3 und die Drain-Zone 4
enthaltenden Substrats 1 bei einer Temperatur von kleiner 900°C oxydiert, wodurch eine zusammenhängende Oxidschicht
5» 6 entsteht. Aufgrund der größeren Oxydationsrate auf den mit Phosphor dotierten Zonen 3 und 4 im
Vergleich zu dem mit Bor dotierten Gate-Bereich wächst über Source- und Drain-Zone ein dickeres Isolieroxid 6,
während über dem Gate-Bereich ein dünneres Gateoxid 5 mit einer Dicke von beispielsweise 50 mn wächst. Auf die
zusammenhängende Isolierschicht 5, 6 kann nunmehr eine Aluminium-Gateelektrode 7 aufgebracht werden, wobei eine
Überlappung über Source-Zone 3 und Drain-Zone 4 zugelassen werden kann, da die Gate-Kapazität gegen Source
und Drain aufgrund der größeren Dicke des Isolieroxides 6 klein gehalten wird.
Bei der Herstellung eines V-MOS-Transistors gemäß Fig.
wird von einem beispielsweise mit Antimon dotierten Substrat ausgegangen, das als Source-Zone für den Transistor
dient. Sodann wird auf dieses Substrat 10 eine Epitaxieschicht 11 mit einer Bordotierung deren Konzentration
beispielsweise 1,5 · 10 /cnr beträgt, aufgebracht. In dieser Epitaxieschicht 11 wird durch
Diffusion mittels Phosphor eine Drain-Zone 12 hergestellt. Danach erfolgt mittels maskierter Ätzung die
Herstellung eines V-förmigen Grabens 16. Durch Oxydation der so entstandenen Konfiguration bei einer Temperatur
unterhalb 900°C entsteht eine zusammenhängende Oxidschicht 13, 14, welche auf der mit Bor dotierten
Epitaxieschicht 11 ein dünnes Gateoxid 13 und auf den
309831/8112
- 1 -
VPA TB p j ο O 8 BRO
mit Phosphor dotierten Draingebxeten 12 ein dickes Isolieroxid 14 bildet. Auf diese Oxidschicht wird eine
Aluminium-Gate-Elektrode 15 aufgebracht. Auch bei einem
derartigen V-MOS-Transistor wird die nachteilige Gate-Kapazität
gegen Source und Drain aufgrund des dicken Isolieroxids 14 klein gehalten.
3 Figuren
2 Patentansprüche
909831/0112
Claims (2)
- - y- VPA 78 ρ 1008 2äü 3 4 3 INeuer Patentanspruch 1 Aktenzeichen(ersetzt den bisher gelten- P 28 03 den Patentanspruch 1)'%: Verfahren zur Herstellung von MOS-Transistoren, insbesondere mit Aluminium-Gate, mit phosphordotierter Source- und Drainzone, mit bordotierter Kanalzone sowie mit einer Gate-Isolierschicht in Form einer Oxidschicht und mit über Source und Drain liegenden Isolieroxidschichten, dadurch gekennzeichnet, daß sowohl das Gateoxid (5; 13) als auch das Isolieroxid (6; 14) in einem Oxydationsprozeß bei Temperaturen, bei denen die Oxydationsrate über der Kanalzone klein gegen die Oxydationsrate über Source- und Drain-Zone (3, 4; 10, 11, 12) ist, zusammenhängend auf der Transistoroberfläche hergestellt werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxydationstemperatur kleiner als 9000C ist.12
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782803431 DE2803431A1 (de) | 1978-01-26 | 1978-01-26 | Verfahren zur herstellung von mos-transistoren |
FR7901094A FR2415880A1 (fr) | 1978-01-26 | 1979-01-17 | Procede pour fabriquer des transistors mos |
JP766979A JPS54111288A (en) | 1978-01-26 | 1979-01-24 | Method of fabricating mos transistor |
GB7902620A GB2013399A (en) | 1978-01-26 | 1979-01-25 | Improvements in or relating to the production of MOS-transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782803431 DE2803431A1 (de) | 1978-01-26 | 1978-01-26 | Verfahren zur herstellung von mos-transistoren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2803431A1 true DE2803431A1 (de) | 1979-08-02 |
Family
ID=6030462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782803431 Pending DE2803431A1 (de) | 1978-01-26 | 1978-01-26 | Verfahren zur herstellung von mos-transistoren |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS54111288A (de) |
DE (1) | DE2803431A1 (de) |
FR (1) | FR2415880A1 (de) |
GB (1) | GB2013399A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4503449A (en) * | 1981-09-14 | 1985-03-05 | U.S. Philips Corporation | V-Mos field effect transistor |
US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
CN104347412A (zh) * | 2013-08-01 | 2015-02-11 | 北大方正集团有限公司 | Vvmos管的制作方法及vvmos管 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0251279A (ja) * | 1988-08-15 | 1990-02-21 | Nec Corp | 縦型電界効果トランジスタ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3966501A (en) * | 1973-03-23 | 1976-06-29 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
US3899372A (en) * | 1973-10-31 | 1975-08-12 | Ibm | Process for controlling insulating film thickness across a semiconductor wafer |
JPS5528232B2 (de) * | 1974-11-01 | 1980-07-26 | ||
JPS5197385A (en) * | 1975-02-21 | 1976-08-26 | Handotaisochino seizohoho |
-
1978
- 1978-01-26 DE DE19782803431 patent/DE2803431A1/de active Pending
-
1979
- 1979-01-17 FR FR7901094A patent/FR2415880A1/fr not_active Withdrawn
- 1979-01-24 JP JP766979A patent/JPS54111288A/ja active Pending
- 1979-01-25 GB GB7902620A patent/GB2013399A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4503449A (en) * | 1981-09-14 | 1985-03-05 | U.S. Philips Corporation | V-Mos field effect transistor |
US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
US5576245A (en) * | 1987-10-08 | 1996-11-19 | Siliconix Incorporated | Method of making vertical current flow field effect transistor |
CN104347412A (zh) * | 2013-08-01 | 2015-02-11 | 北大方正集团有限公司 | Vvmos管的制作方法及vvmos管 |
Also Published As
Publication number | Publication date |
---|---|
GB2013399A (en) | 1979-08-08 |
FR2415880A1 (fr) | 1979-08-24 |
JPS54111288A (en) | 1979-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2620155C2 (de) | ||
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE69218747T2 (de) | Lateraler zweifach diffundierter Fieldeffekttransistor mit einem isolierten Gate und Verfahren zur Herstellung | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
DE19527131A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
DE2534158A1 (de) | Halbleiteraufbau und verfahren zu seiner herstellung | |
DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
DE3500528A1 (de) | Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur | |
DE2539073A1 (de) | Feldeffekt-transistor mit isolierter gate-elektrode | |
DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
DE2151107A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
DE2262943C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2636369A1 (de) | Feldeffekttransistor mit isolierter steuerelektrode | |
DE2644832A1 (de) | Feldeffekt-transistor und verfahren zu seiner herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE2808645A1 (de) | Verfahren zum einstellen des leckstromes von sos-isolierschicht-feldeffekttransistoren | |
DE3125064A1 (de) | "verfahren zum herstellen eines integrierten schaltkreises" | |
DE2447354A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE4417154C2 (de) | Dünnfilmtransistor und Verfahren zu deren Herstellung | |
DE2255171A1 (de) | Isolierschicht-feldeffekthalbleiteranordnung | |
DE2817342A1 (de) | Verfahren zur herstellung von feldeffekttransistoren | |
DE2817236A1 (de) | Integrierte schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
OHW | Rejection |