FR2814856A1 - Procede de realisation d'un contact sur un varbure de silicium - Google Patents
Procede de realisation d'un contact sur un varbure de silicium Download PDFInfo
- Publication number
- FR2814856A1 FR2814856A1 FR0012601A FR0012601A FR2814856A1 FR 2814856 A1 FR2814856 A1 FR 2814856A1 FR 0012601 A FR0012601 A FR 0012601A FR 0012601 A FR0012601 A FR 0012601A FR 2814856 A1 FR2814856 A1 FR 2814856A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- silicon carbide
- ohmic
- tisi2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 229910021341 titanium silicide Inorganic materials 0.000 title claims abstract description 25
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000008021 deposition Effects 0.000 title description 7
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000005507 spraying Methods 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention concerne un procédé de réalisation d'un contact ohmique sur un substrat de carbure de silicium, comprenant les étapes suivantes :déposer sur le substrat (1) une couche (2) de siliciure de titane (TiSi2 ), recuire à une température de 500 à 800degreC.
Description
<Desc/Clms Page number 1>
PROCÉDÉ DE RÉALISATION D'UN CONTACT SUR DU CARBURE DE SILICIUM
La présente invention concerne la fabrication de composants semiconducteurs dans des substrats de carbure de silicium.
La présente invention concerne la fabrication de composants semiconducteurs dans des substrats de carbure de silicium.
Elle vise plus particulièrement la réalisation d'un contact présentant un comportement aussi proche que possible d'un comportement ohmique sur un substrat de carbure de silicium.
De façon classique, il est connu dans le domaine des semiconducteurs que, pour réaliser un contact ohmique entre une région semiconductrice et une métallisation, il faut que la concentration en dopants en surface de la région semiconductrice soit relativement élevée (supérieure à 1019 atomes/cm3 dans le cas du silicium). Toutefois, dans le cas où le semiconducteur est du carbure de silicium, même pour des niveaux de dopage relativement élevés, le contact s'avère généralement ne pas être ohmique.
De plus, dans les composants à base de carbure de silicium, il n'est actuellement pas possible en pratique de réaliser des implantations et diffusions de dopants de type P dans des carbures de silicium de type N. Le dopant de type P couramment utilisé pour le carbure de silicium est de l'aluminium, et le dopant de type N est de l'azote. En effet, un recuit pour diffusion et implantation de dopant de type P nécessiterait une température de l'ordre de 1700oC, ce qui pose des problèmes technologiques aigus.
<Desc/Clms Page number 2>
La demanderesse a proposé, dans le brevet français 2 764 117 du 30 mai 1997 (B3485), une structure de prise de contact ohmique sur un substrat de silicium faiblement dopé de type P.
Cette structure est constituée d'une diode Schottky à très faible hauteur en direct, utilisée en inverse. Ce brevet préconise l'utilisation d'une couche de siliciure de platine formée par dépôt et recuit. On notera que ce brevet écarte explicitement l'utilisation d'un siliciure de titane.
Un objet de la présente invention est de réaliser une structure de contact utilisant une couche à faible barrière de Schottky comme contact ohmique ou quasi-ohmique sur un substrat de carbure de silicium.
Pour atteindre cet objet, la présente invention prévoit un procédé de réalisation d'un contact ohmique sur un substrat de carbure de silicium, comprenant les étapes suivantes : déposer sur le substrat une couche de siliciure de titane (TiSi2), recuire à une température de 500 à 800 C.
Selon un mode de réalisation de la présente invention, la couche de TiSi2 est obtenue par pulvérisation à partir d'une cible de Tis2.
La présente invention vise aussi un procédé de réalisation d'une diode Schottky, consistant à : déposer sur une première face du substrat une couche propre à former avec ce substrat une jonction Schottky, déposer sur une deuxième face de substrat une couche de TiSi2,
recuire à une température de 500 à 800OC.
recuire à une température de 500 à 800OC.
Selon un mode de réalisation de la présente invention, le procédé comprend une étape préliminaire de formation d'un oxyde et d'une ouverture dans cet oxyde.
Selon un mode de réalisation de la présente invention, la couche propre à former avec le substrat une diode Schottky est une couche de TiN.
<Desc/Clms Page number 3>
Ces objets, caractéristiques et avantages de la présente invention, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une vue en coupe schématique d'un contact quasi-ohmique selon la présente invention ; la figure 2 représente une structure comprenant d'une part un contact quasi-ohmique, d'autre part un contact Schottky et la figure 3 représente un exemple de structure de diode Schottky à contact ohmique en face arrière selon la présente invention.
Comme l'illustre la figure 1, la présente invention propose, pour réaliser un contact quasi-ohmique sur un substrat de carbure de silicium 1, de déposer sur ce substrat une couche 2 de siliciure de titane (TiSi2). La zone de contact correspond éventuellement à une ouverture formée dans une couche d'oxyde de silicium 3.
Selon la présente invention, la couche 2 de TiSi2 n'est pas une couche de siliciure formée à partir d'un dépôt de titane et d'un recuit, mais résulte d'un dépôt direct de siliciure de titane. Ce dépôt direct peut par exemple être réalisé par pulvérisation d'une cible de TiSi2. Après ce dépôt, pour stabiliser la jonction, on procédera à un recuit, de préférence à une température de l'ordre de 500 à 8000C.
Ainsi, on constate que l'interface entre le TiSi2 et le substrat de SiC constitue une barrière de Schottky de très faible hauteur en direct ( < 0,5 V), dont la chute de tension inverse pour des valeurs faibles du courant est pratiquement nulle. Cette jonction Schottky utilisée en inverse, fournit donc un contact quasi-ohmique.
La figure 2 représente de façon très schématique la réalisation d'une diode Schottky en utilisant la présente invention. Le substrat 1 est un substrat de SiC. Sur la face infé-
<Desc/Clms Page number 4>
rieure de ce substrat, on a formé une couche 2 de TiSi2 de la façon décrite précédemment en relation avec la figure 1. Sur la face supérieure du substrat 1, on a formé une couche 5 destinée à former avec ce substrat un contact Schottky. Le substrat 1 est dopé de type N, par exemple à l'azote. La couche 5 est par exemple une couche de nitrure de titane (TiN) formant avec le substrat un contact Schottky ayant une tenue en tension inverse très élevée et présentant une barrière de tension en direct de l'ordre de 0,8 à 1 volt. Une telle barrière peut par exemple résulter du dépôt d'une couche d'un nitrure métallique tel que du TiN. De préférence, un recuit unique est effectué à une température de 500 à 800OC pendant quelques minutes pour stabiliser les jonctions entre le carbure de silicium et, d'une part, le TiN, d'autre part, le TiSi2.
Une telle diode Schottky peut être polarisée en direct ou en inverse. Quand elle est polarisée en direct, la jonction entre les régions 5 et 1 présente une chute de tension de l'ordre du volt, et la jonction entre la région 1 et la couche de TiSi2 est polarisée en inverse et présente une chute de tension pratiquement nulle. Quand la diode Schottky est polarisée en inverse, elle n'est normalement pas passante, la tension étant bloquée par la jonction entre les couches 5 et 1, jusqu'à des valeurs pouvant être supérieures à 1000 volts. En ce cas, peu importe la chute de tension ( < 0,5 V) de la jonction en direct entre le substrat 1 de SiC et la couche 2 de TiSi2 puisque la diode est normalement bloquée.
Et, si jamais la diode est passante, cette chute de tension est totalement négligeable devant la chute de tension de l'autre jonction.
La figure 3 représente un exemple de réalisation pratique d'une diode Schottky. On retrouve le substrat de carbure de silicium 1, la couche de prise de contact 2 en TiSi2 et le contact Schottky 5 en TiN déjà décrits en relation avec la figure 2.
Pour assurer une tenue en tension élevée en inverse de la jonction Schottky du côté de la face supérieure du substrat, on utilise par exemple une structure telle que représentée, qui
<Desc/Clms Page number 5>
comprend une couche épitaxiée 11 de carbure de silicium dopé de type P, revêtue d'une couche isolante 12, couramment un oxyde de silicium. Ces deux couches sont ouvertes à l'emplacement où l'on veut établir un contact entre le substrat et la couche de TiN 5.
La périphérie supérieure du dispositif est creusée et revêtue d'une couche isolante 13, par exemple également en oxyde de silicium.
Sur la face supérieure, au-dessus de la couche de TiN, est déposée une métallisation 15, par exemple en aluminium, et, du côté de la face inférieure, sur la couche de TiSi2, est déposée une métallisation 16, résultant par exemple de dépôts successifs de Ti, Ni, Au.
Bien entendu, la présente invention est susceptible de diverses variantes et le contact ohmique à base de TiSi2 peut être utilisé dans de nombreuses structures sur carbure de silicium autres que celle qui a été représentée. Comme cela est représenté en figure 1, ce contact peut être localisé et n'être effectué qu'à l'intérieur d'une fenêtre formée dans une couche isolante.
Dans le cas où l'on utilise une structure de diode Schottky du type de celle représentée en figures 2 et 3, un avantage du contact en TiSi2 selon la présente invention est qu'il nécessite un recuit du même ordre de grandeur (500 à 800oC) que la couche de TiN formant le contact de Schottky. Les deux recuits pourront donc être réalisés en une seule et même étape.
Claims (5)
1. Procédé de réalisation d'un contact ohmique sur un substrat de carbure de silicium, caractérisé en ce qu'il comprend les étapes suivantes : déposer sur le substrat (1) une couche (2) de siliciure de titane (TiSi2), recuire à une température de 500 à 8000C.
2. Procédé selon la revendication 1, caractérisé en ce que la couche de TiSi2 est obtenue par pulvérisation à partir d'une cible de TiSi2.
3. Procédé de réalisation d'une diode Schottky, caractérisé en ce qu'il consiste à : déposer sur une première face du substrat une couche (5) propre à former avec ce substrat une jonction Schottky, déposer sur une deuxième face de substrat une couche (2) de TiSi2, recuire à une température de 500 à 800OC.
4. Procédé selon la revendication 3, caractérisé en ce qu'il comprend une étape préliminaire de formation d'un oxyde et d'une ouverture dans cet oxyde.
5. Procédé selon la revendication 3, caractérisé en ce que la couche propre à former avec le substrat une diode Schottky est une couche de TiN.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0012601A FR2814856B1 (fr) | 2000-10-03 | 2000-10-03 | Procede de realisation d'un contact sur un varbure de silicium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0012601A FR2814856B1 (fr) | 2000-10-03 | 2000-10-03 | Procede de realisation d'un contact sur un varbure de silicium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2814856A1 true FR2814856A1 (fr) | 2002-04-05 |
| FR2814856B1 FR2814856B1 (fr) | 2003-07-11 |
Family
ID=8854939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0012601A Expired - Fee Related FR2814856B1 (fr) | 2000-10-03 | 2000-10-03 | Procede de realisation d'un contact sur un varbure de silicium |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2814856B1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
-
2000
- 2000-10-03 FR FR0012601A patent/FR2814856B1/fr not_active Expired - Fee Related
Non-Patent Citations (4)
| Title |
|---|
| GETTO, R. ET AL.: "Characterization of sputtered titanium silicide ohmic contacts on n-type 6H-silicon carbide", MATERIALS SCIENCE AND ENGINEERING B, vol. B61-B62, 30 July 1999 (1999-07-30), Switzerland, pages 270 - 274, XP001014599 * |
| IQBAL CHAUDHRY, M. ET AL.: "A study of ohmic contacts on b-SiC", INTERNATIONAL JOURNAL OF ELECTRONICS, vol. 71, no. 3, 1991, pages 439 - 444, XP001015410 * |
| KAKANAKOVA-GEORGIEVA A ET AL: "Characterization of ohmic and Schottky contacts on SiC", THIN SOLID FILMS, ELSEVIER-SEQUOIA S.A. LAUSANNE, CH, vol. 343-344, April 1999 (1999-04-01), pages 637 - 641, XP004178442, ISSN: 0040-6090 * |
| TANG S M ET AL: "TITANIUM SILICIDE OHMIC CONTACTS FOR HIGH TEMPERATURE S-SIC DEVICES", EXTENDED ABSTRACTS, ELECTROCHEMICAL SOCIETY. PRINCETON, NEW JERSEY, US, vol. 88-2, 21 September 1988 (1988-09-21), pages 680, XP000050447, ISSN: 0160-4619 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2814856B1 (fr) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1111688B1 (fr) | Diode schottky sur substrat de carbure de silicium | |
| EP1330836B1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| EP0750346B1 (fr) | Assemblage monolithique de composants semi-conducteurs incluant une diode rapide | |
| FR2914500A1 (fr) | Dispositif electronique a contact ohmique ameliore | |
| TW200427082A (en) | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions | |
| FR2460040A1 (fr) | Procede pour realiser une diode schottky a tenue en tension amelioree | |
| US10535783B2 (en) | Unguarded schottky barrier diodes | |
| FR3043839A1 (fr) | Diode a heterojonction ayant un courant de surcharge transitoire accru | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| FR2814856A1 (fr) | Procede de realisation d'un contact sur un varbure de silicium | |
| FR2850791A1 (fr) | Composant unipolaire vertical | |
| KR20020057607A (ko) | 태양전지의 후면전극부 형성방법 | |
| FR2803094A1 (fr) | Fabrication de composants unipolaires | |
| FR2803101A1 (fr) | Procede de fabrication de composants de puissance verticaux | |
| EP1650796A2 (fr) | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor | |
| FR2814855A1 (fr) | Jonction schottky a barriere stable sur carbure de silicium | |
| EP0018862B1 (fr) | Diode à avalanche de type planar à tension de claquage comprise entre 4 et 8 volts et procédé de fabrication | |
| EP1496549B1 (fr) | Diode de redressement et de protection | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| EP0032069B1 (fr) | Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue | |
| FR3011385A1 (fr) | Diode schottky en nitrure de gallium avec anneau de garde | |
| FR2530383A1 (fr) | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0091342B1 (fr) | Procédé de réalisation d'un transistor à effet de champ du type planar à grille supplémentaire enterrée |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090630 |