JPWO2012160961A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JPWO2012160961A1
JPWO2012160961A1 JP2013516273A JP2013516273A JPWO2012160961A1 JP WO2012160961 A1 JPWO2012160961 A1 JP WO2012160961A1 JP 2013516273 A JP2013516273 A JP 2013516273A JP 2013516273 A JP2013516273 A JP 2013516273A JP WO2012160961 A1 JPWO2012160961 A1 JP WO2012160961A1
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
glass
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013516273A
Other languages
English (en)
Other versions
JP5655139B2 (ja
Inventor
小笠原 淳
淳 小笠原
浩二 伊東
浩二 伊東
伊藤 一彦
一彦 伊藤
広野 六鎗
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2011/061714 external-priority patent/WO2012160632A1/ja
Priority claimed from PCT/JP2011/061713 external-priority patent/WO2012160631A1/ja
Priority claimed from PCT/JP2011/062134 external-priority patent/WO2012160704A1/ja
Priority claimed from PCT/JP2011/069448 external-priority patent/WO2013030922A1/ja
Priority claimed from PCT/JP2012/052108 external-priority patent/WO2013114562A1/ja
Priority to JP2013516273A priority Critical patent/JP5655139B2/ja
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority claimed from PCT/JP2012/061779 external-priority patent/WO2012160961A1/ja
Publication of JPWO2012160961A1 publication Critical patent/JPWO2012160961A1/ja
Publication of JP5655139B2 publication Critical patent/JP5655139B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

pn接合が露出するpn接合露出部を有するシリコン製半導体素子を準備する第1工程と、pn接合露出部を覆うように絶縁層を形成する第2工程と、絶縁層上に、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物からなる層を形成した後、ガラス組成物からなる層を焼成することにより絶縁層上にガラス層を形成する第3工程とをこの順序で含む半導体装置の製造方法。本発明の半導体装置の製造方法によれば、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を提供することが可能となる。また、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から発生することがある泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量で、抑制することが可能となる。

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
メサ型の半導体装置を製造する過程でpn接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている(例えば、特許文献1参照。)。
図11及び図12は、そのような従来の半導体装置の製造方法を説明するために示す図である。図11(a)〜図11(d)及び図12(a)〜図12(d)は各工程図である。
従来の半導体装置の製造方法は、図11及び図12に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
(a)半導体基体形成工程
まず、n型半導体基板(n型シリコン基板)910の一方の表面からのp型不純物の拡散によりp型拡散層912、他方の表面からのn型不純物の拡散によりn型拡散層914を形成して、主面に平行なpn接合が形成された半導体基体を形成する。その後、熱酸化によりp型拡散層912及びn型拡散層914の表面に酸化膜916,918を形成する(図11(a)参照。)。
(b)溝形成工程
次に、フォトエッチング法によって、酸化膜916の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝920を形成する(図11(b)参照。)。
(c)ガラス層形成工程
次に、溝920の表面に、電気泳動法により溝920の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層924を形成する(図11(c)参照。)。
(d)フォトレジスト形成工程
次に、ガラス層924の表面を覆うようにフォトレジスト926を形成する(図11(d)参照。)。
(e)酸化膜除去工程
次に、フォトレジスト926をマスクとして酸化膜916のエッチングを行い、Niめっき電極膜を形成する部位930における酸化膜916を除去する(図12(a)参照。)。
(f)粗面化領域形成工程
次に、Niめっき電極膜を形成する部位930における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域932を形成する(図12(b)参照。)。
(g)電極形成工程
次に、半導体基体にNiめっきを行い、粗面化領域932上にアノード電極934を形成するとともに、半導体基体の他方の表面にカソード電極936を形成する(図12(c)参照。)。
(h)半導体基体切断工程
次に、ダイシング等により、ガラス層924の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置(pnダイオード)を作成する(図12(d)参照。)。
以上説明したように、従来の半導体装置の製造方法は、主面に平行なpn接合が形成された半導体基体の一方の表面からpn接合を超える溝920を形成する工程(図11(a)及び図11(b)参照。)と、当該溝920の内部にpn接合露出部を覆うようにパッシベーション用のガラス層924を形成する工程(図11(c)参照。)とを含む。このため、従来の半導体装置の製造方法によれば、溝920の内部にパッシベーション用のガラス層924を形成した後、半導体基体を切断することにより、高耐圧のメサ型半導体装置を製造することができる。
特開2004−87955号公報
ところで、パッシベーション用のガラス層に用いるガラス材料としては、(a)適正な温度で焼成できること、(b)工程で使用する薬品に耐えること、(c)工程中におけるウェーハの反りを防止するためシリコンの線膨張率に近い線膨張率を有すること(特に50℃〜550℃における平均線膨張率がシリコンの線膨張率に近いこと)及び(d)優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
そこで、鉛を含まないガラス材料を用いて、パッシベーション用のガラス層を形成することが考えられるが、本発明の発明者らの研究により、鉛を含まないガラス材料を用いて、パッシベーション用のガラス層を形成する場合には、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し易くなるという問題があることが判明した。そして、このような問題を解決するためには脱泡作用のある成分(例えば、ニッケル酸化物、ジルコニウム酸化物など。)を添加する必要があるが、ガラス組成の組み合わせによっては添加することができない場合があるため、好ましくない。
そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することを可能とするとともに、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から発生することがある泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制することが可能な、半導体装置の製造方法を提供することを目的とする。また、そのような半導体装置の製造方法により製造可能な、高信頼性の半導体装置を提供することを目的とする。
[1]本発明の半導体装置の製造方法は、pn接合が露出するpn接合露出部を有するシリコン製半導体素子を準備する第1工程と、前記pn接合露出部を覆うように絶縁層を形成する第2工程と、前記絶縁層上に、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより前記絶縁層上にガラス層を形成する第3工程とをこの順序で含むことを特徴とする。
[2]本発明の半導体装置の製造方法においては、前記多価元素は、V、Mn、Sn、Ce、Nb及びTaを含むものであってよい。
[3]本発明の半導体装置の製造方法においては、前記絶縁層は、シリコン酸化物からなることが好ましい。
[4]本発明の半導体装置の製造方法において、前記第2工程においては、前記絶縁層を5nm〜100nmの範囲内の厚さに形成することが好ましい。
[5]本発明の半導体装置の製造方法において、前記第3工程においては、電気泳動法を用いて前記ガラス組成物からなる層を形成することが好ましい。
[6]本発明の半導体装置の製造方法において、前記第2工程においては、前記絶縁層を5nm〜60nmの範囲内の厚さに形成することが好ましい。
[7]本発明の半導体装置の製造方法においては、前記第1工程は、主面に平行なpn接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記pn接合を超える深さの溝を形成することにより、前記溝の内面に前記pn接合露出部を形成する工程とを含み、前記第2工程は、前記pn接合露出部を覆うように前記溝の内面に前記絶縁層を形成する工程を含み、前記第3工程においては、前記絶縁層上に前記ガラス層を形成する工程を含むことが好ましい。
[8]本発明の半導体装置の製造方法において、前記第2工程においては、熱酸化法によってシリコン酸化物からなる絶縁層を形成することが好ましい。
[9]本発明の半導体装置の製造方法において、前記第2工程においては、堆積法によってシリコン酸化物からなる絶縁層を形成することが好ましい。
[10]本発明の半導体装置の製造方法においては、前記第1工程は、半導体基体の表面に前記pn接合露出部を形成する工程を含み、前記第2工程は、前記pn接合露出部を覆うように前記半導体基体の表面に前記絶縁層を形成する工程を含み、前記第3工程においては、前記絶縁層上に前記ガラス層を形成する工程とを含むことが好ましい。
[11]本発明の半導体装置の製造方法において、前記第2工程においては、熱酸化法によってシリコン酸化物からなる絶縁層を形成することが好ましい。
[12]本発明の半導体装置の製造方法において、前記第2工程においては、堆積法によってシリコン酸化物からなる絶縁層を形成することが好ましい。
[13]本発明の半導体装置の製造方法において、前記第3工程においては、少なくともSiOと、Bと、Alと、ZnOと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[14]本発明の半導体装置の製造方法において、前記第3工程においては、少なくともSiOと、Alと、ZnOと、CaOと、3mol%〜10mol%のBとを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[15]本発明の半導体装置の製造方法において、前記第3工程においては、少なくともSiOと、Alと、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも1つの金属酸化物」とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[16]本発明の半導体装置の製造方法において、前記第3工程においては、少なくともSiOと、Bと、Alと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kと、Znを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[17]本発明の半導体装置の製造方法において、前記第3工程においては、前記ガラス組成物は、少なくともSiOと、Alと、MgOと、CaOとを含有し、かつ、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[18]本発明の半導体装置の製造方法において、前記第3工程においては、前記ガラス組成物は、少なくともSiOと、Alと、ZnOとを含有し、かつ、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
[19]本発明の半導体装置は、pn接合が露出するpn接合露出部を有する半導体素子と、前記pn接合露出部を覆うように形成された絶縁層と、前記絶縁層上に形成されたガラス層とを備え、前記ガラス層は、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物を焼成して形成されたものであることを特徴とする。
[20]本発明の半導体装置においては、前記多価元素は、V、Mn、Sn、Ce、Nb及びTaを含む。
[21]本発明の半導体装置においては、前記絶縁層は、シリコン酸化物からなることが好ましい。
本発明の半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を提供することが可能となる。
また、本発明の半導体装置の製造方法及び半導体装置によれば、ガラス層は、半導体基体よりも濡れ性の高い絶縁層と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制することが可能となる。
また、本発明の半導体装置の製造方法及び半導体装置によれば、半導体基体とガラス層との間に絶縁層が介在することになることから、後述する実施例からも分かるように、絶縁性が向上し、逆方向電流の低い半導体装置を製造可能となるという効果も得られる。
また、本発明の半導体装置の製造方法及び半導体装置によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
なお、本発明の半導体装置の製造方法及び半導体装置において、少なくともある特定成分(SiO、B等)を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
また、本発明の半導体装置の製造方法及び半導体装置において、ある特定元素(Pb、As等)を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記特定元素が混入したガラス組成物を排除するものではない。
また、本発明の半導体装置の製造方法及び半導体装置において、ある特定元素(Pb、As等)を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
ここで、Pbを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるからである。また、脱泡剤としての多価元素を実質的に含有しないこととしたのは、ガラス成分の組み合わせによっては、ガラス化を阻害する場合があるからである。
実施形態1に係る半導体装置の製造方法を説明するために示す図である。 実施形態1に係る半導体装置の製造方法を説明するために示す図である。 実施形態2に係る半導体装置の製造方法を説明するために示す図である。 実施形態2に係る半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 予備評価においてガラス層124の内部に発生する泡bを説明するために示す図である。 本評価においてガラス層124の内部に発生する泡bを説明するために示す写真である。 半導体基体とガラス層との境界を含む部分の断面TEM写真である。 実施例における逆方向電流を示す図である。 高温逆バイアス試験の結果を示す図である。 従来の半導体装置の製造方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。
以下、本発明の半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
[実施形態1]
実施形態1に係る半導体装置の製造方法は、pn接合が露出するpn接合露出部を有するシリコン製半導体素子を準備する第1工程と、pn接合露出部を覆うように絶縁層を形成する第2工程と、絶縁層上に、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより絶縁層上にガラス層を形成する第3工程とをこの順序で含む半導体装置の製造方法である。実施形態1に係る半導体装置の製造方法においては、半導体装置としてメサ型のpnダイオードを製造する。上記した多価元素は、V、Mn、Sn、Ce、Nb及びTaを含む。
ここで、Pbを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるからである。また、脱泡剤としての多価元素を実質的に含有しないこととしたのは、ガラス成分の組み合わせによっては、ガラス化を阻害する場合があるからである。
図1及び図2は、実施形態1に係る半導体装置の製造方法を説明するために示す図である。図1(a)〜図1(d)及び図2(a)〜図2(d)は各工程図である。
実施形態1に係る半導体装置の製造方法は、図1及び図2に示すように、「半導体基体準備工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態1に係る半導体装置の製造方法を工程順に説明する。
(a)半導体基体準備工程
まず、n型半導体基板(n型シリコン基板)110の一方の表面からのp型不純物の拡散によりp型拡散層112、他方の表面からのn型不純物の拡散によりn型拡散層114を形成して、主面に平行なpn接合が形成された半導体基体を準備する。その後、熱酸化によりp型拡散層112及びn型拡散層114の表面に酸化膜116,118を形成する(図1(a)参照。)。
(b)溝形成工程
次に、フォトエッチング法によって、酸化膜116の所定部位に所定の開口部を形成する。酸化膜116のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝120を形成する(図1(b)参照。)。このとき、溝120の内面にpn接合露出部Aが形成される。
(c)絶縁層形成工程
次に、ドライ酸素(DryO)を用いた熱酸化法によって、溝120の内面にシリコン酸化膜からなる絶縁層121を形成する(図1(c)参照。)。絶縁層121の厚さは、5nm〜60nmの範囲内(例えば20nm)とする。絶縁層121の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら900℃の温度で10分処理することにより行う。絶縁層121の厚さが5nm未満にあると泡の発生を抑制する効果が得られなくなる場合がある。一方、絶縁層121の厚さが60nmを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
(d)ガラス層形成工程
次に、電気泳動法により溝120の内面及びその近傍の半導体基体表面にガラス組成物からなる層を形成するとともに、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層124を形成する(図1(d)参照。)。なお、溝120の内面にガラス組成物からなる層を形成する際には、溝120の内面を絶縁層121を介して被覆するようにガラス組成物からなる層を形成する。従って、溝120の内部におけるpn接合露出部Aは絶縁層121を介してガラス層124により覆われた状態となる。
ガラス組成物としては、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物を用いる。そのようなガラス組成物としては、(1)少なくともSiOと、Alと、ZnOと、CaOと、3mol%〜10mol%のBとを含有し、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物、(2)少なくともSiOと、Alと、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも1つの金属酸化物」とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物、(3)少なくともSiOと、Bと、Alと、ZnOと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物、(4)少なくともSiOと、Bと、Alと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kと、Znを実質的に含有しないガラス組成物、(5)少なくともSiOと、Alと、MgOと、CaOとを含有し、かつ、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物、(6)少なくともSiOと、Alと、ZnOとを含有し、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物などを用いることができる。
なお、この場合において、ある特定成分を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。また、ある特定元素を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。また、ある特定元素を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
(e)酸化膜除去工程
次に、ガラス層124の表面を覆うようにフォトレジスト126を形成した後、当該フォトレジスト126をマスクとして酸化膜116のエッチングを行い、Niめっき電極膜を形成する部位130における酸化膜116を除去する(図2(a)参照。)。
(f)粗面化領域形成工程
次に、Niめっき電極膜を形成する部位130における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域132を形成する(図2(b)参照。)。
(g)電極形成工程
次に、半導体基体にNiめっきを行い、粗面化領域132上にアノード電極134を形成するとともに、半導体基体の他方の表面にカソード電極136を形成する(図2(c)参照。)。
(h)半導体基体切断工程
次に、ダイシング等により、ガラス層124の中央部において半導体基体を切断して半導体基体をチップ化して、半導体装置(メサ型のpnダイオード)100を製造する(図2(d)参照。)。
以上のようにして、実施形態1に係る半導体装置100を製造することができる。
実施形態1に係る半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を提供することが可能となる。
また、実施形態1に係る半導体装置の製造方法及び半導体装置によれば、ガラス層124が半導体基体よりも濡れ性の高い絶縁層121と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制することが可能となる。
また、実施形態1に係る半導体装置の製造方法及び半導体装置によれば、半導体基体とガラス層124との間に絶縁層121が介在することになることから、後述する実施例からも分かるように、絶縁性が向上し、逆方向電流の低い半導体装置を製造可能となるという効果も得られる。
また、実施形態1に係る半導体装置の製造方法及び半導体装置によれば、得られる半導体装置100を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
[実施形態2]
実施形態2に係る半導体装置の製造方法は、実施形態1に係る半導体装置の製造方法と同様に、pn接合が露出するpn接合露出部を有するシリコン製半導体素子を準備する第1工程と、pn接合露出部を覆うように絶縁層を形成する第2工程と、絶縁層上に、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより絶縁層上にガラス層を形成する第3工程とをこの順序で含む半導体装置の製造方法である。実施形態2に係る半導体装置の製造方法においては、半導体装置としてプレーナー型のpnダイオードを製造する。上記した多価元素は、V、Mn、Sn、Ce、Nb及びTaを含む。
図3及び図4は、実施形態2に係る半導体装置の製造方法を説明するために示す図である。図3(a)〜図3(d)及び図4(a)〜図4(d)は各工程図である。
実施形態2に係る半導体装置の製造方法は、図3及び図4に示すように、「半導体基体準備工程」、「p型拡散層形成工程」、「n型拡散層形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態2に係る半導体装置の製造方法を工程順に説明する。
(a)半導体基体準備工程
まず、n型半導体基板210上にn型エピタキシャル層212が積層された半導体基体を準備する(図3(a)参照。)。
(b)p型拡散層形成工程
次に、マスクM1を形成した後、当該マスクM1を介してn型エピタキシャル層212の表面における所定領域にイオン注入法によりp型不純物(例えばボロンイオン)を導入する。その後、熱拡散することにより、p型拡散層214を形成する(図3(b)参照。)。
(c)n型拡散層形成工程
次に、マスクM1を除去するとともにマスクM2を形成した後、当該マスクM2を介してn型エピタキシャル層212の表面における所定領域にイオン注入法によりn型不純物(例えばヒ素イオン)を導入する。その後、熱拡散することにより、n型拡散層216を形成する(図3(c)参照。)。このとき、半導体基体の表面にpn接合露出部Aが形成される。
(d)絶縁層形成工程
次に、マスクM2を除去した後、ドライ酸素(DryO)を用いた熱酸化法によって、n型エピタキシャル層212の表面(及びn型半導体基板210の裏面)にシリコン酸化膜からなる絶縁層218を形成する(図3(d)参照。)。絶縁層218の厚さは、5nm〜60nmの範囲内(例えば20nm)とする。絶縁層218の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら900℃の温度で10分処理することにより行う。絶縁層218の厚さが5nm未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層218の厚さが60nmを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
(e)ガラス層形成工程
次に、絶縁層218の表面に、電気泳動法により、実施形態1の場合と同様のガラス組成物からなる層を形成し、その後、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層220を形成する(図4(a)参照。)。
(f)エッチング工程
次に、ガラス層220の表面にマスクM3を形成した後、ガラス層220のエッチングを行い(図4(b)参照。)、引き続き、絶縁層218のエッチングを行う(図4(c)参照。)。これにより、n型エピタキシャル層212の表面における所定領域に絶縁層218及びガラス層220が形成されることとなる。
(g)電極形成工程
次に、マスクM3を除去した後、半導体基体の表面におけるガラス層220で囲まれた領域にアノード電極222を形成するとともに、半導体基体の裏面にカソード電極224を形成する(図4(d)参照。)。
(h)半導体基体切断工程
次に、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置(プレーナー型のpnダイオード)200を製造する。
以上のようにして、実施形態2に係る半導体装置200を製造することができる。
実施形態2に係る半導体装置の製造方法及び半導体装置によれば、実施形態1に係る半導体装置の製造方法及び半導体装置の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を提供することが可能となる。
また、実施形態2に係る半導体装置の製造方法及び半導体装置によれば、ガラス層220が半導体基体よりも濡れ性の高い絶縁層218と接触するようになるため、実施形態1に係る半導体装置の製造方法及び半導体装置の場合と同様に、ガラス組成物からなる層を焼成してガラス層220を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制することが可能となる。
また、実施形態2に係る半導体装置の製造方法及び半導体装置によれば、半導体基体とガラス層220との間に絶縁層218が介在することになることから、実施形態1に係る半導体装置の製造方法及び半導体装置の場合と同様に、絶縁性が向上し、逆方向電流の低い半導体装置を製造可能となるという効果も得られる。
また、実施形態2に係る半導体装置の製造方法及び半導体装置によれば、実施形態1に係る半導体装置の製造方法及び半導体装置の場合と同様に、得られる半導体装置200を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
[実施例]
1.試料の調整
図5は、実施例の条件及び結果を示す図表である。実施例1〜9及び比較例1〜3に示す組成比(図5参照。)になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度(1350℃〜1550℃)まで上昇させた白金ルツボに入れ、2時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が5μmとなるまで粉砕して、粉末状のガラス組成物を得た。
なお、実施例において使用した原料は、SiO、HBO、Al、ZnO、CaCO、MgO、BaCO、NiO及びPbOである。
2.評価
上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。なお、評価項目1〜9のうち評価項目5〜9については、実施例1〜9は、絶縁層上にガラス層を形成し、比較例1〜3は、半導体基体上に直接ガラス層を形成した。ガラス層の焼成は800℃〜900℃の温度条件で行い、焼成時間は15分間とした。
(1)評価項目1(環境負荷)
本発明の目的の一つが「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
(2)評価項目2(焼成温度)
焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が1100℃以下である場合に「○」の評価を与え、焼成温度が1100℃を超える場合に「×」の評価を与えた。
(3)評価項目3(耐薬品性)
ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。
(4)評価項目4(平均線膨張率)
上記した「1.試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、50℃〜550℃におけるガラス組成物の平均線膨張率を測定した。その結果、50℃〜550℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率(3.73×10−6)との差が「0.7×10−6」以下の場合に「○」の評価を与え、当該差が「0.7×10−6」を超える場合に「×」の評価を与えた。平均線膨張率の測定は、島津製作所製の熱機械分析装置TMA−60を用いて、長さ20mmのシリコン単結晶を標準試料として、全膨張測定法(昇温速度10℃/分)により行った。
(5)評価項目5(結晶化の有無)
実施形態1に係る半導体装置の製造方法と同様の方法によって半導体装置(pnダイオード)を作製する過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
(6)評価項目6(泡発生の有無)
実施形態1に係る半導体装置の製造方法と同様の方法によって半導体装置(pnダイオード)を作製し、ガラス層124の内部(特に、半導体基体との境界面近傍)に泡が発生しているかどうかを観察した(予備評価)。また、10mm角の半導体基体上に実施例1〜9及び比較例1〜3に係るガラス組成物を塗布してガラス組成物からなる層を形成するとともに当該ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部(特に、半導体基体との境界面近傍)に泡が発生しているかどうかを観察した(本評価)。
図6は、予備評価においてガラス層124の内部に発生する泡bを説明するために示す図である。図6(a)は泡bが発生しなかった場合の半導体装置の断面図であり、図6(b)は泡bが発生した場合の半導体装置の断面図である。図7は、本評価においてガラス層124の内部に発生する泡bを説明するために示す写真である。図7(a)は泡bが発生しなかった場合における半導体基体とガラス層との境界面を拡大して示す写真であり、図7(b)は泡bが発生した場合における半導体基体とガラス層との境界面を拡大して示す写真である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径50μm以上の泡が1個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径50μm以上の泡が1個〜20個発生した場合に「△」の評価を与え、ガラス層の内部に直径50μm以上の泡が21個以上発生した場合に「×」の評価を与えた。
図8は、半導体基体とガラス層との境界を含む部分の断面TEM写真である。図8からも分かるように、半導体基体とガラス層124との間に絶縁層121(層厚:約20nm)が存在していることが明確に確認された。
(7)評価項目7(ニッケル酸化物添加の有無)
本発明の目的の一つが「ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から発生することがある泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制すること」にあるため、ニッケル酸化物を添加しない場合に「◎」の評価を与え、ニッケル酸化物を添加するのではあるがその添加量が2.0mol%以下の場合に「○」の評価を与え、ニッケル酸化物の添加量が2.0mol%を超える場合に「×」の評価を与えた。
(8)評価項目8(逆方向電流)
実施形態1に係る半導体装置の製造方法と同様の方法によって半導体装置(pnダイオード)を作製し、作製した半導体装置の逆方向電流を測定した。図9は、実施例6における逆方向電流を示す図である。逆方向電圧VRを600V印加したとき、逆方向電流が1μA以下の場合に「○」の評価を与え、逆方向電流IRが1μAを超える場合に「×」の評価を与えた。
(9)評価項目9(高温逆バイアス耐量)
実施形態1に係る半導体装置の製造方法と同様の方法によって作製した半導体装置を樹脂でモールドして樹脂封止型半導体装置とし、この樹脂封止型半導体装置について高温逆バイアス試験を行い、高温逆バイアス耐量を測定した。高温逆バイアス耐量は、温度175℃に条件設定された恒温槽・高温逆バイアス試験機に試料を投入して、アノード電極・カソード電極間に600Vの電位を印加した状態で20時間にわたって5分毎に逆方向電流を測定することにより行った。
図10は、高温逆バイアス試験の結果を示す図である。図10中、実線は実施例6のガラス組成物を用いて作製した試料についての逆方向電流を示し、破線は比較例3のガラス組成物を用いて作製した試料についての逆方向電流を示す。図10に示すように、比較例3のガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流(逆方向電流)が増大した後も時間経過とともにリーク電流(逆方向電流)が増大し高温逆バイアス試験開始後3時間で所定の逆方向電流の値に達したため高温逆バイアス試験を打ち切った。これに対して、実施例6に係るガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流(逆方向電流)が増大した後はリーク電流(逆方向電流)がほとんど増大しないことが分かった。このように、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流(逆方向電流)が増大した後、リーク電流(逆方向電流)がほとんど増大しない場合に「○」の評価を与え、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流(逆方向電流)が増大した後も時間経過とともにリーク電流(逆方向電流)が増大する場合に「×」の評価を与えた。
(10)総合評価
上記した評価項目1〜9についての各評価がすべて「○」又は「◎」の場合に「○」の評価を与え、各評価のうち1つでも「△」又は「×」がある場合に「×」の評価を与えた。
3.評価結果
図5からも分かるように、比較例1〜3はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例1は、評価項目6で「×」の評価が得られた。また、比較例2は、評価項目5及び7で「×」の評価が得られた。比較例3は、評価項目1及び9で「×」の評価が得られた。
これに対して、実施例1〜9は、すべての評価項目(評価項目1〜9)について「○」の評価が得られた。その結果、実施例1〜9に係る半導体装置の製造方法はいずれも、鉛を含まないガラス材料でありながら、(a)適正な温度(例えば1100℃以下)で焼成できること、(b)工程で使用する薬品に耐えること、(c)シリコンの線膨張率に近い線膨張率を有すること(特に50℃〜550℃における平均線膨張率がシリコンの線膨張率に近いこと)及び(d)優れた絶縁性を有すること(逆方向電流が低いこと)という条件をすべて満たし、さらには、(e)ガラス化の過程で結晶化しないこと、(f)電気泳動法により形成した「ガラス組成物からなる層」を焼成する過程で半導体基体との境界面から発生することがある泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量(例えば、2.0mol%以下)で、抑制可能なこと、及び(g)高い高温逆バイアス耐量を有することという条件を満たす半導体装置を製造可能な、半導体装置の製造方法であることが分かった。
以上、本発明の半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
(1)上記の各実施形態においては、実施形態1に記載のガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、Pb及び脱泡剤としての多価元素を実質的に含有しない別のガラス組成物を用いてガラス層を形成してもよい。
(2)上記の各実施形態においては、電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、スピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。
(3)上記の各実施形態においては、絶縁層の厚さを5nm〜60nmの範囲内とした上で電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、絶縁層の厚さを5nm〜100nmの範囲内とした上でスピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。この場合、絶縁層の厚さが5nm未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層の厚さが100nmを超えると次のガラス層形成工程でスピンコート法、スクリーン印刷法、その他のガラス層形成方法により高品質のガラス組成物からなる層を形成することができなくなる場合がある。
(4)上記の各実施形態においては、ドライ酸素(DryO)を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素(DryO+N)を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素(WetO)を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素及び窒素(WetO+N)を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよい。また、CVDによりシリコン酸化膜からなる絶縁層を形成してもよい。さらにまた、シリコン酸化膜以外の絶縁層(例えば、シリコン窒化膜からなる絶縁層)を形成してもよい。
(5)上記の各実施形態においては、ダイオード(メサ型のpnダイオード、プレーナー型のpnダイオード)を例にとって本発明を説明したが、本発明はこれに限定されるものではない。pn接合が露出する半導体装置全般(例えば、サイリスター、パワーMOSFET、IGBTなど。)に本発明を適用することもできる。
(6)上記の各実施形態においては、半導体基板としてシリコンからなる半導体基板を用いたが、本発明はこれに限定されるものではない。例えば、SiC基板、GaN基板、GaO基板などの半導体基板を用いることもできる。
100,200,900…半導体装置、110,910…n型半導体基板、112,912…p型拡散層、114,914…n型拡散層、116,118,916,918…酸化膜、120,920…溝、121,218…絶縁層、124,220,924…ガラス層、126,926…フォトレジスト、130,930…Niめっき電極膜を形成する部位、132,932…粗面化領域、134,934…アノード電極、136,936…カソード電極、210…n型半導体基板、212…n型エピタキシャル層、214…p型拡散層、216…n型拡散層、222…アノード電極層、224…カソード電極層、b…泡

Claims (21)

  1. pn接合が露出するpn接合露出部を有するシリコン製半導体素子を準備する第1工程と、
    前記pn接合露出部を覆うように絶縁層を形成する第2工程と、
    前記絶縁層上に、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより前記絶縁層上にガラス層を形成する第3工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
  2. 前記多価元素は、V、Mn、Sn、Ce、Nb及びTaを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記絶縁層は、シリコン酸化物からなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記第2工程においては、前記絶縁層を5nm〜100nmの範囲内の厚さに形成することを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記第3工程においては、電気泳動法を用いて前記ガラス組成物からなる層を形成することを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
  6. 前記第2工程においては、前記絶縁層を5nm〜60nmの範囲内の厚さに形成することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記第1工程は、主面に平行なpn接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記pn接合を超える深さの溝を形成することにより、前記溝の内面に前記pn接合露出部を形成する工程とを含み、
    前記第2工程は、前記pn接合露出部を覆うように前記溝の内面に前記絶縁層を形成する工程を含み、
    前記第3工程においては、前記絶縁層上に前記ガラス層を形成する工程を含むことを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
  8. 前記第2工程においては、熱酸化法によってシリコン酸化物からなる絶縁層を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記第2工程においては、堆積法によってシリコン酸化物からなる絶縁層を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
  10. 前記第1工程は、半導体基体の表面に前記pn接合露出部を形成する工程を含み、
    前記第2工程は、前記pn接合露出部を覆うように前記半導体基体の表面に前記絶縁層を形成する工程を含み、
    前記第3工程においては、前記絶縁層上に前記ガラス層を形成する工程とを含むことを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
  11. 前記第2工程においては、熱酸化法によってシリコン酸化物からなる絶縁層を形成することを特徴とする請求項10に記載の半導体装置の製造方法。
  12. 前記第2工程においては、堆積法によってシリコン酸化物からなる絶縁層を形成することを特徴とする請求項10に記載の半導体装置の製造方法。
  13. 前記第3工程においては、少なくともSiOと、Bと、Alと、ZnOと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  14. 前記第3工程においては、少なくともSiOと、Alと、ZnOと、CaOと、3mol%〜10mol%のBとを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  15. 前記第3工程においては、少なくともSiOと、Alと、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも1つの金属酸化物」とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  16. 前記第3工程においては、少なくともSiOと、Bと、Alと、CaO、MgO及びBaOのうち少なくとも2つのアルカリ土類金属の酸化物とを含有し、かつ、Pbと、Asと、Sbと、Liと、Naと、Kと、Znを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  17. 前記第3工程においては、前記ガラス組成物は、少なくともSiOと、Alと、MgOと、CaOとを含有し、かつ、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  18. 前記第3工程においては、前記ガラス組成物は、少なくともSiOと、Alと、ZnOとを含有し、かつ、Pbと、Bと、Asと、Sbと、Liと、Naと、Kを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項1〜12のいずれかに記載の半導体装置の製造方法。
  19. pn接合が露出するpn接合露出部を有する半導体素子と、
    前記pn接合露出部を覆うように形成された絶縁層と、
    前記絶縁層上に形成されたガラス層とを備え、
    前記ガラス層は、Pb及び脱泡剤としての多価元素を実質的に含有しないガラス組成物を焼成して形成されたものであることを特徴とする半導体装置。
  20. 前記多価元素は、V、Mn、Sn、Ce、Nb及びTaを含むことを特徴とする請求項19に記載の半導体装置。
  21. 前記絶縁層は、シリコン酸化物からなることを特徴とする請求項19又は20に記載の半導体装置。
JP2013516273A 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置 Active JP5655139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013516273A JP5655139B2 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
PCT/JP2011/061714 WO2012160632A1 (ja) 2011-05-23 2011-05-23 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPPCT/JP2011/061713 2011-05-23
JPPCT/JP2011/061714 2011-05-23
PCT/JP2011/061713 WO2012160631A1 (ja) 2011-05-23 2011-05-23 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPPCT/JP2011/062134 2011-05-26
PCT/JP2011/062134 WO2012160704A1 (ja) 2011-05-26 2011-05-26 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
PCT/JP2011/069448 WO2013030922A1 (ja) 2011-08-29 2011-08-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPPCT/JP2011/069448 2011-08-29
JPPCT/JP2012/052108 2012-01-31
PCT/JP2012/052108 WO2013114562A1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP2013516273A JP5655139B2 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
PCT/JP2012/061779 WO2012160961A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012160961A1 true JPWO2012160961A1 (ja) 2014-07-31
JP5655139B2 JP5655139B2 (ja) 2015-01-14

Family

ID=52339922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013516273A Active JP5655139B2 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP5655139B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5393783A (en) * 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物

Also Published As

Publication number Publication date
JP5655139B2 (ja) 2015-01-14

Similar Documents

Publication Publication Date Title
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5631497B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5548276B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5508547B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013114563A1 (ja) ガラス組成物
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141121

R150 Certificate of patent or registration of utility model

Ref document number: 5655139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150