JP2002261269A - メサ型半導体装置の製造方法 - Google Patents
メサ型半導体装置の製造方法Info
- Publication number
- JP2002261269A JP2002261269A JP2001052281A JP2001052281A JP2002261269A JP 2002261269 A JP2002261269 A JP 2002261269A JP 2001052281 A JP2001052281 A JP 2001052281A JP 2001052281 A JP2001052281 A JP 2001052281A JP 2002261269 A JP2002261269 A JP 2002261269A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- glass
- semiconductor device
- manufacturing
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 61
- 239000011521 glass Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000012298 atmosphere Substances 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 238000010304 firing Methods 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 5
- 230000005587 bubbling Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000001698 pyrogenic effect Effects 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 23
- 230000015556 catabolic process Effects 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 239000000843 powder Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ガラスで被覆されたメサ型半導体装置の高耐
圧・高信頼性化を図り、かつリーク電流を低減する。 【解決手段】 一対の主表面を有するｎ型基板１の一方
の主表面からｐ型の不純物を拡散してｐｎ接合を形成し
た後に、一方の主表面から所定の領域にｐｎ接合が露出
するようにｎ型基板１にメサ型の溝５を設け、このメサ
型の溝５にガラス被膜７を形成する。ガラス被膜７を焼
成する際、雰囲気の一部をパイロジェニック法やバブリ
ング法等により意図的に水分を添加した酸素とし、かつ
焼成期間の一部を減圧状態とする。これによって、逆バ
イアス印加時にｎ型基板１のガラス接合面の空乏層の伸
びを減少させることで、ダングリングボンドの低減が可
能となり、高耐圧でかつリーク電流の低減を図ることが
できる。また、ガラス中の空隙を減少させ、高温直流バ
イアス試験において、耐圧劣化やリーク電流の増大を防
止することができる。
圧・高信頼性化を図り、かつリーク電流を低減する。 【解決手段】 一対の主表面を有するｎ型基板１の一方
の主表面からｐ型の不純物を拡散してｐｎ接合を形成し
た後に、一方の主表面から所定の領域にｐｎ接合が露出
するようにｎ型基板１にメサ型の溝５を設け、このメサ
型の溝５にガラス被膜７を形成する。ガラス被膜７を焼
成する際、雰囲気の一部をパイロジェニック法やバブリ
ング法等により意図的に水分を添加した酸素とし、かつ
焼成期間の一部を減圧状態とする。これによって、逆バ
イアス印加時にｎ型基板１のガラス接合面の空乏層の伸
びを減少させることで、ダングリングボンドの低減が可
能となり、高耐圧でかつリーク電流の低減を図ることが
できる。また、ガラス中の空隙を減少させ、高温直流バ
イアス試験において、耐圧劣化やリーク電流の増大を防
止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、メサ型半導体装置
の製造方法に係わり、特に逆方向リーク電流の低減化お
よび高信頼性化を図ることが可能なメサ型半導体装置の
製造方法に関するものである。
の製造方法に係わり、特に逆方向リーク電流の低減化お
よび高信頼性化を図ることが可能なメサ型半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】メサ型半導体装置を高耐圧化、リーク電
流の低減化、高信頼性化するための種々の技術が従来か
ら提案されている。
流の低減化、高信頼性化するための種々の技術が従来か
ら提案されている。
【０００３】例えば、メサ型半導体装置の高耐圧化に関
する技術として、特開昭６０−１８６０７１号公報に記
載された技術が知られている。この従来技術は、メサ溝
内壁をガラスで被覆した半導体装置の製造方法におい
て、メサ溝を形成したのちに熱処理により、ｐｎ接合部
を当初の位置より移動させることにより、高耐圧が得ら
れるとされている。
する技術として、特開昭６０−１８６０７１号公報に記
載された技術が知られている。この従来技術は、メサ溝
内壁をガラスで被覆した半導体装置の製造方法におい
て、メサ溝を形成したのちに熱処理により、ｐｎ接合部
を当初の位置より移動させることにより、高耐圧が得ら
れるとされている。
【０００４】さらに、メサ型半導体装置のリーク電流の
低減化に関する従来技術として、特開平１０−１２８９
７号公報に記載された技術が知られている。この従来技
術は、ガラス被膜とメサ溝の間に窒化珪素膜を介在させ
ることにより、ガラス中のアルミニウムの半導体への拡
散を防止することができ、チャネル電流によるリーク電
流の発生を防止して、リーク電流の低減が実現されるも
のとされている。
低減化に関する従来技術として、特開平１０−１２８９
７号公報に記載された技術が知られている。この従来技
術は、ガラス被膜とメサ溝の間に窒化珪素膜を介在させ
ることにより、ガラス中のアルミニウムの半導体への拡
散を防止することができ、チャネル電流によるリーク電
流の発生を防止して、リーク電流の低減が実現されるも
のとされている。
【０００５】また、メサ型半導体装置の高信頼性に関す
る他の従来技術として、特開平８−２２２５５８号公報
に記載された技術が知られている。この従来技術は、メ
サ溝内に電気泳動法によるガラス粉末付着および焼成で
第１層目のガラス被膜を形成したのち、再度電気泳動
法、焼成により第２層目のガラス被膜を積層するもの
で、欠陥がないガラス被膜が得られ、高信頼性が実現で
きるものとされている。
る他の従来技術として、特開平８−２２２５５８号公報
に記載された技術が知られている。この従来技術は、メ
サ溝内に電気泳動法によるガラス粉末付着および焼成で
第１層目のガラス被膜を形成したのち、再度電気泳動
法、焼成により第２層目のガラス被膜を積層するもの
で、欠陥がないガラス被膜が得られ、高信頼性が実現で
きるものとされている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記特
開昭６０−１８６０７１号公報に記載された従来技術で
は、リーク電流の低減化、高信頼性化に関する問題につ
いては考慮されていない。
開昭６０−１８６０７１号公報に記載された従来技術で
は、リーク電流の低減化、高信頼性化に関する問題につ
いては考慮されていない。
【０００７】また、リーク電流の低減化に関して考慮さ
れている上記特開平１０−１２８９７号公報に記載され
た従来技術では、ガラス被膜形成前に窒化珪素膜を形成
するための工程が増し、低リーク電流化と製造コストと
は逆比例の関係になっている。
れている上記特開平１０−１２８９７号公報に記載され
た従来技術では、ガラス被膜形成前に窒化珪素膜を形成
するための工程が増し、低リーク電流化と製造コストと
は逆比例の関係になっている。
【０００８】さらに、高信頼性に関して考慮されている
上記特開平８−２２２５５８号公報に記載された従来技
術では、２層のガラス被膜を形成するための工程が増加
することになり、高信頼性とコストとは逆比例の関係に
なっている。
上記特開平８−２２２５５８号公報に記載された従来技
術では、２層のガラス被膜を形成するための工程が増加
することになり、高信頼性とコストとは逆比例の関係に
なっている。
【０００９】本発明は、従来の製造方法の問題点を解決
し、リーク電流の低減化、高信頼性化、高耐圧化を再現
性よく実現することができ、かつ工程数を減少すること
により製造コストの低減が可能なメサ型半導体装置の製
造方法を提供することを目的とする。
し、リーク電流の低減化、高信頼性化、高耐圧化を再現
性よく実現することができ、かつ工程数を減少すること
により製造コストの低減が可能なメサ型半導体装置の製
造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のメサ型半導体装置の製造方法は、一対の主
表面を有する半導体基板の一方の主表面から前記半導体
基板と反対導電型の不純物を拡散してｐｎ接合を形成し
た後に、一方の主表面から所定の領域にｐｎ接合が露出
するように半導体基板にメサ型の溝を設け、メサ型の溝
にガラス被膜を形成する方法であって、ガラス被膜を焼
成する際の雰囲気を、意図的に水分を添加した酸素また
は意図的に水分を添加した酸素を含むガスとするか、あ
るいは水素または水素を含むガスとすることにより、ガ
ラス被膜の電荷密度を正極性にチャージし、これによっ
て、ガラス被膜と接合する半導体表面の電子濃度をより
高くするようにしたものである。
に、本発明のメサ型半導体装置の製造方法は、一対の主
表面を有する半導体基板の一方の主表面から前記半導体
基板と反対導電型の不純物を拡散してｐｎ接合を形成し
た後に、一方の主表面から所定の領域にｐｎ接合が露出
するように半導体基板にメサ型の溝を設け、メサ型の溝
にガラス被膜を形成する方法であって、ガラス被膜を焼
成する際の雰囲気を、意図的に水分を添加した酸素また
は意図的に水分を添加した酸素を含むガスとするか、あ
るいは水素または水素を含むガスとすることにより、ガ
ラス被膜の電荷密度を正極性にチャージし、これによっ
て、ガラス被膜と接合する半導体表面の電子濃度をより
高くするようにしたものである。
【００１１】この構成によれば、メサ構造を採用してい
ることから高耐圧化を実現することができる。しかも、
ガラス被膜の電荷密度が正極性にチャージされ、これに
よって、ガラス被膜と接合する半導体表面の電子濃度が
より高くなり、耐圧については若干低下するが、メサ構
造を採用しているデバイスで大きな問題となっているリ
ーク電流の大幅な低減化を実現することができる。
ることから高耐圧化を実現することができる。しかも、
ガラス被膜の電荷密度が正極性にチャージされ、これに
よって、ガラス被膜と接合する半導体表面の電子濃度が
より高くなり、耐圧については若干低下するが、メサ構
造を採用しているデバイスで大きな問題となっているリ
ーク電流の大幅な低減化を実現することができる。
【００１２】さらに、上記ガラス被膜を焼成する際の雰
囲気を少なくとも一部の焼成期間減圧状態とすることに
より、ガラス中の空隙を減少するようにできるため、高
信頼性を実現することができる。
囲気を少なくとも一部の焼成期間減圧状態とすることに
より、ガラス中の空隙を減少するようにできるため、高
信頼性を実現することができる。
【００１３】本発明は、レジストに粉末ガラスを混ぜた
ものを塗布・露光・現像してメサ溝の部分にレジスト付
きのガラス（塗布ガラス）を残し、焼結してレジストを
焼きとばすと同時にガラス粉末をガラス保護膜化するプ
ロセスにおいて、ガラスの焼結時にウェットＯ2または
Ｈ2で焼きしめる（例えば減圧下）で行うことを特徴と
するものであり、ドライＯ2で焼成後に水素アニールす
るというものではなく、焼成時にウェットＯ2またはＨ2
で焼成することが特徴であり、暗室の標準暗室プロセス
を用いるとこができ、炉工程も少なく済む。
ものを塗布・露光・現像してメサ溝の部分にレジスト付
きのガラス（塗布ガラス）を残し、焼結してレジストを
焼きとばすと同時にガラス粉末をガラス保護膜化するプ
ロセスにおいて、ガラスの焼結時にウェットＯ2または
Ｈ2で焼きしめる（例えば減圧下）で行うことを特徴と
するものであり、ドライＯ2で焼成後に水素アニールす
るというものではなく、焼成時にウェットＯ2またはＨ2
で焼成することが特徴であり、暗室の標準暗室プロセス
を用いるとこができ、炉工程も少なく済む。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１５】（第１の実施例）図１は本発明の第１の実
施例のメサ型半導体装置の製造方法によって製造された
メサ型ｎｐｎバイポーラトランジスタの断面図である。
図１において、メサ型ｎｐｎバイポーラトランジスタ
は、ｎ型およびｎ+ 型のコレクタ領域１，２と、ｐ型の
ベース領域３と、ｎ+ 型のエミッタ領域４とから構成さ
れ、ベース領域３、エミッタ領域４の周辺にｐｎ接合が
露出するようメサ溝５が設けられ、メサ溝５の表面がガ
ラス被膜７で覆われている。８は二酸化珪素膜、９はベ
ース電極、１０はエミッタ電極、１１はコレクタ電極で
ある。上記のガラス被膜としては、例えば鉛系ガラス
（ＰｂＯ：ＳｉＯ2：Ａｌ2Ｏ3）が使用される。
施例のメサ型半導体装置の製造方法によって製造された
メサ型ｎｐｎバイポーラトランジスタの断面図である。
図１において、メサ型ｎｐｎバイポーラトランジスタ
は、ｎ型およびｎ+ 型のコレクタ領域１，２と、ｐ型の
ベース領域３と、ｎ+ 型のエミッタ領域４とから構成さ
れ、ベース領域３、エミッタ領域４の周辺にｐｎ接合が
露出するようメサ溝５が設けられ、メサ溝５の表面がガ
ラス被膜７で覆われている。８は二酸化珪素膜、９はベ
ース電極、１０はエミッタ電極、１１はコレクタ電極で
ある。上記のガラス被膜としては、例えば鉛系ガラス
（ＰｂＯ：ＳｉＯ2：Ａｌ2Ｏ3）が使用される。
【００１６】図２から図７は図１に示したメサ型ｎｐｎ
バイポーラトランジスタを製造するための主な工程を説
明する工程毎の断面図であり、以下、この図２から図７
を参照してメサ型半導体装置の製造方法を説明する。
バイポーラトランジスタを製造するための主な工程を説
明する工程毎の断面図であり、以下、この図２から図７
を参照してメサ型半導体装置の製造方法を説明する。
【００１７】まず、比抵抗６０Ωｃｍ、厚さ３８５μｍ
のｎ型シリコン基板（前述のコレクタ領域に対応する）
１の片側の主表面よりリンを拡散して拡散深さ２５０μ
ｍ、表面濃度２×１０20ｃｍ-3のコレクタ領域２を形成
する。その後、上記コレクタ領域２と反対側の主表面よ
りボロン、アルミニウムを拡散させて拡散深さ５５μ
ｍ、表面濃度５×１０17ｃｍ-3のベース領域３を形成す
る。そして、ベース領域３上に二酸化珪素膜８を形成す
る（図２（工程ａ））。
のｎ型シリコン基板（前述のコレクタ領域に対応する）
１の片側の主表面よりリンを拡散して拡散深さ２５０μ
ｍ、表面濃度２×１０20ｃｍ-3のコレクタ領域２を形成
する。その後、上記コレクタ領域２と反対側の主表面よ
りボロン、アルミニウムを拡散させて拡散深さ５５μ
ｍ、表面濃度５×１０17ｃｍ-3のベース領域３を形成す
る。そして、ベース領域３上に二酸化珪素膜８を形成す
る（図２（工程ａ））。
【００１８】次いで、選択的にリンを拡散させて拡散深
さ１６μｍ、表面濃度４×１０19ｃｍ-3のエミッタ拡散
領域４を形成する。そして、エミッタ拡散領域４の上に
二酸化珪素膜８を形成する（図３（工程ｂ））。
さ１６μｍ、表面濃度４×１０19ｃｍ-3のエミッタ拡散
領域４を形成する。そして、エミッタ拡散領域４の上に
二酸化珪素膜８を形成する（図３（工程ｂ））。
【００１９】しかるのち、メサ溝形成予定領域の二酸化
珪素膜８を除去し、弗酸：硝酸：酢酸＝３：６：２（容
量比）の７℃±１℃に冷却された混合液中で、揺動幅８
ｃｍ、揺動速度２往復／秒の水平揺動を１３分３０秒処
理して、深さ１３５μｍ、幅３２０μｍのメサ溝５を形
成する（図４（工程ｃ））。
珪素膜８を除去し、弗酸：硝酸：酢酸＝３：６：２（容
量比）の７℃±１℃に冷却された混合液中で、揺動幅８
ｃｍ、揺動速度２往復／秒の水平揺動を１３分３０秒処
理して、深さ１３５μｍ、幅３２０μｍのメサ溝５を形
成する（図４（工程ｃ））。
【００２０】その後、ｎ型シリコン基板１上にスピンコ
ーティング法（回転遠心塗布法）により、ガラス粉末
（６４重量％）と感光性物質（３６重量％）の混合液を
厚み５０±１０μｍに塗布する。その後、露光と現像に
よりパターン化し電極形成部の上記塗布膜を除去し、メ
サ溝５の形成部のみに塗布膜６を残す（図５（工程
ｄ））。
ーティング法（回転遠心塗布法）により、ガラス粉末
（６４重量％）と感光性物質（３６重量％）の混合液を
厚み５０±１０μｍに塗布する。その後、露光と現像に
よりパターン化し電極形成部の上記塗布膜を除去し、メ
サ溝５の形成部のみに塗布膜６を残す（図５（工程
ｄ））。
【００２１】しかるのち、まず温度：５００℃、時間：
３０分の酸化雰囲気で感光性物質を燃焼することで、メ
サ溝５の形成部にガラス粉末を残す。次いで、バブリン
グ法を用い水分を添加した酸素、窒素雰囲気（常圧つま
り大気圧）中で、８９０℃、１５分間ガラス焼成用の熱
処理を行いガラス被膜７を形成する（図６（工程
ｅ））。
３０分の酸化雰囲気で感光性物質を燃焼することで、メ
サ溝５の形成部にガラス粉末を残す。次いで、バブリン
グ法を用い水分を添加した酸素、窒素雰囲気（常圧つま
り大気圧）中で、８９０℃、１５分間ガラス焼成用の熱
処理を行いガラス被膜７を形成する（図６（工程
ｅ））。
【００２２】最終的には、ｎ型半導体基板１にベース電
極９、エミッタ電極１０とコレクタ電極１１を形成し、
高耐圧のメサ型半導体装置を得る（図７（工程ｆ））。
極９、エミッタ電極１０とコレクタ電極１１を形成し、
高耐圧のメサ型半導体装置を得る（図７（工程ｆ））。
【００２３】なお、上記の実施例は、水分を添加した酸
素と窒素の混合雰囲気であったが、水分を添加した酸素
のみの雰囲気であってもよい。
素と窒素の混合雰囲気であったが、水分を添加した酸素
のみの雰囲気であってもよい。
【００２４】また、酸素への水分の添加は、パイロジェ
ニック法で行うこともできる。
ニック法で行うこともできる。
【００２５】なお、上記の水分を添加した酸素と窒素の
混合雰囲気における酸素と窒素の割合は、 Ｏ2：Ｎ2＝１：４〜１：０ の範囲である。
混合雰囲気における酸素と窒素の割合は、 Ｏ2：Ｎ2＝１：４〜１：０ の範囲である。
【００２６】（第２の実施例）本発明の第２の実施例の
メサ型半導体装置の製造方法により製造されたメサ型ｎ
ｐｎバイポーラトランジスタの構造は上記図１と同一で
ある。また、製造方法も基本的に上記第１の実施例と同
一であり、ガラスを形成する工程（図６（工程ｅ））の
み異なるため、ここではガラスを形成する工程（図６
（工程ｅ））のみ説明し、他の工程の説明は省略する。
メサ型半導体装置の製造方法により製造されたメサ型ｎ
ｐｎバイポーラトランジスタの構造は上記図１と同一で
ある。また、製造方法も基本的に上記第１の実施例と同
一であり、ガラスを形成する工程（図６（工程ｅ））の
み異なるため、ここではガラスを形成する工程（図６
（工程ｅ））のみ説明し、他の工程の説明は省略する。
【００２７】ガラス粉末と感光性物質の混合液をメサ溝
５の形成部に塗布した後、温度：５００℃、時間：３０
分の酸化雰囲気で感光性物質を燃焼することで、メサ溝
５の形成部にガラス粉末を残す。次いで、水素雰囲気
（常圧つまり大気圧）中で、８９０℃、１５分間ガラス
焼成用の熱処理を行いガラス被膜７を形成する（図６
（工程ｅ））。その後、電極形成を実施し高耐圧のメサ
型半導体装置を得る。
５の形成部に塗布した後、温度：５００℃、時間：３０
分の酸化雰囲気で感光性物質を燃焼することで、メサ溝
５の形成部にガラス粉末を残す。次いで、水素雰囲気
（常圧つまり大気圧）中で、８９０℃、１５分間ガラス
焼成用の熱処理を行いガラス被膜７を形成する（図６
（工程ｅ））。その後、電極形成を実施し高耐圧のメサ
型半導体装置を得る。
【００２８】なお、上記の実施の形態では、水素雰囲気
でガラス被膜７を形成したが、水素を含むガスの雰囲
気、例えば酸素と水素との混合雰囲気、または窒素と水
素との混合雰囲気でガラス被膜を形成してもよい。
でガラス被膜７を形成したが、水素を含むガスの雰囲
気、例えば酸素と水素との混合雰囲気、または窒素と水
素との混合雰囲気でガラス被膜を形成してもよい。
【００２９】以上のように、本発明の第１および第２の
実施例のメサ型半導体装置の製造方法により製造された
メサ型半導体装置は、ベース−コレクタ逆方向降伏電圧
（ＶＣＥＳ降伏電圧）として１７００〜２０００Ｖを得
ることができて高耐圧であり、ベース−コレクタ間リー
ク電流（ＩＣＥＳ）もベース−コレクタ逆方向電圧（Ｖ
ＣＥＳ）が１３５０Ｖで３００ｎＡ以下と少なく、極め
て阻止特性の優れたものとすることができる。
実施例のメサ型半導体装置の製造方法により製造された
メサ型半導体装置は、ベース−コレクタ逆方向降伏電圧
（ＶＣＥＳ降伏電圧）として１７００〜２０００Ｖを得
ることができて高耐圧であり、ベース−コレクタ間リー
ク電流（ＩＣＥＳ）もベース−コレクタ逆方向電圧（Ｖ
ＣＥＳ）が１３５０Ｖで３００ｎＡ以下と少なく、極め
て阻止特性の優れたものとすることができる。
【００３０】図３に上記製造法で作製されたガラス被膜
を有するメサ型半導体装置と従来法であるドライ酸素中
で熱処理し形成されたガラス被膜を有するメサ型半導体
装置のべース−コレクタ間リーク電流（ＩＣＥＳ）特性
を示す。この図３からわかるように本発明の製造方法を
適用することで、べース−コレクタ間リーク電流（ＩＣ
ＥＳ）の著しく低い高耐圧のメサ型半導体装置を得るこ
とができる。なお、高耐圧が得られるのは、メサ型であ
るためであり、上記したリーク電流を減少させるための
処理によって、耐圧が若干低下することになるが、その
低下分は問題とならない。
を有するメサ型半導体装置と従来法であるドライ酸素中
で熱処理し形成されたガラス被膜を有するメサ型半導体
装置のべース−コレクタ間リーク電流（ＩＣＥＳ）特性
を示す。この図３からわかるように本発明の製造方法を
適用することで、べース−コレクタ間リーク電流（ＩＣ
ＥＳ）の著しく低い高耐圧のメサ型半導体装置を得るこ
とができる。なお、高耐圧が得られるのは、メサ型であ
るためであり、上記したリーク電流を減少させるための
処理によって、耐圧が若干低下することになるが、その
低下分は問題とならない。
【００３１】ここで、ガラス表面電荷密度とリーク電流
との関係について説明する。エミッタミッション解析お
よび液晶解析をすると、リーク箇所は、メサ溝５の形成
部の特にｎ型シリコン表面であることがわかった。
との関係について説明する。エミッタミッション解析お
よび液晶解析をすると、リーク箇所は、メサ溝５の形成
部の特にｎ型シリコン表面であることがわかった。
【００３２】また、べース−コレクタ間リーク電流（Ｉ
ＣＥＳ）の温度特性について検討した結果、以下のよう
なことが判った。トランジスタの温度を上げると、リー
ク電流（高電圧ＶＣＥＳ＝１．３５Ｖ印加時）は低下す
る。また、このとき、ベース−コレクタ逆方向電圧（Ｖ
ＣＥＳ）も上がるため、上記のリーク電流は電荷なだれ
機構によるものであると考えられる。そこで、パッシベ
ーションガラスの電荷密度を正電位側にチャージする
と、メサ溝５内のｎ型シリコンの表面の電子濃度がより
高くなり、高電子濃度ｎ型化され、電子の移動度が下が
り、電子なだれが生じにくくなり、リーク電流が低減さ
れる。
ＣＥＳ）の温度特性について検討した結果、以下のよう
なことが判った。トランジスタの温度を上げると、リー
ク電流（高電圧ＶＣＥＳ＝１．３５Ｖ印加時）は低下す
る。また、このとき、ベース−コレクタ逆方向電圧（Ｖ
ＣＥＳ）も上がるため、上記のリーク電流は電荷なだれ
機構によるものであると考えられる。そこで、パッシベ
ーションガラスの電荷密度を正電位側にチャージする
と、メサ溝５内のｎ型シリコンの表面の電子濃度がより
高くなり、高電子濃度ｎ型化され、電子の移動度が下が
り、電子なだれが生じにくくなり、リーク電流が低減さ
れる。
【００３３】つまり、ガラス焼成雰囲気の一部を水分を
添加した酸素、あるいは水素とすることにより、ｎ型半
導体基板１のメサ溝部分のガラス接合面を高電子濃度ｎ
型化することができる。その結果、逆バイアス印加時に
上記ｎ型半導体基板１のガラス接合面の空乏層の伸びを
減少させることで、ダングリングボンドの減少が可能と
なり、高耐圧でかつリーク電流の低減を図ることができ
る。
添加した酸素、あるいは水素とすることにより、ｎ型半
導体基板１のメサ溝部分のガラス接合面を高電子濃度ｎ
型化することができる。その結果、逆バイアス印加時に
上記ｎ型半導体基板１のガラス接合面の空乏層の伸びを
減少させることで、ダングリングボンドの減少が可能と
なり、高耐圧でかつリーク電流の低減を図ることができ
る。
【００３４】図９には、第１の実施例（ウェットＯ2 ）
および第２の実施例（Ｈ2 ）と従来例（ドライＯ2 ）に
ついての、ガラス表面電荷密度とＩＣＥＳ分布中心値
（ＶＣＥＳ＝１．３５ｋＶ時）との関係を示している。
図９では、ガラス表面電荷密度が負の値となっている従
来例ではリーク電流が大きく、正の値となっている第１
および第２の実施例ではリーク電流が小さくなっている
ことが示されている。
および第２の実施例（Ｈ2 ）と従来例（ドライＯ2 ）に
ついての、ガラス表面電荷密度とＩＣＥＳ分布中心値
（ＶＣＥＳ＝１．３５ｋＶ時）との関係を示している。
図９では、ガラス表面電荷密度が負の値となっている従
来例ではリーク電流が大きく、正の値となっている第１
および第２の実施例ではリーク電流が小さくなっている
ことが示されている。
【００３５】図１０から図１７に、上記特平開１０−１
２８９７号公報に記載された従来技術を用いて、上記第
１の実施例、第２の実施例と同一特性を有するメサ型半
導体装置を製造する場合の、主工程毎の断面図を示す。
上記本発明の製造方法を適用したメサ型半導体装置（第
１および第２の実施例）と比較すると、ＩＣＥＳリーク
電流に関しては同一特性を得られるが、図１３（工程ｃ
＋）の窒化珪素膜１２を形成する工程と、図１６（工程
ｅ＋）の窒化珪素膜１２を除去する工程とが増すことと
なる。上記以外の工程（図１０〜図１２、図１４、図１
５、図１７）については、第１の実施例と同様である。
２８９７号公報に記載された従来技術を用いて、上記第
１の実施例、第２の実施例と同一特性を有するメサ型半
導体装置を製造する場合の、主工程毎の断面図を示す。
上記本発明の製造方法を適用したメサ型半導体装置（第
１および第２の実施例）と比較すると、ＩＣＥＳリーク
電流に関しては同一特性を得られるが、図１３（工程ｃ
＋）の窒化珪素膜１２を形成する工程と、図１６（工程
ｅ＋）の窒化珪素膜１２を除去する工程とが増すことと
なる。上記以外の工程（図１０〜図１２、図１４、図１
５、図１７）については、第１の実施例と同様である。
【００３６】つまり、本発明の製造方法を用いること
で、高耐圧を得ることができ、リーク電流の低減を実現
することができ、かつ工程数を減少し製造コストの低減
も実現できる。
で、高耐圧を得ることができ、リーク電流の低減を実現
することができ、かつ工程数を減少し製造コストの低減
も実現できる。
【００３７】（第３の実施例）本発明の第３の実施例の
メサ型半導体装置の製造方法により製造されたメサ型ｎ
ｐｎバイポーラトランジスタの構造は上記図１と同一で
ある。また、製造方法も基本的に上記第１、第２の実施
例と同一であり、ガラスを形成する工程（図６（工程
ｅ））のみ異なるため、ここではガラスを形成する工程
（図６（工程ｅ））のみ説明し、他の工程の説明は省略
する。
メサ型半導体装置の製造方法により製造されたメサ型ｎ
ｐｎバイポーラトランジスタの構造は上記図１と同一で
ある。また、製造方法も基本的に上記第１、第２の実施
例と同一であり、ガラスを形成する工程（図６（工程
ｅ））のみ異なるため、ここではガラスを形成する工程
（図６（工程ｅ））のみ説明し、他の工程の説明は省略
する。
【００３８】ガラス粉末と感光性物質の混合液をメサ溝
５の形成部に塗布した後、温度：５００℃、時間：３０
分の酸化雰囲気で感光性物質を燃焼することで、メサ溝
５の形成部にガラス粉末を残す。次いで、ガラスを焼成
する際、ガラス軟化点・流動点・転移点より高い温度ま
で減圧２６６Ｐａ（２ｔｏｒｒ）の窒素雰囲気（＋８９
０℃までの昇温時、７分３０秒間）とし、その後バブリ
ング法を用い水分を添加した酸素、窒素雰囲気（常圧）
中で、８９０℃７分３０秒間の熱処理を行いガラス被膜
７を形成する（図６（工程ｅ））。
５の形成部に塗布した後、温度：５００℃、時間：３０
分の酸化雰囲気で感光性物質を燃焼することで、メサ溝
５の形成部にガラス粉末を残す。次いで、ガラスを焼成
する際、ガラス軟化点・流動点・転移点より高い温度ま
で減圧２６６Ｐａ（２ｔｏｒｒ）の窒素雰囲気（＋８９
０℃までの昇温時、７分３０秒間）とし、その後バブリ
ング法を用い水分を添加した酸素、窒素雰囲気（常圧）
中で、８９０℃７分３０秒間の熱処理を行いガラス被膜
７を形成する（図６（工程ｅ））。
【００３９】なお、水分を添加した酸素、窒素雰囲気中
で、８９０℃、７分３０秒間の熱処理に代えて、水素雰
囲気（常圧）中で、８９０℃、７分３０秒間の熱処理を
行ってもよい。また、上記の説明では減圧状態はガラス
被膜７の形成のための熱処理の期間の一部だけであった
が、熱処理の全期間にわたって減圧状態としてもよい。
で、８９０℃、７分３０秒間の熱処理に代えて、水素雰
囲気（常圧）中で、８９０℃、７分３０秒間の熱処理を
行ってもよい。また、上記の説明では減圧状態はガラス
被膜７の形成のための熱処理の期間の一部だけであった
が、熱処理の全期間にわたって減圧状態としてもよい。
【００４０】図１８は上記本発明の第３の実施例で形成
したガラス被膜の断面図（同図（ａ））と上記従来法に
よるドライ酸素雰囲気中で形成したガラス被膜の断面図
（同図（ｂ））を示すものである。減圧にした場合のガ
ラス被膜中の空隙は、常圧のそれと比べると極端に低い
ことが分かる。ガラス被膜形成時に減圧にすることの有
効性を示す結果である。
したガラス被膜の断面図（同図（ａ））と上記従来法に
よるドライ酸素雰囲気中で形成したガラス被膜の断面図
（同図（ｂ））を示すものである。減圧にした場合のガ
ラス被膜中の空隙は、常圧のそれと比べると極端に低い
ことが分かる。ガラス被膜形成時に減圧にすることの有
効性を示す結果である。
【００４１】以上のように、本発明のメサ型半導体装置
の製造方法により作成したメサ型半導体装置は、ベース
−コレクタ間降伏電圧（ＶＣＥＳ降伏電圧）として１７
００〜２０００Ｖを得ることができて高耐圧であり、ベ
ース−コレクタ間リーク電流（ＩＣＥＳ）もベース−コ
レクタ間電圧（ＶＣＥＳ）が１３５０Ｖで３００ｎＡ以
下と少なく、極めて阻止特性の優れたものとすることが
できる。
の製造方法により作成したメサ型半導体装置は、ベース
−コレクタ間降伏電圧（ＶＣＥＳ降伏電圧）として１７
００〜２０００Ｖを得ることができて高耐圧であり、ベ
ース−コレクタ間リーク電流（ＩＣＥＳ）もベース−コ
レクタ間電圧（ＶＣＥＳ）が１３５０Ｖで３００ｎＡ以
下と少なく、極めて阻止特性の優れたものとすることが
できる。
【００４２】さらに、高温逆バイアス試験（ベース−コ
レクタ間電圧（ＶＣＥＳ）ＤＣ１３６０Ｖ（通常、耐圧
×０．８）、接合温度１２５℃、時間５００ｈ）を実施
したが、ベース−コレクタ間降伏電圧（ＶＣＥＳ降伏電
圧）およびベース−コレクタ間リーク電流（ＩＣＥＳ）
は初期値とほぼ同一値を示し、高い安定性を示すことが
確認された。図１９は高温逆バイアス試験結果を示した
ものである。同図（ａ）にはＩＣＥＳリーク電流特性
（ＶＣＥＳ＝１．７０ｋＶ印加時）が示され、同図
（ｂ）にはＶＣＥＳ耐圧特性（ＩＣＥＳ＝９．９ｍＡ
時）が示されており、それぞれ初期と５００時間経過後
とでほぼ同一値をとっていることがわかる。
レクタ間電圧（ＶＣＥＳ）ＤＣ１３６０Ｖ（通常、耐圧
×０．８）、接合温度１２５℃、時間５００ｈ）を実施
したが、ベース−コレクタ間降伏電圧（ＶＣＥＳ降伏電
圧）およびベース−コレクタ間リーク電流（ＩＣＥＳ）
は初期値とほぼ同一値を示し、高い安定性を示すことが
確認された。図１９は高温逆バイアス試験結果を示した
ものである。同図（ａ）にはＩＣＥＳリーク電流特性
（ＶＣＥＳ＝１．７０ｋＶ印加時）が示され、同図
（ｂ）にはＶＣＥＳ耐圧特性（ＩＣＥＳ＝９．９ｍＡ
時）が示されており、それぞれ初期と５００時間経過後
とでほぼ同一値をとっていることがわかる。
【００４３】図２０から図２７に、上記特平開８−２２
２５５８号公報に記載された従来技術を用いて、上記実
施例と同一特性を有するメサ型半導体装置を製造する場
合の、主工程毎の断面図を示す。上記本発明の製造方法
を適用したメサ型半導体装置と比較すると、図２３（工
程ｄ）および図２５（工程ｄ２）のガラス粉末塗布工程
と、図２４（工程ｅ）および図２６（工程ｅ２）熱処理
によるガラス形成工程が２度実施されるため、工程数が
増すことになる。図２５において、６Ａは塗布膜であ
る。また、図２６において、７Ａはガラス被膜である。
上記図２０〜図２４および図２７の工程は第１の実施例
と同様である。
２５５８号公報に記載された従来技術を用いて、上記実
施例と同一特性を有するメサ型半導体装置を製造する場
合の、主工程毎の断面図を示す。上記本発明の製造方法
を適用したメサ型半導体装置と比較すると、図２３（工
程ｄ）および図２５（工程ｄ２）のガラス粉末塗布工程
と、図２４（工程ｅ）および図２６（工程ｅ２）熱処理
によるガラス形成工程が２度実施されるため、工程数が
増すことになる。図２５において、６Ａは塗布膜であ
る。また、図２６において、７Ａはガラス被膜である。
上記図２０〜図２４および図２７の工程は第１の実施例
と同様である。
【００４４】つまり、本発明の製造方法を用いること
で、すなわち、ガラス焼成期間中の少なくとも一部の期
間におけるガラス焼成雰囲気を減圧状態とすることによ
り、ガラスの空隙を減少させ、高温直流バイアス試験に
おいて、耐圧劣化やリーク電流の増大の防止を図ること
ができ、高信頼性化を実現することができ、かつ工程数
を減少し製造コストの低減も実現できる。
で、すなわち、ガラス焼成期間中の少なくとも一部の期
間におけるガラス焼成雰囲気を減圧状態とすることによ
り、ガラスの空隙を減少させ、高温直流バイアス試験に
おいて、耐圧劣化やリーク電流の増大の防止を図ること
ができ、高信頼性化を実現することができ、かつ工程数
を減少し製造コストの低減も実現できる。
【００４５】また、本発明の各実施例については高耐圧
のメサ型ｎｐｎバイポーラトランジスタについて説明し
たが、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタおよびダイ
オード等についても、ガラス被膜を有するものについて
は同様の効果が得られる。
のメサ型ｎｐｎバイポーラトランジスタについて説明し
たが、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタおよびダイ
オード等についても、ガラス被膜を有するものについて
は同様の効果が得られる。
【００４６】
【発明の効果】以上説明したように、本発明のメサ型半
導体装置の製造方法によれば、ガラス被膜と接合する半
導体表面の電子濃度が高くなることで、ガラス被覆され
たメサ型半導体装置の高耐圧化、リーク電流の低減化を
図ることができ、かつ、工程数の減少ができることで製
造コストの低減も可能となる。
導体装置の製造方法によれば、ガラス被膜と接合する半
導体表面の電子濃度が高くなることで、ガラス被覆され
たメサ型半導体装置の高耐圧化、リーク電流の低減化を
図ることができ、かつ、工程数の減少ができることで製
造コストの低減も可能となる。
【００４７】また、本発明のメサ型半導体装置の製造方
法によれば、ガラス中の空隙を減少することが可能とな
り、ガラスで被覆されたメサ型半導体装置の高耐圧化、
高信頼性化を図ることができ、かつ、工程数の減少がで
きることで製造コストの低減も可能となる。
法によれば、ガラス中の空隙を減少することが可能とな
り、ガラスで被覆されたメサ型半導体装置の高耐圧化、
高信頼性化を図ることができ、かつ、工程数の減少がで
きることで製造コストの低減も可能となる。
【図１】本発明による第１、第２、第３の実施例のメサ
型半導体装置の製造方法により製造されたメサ型半導体
装置の構成を示す断面図である。
型半導体装置の製造方法により製造されたメサ型半導体
装置の構成を示す断面図である。
【図２】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図３】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図４】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図５】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図６】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図７】本発明による第１、第２、第３の実施例のメサ
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
型半導体装置を製造するための主な工程を説明する工程
毎の断面図である。
【図８】本発明の第１、第２の実施例と従来例とのベー
ス−コレクタ間リーク電流（ＩＣＥＳ）特性図である。
ス−コレクタ間リーク電流（ＩＣＥＳ）特性図である。
【図９】本発明の第１、第２の実施例と従来例とにおけ
るガラス表面電荷密度に対するベース−コレクタ間リー
ク電流（ＩＣＥＳ）特性図である。
るガラス表面電荷密度に対するベース−コレクタ間リー
ク電流（ＩＣＥＳ）特性図である。
【図１０】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１１】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１２】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１３】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１４】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１５】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１６】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１７】リーク電流低減化に関する従来技術を用いた
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
メサ型半導体装置を製造するための主な工程を説明する
工程毎の断面図である。
【図１８】本発明の第３の実施例と従来例とのガラス断
面を示す断面図である。
面を示す断面図である。
【図１９】本発明の第３の実施例であるメサ型半導体装
置の高温逆バイアス試験（条件：ベース−コレクタ間電
圧（ＶＣＥＳ）１．３６ｋＶ、時間５００ｈ、接合温度
１２５℃）の結果を示す特性図であり、（ａ）はＩＣＥ
Ｓリーク電流特性（ＶＣＥＳ＝１．７０ｋＶ）であり、
（ｂ）はＶＣＥＳ耐圧特性（ＩＣＥＳ＝９．９ｍＡ）で
ある。
置の高温逆バイアス試験（条件：ベース−コレクタ間電
圧（ＶＣＥＳ）１．３６ｋＶ、時間５００ｈ、接合温度
１２５℃）の結果を示す特性図であり、（ａ）はＩＣＥ
Ｓリーク電流特性（ＶＣＥＳ＝１．７０ｋＶ）であり、
（ｂ）はＶＣＥＳ耐圧特性（ＩＣＥＳ＝９．９ｍＡ）で
ある。
【図２０】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２１】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２２】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２３】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２４】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２５】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２６】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
【図２７】高信頼性化に関する従来技術を用いたメサ型
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
半導体装置を製造するための主な工程を説明する工程毎
の断面図である。
１ コレクタ領域 ２ コレクタ領域 ３ ベース領域 ４ エミッタ領域 ５ メサ溝 ６ 塗布膜（焼成前のガラス被膜） ７ ガラス被膜（焼成後） ８ 二酸化珪素膜 ９ ベース電極 １０ エミッタ電極 １１ コレクタ電極 １２ 窒化珪素膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/91 Ｄ 29/861 (72)発明者 吉村 昌祐 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 藤原 誠司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F003 BA11 BA92 BP11 BP41 5F005 BA01 5F058 BA01 BB10 BC05 BF41 BF46 BJ10
Claims (4)
- 【請求項１】 一対の主表面を有する半導体基板の一方
の主表面から前記半導体基板と反対導電型の不純物を拡
散してｐｎ接合を形成した後に、前記一方の主表面から
所定の領域にｐｎ接合が露出するように前記半導体基板
にメサ型の溝を設け、前記メサ型の溝にガラス被膜を形
成するメサ型半導体装置の製造方法であって、前記ガラ
ス被膜を焼成する際の雰囲気を、意図的に水分を添加し
た酸素または前記水分を添加した酸素を含むガスとする
ことにより、前記ガラス被膜を正極性にチャージし、前
記ガラス被膜と接合する半導体表面の電子濃度を高くす
ることを特徴とするメサ型半導体装置の製造方法。 - 【請求項２】 ガラス被膜を焼成する際の雰囲気を少な
くとも一部の焼成期間減圧状態とすることにより、ガラ
ス中の空隙を減少させることを特徴とする請求項１記載
のメサ型半導体装置の製造方法。 - 【請求項３】 一対の主表面を有する半導体基板の一方
の主表面から前記半導体基板と反対導電型の不純物を拡
散してｐｎ接合を形成した後に、前記一方の主表面から
所定の領域にｐｎ接合が露出するように前記半導体基板
にメサ型の溝を設け、前記メサ型の溝にガラス被膜を形
成するメサ型半導体装置の製造方法であって、前記ガラ
ス被膜を焼成する際の雰囲気を、水素または水素を含む
ガスとすることにより、前記ガラス被膜を正極性にチャ
ージし、前記ガラス被膜と接合する半導体表面の電子濃
度を高くすることを特徴とするメサ型半導体装置の製造
方法。 - 【請求項４】 ガラス被膜を焼成する際の雰囲気を少な
くとも一部の焼成期間減圧状態とすることにより、ガラ
ス中の空隙を減少させることを特徴とする請求項３記載
のメサ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052281A JP2002261269A (ja) | 2001-02-27 | 2001-02-27 | メサ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052281A JP2002261269A (ja) | 2001-02-27 | 2001-02-27 | メサ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261269A true JP2002261269A (ja) | 2002-09-13 |
Family
ID=18912937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052281A Pending JP2002261269A (ja) | 2001-02-27 | 2001-02-27 | メサ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261269A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210564A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法およびそれを用いたバイポーラトランジスタ |
| KR101075709B1 (ko) * | 2008-06-12 | 2011-10-21 | 산요덴키가부시키가이샤 | 메사형 반도체 장치 및 그 제조 방법 |
| US8319317B2 (en) | 2008-06-12 | 2012-11-27 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323573A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Thermal oxidation method of semiconductor |
| JPS5472969A (en) * | 1977-11-24 | 1979-06-11 | Toshiba Corp | Manufacture of semiconductor element |
| JPS5495619A (en) * | 1978-01-13 | 1979-07-28 | Tokyo Shibaura Electric Co | Glass firing method |
| JPS55121651A (en) * | 1979-03-13 | 1980-09-18 | Toshiba Corp | Method of fabricating semiconductor element |
| JPS595630A (ja) * | 1982-07-01 | 1984-01-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6238302B2 (ja) * | 1982-04-30 | 1987-08-17 | Tokyo Shibaura Electric Co | |
| JPH1027917A (ja) * | 1996-07-09 | 1998-01-27 | Hitachi Ltd | ダイオード |
-
2001
- 2001-02-27 JP JP2001052281A patent/JP2002261269A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323573A (en) * | 1976-08-17 | 1978-03-04 | Nec Corp | Thermal oxidation method of semiconductor |
| JPS5472969A (en) * | 1977-11-24 | 1979-06-11 | Toshiba Corp | Manufacture of semiconductor element |
| JPS5495619A (en) * | 1978-01-13 | 1979-07-28 | Tokyo Shibaura Electric Co | Glass firing method |
| JPS55121651A (en) * | 1979-03-13 | 1980-09-18 | Toshiba Corp | Method of fabricating semiconductor element |
| JPS6238302B2 (ja) * | 1982-04-30 | 1987-08-17 | Tokyo Shibaura Electric Co | |
| JPS595630A (ja) * | 1982-07-01 | 1984-01-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH1027917A (ja) * | 1996-07-09 | 1998-01-27 | Hitachi Ltd | ダイオード |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210564A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法およびそれを用いたバイポーラトランジスタ |
| KR101075709B1 (ko) * | 2008-06-12 | 2011-10-21 | 산요덴키가부시키가이샤 | 메사형 반도체 장치 및 그 제조 방법 |
| US8227901B2 (en) | 2008-06-12 | 2012-07-24 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
| US8319317B2 (en) | 2008-06-12 | 2012-11-27 | Sanyo Semiconductor Co., Ltd. | Mesa type semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP2002261269A (ja) | メサ型半導体装置の製造方法 | |
| JP3313566B2 (ja) | ダイオードの製造方法 | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP3302288B2 (ja) | 半導体装置およびその製造方法 | |
| JP3793605B2 (ja) | ダイオード | |
| JPS60117665A (ja) | サイリスタの製造方法 | |
| JPS59225566A (ja) | 半導体素子の製造方法 | |
| JP2006100694A (ja) | メサ型半導体装置およびその製造方法 | |
| JP2643001B2 (ja) | 半導体装置の製造方法 | |
| JPH0324781B2 (ja) | ||
| JP3157203B2 (ja) | 高耐圧半導体装置 | |
| JPH0312458B2 (ja) | ||
| JPH0851188A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH098062A (ja) | 半導体装置の製造方法 | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPS61252663A (ja) | 半導体装置の製造方法 | |
| JPS644665B2 (ja) | ||
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPH10294450A (ja) | ゲートターンオフサイリスタ及びその製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |