TWI763185B - 具有氣隙區的半導體結構的製造方法 - Google Patents

具有氣隙區的半導體結構的製造方法 Download PDF

Info

Publication number
TWI763185B
TWI763185B TW109144537A TW109144537A TWI763185B TW I763185 B TWI763185 B TW I763185B TW 109144537 A TW109144537 A TW 109144537A TW 109144537 A TW109144537 A TW 109144537A TW I763185 B TWI763185 B TW I763185B
Authority
TW
Taiwan
Prior art keywords
sacrificial material
material layer
conductive element
layer
mask pattern
Prior art date
Application number
TW109144537A
Other languages
English (en)
Other versions
TW202226450A (zh
Inventor
賴朝文
龔耀雄
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW109144537A priority Critical patent/TWI763185B/zh
Priority to CN202110171380.5A priority patent/CN114639633A/zh
Application granted granted Critical
Publication of TWI763185B publication Critical patent/TWI763185B/zh
Publication of TW202226450A publication Critical patent/TW202226450A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種具有氣隙區的半導體結構的製造方法,包括:形成犧牲材料層及導電元件,犧牲材料層側向鄰接導電元件;形成遮罩圖案於導電元件及犧牲材料層上;根據遮罩圖案移除犧牲材料層的一部分,以露出剩餘的犧牲材料層的側表面;以及從剩餘的犧牲材料層的側表面進行電漿蝕刻製程,以完全移除剩餘的犧牲材料層而形成鄰接導電元件的氣隙區。

Description

具有氣隙區的半導體結構的製造方法
本發明係有關於一種具有氣隙區的半導體結構的製造方法。
隨著半導體元件尺寸的微型化,半導體積體電路的效能以及密度也隨之大幅提昇。當半導體積體電路的製造水平達到次微米或奈米的技術等級時,電阻-電容延遲便成為電路效能是否能進一步提昇的瓶頸。
為了降低電阻-電容延遲,可考慮降低導線之間的寄生電容,以增加金屬內連線的傳輸速度,同時減少電能消耗。舉例來說,可採用低介電常數材料來降低導線之間的寄生電容。然而隨著半導體元件尺寸的微型化,低介電常數材料所帶來的降低寄生電容的效果也越來越不敷使用。因此如何能夠進一步降低導線之間的寄生電容成為本領域亟待解決的課題。
為解決上述問題,本發明提供一種具有氣隙區的半導體結構的製造方法。此方法透過形成犧牲材料層、移除犧牲材料層的一部分以及從剩餘的犧牲材料層的側表面進行電漿蝕刻製程以完全移除剩餘的犧牲材料層,從而形成位於兩導電元件之間的氣隙區(其介電常數為1),以有效降低兩導電元件之間的寄生電容。值得注意的是,相較於使犧牲材料層的頂表面露出再進行濕蝕刻製程以完全移除犧牲材料層,本發明之「從剩餘的犧牲材料層的側表面進行電漿蝕刻製程以完全移除剩餘的犧牲材料層」,更適用於移除尺寸極小(例如寬度小於或等於5奈米)的犧牲材料層。
本發明提供一種具有氣隙區的半導體結構的製造方法,包括:形成犧牲材料層及導電元件,犧牲材料層側向鄰接導電元件;形成遮罩圖案於導電元件及犧牲材料層上;根據遮罩圖案移除犧牲材料層的一部分,以露出剩餘的犧牲材料層的側表面;以及從剩餘的犧牲材料層的側表面進行電漿蝕刻製程,以完全移除剩餘的犧牲材料層而形成鄰接導電元件的氣隙區。
根據本發明一些實施例,形成犧牲材料層及導電元件包括:形成導電元件;形成犧牲材料覆蓋導電元件;以及對犧牲材料進行間隙壁蝕刻製程,以形成側向鄰接導電元件的犧牲材料層。
根據本發明一些實施例,方法更包括:於形成遮罩圖案之前,形成覆蓋層覆蓋犧牲材料層。
根據本發明一些實施例,形成犧牲材料層及導電元件包括:依序形成犧牲材料及覆蓋材料,覆蓋材料位於犧牲材料上方;移除覆蓋材料的一部分及其下方的犧牲材料的一部分,以形成犧牲材料層及覆蓋犧牲材料層的覆蓋層,犧牲材料層具有第一開口,覆蓋層具有第二開口,第二開口大致對準第一開口;形成導電元件材料於第一開口及第二開口內及覆蓋層上;以及對導電元件材料進行研磨製程直至覆蓋層露出,以形成側向鄰接犧牲材料層的導電元件。
根據本發明一些實施例,根據遮罩圖案移除犧牲材料層的該部分更包括根據遮罩圖案移除覆蓋層的一部分。
根據本發明一些實施例,根據遮罩圖案移除犧牲材料層的該部分及覆蓋層的該部分之後,剩餘的犧牲材料層的頂表面被剩餘的覆蓋層覆蓋而未露出。
根據本發明一些實施例,根據遮罩圖案移除犧牲材料層的該部分更包括根據遮罩圖案移除導電元件的一部分。
根據本發明一些實施例,根據遮罩圖案移除犧牲材料層的該部分及導電元件的該部分係使用含鹵素電漿。
根據本發明一些實施例,犧牲材料層包括碳氫化合物。
根據本發明一些實施例,從犧牲材料層的側表面進行電漿蝕刻製程係使用氧氣電漿、氮氣電漿、氫氣電漿、氨氣電漿或其組合。
根據本發明一些實施例,剩餘的犧牲材料層的寬度小於或等於5奈米。
以下提供本發明之多種不同的實施例或實例,以實現所提供之標的的不同技術特徵。下述具體實例的元件和設計用以簡化本發明。當然,這些僅為示例,而非用以限定本發明。舉例而言,說明書中揭示形成第一特徵結構於第二特徵結構之上方,其包括第一特徵結構與第二特徵結構形成而直接接觸的實施例,亦包括於第一特徵結構與第二特徵結構之間另有其他特徵結構的實施例,亦即,第一特徵結構與第二特徵結構並非直接接觸。此外,本發明於各個實例中可能用到重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的,並非用以限定各個實施例及/或所述結構之間的關係。
另外,空間相對用語,如「下」、「上」等,是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在包含除了圖式中所示之方位以外,裝置在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位),而本文所使用的空間相對敘述亦可相對應地進行解釋。
為解決先前技術中所述問題,本發明提供一種具有氣隙區的半導體結構的製造方法。此方法透過形成犧牲材料層、移除犧牲材料層的一部分以及從剩餘的犧牲材料層的側表面進行電漿蝕刻製程以完全移除剩餘的犧牲材料層,從而形成位於兩導電元件之間的氣隙區(其介電常數為1),以有效降低兩導電元件之間的寄生電容。
值得注意的是,相較於使犧牲材料層的頂表面露出再進行濕蝕刻製程以完全移除犧牲材料層,本發明之「從剩餘的犧牲材料層的側表面進行電漿蝕刻製程以完全移除剩餘的犧牲材料層」,更適用於移除尺寸極小(例如寬度小於或等於5奈米)的犧牲材料層。詳細而言,對於移除尺寸極小的犧牲材料層,在濕蝕刻製程中,可能會發生蝕刻液不易滲入的情形,導致蝕刻效果不完全。然而本發明是從犧牲材料層的側表面進行電漿蝕刻製程,故能有效地完全移除犧牲材料層而形成氣隙區。以下將詳述本發明之具有氣隙區的半導體結構的製造方法的各種實施例。
第1圖至第5圖繪示根據本發明一實施例之具有氣隙區的半導體結構的製造方法的各製程步驟的剖視示意圖。在一些實施例中,第1圖至第5圖繪示半導體結構的前段工序(front end of line, FEOL)的製程步驟。
如第1圖所示,形成導電元件202。在一些實施例中,形成多個導電元件202,這些導電元件202構成導電元件陣列(array)。在一些實施例中,導電元件202包括導電材料,導電材料例如為金屬、金屬化合物或多晶矽。金屬例如可為鈦、鉭、鎢、鋁、銅、鉬、鉑或其他合適的金屬。金屬化合物例如可為氮化鈦、氮化鉭、碳化鉭、氮化鉭矽、氮化鎢、氮化鉬、氮氧化鉬、氧化钌、鈦鋁、氮化鈦鋁、碳氮化鉭或其他合適的金屬化合物。在一些實施例中,先於基材(未繪示)上沉積導電元件材料,然後對導電元件材料進行微影蝕刻製程以形成導電元件202。在一些實施例中,基材包含元素半導體,包括矽或鍺的結晶、多晶或無定形結構;化合物半導體,包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦;合金半導體,包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦;任何其他合適的材料;或其組合。在一些實施例中,基材為摻雜基材,如n型摻雜基材或p型摻雜基材。
繼續參照第1圖,在形成導電元件202之後,形成犧牲材料100覆蓋導電元件202。在一些實施例中,犧牲材料100包括碳氫化合物或其他易於被特定電漿製程移除的材料。在一些實施例中,犧牲材料100可利用塗佈方式形成。
然後,如第1圖及第2圖所示,對犧牲材料100進行間隙壁蝕刻製程,以形成側向鄰接導電元件202的犧牲材料層102。在一些實施例中,對犧牲材料100進行異向性電漿蝕刻,以得到如第2圖所示的犧牲材料層102。在一些實施例中,犧牲材料層102的寬度w1小於或等於5奈米。
繼續參照第2圖,在形成犧牲材料層102之後,形成覆蓋層302覆蓋犧牲材料層102,使犧牲材料層102的頂表面未露出。在一些實施例中,覆蓋層302亦覆蓋導電元件202,使導電元件202的頂表面未露出。在一些實施例中,沉積覆蓋材料於犧牲材料層102及導電元件202上,以形成覆蓋層302。在一些實施例中,覆蓋層302包括介電材料,如氮化矽、氧化矽、氮氧化矽或其他合適的介電材料。
然後,如第2圖及第3圖所示,形成遮罩圖案400於導電元件202及犧牲材料層102上。在一些實施例中,遮罩圖案400亦形成在覆蓋層302上。在一些實施例中,遮罩圖案400暴露出覆蓋層302的一部分。在一些實施例中,遮罩圖案400為硬遮罩。在一些實施例中,先於覆蓋層302上形成遮罩材料(未繪示),然後透過曝光顯影製程形成遮罩圖案400。
接著,如第3圖及第4圖所示,根據遮罩圖案400移除犧牲材料層102的一部分,以露出剩餘的犧牲材料層102的側表面102s。在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分更包括根據遮罩圖案400移除覆蓋層302暴露出的該部分。在一些實施例中,如第4圖所示,剩餘的犧牲材料層102的頂表面102t被剩餘的覆蓋層302覆蓋而未露出。
在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分更包括根據遮罩圖案400移除導電元件202的一部分。在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分及導電元件202的該部分係使用含鹵素電漿(例如含CF 4電漿)。在一些實施例中,含鹵素電漿亦可用以移除覆蓋層302暴露出的該部分。換言之,可根據遮罩圖案400移除覆蓋層302暴露出的該部分及其下方的犧牲材料層102的該部分及導電元件202的該部分,從而露出剩餘的犧牲材料層102的側表面102s。
然後,如第4圖及第5圖所示,從剩餘的犧牲材料層102的側表面102s進行電漿蝕刻製程,以完全移除剩餘的犧牲材料層102而形成鄰接導電元件202的氣隙區500。由於在此採用電漿蝕刻製程移除剩餘的犧牲材料層102,而非採用濕蝕刻製程移除犧牲材料層,因此不會發生因蝕刻液滲入不易而導致蝕刻不完全的情形。在此所述的氣隙區500的製造方法可應用在移除尺寸極小(例如寬度小於或等於5奈米)的犧牲材料層。
第6圖至第12圖繪示根據本發明一實施例之具有氣隙區的半導體結構的製造方法的各製程步驟的剖視示意圖。在一些實施例中,第6圖至第12圖繪示半導體結構的後段工序(back end of line, BEOL)的製程步驟。
如第6圖所示,在一些實施例中,依序形成犧牲材料100及覆蓋材料300,覆蓋材料300位於犧牲材料100上方。在一些實施例中,犧牲材料100包括碳氫化合物或其他易於被特定電漿製程移除的材料。在一些實施例中,覆蓋材料300包括介電材料,如氮化矽、氧化矽、氮氧化矽或其他合適的介電材料。在一些實施例中,犧牲材料100可利用塗佈方式形成。在一些實施例中,覆蓋材料300可利用沉積方式形成。在一些實施例中,犧牲材料100及覆蓋材料300可依序形成在一基材(未繪示)上。
然後,如第6圖及第7圖所示,移除覆蓋材料300的一部分及其下方的犧牲材料100的一部分,以形成犧牲材料層102及覆蓋犧牲材料層102的覆蓋層302。如第7圖所示,犧牲材料層102具有第一開口102a,覆蓋層302具有第二開口302a,第二開口302a大致對準第一開口102a。「大致對準」一詞係指第二開口302a及第一開口102a沿垂直方向的投影呈完全重疊或者接近完全重疊。
在一些實施例中,如第6圖及第7圖所示,根據遮罩圖案600進行蝕刻製程,以移除覆蓋材料300的該部分及其下方的犧牲材料100的該部分。在一些實施例中,先於覆蓋材料300上形成遮罩材料(未繪示),然後對遮罩材料進行曝光顯影製程,以形成遮罩圖案600。在一些實施例中,遮罩圖案600為硬遮罩,包含金屬氮化物,如氮化鈦。在一些實施例中,前述蝕刻製程例如為濕蝕刻或乾蝕刻製程(如電漿蝕刻製程)。
接著,如第7圖及第8圖所示,形成導電元件材料200於第一開口102a及第二開口302a內及覆蓋層302上。在一些實施例中,導電元件材料200包括導電材料,例如金屬、金屬化合物或多晶矽。在一些實施例中,導電元件材料200可利用電鍍、化學鍍或沉積方式形成。
然後,如第8圖及第9圖所示,對導電元件材料200進行研磨製程直至覆蓋層302露出,以形成側向鄰接犧牲材料層102的導電元件202。在一些實施例中,如第9圖所示,覆蓋層302側向鄰接導電元件202。在一些實施例中,研磨製程例如為化學機械研磨製程。
接著,如第9圖及第10圖所示,形成遮罩圖案400於導電元件202及犧牲材料層102上。在一些實施例中,遮罩圖案400亦形成在覆蓋層302上。在一些實施例中,先於覆蓋層302上形成遮罩材料(未繪示),然後對遮罩材料進行曝光顯影製程,以形成遮罩圖案400。在一些實施例中,遮罩圖案400為硬遮罩。在一些實施例中,遮罩圖案400暴露出覆蓋層302的一部分及導電元件202的一部分。
然後,如第10圖及第11圖所示,根據遮罩圖案400移除犧牲材料層102的一部分,以露出剩餘的犧牲材料層102的側表面102s。在一些實施例中,剩餘的犧牲材料層102的寬度w1小於或等於5奈米。在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分更包括根據遮罩圖案400移除覆蓋層302的一部分。在一些實施例中,如第11圖所示,剩餘的犧牲材料層102的頂表面102t被剩餘的覆蓋層302覆蓋而未露出。
在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分更包括根據遮罩圖案400移除導電元件202的一部分。在一些實施例中,根據遮罩圖案400移除犧牲材料層102的該部分及導電元件202的該部分係使用含鹵素電漿。在一些實施例中,含鹵素電漿亦可用以移除覆蓋層302的該部分。換言之,可根據遮罩圖案400移除覆蓋層302暴露出的該部分及其下方的犧牲材料層102的該部分以及導電元件202暴露出的該部分,從而露出剩餘的犧牲材料層102的側表面102s。
然後,如第11圖及第12圖所示,從剩餘的犧牲材料層102的側表面102s進行電漿蝕刻製程,以完全移除剩餘的犧牲材料層102而形成鄰接導電元件202的氣隙區500。由於在此採用電漿蝕刻製程移除剩餘的犧牲材料層102,而非採用濕蝕刻製程移除犧牲材料層,因此不會發生因蝕刻液滲入不易而導致蝕刻不完全的情形。在此所述的氣隙區500的製造方法可應用在移除尺寸極小(例如寬度小於或等於5奈米)的犧牲材料層。
以上扼要地提及多種實施例的特徵,因此熟悉此技藝之人士可較好了解本發明的各方面。熟悉此技藝之人士應意識到,為了落實相同的目的及/或達到在此提出的實施例的相同優點,其可輕易使用本發明以做為設計或修改其他製程及結構的基礎。熟悉此技藝之人士亦應了解的是,這些均等的構造不背離本發明之精神及範圍,以及其人可在此進行各種改變、取代、及替代而不背離本發明之精神及範圍。
100:犧牲材料 102:犧牲材料層 102s:側表面 102t:頂表面 200:導電元件材料 202:導電元件 300:覆蓋材料 302:覆蓋層 400、600:遮罩圖案 500:氣隙區 w1:寬度
為使本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,請詳閱以下的詳細敘述並搭配對應的圖式: 第1圖至第5圖繪示根據本發明一實施例之具有氣隙區的半導體結構的製造方法的各製程步驟的剖視示意圖。 第6圖至第12圖繪示根據本發明一實施例之具有氣隙區的半導體結構的製造方法的各製程步驟的剖視示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:犧牲材料層
102s:側表面
102t:頂表面
202:導電元件
302:覆蓋層
400:遮罩圖案
w1:寬度

Claims (10)

  1. 一種具有氣隙區的半導體結構的製造方法,包括:形成一犧牲材料層及一導電元件,該犧牲材料層側向鄰接一導電元件;形成一遮罩圖案於該導電元件及該犧牲材料層上;根據該遮罩圖案移除該犧牲材料層的一部分以及該導電元件的一部分,以露出剩餘的該犧牲材料層的一側表面;以及從剩餘的該犧牲材料層的該側表面進行一電漿蝕刻製程,以完全移除剩餘的該犧牲材料層而形成鄰接該導電元件的該氣隙區。
  2. 如請求項1所述之製造方法,其中形成該犧牲材料層及該導電元件包括:形成一導電元件;形成一犧牲材料覆蓋該導電元件;以及對該犧牲材料進行一間隙壁蝕刻製程,以形成側向鄰接該導電元件的該犧牲材料層。
  3. 如請求項1所述之製造方法,更包括:於形成該遮罩圖案之前,形成一覆蓋層覆蓋該犧牲材料層。
  4. 如請求項3所述之製造方法,其中形成該犧牲材料層及該導電元件包括:依序形成一犧牲材料及一覆蓋材料,該覆蓋材料位於該犧牲材料上方;移除該覆蓋材料的一部分及其下方的該犧牲材料的一部分,以形成該犧牲材料層及覆蓋該犧牲材料層的該覆蓋層,該犧牲材料層具有一第一開口,該覆蓋層具有一第二開口,該第二開口大致對準該第一開口;形成一導電元件材料於該第一開口及該第二開口內及該覆蓋層上;以及對該導電元件材料進行一研磨製程直至該覆蓋層露出,以形成側向鄰接該犧牲材料層的該導電元件。
  5. 如請求項3所述之製造方法,其中根據該遮罩圖案移除該犧牲材料層的該部分更包括根據該遮罩圖案移除該覆蓋層的一部分。
  6. 如請求項5所述之製造方法,其中根據該遮罩圖案移除該犧牲材料層的該部分及該覆蓋層的該部分之後,剩餘的該犧牲材料層的一頂表面被剩餘的該覆蓋層覆蓋而未露出。
  7. 如請求項1所述之製造方法,其中根據該遮罩圖案移除該犧牲材料層的該部分及該導電元件的該部 分係使用含鹵素電漿。
  8. 如請求項1所述之製造方法,其中該犧牲材料層包括碳氫化合物。
  9. 如請求項1所述之製造方法,其中從該犧牲材料層的該側表面進行該電漿蝕刻製程係使用氧氣電漿、氮氣電漿、氫氣電漿、氨氣電漿或其組合。
  10. 如請求項1所述之製造方法,其中剩餘的該犧牲材料層的一寬度小於或等於5奈米。
TW109144537A 2020-12-16 2020-12-16 具有氣隙區的半導體結構的製造方法 TWI763185B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109144537A TWI763185B (zh) 2020-12-16 2020-12-16 具有氣隙區的半導體結構的製造方法
CN202110171380.5A CN114639633A (zh) 2020-12-16 2021-02-04 具有气隙区的半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109144537A TWI763185B (zh) 2020-12-16 2020-12-16 具有氣隙區的半導體結構的製造方法

Publications (2)

Publication Number Publication Date
TWI763185B true TWI763185B (zh) 2022-05-01
TW202226450A TW202226450A (zh) 2022-07-01

Family

ID=81946688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144537A TWI763185B (zh) 2020-12-16 2020-12-16 具有氣隙區的半導體結構的製造方法

Country Status (2)

Country Link
CN (1) CN114639633A (zh)
TW (1) TWI763185B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201911425A (zh) * 2017-08-09 2019-03-16 美商格芯(美國)集成電路科技有限公司 具有氣隙閘極側壁間隔件之場效電晶體及方法
TWI663729B (zh) * 2016-01-05 2019-06-21 聯華電子股份有限公司 半導體結構及其製造方法
TW202027223A (zh) * 2018-10-31 2020-07-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663729B (zh) * 2016-01-05 2019-06-21 聯華電子股份有限公司 半導體結構及其製造方法
TW201911425A (zh) * 2017-08-09 2019-03-16 美商格芯(美國)集成電路科技有限公司 具有氣隙閘極側壁間隔件之場效電晶體及方法
TW202027223A (zh) * 2018-10-31 2020-07-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Also Published As

Publication number Publication date
CN114639633A (zh) 2022-06-17
TW202226450A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
TWI503863B (zh) 包含緊密間距接點的半導體結構及其形成方法
US11569125B2 (en) Etch profile control of interconnect structures
CN109216168B (zh) 图案化方法
CN110416067B (zh) 半导体装置的制造方法
US11087994B2 (en) Via connection to a partially filled trench
US11508616B2 (en) Electrical connection for semiconductor devices
CN114446769A (zh) 半导体器件的制备方法
US20240112905A1 (en) Semiconductor Device and Method
US11355342B2 (en) Semiconductor device with reduced critical dimensions and method of manufacturing the same
TWI763185B (zh) 具有氣隙區的半導體結構的製造方法
US7229920B2 (en) Method of fabricating metal silicide layer
US11335592B2 (en) Contact resistance between via and conductive line
US20110042732A1 (en) Method and system for continuous line-type landing polysilicon contact (lpc) structures
CN113451409A (zh) 半导体装置
US12009212B2 (en) Semiconductor device with reduced critical dimensions
TWI830231B (zh) 具有圓角的鈍化層
TWI771093B (zh) 半導體對位結構及其製造方法
US11600619B2 (en) Semiconductor structure and fabrication method thereof
TWI798796B (zh) 閘極結構上具有碳襯墊的半導體元件及其製備方法
US12009254B2 (en) Contact resistance between via and conductive line
US20230154753A1 (en) Patterned Semiconductor Device and Method
US20230077092A1 (en) Method of fabricating semiconductor device and patterning semiconductor structure
US20230009072A1 (en) Interconnect conductive structure comprising two conductive materials
US20240128084A1 (en) Semiconductor device structure with patterns having coplanar bottom surfaces and method for preparing the same