JP2009076950A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009076950A
JP2009076950A JP2009006235A JP2009006235A JP2009076950A JP 2009076950 A JP2009076950 A JP 2009076950A JP 2009006235 A JP2009006235 A JP 2009006235A JP 2009006235 A JP2009006235 A JP 2009006235A JP 2009076950 A JP2009076950 A JP 2009076950A
Authority
JP
Japan
Prior art keywords
blade
cutting
width
wafer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009006235A
Other languages
English (en)
Other versions
JP4491036B2 (ja
Inventor
Tadao Izumi
直生 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009006235A priority Critical patent/JP4491036B2/ja
Publication of JP2009076950A publication Critical patent/JP2009076950A/ja
Application granted granted Critical
Publication of JP4491036B2 publication Critical patent/JP4491036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ウェハのダイシングを行う際、ブレードの目詰まりを抑えながら、チッピングのサイズを小さくする。
【解決手段】ウェハ34を切削する際、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレード31を用いて、V字形状の肩の部分がウェハ34の表面よりも下側(基板表面からの深さZ)に入り込むようにして切削する。このように加工することにより、切削抵抗が上昇し、ブレードの目詰まりを防止することができる。これにより、ブレードの目詰まりを防止しながら、チッピングのサイズを小さく抑えることができる。
【選択図】図21

Description

本発明は半導体装置の製造方法に関し、特に、基板上にSiOC膜などの低誘電率膜を形成したウェハを、ダイシングブレードにより切断する工程を有する半導体装置の製造方法に関する。
半導体装置の製造方法において、ウェハ上での製造工程が終了すると、ダイシングブレードなどにより、半導体チップ単位に切断される。近年では、配線間容量低減のため、ウェハ上にはSiOCなどの低誘電率膜が形成されている。
低誘電率膜は脆弱な膜であるため、低誘電率膜を形成したウェハをダイシングブレードにより切削する場合はクラックが入り易く、ダイシング不良を引き起こすことがある。このため、上記ウェハをダイシングする場合には、レジンボンドブレードもしくはメタルレジンボンドブレード等を用いる技術について、特許文献1に開示されている。(例えば、特許文献1参照)。
特開2003−197564号公報
レジンブレードの刃面は柔らかいため、ウェハに与えるダメージが小さい。このため、低誘電率膜の剥離やクラック発生を防止し、切削により発生するチッピングのサイズを小さくすることができる。しかし上記ブレードは切削加工時の消耗が大きく、耐久性が低い。このため、治具交換頻度が増加し、製造コストが上昇する。
そこで、レジンブレードよりも寿命の長いメタルボンドブレードを用いて、低誘電率膜の剥離やクラックを抑制する切断方法が検討された(メタルボンドブレードは、ダイヤモンド等の砥粒を金属で結合させた切断ブレードである)。その結果、低誘電率膜の剥離やクラックを抑制するためには、ブレード断面の先端部の形状がV字形状で、砥粒の粒径を小さくすることが効果的であることが分かった。
上記ブレードを用いてウェハ表面を切削すると、ブレード表面に切削屑が付着し、ブレードの目詰まりが高い頻度で発生するという問題があった。上記目詰まりが発生すると、ブレードの切削能力が低下する。また、切断面のチッピングのサイズが大きくなり、切削面の品質が低下するという問題があった。
本発明は上記課題を解決するためになされたもので、低誘電率膜を形成したウェハを切断する際に、ブレードの目詰まりを防いで切削能力の低下を抑制し、切削面の品質の低下を防止することを目的とする。
本発明に係る半導体装置の製造方法は、
(a)ダイシングラインによって区画された複数の半導体チップ領域を有し、
シリコン基板と、
前記シリコン基板の表面に形成された複数のトランジスタと、
前記複数のトランジスタ上に形成されたシリコン酸化膜からなる第1絶縁膜と、
前記第1絶縁膜上に形成された多層配線層と、
前記多層配線層間に形成され、前記シリコン酸化膜より低誘電率を有する第2絶縁層であって、その一部が前記スクライブライン上に形成された第2絶縁膜とを含む、半導体ウェハを準備する工程と、
(b)第1の幅を有する第1部分と、前記第1部分と一体に形成された第2部分であって、先端が前記第1の幅より小さい第2の幅を有するように、V字形状に加工された第2部分を有する第1ブレードと、
先端が前記第1の幅より小さく、前記第2の幅よりも大きい第3の幅を有する第2ブレードとを準備する工程と、
(c)前記ダイシングラインに沿って前記半導体ウェハを前記第1ブレードで切削する第1ダイシング工程であって、前記第1ブレードの前記第1部分が、前記シリコン基板中に達するように前記半導体ウェハを切削し、前記ダイシングラインにおける前記シリコン基板中に、第1の溝を形成する第1ダイシング工程と、
(d)前記第1ダイシング工程後、前記ダイシングラインに沿って前記半導体ウェハを前記第2ブレードで切削する第2ダイシング工程であって、前記第1の溝の底面部を更に切削することによって、前記ダイシングラインにおける前記シリコン基板中に、前記第1の溝より深い第2の溝を形成する第2ダイシング工程とを有することを特徴とする。
本発明のその他の特徴は、以下において詳細に説明する。
本発明によれば、低誘電率膜を形成したウェハを切断する際に、ブレードの目詰まりを防いで切削能力の低下を抑制し、切削面の品質の低下を防止することができる。
シリコン基板上に素子等を形成した後のウェハの斜視図である。 シリコン基板上に素子等を形成した後のウェハの断面図である。 ウェハをダイシングテープに貼り付けた後の断面図である。 ウェハの表面を切削する際の断面図である。 ウェハ表面に形成された溝の断面図である。 ブレードの先端部の断面を示す図である。 ブレードの先端部の形状の定義を示す図である。 ウェハの表面を切削する際の断面図である。 ウェハ表面に形成された溝の断面図である。 ウェハの表面を切削する際の断面図である。 ウェハ表面に形成された溝の断面図である。 V字形状のブレードを用いてウェハを切削する際の断面図である。 図12のブレードの透視斜視図である。 フラット形状のブレードを用いてウェハを切削する際の断面図である。 図14のブレードの透視斜視図である。 ブレードに含まれる砥粒の粒径が大きい場合の断面図である。 ブレードに含まれる砥粒の粒径が小さい場合の断面図である。 砥粒を振り分けるメッシュを示す図である。 V字形状のブレードの先端部を示す図である。 ウェハへの切り込みが浅い場合のブレードの透視斜視図である。 ウェハへの切り込みが深い場合のブレードの透視斜視図である。 図20、図21の断面図である。 ウェハをフルカットする際の断面図である。 ウェハをフルカットした後の断面図である。 ダイシング工程から出荷を行うまでの工程フロー図である。 ダイシングテープを剥離する際の断面図である。 配線基板の平面図である。 配線基板の断面図である。 配線基板上にダイボンドフィルムを貼付した後の断面図である。 配線基板上に半導体チップをワイヤボンドした後の断面図である。 半導体チップを封止樹脂した後の断面図である。 完成した半導体装置の断面図である。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態1.
本発明の半導体装置の製造方法について説明する。ここでは、シリコン基板上にトランジスタなどの素子、配線、絶縁膜を形成したウェハを、ダイシングにより半導体チップ状に切断する例について説明する。
シリコン基板上にトランジスタなどの素子、配線、絶縁膜を形成した後のウェハの斜視図を図1に、断面図を図2に示す。ウェハの厚さは図示しないウェハ裏面のバックグラインド工程によって、250μm程度の厚さまで裏面研磨される。裏面研磨の方法としては、機械的手段や、化学的手段、及び機械的手段と化学的手段を併用する場合などが適宜選択可能である。シリコン基板1上にデバイス領域A1、A2が形成され、これらの領域が隣接している。また、これらの領域の間には、後の工程でウェハの切断部分となるダイシングラインAが設けられている。本実施の形態における、ダイシングラインの幅は、ウェハ上のボンディングパッドや、トランジスタなどの能動素子を形成した領域と、外側の領域との間に形成されるガードリング間の距離Aとして規定され、本実施の形態においては180μmとなっている。半導体チップ表面の表面保護膜11は、窒化シリコン膜やポリイミド膜などからなり、ダイシングブレードによって切断される部分にかからないように、ダイシング領域に開口が形成されている。表面保護膜11の開口の幅Bは、本実施の形態においては140μmである。ガードリングは、チップ内配線と同層の導電体膜を積層する事によって形成され、ダイシング後の半導体チップ側面に露出する層間絶縁膜を介して、製品として機能する部分の内部に水分が侵入するのを最小限に抑える効果がある。また、ガードリングはチップ上電極の外側に沿って、製品として機能する能動素子が形成された領域を取り囲むようにレイアウトされている。ガードリングが切れ目無く取り囲む形状とすることにより、水分の侵入をより確実に防ぐことができる。後に説明するように、切断に使用するダイシングブレードの幅は100μmである。また、半導体チップ主面上には、ワイヤボンディングやフリップチップ接続の際に電極として使用するAl配線20が露出している。ダイシング工程時に、ダイシングブレードは最大±2.5μm程度位置ずれを起こす場合がある。このような構成において、ダイシング工程時のチッピングが40μmより大きくなると、ガードリングを損傷するため、製品として機能する領域への水分の侵入経路が形成され、製品の信頼性が著しく低下する。また、チッピングが更に大きくなると、製品として機能する配線などを損傷するため、半導体チップ自体が損傷によって機能しなくなる可能性もある。そこで、ダイシング工程時のチッピングは、製造ばらつきなども考慮したうえで、チップ切断面からガードリングまでの距離の半分以下に抑えることが好ましい。また、本実施の形態においては、ダイシングブレードの位置ずれなども考慮し、チッピングの大きさが最大でも15μm以下となっていれば、製品の信頼性を確保することができる。
図2に示すように、シリコン基板1上には、素子分離2、ソース/ドレイン3、トランジスタのゲート4が設けられている。これらの上に、絶縁膜5〜10が形成され、その上に表面保護膜11が形成されている。絶縁膜7、9はSiOC膜などの低誘電率膜であり、比誘電率は3程度である。その他の絶縁膜は、シリコン酸化膜などである。絶縁膜6〜10の中には、銅配線14、16、18が埋め込まれている。また、銅配線18の上には、Al配線20が設けられている。
上述した低誘電率膜としては、SiOC膜のほか、SiOF膜、SiLK膜、SiCN膜、メチル基を含有するSiO膜、MSQ(Methyl Silses Quioxane)等が含まれる。これらの低誘電率膜は、いずれもSiO膜(比誘電率3.9〜4程度)よりも比誘電率の低い膜である。
低誘電率膜は一般的にSiO膜に比較して密度が低く、また、膜の種類によっては、多孔質形状となっており空孔率が高いため膜自体が脆弱であり、構造的に弱く、SiO膜との界面の接着力が弱い。このため、低誘電率膜がウェハ上に形成されている場合、ダイシングを行う際にクラックやチッピングが発生しやすい。
ダイシングラインA内には、最上層のAl配線20と、Al配線20の下層に接続する複数層の銅配線14、16、18が形成される。最下層の銅配線14と、トランジスタの半導体領域との間には、W(タングステン)などからなるプラグ13が設けられ、最下層の銅配線14と、半導体基板上に形成された半導体領域とを相互に接続している。これらの銅配線14、16、18、Al配線20、プラグ13により、電気テストを行うためのTEG(Test Element Group)パターンが構成されている。
次に、図3に示すように、ウェハ34を、ダイシングテープ38に貼り付ける。ダイシングテープ38の周囲は、金属製の枠体39によって保持されている。次に、図1に示したウェハの表面を切削する際の断面図を図4に示す。この図では、ダイシングラインA(図2参照)の表面が、メタルボンドブレードにより切断されている状態を示している。また、図4の工程によって切断された結果、半導体ウェハの表面には、図5に示す溝がダイシングエリアに沿って形成される。
ここで、上記メタルボンドブレードについて説明する。ここで用いるメタルボンドブレードは円盤状であり、中心軸の周りに回転させて円周部分を被加工面に接触させて切削加工を行う。このブレードの円周部分付近の断面を図6に示す。図6に示すように、メタルボンドブレード21は、先端部がV字形状である(以下、「先端部」とは、ブレード断面の先端部を指すものとする)。このメタルボンドブレードは、ダイヤモンド等の砥粒26を、Ni等の金属27を主結合剤として結合させたものである。上記結合剤としては、ブレードの耐摩耗性を確保するために、レジンが含まれていない物を使用することが好ましい。本実施の形態においては、電解めっきによって電着製造されるNiをボンド材として、ダイヤモンド砥粒26を結合させたNi電鋳メタルボンドブレードを使用する。但し、砥粒26には、レジンが含まれたものであっても良い。
メタルボンドブレードのように砥粒を含むブレードでは、砥粒が加工に寄与する。つまり、切削加工中に結合剤(金属)を磨耗させて新たな砥粒を露出(自生発刃)させながら、ウェハの表面を加工する。メタルボンドブレードは、結合剤にレジンを大量に含むブレードと比較して結合剤の消耗が小さく、耐久性が高いという利点を有している。このため、ブレードの治具交換頻度を減少させることができる。これにより、生産性を向上させ、製造コストを減少させることができる。
ここで、ブレードの先端部の形状の定義について、図7を参照して説明する。ブレードの幅をWとする。ブレード使用前に先端部が尖った形状(a)である場合、切削加工により先端部が磨耗し、幅がWの平坦面、曲率Rの面取り部が形成された形状(b)となる。このとき、W≦0.4Wの関係を満たす場合に、先端部がV字形状であると定義する。すなわち、ブレードの進行方向に垂直な断面の先端部の平坦面の幅(W)が、ブレード幅(W)の40%以下であるとき、ブレードの先端部がV字形状であると定義する。例えば、W=100μmの場合、W≦40μmであるとき、先端部はV字形状である。すなわち、先端部がV字形状であるブレードの定義として、先端部に平坦部が全くない、完全な先端V字形状や、先端半円形状のブレードだけでなく、ブレード幅に対して40%以下の平坦部を持つ多角形状や、曲面と平面を組み合わせた形状などを適宜含む物である。また、先端部に平坦面が形成される場合だけでなく、摩耗状態によっては凹み面となる場合もあるが、この場合は、平坦面及び凹み面を合わせた部分の幅をWとする。先端部がV字形状のブレードについて、半導体ウェハの切断により摩耗が進行した場合に、図8の様な形状に変化する場合がある。図8のブレードによって切断した結果、図9の形状の溝が半導体ウェハに形成される。このような場合でも、平坦面、あるいは、平坦面と凹み面を併せた領域Gが、ブレードの幅の40%以下であれば、良好な切断状態が保たれる。また、平坦面の両側に形成される曲面領域については、特に限定する物ではないが、平坦面からの傾きがある程度以上形成されているのが好ましい。特に、ブレードの側面から、厚さの30%の距離E内側の部分での、先端部の長さFが、距離E以上の大きさになっていると、曲面領域、あるいは面取り領域の面の傾斜が十分に確保されるため、切断状態が比較的良好に保たれる。
また、図7に示すように、ブレード使用前に、先端部が矩形の形状(c)である場合、切削加工により先端部が磨耗し、平坦面の幅はWとなり、曲率Rの面取り部が形成された形状(d)となる。このとき、W>0.4Wの関係を満たす場合に、先端部がフラットな形状である(V字形状でない)と定義する。例えば、W=100μm、W=60μmであるとき、先端部はフラットな形状である。先端部が矩形のブレードについて、半導体ウェハの切断によって摩耗が進んだ場合に、図10のような形状に変化する場合がある。また、図10のブレードによって切断した結果、半導体ウェハには図11の形状の溝が半導体ウェハに形成される。先端部が矩形のブレードについては、摩耗が進んでも先端部の平坦部及び凹部の幅はかなり大きなままである。また、矩形のブレードについては、元の平坦部の幅が広いことによって、摩耗が進むに従って、先端部に凹部が形成される傾向にある。先端部の平坦部及び凹部を併せた領域の幅が、ブレード厚さの40%以上を占める形状のブレードによって、低誘電率膜による層間絶縁膜が形成された半導体ウェハを切断した場合には、図11に示すように、低誘電率膜の界面を起因するチッピング12や剥離15などが発生する可能性が高くなる。大きなサイズのチッピングや層内剥離が発生すると、ガードリングの損傷によって、半導体装置の信頼性が著しく損なわれる、または、製品領域内の配線の損傷によって、半導体装置そのものが機能しなくなるといった問題を発生する原因となる。
次に、ブレードの先端部の形状と、加工性との関係について説明する。ブレードの先端部がV字形状である場合、ウェハ表面を切削加工する際の断面図を図12に示す。ウェハの表面は、ブレードのV字形状の部分により切削され、被加工部はV字形状の溝28となる。このため、切削加工中の溝28での排水性や、切り粉の排出性は良好である。
図12のブレード31の透視斜視図を図13に示す。ブレード31は、その中心軸(図示しない)のまわりに回転しながら矢印29の方向に進み、ウェハ表面を切削加工する。このとき、ブレード31の先端部がV字形状であるため、ウェハ表面の被加工部の先端部分32は、ウェハの表面側から見てV字形状となる。このため、被加工部の起点が切断エッジ部30から離れている。従って、切断エッジ部30がブレード31から受ける衝撃を小さくすることができる。
ブレードの先端部がフラットな形状である場合、ウェハ表面を切削加工する際の被加工部の断面図を図14に示す。被加工部の断面は、U字形状の溝となる。ウェハが加工される際には、切削屑が溝の肩部28aに溜まり、排出されにくい。このため、溝部の排水性、切削時の切り粉の排出性は、先端部がV字形状の場合と比較して悪くなる。
図14のブレード31の透視斜視図を図15に示す。ブレード31の先端部がフラットな形状であるため、ウェハ表面の被加工部の先端部分32は線状となる。このため、被加工部分の起点は、切断エッジ部30と接触する。従って、切断エッジ部30がブレード21から受ける衝撃は、先端部がV字形状である場合と比較して大きくなる。
ブレードの先端部がV字形状である場合は、先端部分32の加工に寄与する長さは、図13に示すようにLの2倍であり、ブレードの幅よりも長くなる。これに対してブレードの先端部がフラットである場合は、先端部分32の加工に寄与する長さLは、図15に示すように、ブレードの幅と同等の長さとなる。
このため、ブレードの先端部がV字形状である場合、フラットな形状である場合と比較して、ブレードの加工に寄与する部分の面積が大きくなる。これにより、砥粒1個あたりの加工に寄与する仕事が減少し、切削抵抗を小さくすることができる。従って、ブレードの先端部をV字形状とすることにより、ウェハの加工を行う際に発生するチッピングのサイズを小さく抑えることができる。
次に、ブレードに含まれる砥粒の粒径と加工性との関係について説明する。砥粒の粒径がd、d(d>d)である場合、ウェハの表面を切削加工する際の被加工部の断面図をそれぞれ図16、図17に示す。ブレードが回転し、砥粒がウェハの表面に接触することにより、ウェハの表面が切削加工される。このとき、図16の場合(砥粒26の粒径=d)と比較して、図17の場合(砥粒26の粒径=d)の方が、ウェハに与える衝撃が小さくなる。従って、砥粒の粒径を小さくすることにより、ウェハの加工を行う際に発生するチッピングのサイズを小さく抑えることができる。
上述した砥粒の粒径は、粒度が#3000以上(図18に示す1インチあたりの網目の数が3000以上のメッシュ33により振り分けられる砥粒であり、粒度の数値が大きい程、最大粒径が小さい)のものであることが好ましい。上記粒径とすることにより、メタルボンドブレードを用いてウェハを加工する際、チッピングのサイズを小さく抑えることができる。
以上のことから、メタルボンドブレードでウェハを切削加工する際に、ウェハの切断面に発生するチッピングを小さく抑えるためには、ブレードの先端部がV字形状で、砥粒の粒径が小さい(粒度#3000以上)メタルボンドブレードを用いることが好ましい。
上述したように、先端部がV字形状のメタルボンドブレードを用いて図12に示すように切削を行った場合は、溝28での切り粉の排出性が良い。そのため、加工時の切削抵抗が低く、ブレードの自生発刃が起きにくい。また、砥粒の粒径を小さくすると、砥粒の粒径が切削屑と同等の大きさになり、隣接する砥粒間に切削屑が詰まりやすくなる。すなわち、目詰まりが発生しやすくなる。特に、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレードを用いて図12に示したような加工を行う際には、砥粒の目詰まりの発生が顕著となる。
また一般に、低誘電率膜を切削加工する際には、低誘電率膜に目詰まりしやすい物質が含まれているため、目詰まりが発生しやすくなる。さらに、図2に示したダイシングラインAのTEGパターンには、銅配線が存在する。銅は延性、展性が高いため、目詰まりの原因になりやすい。
上記目詰まりを抑制するため、本実施の形態では、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレードを用いて、ウェハ表面から内部へのブレードの切り込み深さをV字形状の肩の部分よりも深くするようにした。以下、その方法について説明する。
ここで、図19に示すように、上記V字形状のブレード(第1ブレード)の幅をW、ブレードのV字の肩部から先端部までの深さをZとする。ウェハ表面の切削加工を行う際、ウェハ表面へのブレードの切り込み深さをZよりも浅くした場合の斜視図を図20に示す。また、上記切り込み深さをZよりも深くした場合の斜視図を図21に示す。
図20に示すように、ブレード31は、ウェハ34の表面へのブレードの切り込み深さをZ(Z<Z)として、R31の向きに回転しながら、29の向きに進行する。ウェハ34の上面側からみた場合、溝は34aを頂点としてブレードの進行方向29と反対向きにV字状に広がっている。このとき、ブレード31の中心軸を通る直線Aと被加工面との交点を原点とすると、進行方向29に向かって0〜Xの範囲で切削加工が行われる。
図21に示すように、ブレード31は、ウェハ34表面へのブレードの切り込み深さをZ(Z>Z)として、R31の向きに回転しながら、29の向きに進行する。ウェハ34の上面からみた場合、溝は34aを頂点としてブレードの進行方向29と反対向きにV字状に広がり、さらにこのV字状の溝はブレードの幅Wでブレードの進行方向と反対方向に続いている。このとき、進行方向34に向かって0〜Xの範囲で切削加工が行われる。この切削加工が行われる範囲は、ウェハ34表面への切り込み深さが深いほど増加する。ここではZ<Z<Zの関係より、X<Xとなっている。すなわち、ブレード31の切り込み深さをZからZに深くしてV字形状の肩の部分をウェハ34の表面よりも内部側に入り込ませて、ブレード31が切削加工する範囲を0〜Xから0〜Xに増加させるようにした。
図20、図21の直線Aを通り、ブレード進行方向に垂直な方向のウェハの断面を図22に示す。ブレード31のウェハ表面への切り込み深さをZからZに深くすることにより、溝の断面形状は、V字溝部35、ウェハの表面に垂直な側面36、およびこれらを接続する肩部37を有する形状となる。
溝の断面を上記形状とすることにより、切削加工時の切削屑を肩部37に留まり易くさせ、図20の場合よりも切削抵抗を増加させることができる。これにより自生発刃を促進させ、目詰まりの発生を抑制することができる。ブレードの先端部分の面取り部や曲面部と、切断溝の底面との界面においては、切削屑に対する排斥作用が大きいが、ブレードの側面と、切削溝の側面の界面においては、切削屑に対する排斥作用が比較的小さくなる。従って、切削によって発生した切削屑がV字溝部35の底部に十分留まる。切削屑が溝内に留まることにより、ブレードの加工に寄与する部分、すなわち本実施の形態においては、ブレードのV字形状の先端部に対する切削抵抗が増加する。従って、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレードを用いた場合でも、自生発刃を促進させ、目詰まりの発生を抑制することができる。
次に、図2に示したウェハ(厚さ約250μm)のウェハを2段階の切削加工により切断する例について説明する。例えば、図6に示したメタルボンドブレード21(第1ブレード)を用いて、図21に示したZの深さを200μm以上として、ウェハの表面を切削加工する。このとき、この切削加工により形成される溝がウェハを貫通しないようにする。すなわち、ウェハの表面に溝を形成するハーフカットを行う。
上記第1ブレードとしては、ニッケル電鋳ブレード(メタルボンドブレード)を用い、砥粒の粒度を#3000〜3500とする。また、ブレードの幅は70〜110μm、ブレードの回転速度は30000〜35000rpm、ブレードの進行速度は50mm/sec程度として、ブレードの先端部をウェハの表面に90度の角度で接触させ、切削加工を行う。
上述した切り込み深さZ、粒度、先端部形状を下記条件としてウェハ表面の研削加工を行い、発生したチッピングのサイズを評価した結果を表1に示す。チッピングのサイズは、切削加工後のウェハを上面から見た場合、加工端部から発生した欠け、及び表層膜の剥がれた部分(チッピング)の平均サイズと定義する。チッピングサイズは小さい程良好であり、10μm未満であることが好ましい。
Figure 2009076950
表1のサンプル1、2を比較すると、ブレードの先端部がフラット形状で、深さZを100μmとして切削した場合、砥粒の粒度を大きくする(砥粒の粒径を小さくする)ことにより、チッピングサイズは小さくなる傾向があることが分かる。また、サンプル3、4の比較により、ブレードの先端部がV字形状で、深さZを100μmとして切削した場合も、砥粒の粒度を大きくするとチッピングのサイズは小さくなることが分かる。従って、砥粒の粒度を大きくする(砥粒の粒径を小さくする)ことにより、チッピングサイズを小さくすることができる。粒度の小さいブレードや、先端がフラットな形状のブレードにおいては、大きなチッピングが発生するだけでなく、チッピングが発生した部分から、低誘電率膜の界面を起点として、チッピングの数倍の大きさの界面剥離がチップ内部に向かって進行する場合もある。
表1のサンプル1、3を比較すると、深さZを100μm、砥粒の粒度を#2000として切削した場合、ブレードの先端部をフラット形状からV字形状とすることにより、チッピングサイズは小さくなる傾向があることが分かる。また、サンプル2、4の比較により、深さZが100μm、砥粒の粒度が#3000〜3500の場合も、ブレードの先端部をフラット形状からV字形状とすることにより、チッピングサイズは小さくなる傾向があることが分かる。従って、ブレードの先端形状をフラットからV字型とすることにより、チッピングサイズを小さくすることができる。
表1のサンプル1〜4の中では、砥粒の粒度が#3000〜3500、ブレードの先端部をV字形状としたサンプル4の切断初期におけるチッピングが最も小さい。しかし、サンプル4では、切削加工中に目詰まりが発生し、次第にチッピングサイズが大きくなる傾向にあった。例えば、切断初期におけるチッピングが5μmであったものが、直径30センチのウェハを一度切断するだけで、切断後期においては目詰まりが進行し、チッピングの大きさが100μm以上にまで大型化する場合がある。これに対して砥粒の粒度、先端部の形状がサンプル4と同じで、深さZを200μmに深くしたサンプル5(本発明)では、切断初期におけるチッピングのサイズをサンプル4と同等に小さくでき、かつ、切削加工中の目詰まりの発生を効果的に抑制できるため、切断性能の低下によるチッピングの大型化を効果的に抑制できることが分かった。また、ブレード幅(70〜110μm)によらず、目詰まり効果を抑制できることが分かった。サンプル5においては、チッピングおよび、低誘電率膜の界面剥離とも十分小さくすることができる。サンプル5におけるチッピング及び界面剥離は、最大でも、切断面とガードリングの距離の半分以下、更には、より好ましい15μm以下に抑えられていた。
上記目詰まり抑制効果は、深さZを200μmに深くしてV字形状の肩の部分をウェハ34の表面よりも内部側に入り込ませて切削することにより、加工中の切削抵抗が増加することにより得られたと考えられる。上記切削方法により、目詰まりによるチッピングの経時的な大型化を抑制しながら、チッピングのサイズを小さく抑えることができる。
また、図13に示した場合と同様に、ウェハ表面側から見た被加工部の先端部分は、V字形状となる。このため被加工部の起点は、切断エッジ部から離れている。これにより、ウェハの切断エッジ部がブレードから受ける衝撃を小さくすることができる。従って、先端部がV字形状である利点と、砥粒の粒径が小さい(粒度#3000以上)利点とを両立させることができる。
この後、上記ハーフカットにより形成された溝の底面を、幅Dが30〜40μmのブレードによって切削加工して、図23に示すように、溝をシリコン基板1の裏面に貫通させる(フルカット)工程を行う。図23に示す切断工程によって、図24に示すように、半導体ウェハ全体が切断され、かつ、ダイシングテープ38の一部が切断される。上述したハーフカットでは、粒度#3000以上の砥粒を有する第1ブレードを用いるようにした。これに対して、フルカットに用いるブレード(第2ブレード)の砥粒の粒度は、ハーフカットに用いるブレード(第1ブレード)の砥粒よりも小さい粒度、例えば#2000(図18に示す目開きdが、6μm程度のメッシュにより振り分けられる砥粒)を用いることが好ましい。
上記粒度の砥粒を用いることにより、粒度の大きい砥粒を用いる場合と比較して、切削速度を容易に向上させることができる。また、図23のシリコン基板1の裏面に貼付されたダイシングテープ38の摩擦熱による損傷を抑制することができる。
上記フルカットの工程において、第2ブレードの幅は、ハーフカット工程で用いた第1ブレードの幅よりも小さいブレードを用いることが好ましい。これにより、第2ブレードをウェハの表面に接触させることなく、フルカットを行うことができる。従って、フルカットによるチッピングの発生を抑制することができる。
また、上記フルカットの工程において、第2ブレードは、ブレード幅が、第1ブレードの先端部の平坦面の幅(図7で示したWの幅)よりも大きいブレードを用いることが好ましい。これにより、フルカットを行う際、第2ブレードの先端部を、ハーフカットにより形成されたV字形状の斜面に接触させて、切削を行うことができる。これにより、フルカットを行う際、第2ブレードがウェハに与える応力を緩和することができる。従って、フルカットによるシリコン基板の割れ、欠けの発生を抑制することができる。
本実施の形態では、ウェハをハーフカットした後に、フルカットする2段階の切削により、ウェハのダイシングを行うようにした。これにより、ハーフカットの段階では、ブレードの目詰まりを抑制して切削能力の低下を防ぎ、チッピングの大きさを小さく抑えた切削加工を行うことができる。また、フルカットの段階では、加工対象に、低誘電率膜や、TEGパターンを含まないため、切削速度を大きくすることができる。ハーフカットとフルカットを同時に行う場合には、同じ切削速度によって切削することも可能である。
また、図2に示したように、シリコン基板1の上には低誘電率膜が形成されている。また、ダイシングラインAの領域にはTEGが存在し、銅配線が埋め込まれている。これらの低誘電率膜や銅配線は、切削加工中の目詰まりの原因となりやすいが、ウェハ表面の研削を行う際に除去される。このような場合であっても、本実施の形態で示した研削方法を用いることにより、目詰まりの発生を効果的に抑制することができる。
以上説明したように本実施の形態の形態では、粒度が#3000以上の砥粒を含み、先端部がV字形状のメタルボンドブレードを用いて、ウェハ表面から内部へのブレードの切り込み深さを、V字形状の肩の部分よりも深くしてウェハ表面を切削するようにした。これにより、切削加工時の切削抵抗を増加させることができる。従ってウェハ上の切削加工時の目詰まりの発生を抑制して切削能力の低下を防ぐことができる。また、ダイシング時に発生するチッピング大きさを小さく抑え、切削面の品質の低下を防ぐことができる。
本実施の形態では、シリコン基板上に低誘電率膜を形成したウェハを加工する例について説明した。しかし、本発明の適用対象は上記ウェハを切断する場合に限られず、SOI(Silicon On Insulator)用のウェハなどを切断する場合にも適用できる。また、本実施の形態では、半導体ウェハの厚みが250μmである場合について記載したが、これに限る物ではなく、更に薄い半導体ウェハの場合にも適用することができる。例えば、半導体ウェハの厚みが100μm以下である場合、先端部がV字形状のメタルボンドブレードで切断する際に、半導体ウェハの切り残し部の厚さが小さくなりすぎると、切断中に半導体ウェハが割れることによる問題が発生する可能性があるため、半導体ウェハの厚みが100μm以下になる場合には、先端部がV字形状のメタルボンドブレードで半導体ウェハを切断する際に、少なくともウェハの厚さの3分の1以上、より好ましくは半導体ウェハの厚さの半分以上を切り残すようにすることが好ましい。このような場合、先端V字形状のブレードによる切り込み深さは非常に浅くなる。そこで、先端V字ブレードの側面部分までの切り込みを十分に確保するためには、V字となった先端部分の長さを短くする必要がある。このような場合には、ブレードの厚さが、半導体ウェハの厚さの3分の2以下、より好ましくは、半分以下の物を使用することが好ましい。例えば、100μmの厚さの半導体ウェハを切断する際に、ブレードの厚さが50μm、V字形状の先端部分の長さが25μmの物を使用し、切り込み深さ50μmで切断することにより、切断途中での半導体ウェハの割れを防止しつつ、良好な切断状態を確保することができる。
実施の形態2.
本実施の形態では、実施の形態1で示したダイシング工程を行った後に、半導体チップの組み立てを行い、出荷に至るまでの工程について説明する。
実施の形態1で示したダイシング工程と、その後、出荷を行うまでの工程を含む工程フローを図25に示す。まず、図1に記載のように、シリコン基板上にトランジスタ等の素子を形成したウェハ34を準備する(S1)。次に、図3に記載のように、ウェハ34の裏面にダイシングテープ38を貼付し、マウントする(S2)。次に、実施の形態1で示した方法により、ダイシングを行う(S3)。次に、ダイシングテープ38の粘着力を低下させるため、紫外線を照射する(S4)。これにより、後の工程でのダイシングテープ38の剥離を容易にすることができる。次に、図26に記載のように、ダイシングテープ38を剥離し、チップ単位に切断された半導体チップ41をピックアップする(S5)。
上記S5によりピックアップされた半導体チップ41を組み立てるため、図27(平面図)、図28(断面図)に記載のように、エポキシ系樹脂など有機樹脂により形成される配線基板42を準備する(S6)。次に、配線基板42を200℃の温度で30秒程度熱処理し、吸湿率を低下させ、残存する溶媒を除去するプリベークを行う(S7)。
次に、図29に記載のように、S7でプリベークを行った配線基板42上に120〜190℃の温度でダイボンドフィルム43を貼付する(S8)。次に、このフィルムを120〜250℃の温度で2〜20分程度熱処理し(S9)、ダイボンドフィルムの硬化収縮を促進させる。これにより、配線基板42の表面とダイボンドフィルム43との間にボイドが発生した場合、ボイドを押し出して、ボイドを低減させることができる。
次に、ダイボンドフィルム43上に、S5でピックアップされた半導体チップをマウントする(S10)。このとき、半導体チップ41には150〜250℃程度の熱が加わる。次に、ダイボンドを行うための樹脂を150〜250℃の温度でキュアする(S11)。次に、図30に記載のように、ワイヤボンド(S12)を行う。このとき、半導体チップには130〜180℃程度の温度が加わる。次に、図31に記載のように、樹脂封止を行う(S13)。このとき、半導体チップ41には、150〜200℃程度の温度が加わる。
次に、配線基板42の裏面の電極上に、外部端子となる半田ボールを形成し(S14)、半導体チップを個片化(S15)し、マーク(S16)、最終テスト(S17)を経て、図32に記載のように完成した半導体装置44が出荷される。
1 シリコン基板、5〜10 絶縁膜、7、9 低誘電率膜、14、16、18 銅配線、21 メタルボンドブレード、26 砥粒、34 ウェハ、38 ダイシングテープ、41 半導体チップ。

Claims (14)

  1. (a)ダイシングラインによって区画された複数の半導体チップ領域を有し、
    シリコン基板と、
    前記シリコン基板の表面に形成された複数のトランジスタと、
    前記複数のトランジスタ上に形成されたシリコン酸化膜からなる第1絶縁膜と、
    前記第1絶縁膜上に形成された多層配線層と、
    前記多層配線層間に形成され、前記シリコン酸化膜より低誘電率を有する第2絶縁層であって、その一部が前記スクライブライン上に形成された第2絶縁膜とを含む、半導体ウエハを準備する工程と、
    (b)第1の幅を有する第1部分と、前記第1部分と一体に形成された第2部分であって、先端が前記第1の幅より小さい第2の幅を有するように、V字形状に加工された第2部分を有する第1ブレードと、
    先端が前記第1の幅より小さく、前記第2の幅よりも大きい第3の幅を有する第2ブレードとを準備する工程と、
    (c)前記ダイシングラインに沿って前記半導体ウエハを前記第1ブレードで切削する第1ダイシング工程であって、前記第1ブレードの前記第1部分が、前記シリコン基板中に達するように前記半導体ウエハを切削し、前記ダイシングラインにおける前記シリコン基板中に、第1の溝を形成する第1ダイシング工程と、
    (d)前記第1ダイシング工程後、前記ダイシングラインに沿って前記半導体ウエハを前記第2ブレードで切削する第2ダイシング工程であって、前記第1の溝の底面部を更に切削することによって、前記ダイシングラインにおける前記シリコン基板中に、前記第1の溝より深い第2の溝を形成する第2ダイシング工程とを有する、ことを特徴とする半導体装置の製造方法。
  2. 請求項1において、前記第2ダイシング工程により、前記半導体ウエハを複数の半導体チップに分割することを特徴とする半導体装置の製造方法。
  3. 請求項1において、前記第2絶縁層は、SiOC膜であることを特徴とする半導体装置の製造方法。
  4. 請求項1において、前記第2絶縁層は、SiOF膜、SiLK膜、SiCN膜、メチル基を含有するSiO膜、MSQ(Methyl Silses Quioxane)のいずれかであることを特徴とする半導体装置の製造方法。
  5. 請求項1において、前記第1ブレードの前記第2の幅は、前記第1の幅の40%以下であることを特徴とする半導体装置の製造方法。
  6. 請求項1において、前記第1ブレードは、金属を結合材として砥粒を結合させたメタルボンドブレードであることを特徴とする半導体装置の製造方法。
  7. 請求項6において、前記第2ブレードは、金属を結合材として砥粒を結合させたメタルボンドブレードであり、前記第1ブレードの砥粒の粒度は、前記第2ブレードの砥粒の粒度より大きいことを特徴とする半導体装置の製造方法。
  8. (a)ダイシングラインによって区画された複数の半導体チップ領域を有し、
    シリコン基板と、
    前記シリコン基板の表面に形成された素子分離用溝と、
    前記素子分離用溝によって区画された領域に形成された複数のトランジスタと、
    前記複数のトランジスタ上に形成されたシリコン酸化膜からなる第1絶縁膜と、前記第1絶縁膜上に形成された多層配線層と、
    前記多層配線層間に形成され、前記シリコン酸化膜より低誘電率を有する第2絶縁層であって、その一部が前記スクライブライン上に形成された第2絶縁膜とを含む、半導体ウエハを準備する工程と、
    (b)第1の幅を有する第1部分と、前記第1部分と一体に形成された第2部分であって、先端が前記第1の幅より小さい第2の幅を有するように、V字形状に加工された第2部分を有する第1ブレードと、
    先端が前記第1の幅より小さく、前記第2の幅よりも大きい第3の幅を有する第2ブレードとを準備する工程と、
    (c)前記ダイシングラインに沿って前記半導体ウエハを前記第1ブレードで切削する第1ダイシング工程であって、前記第1ブレードの前記第1部分が、前記素子分離用溝の底面部より深い位置に達するように、前記半導体ウエハを切削し、前記ダイシングラインにおける前記シリコン基板中に、第1の溝を形成する第1ダイシング工程と、
    (d)前記第1ダイシング工程後、前記ダイシングラインに沿って前記半導体ウエハを前記第2ブレードで切削する第2ダイシング工程であって、前記第1の溝の底面部を更に切削することによって、前記ダイシングラインにおける前記シリコン基板中に、前記第1の溝より深い第2の溝を形成する第2ダイシング工程とを有する、ことを特徴とする半導体装置の製造方法。
  9. 請求項8において、前記第2ダイシング工程により、前記半導体ウエハを複数の半導体チップに分割することを特徴とする半導体装置の製造方法。
  10. 請求項8において、前記第2絶縁層は、SiOC膜であることを特徴とする半導体装置の製造方法。
  11. 請求項8において、前記第2絶縁層は、SiOF膜、SiLK膜、SiCN膜、メチル基を含有するSiO膜、MSQ(Methyl Silses Quioxane)のいずれかであることを特徴とする半導体装置の製造方法。
  12. 請求項8において、前記第1ブレードの前記第2の幅は、前記第1の幅の40%以下であることを特徴とする半導体装置の製造方法。
  13. 請求項8において、前記第1ブレードは、金属を結合材として砥粒を結合させたメタルボンドブレードであることを特徴とする半導体装置の製造方法。
  14. 請求項13において、前記第2ブレードは、金属を結合材として砥粒を結合させたメタルボンドブレードであり、前記第1ブレードの砥粒の粒度は、前記第2ブレードの砥粒の粒度より大きいことを特徴とする半導体装置の製造方法。
JP2009006235A 2009-01-15 2009-01-15 半導体装置の製造方法 Active JP4491036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009006235A JP4491036B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006235A JP4491036B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006012367A Division JP2007194469A (ja) 2006-01-20 2006-01-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009076950A true JP2009076950A (ja) 2009-04-09
JP4491036B2 JP4491036B2 (ja) 2010-06-30

Family

ID=40611546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006235A Active JP4491036B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4491036B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525286A (ja) * 2013-07-18 2016-08-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウェファのダイシング
WO2018055847A1 (ja) * 2016-09-20 2018-03-29 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール
JP2018098378A (ja) * 2016-12-14 2018-06-21 株式会社ディスコ インターポーザの製造方法
JP2020077665A (ja) * 2018-11-05 2020-05-21 ローム株式会社 半導体素子および半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485712A (en) * 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JPH09171977A (ja) * 1995-12-20 1997-06-30 Sony Corp 基板の分割方法
JPH09326373A (ja) * 1996-06-06 1997-12-16 Deisuko Eng Service:Kk ダイシング方法及びトリプルスピンドルダイサー
JP2003173986A (ja) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 2スピンドル切削装置における切削方法
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2005129743A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005191436A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485712A (en) * 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JPH09171977A (ja) * 1995-12-20 1997-06-30 Sony Corp 基板の分割方法
JPH09326373A (ja) * 1996-06-06 1997-12-16 Deisuko Eng Service:Kk ダイシング方法及びトリプルスピンドルダイサー
JP2003173986A (ja) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 2スピンドル切削装置における切削方法
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2005129743A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005191436A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525286A (ja) * 2013-07-18 2016-08-22 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスのウェファのダイシング
WO2018055847A1 (ja) * 2016-09-20 2018-03-29 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール
JPWO2018055847A1 (ja) * 2016-09-20 2019-07-11 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール
JP2018098378A (ja) * 2016-12-14 2018-06-21 株式会社ディスコ インターポーザの製造方法
CN108231569A (zh) * 2016-12-14 2018-06-29 株式会社迪思科 中介层的制造方法
CN108231569B (zh) * 2016-12-14 2023-01-10 株式会社迪思科 中介层的制造方法
JP2020077665A (ja) * 2018-11-05 2020-05-21 ローム株式会社 半導体素子および半導体装置

Also Published As

Publication number Publication date
JP4491036B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP2007194469A (ja) 半導体装置の製造方法
KR102251260B1 (ko) 웨이퍼 가공 방법
JP5395446B2 (ja) 半導体装置および半導体装置の製造方法
CN101872720B (zh) 制造半导体器件的方法
US20110006389A1 (en) Suppressing fractures in diced integrated circuits
US8395241B2 (en) Through silicon via guard ring
JP5401301B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006253402A (ja) 半導体装置の製造方法
JPH03204954A (ja) 半導体装置の製造方法
CN113035865A (zh) 半导体装置
JP4491036B2 (ja) 半導体装置の製造方法
TW201737331A (zh) 半導體裝置及其製造方法
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
JP2004146487A (ja) 半導体装置の製造方法
US9269676B2 (en) Through silicon via guard ring
JP4939452B2 (ja) 半導体装置の製造方法
JP2009302231A (ja) 半導体装置の製造方法
JP2008130886A (ja) 半導体装置の製造方法
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
JP2009016420A (ja) 半導体装置の製造方法
JP2001308036A (ja) 半導体装置の製造方法
JP2004031619A (ja) 半導体素子の製造方法
US20080092714A1 (en) Multilayer dicing blade
JP5770245B2 (ja) 半導体装置
JP2016031986A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090805

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4491036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350