WO2018055847A1 - 太陽電池及びその製造方法、並びに太陽電池モジュール - Google Patents

太陽電池及びその製造方法、並びに太陽電池モジュール Download PDF

Info

Publication number
WO2018055847A1
WO2018055847A1 PCT/JP2017/021436 JP2017021436W WO2018055847A1 WO 2018055847 A1 WO2018055847 A1 WO 2018055847A1 JP 2017021436 W JP2017021436 W JP 2017021436W WO 2018055847 A1 WO2018055847 A1 WO 2018055847A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
semiconductor substrate
electrode
dicing
chipping
Prior art date
Application number
PCT/JP2017/021436
Other languages
English (en)
French (fr)
Inventor
中野邦裕
吉河訓太
山本憲治
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to CN201780057282.0A priority Critical patent/CN109716540A/zh
Priority to US16/334,689 priority patent/US20210288196A1/en
Priority to JP2018540635A priority patent/JPWO2018055847A1/ja
Publication of WO2018055847A1 publication Critical patent/WO2018055847A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell, a manufacturing method thereof, and a solar cell module including the solar cell.
  • a solar cell module obtained by connecting several solar cells into a module is used.
  • the solar cell module is also produced by forming a photoelectric conversion part on a semiconductor substrate, then dividing it into various sizes to produce solar cell single cells, and connecting a plurality of the solar cell single cells. is there. Therefore, the division of the solar cell is an important process as a manufacturing process of the solar cell module.
  • Patent Document 2 describes that a double-sided electrode type solar cell substrate is cut by a mechanical dicing method.
  • the curve factor of the solar cell has not been studied at all, and the suppression of the decrease in the curve factor has not been studied. Whether it is possible or not is unknown.
  • the mechanical dicing method has hitherto been difficult to suppress the decrease in the fill factor of the solar cell, and has not been put into practical use as a method for dividing the solar cell.
  • the present invention solves the above-described problems, and provides a solar cell with improved fill factor, a method for manufacturing the solar cell, and a solar cell module including the solar cell.
  • the solar cell of the present invention is a solar cell including a semiconductor substrate, wherein the semiconductor substrate has a thickness of 70 ⁇ m or more and 200 ⁇ m or less, and has a chipping mark on an end portion of at least one main surface of the semiconductor substrate.
  • the maximum length of the chipping trace along the side of the semiconductor substrate is 45 ⁇ m or less.
  • the solar cell module of the present invention includes a plurality of the solar cells of the present invention.
  • the method for manufacturing a solar cell of the present invention is a method for manufacturing a solar cell including dicing in which a semiconductor substrate is divided by a dicing saw provided with a blade, and the thickness of the semiconductor substrate is 70 ⁇ m or more and 200 ⁇ m or less,
  • the dicing speed of the dicing saw is 10 mm / sec or more and 100 mm / sec or less
  • the blade includes diamond abrasive grains
  • the grain size of the diamond abrasive grains is defined in Japanese Industrial Standard (JIS) R6001 (1998). # 1000 or less.
  • FIG. 1 is a schematic cross-sectional view illustrating an example of a solar cell according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram illustrating an example of a manufacturing process of the solar cell according to the embodiment of the present invention.
  • FIG. 3 is a diagram illustrating the relationship between the dicing speed and the open circuit voltage.
  • FIG. 4 is a diagram showing the relationship between the dicing speed and the fill factor.
  • FIG. 5 is a diagram showing the relationship between the abrasive grain size of the blade and the open circuit voltage.
  • FIG. 6 is a diagram showing the relationship between the abrasive grain size of the blade and the fill factor.
  • FIG. 7 is a diagram showing the relationship between the maximum length of chipping marks and the open circuit voltage.
  • FIG. 8 is a diagram showing the relationship between the maximum length of chipping marks and the fill factor.
  • the inventors of the present invention have studied various factors that decrease the curve factor of a solar cell when the solar cell is divided by a mechanical dicing method. As a result, the size of chipping marks generated at the end of the semiconductor substrate during dicing is determined. The present inventors have found that it has an influence on the fill factor of solar cells, and have completed the present invention.
  • the chipping mark refers to a chipped portion on the surface of the semiconductor substrate generated by mechanical dicing.
  • the solar cell of this embodiment includes a semiconductor substrate, and the thickness of the semiconductor substrate is 70 ⁇ m or more and 200 ⁇ m or less, and has a chipping mark at an end portion of at least one main surface of the semiconductor substrate.
  • the maximum length along the side of the semiconductor substrate is 45 ⁇ m or less.
  • the chipping marks are generated by dividing the semiconductor substrate by a mechanical dicing method, and the size of the chipping marks can be set within the above range by optimizing the conditions of the mechanical dicing method. Moreover, since the semiconductor substrate is not divided by the laser dicing method, it does not have a scribe mark due to laser irradiation.
  • the chipping mark is not only formed with only one defect, but may be formed with a plurality of defects. Therefore, the maximum length of the chipping mark along the side of the semiconductor substrate is the maximum length of the single defect when it is formed of only one defect, and a plurality of defects are formed together. Is the maximum length due to consecutive defects. Further, the lower limit value of the maximum length of the chipping mark is not particularly limited, but in the normal mechanical dicing method, the lower limit value of the maximum length is about 0.1 ⁇ m.
  • the maximum length of the above chipping mark can be measured by observing the semiconductor substrate with a scanning electron microscope or the like.
  • the thickness of the semiconductor substrate is set to 70 ⁇ m or more and 200 ⁇ m or less, and this is different from the substrate of a semiconductor chip having a thickness exceeding 500 ⁇ m used for an integrated circuit or the like.
  • a photoelectric conversion unit, a first electrode, and a second electrode are formed on the semiconductor substrate, the first electrode is disposed on a first main surface of the semiconductor substrate, and
  • the second electrode may be a double-sided electrode type solar cell disposed on the second main surface of the semiconductor substrate, and the first electrode and the second electrode may be on the same main surface of the semiconductor substrate. It may be a back electrode type solar cell arranged.
  • a single crystal silicon substrate or a polycrystalline silicon substrate can be used as the semiconductor substrate.
  • a single crystal silicon substrate high photoelectric conversion efficiency can be realized.
  • a polycrystalline silicon substrate When a polycrystalline silicon substrate is used, a solar cell can be manufactured at a lower cost. it can.
  • the solar cell of the present embodiment is preferably a heterojunction solar cell with high photoelectric conversion efficiency.
  • the heterojunction solar cell will be described, but the solar cell of the present invention is limited to the heterojunction solar cell.
  • a homojunction solar cell may be used.
  • FIG. 1 is a schematic cross-sectional view showing an example of the solar cell of the present embodiment.
  • the solar cell 100 includes a photoelectric conversion unit 10 and a first electrode 20 and a second electrode 30 on both sides of the photoelectric conversion unit 10.
  • the photoelectric conversion unit 10 includes an intrinsic silicon-based thin film 12a and a conductive type on a first main surface (hereinafter also referred to as a surface) which is a light incident surface side of a semiconductor substrate 11 (hereinafter also simply referred to as a substrate 11). Silicon-based thin films 13a are stacked and arranged in this order. In addition, an intrinsic silicon-based thin film 12b and a conductive silicon-based thin film 13b are stacked in this order on a second main surface (hereinafter also referred to as a back surface) opposite to the light incident surface side of the substrate 11. Has been.
  • the substrate 11 is formed of a single conductivity type single crystal silicon substrate.
  • a single crystal silicon substrate contains an n-type containing atoms (for example, phosphorus) for introducing electrons into silicon atoms and atoms (for example, boron) for introducing holes into silicon atoms.
  • P-type atoms
  • one conductivity type means either n-type or p-type. That is, the substrate 11 is an n-type or p-type single crystal silicon substrate.
  • the substrate 11 is preferably an n-type single crystal silicon substrate.
  • the substrate 11 preferably has a texture structure (uneven structure) on the front and back surfaces. If it becomes like this, the photoelectric conversion part 10 formed by making the board
  • a texture structure uneven structure
  • the substrate 11 preferably has no chipping trace, but even when a chipping trace is generated by dividing the substrate 11 by the mechanical dicing method, the maximum length of the chipping trace along the side of the substrate 11 is 45 ⁇ m. Hereinafter, it is preferably 25 ⁇ m or less, more preferably 10 ⁇ m or less.
  • the conductive silicon-based thin films 13a and 13b are one-conductive type or reverse-conductive type silicon-based thin films.
  • the “reverse conductivity type” means a conductivity type different from the “one conductivity type”.
  • the conductive silicon thin film 13a is a reverse conductive silicon thin film
  • the conductive silicon thin film 13b is a single conductive silicon thin film.
  • the silicon thin films 12a, 13a, 12b, and 13b are usually preferably formed as amorphous silicon thin films.
  • the conductive silicon thin film 13a is a p-type amorphous silicon thin film
  • the conductive silicon thin film 13b is an n type amorphous silicon thin film.
  • the intrinsic silicon-based thin films 12a and 12b are preferably i-type hydrogenated amorphous silicon composed of silicon and hydrogen.
  • the first electrode 20 includes a first transparent electrode layer 21 and a first collector electrode 22.
  • the first transparent electrode layer 21 and the first collector electrode 22 are formed on the conductive silicon thin film 13 a of the photoelectric conversion unit 10. They are arranged in order.
  • the second electrode 30 includes a second transparent electrode layer 31 and a second collector electrode 32, and the second transparent electrode layer 31 and the second collector electrode 32 are formed on the conductive silicon thin film 13 b of the photoelectric conversion unit 10. They are arranged in order.
  • the first transparent electrode layer 21 and the second transparent electrode layer 31 are preferably formed using a conductive oxide as a main component.
  • a conductive oxide As said electroconductive oxide, zinc oxide, an indium oxide, a tin oxide etc. can be used individually or in mixture, for example. From the viewpoint of conductivity, optical characteristics, and long-term reliability, an indium oxide containing indium oxide as a main component is preferable.
  • the “main component” means that the content ratio is more than 50% by mass, preferably 70% by mass or more, and more preferably 85% by mass or more.
  • the conductive oxide used as the main component of the transparent electrode layers 21 and 31 is doped with at least one element such as Sn, W, As, Zn, Ge, Ca, Si, and C, depending on the use situation. It is preferable to include as. Among them, indium tin oxide (ITO) using Sn as a dopant is particularly preferably used.
  • ITO indium tin oxide
  • the first transparent electrode layer 21 and the second transparent electrode layer 31 may have a single-layer structure or a laminated structure including a plurality of layers.
  • the thickness of the first transparent electrode layer 21 on the light incident surface side is preferably 10 nm or more and 140 nm or less from the viewpoints of transparency, conductivity, and light reflection reduction. Since the role of the 1st transparent electrode layer 21 is transport of the carrier to the 1st collector electrode 22, necessary electroconductivity can be provided by making the thickness into 10 nm or more. Moreover, the light absorption loss in the 1st transparent electrode layer 21 can be made small by making the thickness of the 1st transparent electrode layer 21 140 nm or less, and the fall of the photoelectric conversion efficiency accompanying the fall of light transmittance is suppressed.
  • the thickness of the first transparent electrode layer 21 is within the above range, an increase in carrier concentration in the first transparent electrode layer 21 can also be prevented. For this reason, a decrease in photoelectric conversion efficiency due to a decrease in light transmittance in the infrared region is also suppressed.
  • the thickness of the second transparent electrode layer 31 on the back surface side is not particularly limited, but can be equal to the thickness of the first transparent electrode layer 21.
  • the formation method of the 1st transparent electrode layer 21 and the 2nd transparent electrode layer 31 is not specifically limited, For example, it can form by sputtering method etc.
  • the first collector electrode 22 on the light incident surface side is preferably formed in a pattern having a translucent portion such as a comb shape. This is because if the first collector electrode 22 on the light incident surface side does not have a translucent portion, the light-shielding loss increases and the amount of light captured decreases, so that the short-circuit current decreases.
  • the first collecting electrode 22 can be produced by a known technique such as an ink jet method, a screen printing method, a conductive wire bonding method, a spray method, a vacuum deposition method, a sputtering method, or a plating method. Among these, it is preferable to form by plating because thinning is possible.
  • the second collector electrode 32 on the back side is preferably formed so as to cover the entire surface of the second transparent electrode layer 31. This is to increase the light reflection efficiency.
  • the second collector electrode 32 it is desirable to use a material having high reflectivity from the near infrared to the infrared region and high conductivity and chemical stability. Examples of the material satisfying such characteristics include silver and aluminum.
  • a method for forming the second collector electrode 32 is not particularly limited, but a physical vapor deposition method such as a sputtering method or a vacuum evaporation method, a printing method such as screen printing, a plating method, or the like is applicable. Since the second collector electrode 32 is used as an electrode on the back surface side, it may be formed as a grid electrode.
  • the solar cell module of this embodiment includes a plurality of the solar cells of the above-described embodiments. Since the solar cell module of the present embodiment includes a plurality of the solar cells, it is possible to suppress a decrease in the curve factor of the solar cell. That is, each solar cell constituting the solar cell module of the present embodiment has a relatively small size of 45 ⁇ m or less of the maximum chipping trace along the side of the semiconductor substrate. Generation of electric current can be suppressed, and as a result, a decrease in the fill factor of the solar cell can be suppressed.
  • the method for manufacturing a solar cell according to this embodiment includes dicing in which a semiconductor substrate is divided by a dicing saw provided with a blade, the thickness of the semiconductor substrate is 70 ⁇ m or more and 200 ⁇ m or less, and the dicing speed of the dicing saw is 10 mm / sec or more and 100 mm / sec or less, and the blade includes diamond abrasive grains, and the diamond abrasive grains have a grain size of # 1000 or less as defined in Japanese Industrial Standard (JIS) R6001 (1998).
  • JIS Japanese Industrial Standard
  • the maximum length of chipping marks along the side of the semiconductor substrate can be reduced to 45 ⁇ m or less.
  • production can be suppressed and the solar cell which suppressed the fall of the fill factor as a result can be provided.
  • the dicing speed of the dicing saw is set to 10 mm / sec or more and 100 mm / sec or less, and the grain size of the diamond abrasive grains is set to # 1000 or less as defined in JIS R6001 (1998). Chipping marks can be reduced.
  • the dicing speed of the dicing saw is more preferably 10 mm / sec or more and 50 mm / sec or less.
  • the grain size of the diamond abrasive grains is more preferably # 2000 defined by JIS R6001 (1998), and more preferably # 4000.
  • grains becomes small as the number becomes large. That is, there is a relationship of # 4000 average particle size ⁇ # 2000 average particle size ⁇ # 1000 average particle size.
  • the particle size measurement method specified in JIS R6001 (1998) follows the electrical resistance test method specified in JIS R6002 (1998).
  • the thickness of the semiconductor substrate is set to 70 ⁇ m or more and 200 ⁇ m or less, when the semiconductor substrate is divided by a dicing saw in the dicing step, the semiconductor substrate is appropriately bent, and the semiconductor substrate is cracked or cracked. Can be suppressed, and damage to the semiconductor substrate can be reduced.
  • the hub blade refers to an integrated blade and blade attachment jig.
  • the division by the dicing saw may be performed by full cut, or may be performed by half cut and folding.
  • the dicing cut surface for the semiconductor substrate may be either the front surface or the back surface of the semiconductor substrate.
  • FIG. 2 is a schematic diagram showing an example of the manufacturing process of the solar cell of the present embodiment.
  • FIG. 2A a semiconductor substrate 110 including a photoelectric conversion unit, a first electrode, and a second electrode, an adhesive sheet 120, and a frame (frame) 130 that accommodates the semiconductor substrate 110 are prepared. Further, after the semiconductor substrate 110 is attached to the adhesive sheet 120, the adhesive sheet 120 is attached to the frame 130 and fixed.
  • FIG. 2B is a perspective view showing a state in which the adhesive sheet 120 with the semiconductor substrate 110 attached is attached to the frame 130 and fixed.
  • FIG. 2C is a diagram illustrating a state where the divided semiconductor substrate 111 is taken out from the frame 130. Chipping marks 111 b are formed on the side 111 a of the semiconductor substrate 111. Further, the maximum length W of the chipping mark 111b along the side of the semiconductor substrate 111 is 45 ⁇ m or less.
  • the divided semiconductor substrate 111 can be used as a solar cell, and a solar cell module can be obtained by connecting a plurality of semiconductor substrates 111.
  • the thickness of the semiconductor substrate having the texture structure and the thin film formed thereon is a thickness measured along the thickness direction of the semiconductor substrate from the bottom of the recess or the top of the protrusion in the texture structure. Means.
  • Example 1 As a single conductivity type single crystal silicon substrate, an n-type single crystal silicon wafer having an incident plane of (100) and a thickness of 200 ⁇ m was used, and this silicon wafer was immersed in a 2% by mass HF aqueous solution for 3 minutes. After removing the silicon oxide film, rinsing with ultrapure water was performed twice. This silicon wafer was immersed in a mixed aqueous solution of 5 mass% KOH / 15 mass% isopropyl alcohol maintained at 70 ° C. for 15 minutes, and the surface of the wafer was etched to form a texture. Thereafter, rinsing with ultrapure water was performed twice.
  • the etched wafer was introduced into a CVD apparatus, and a first i-type amorphous silicon layer having a thickness of 5 nm was formed on the light incident surface side as an intrinsic silicon-based thin film.
  • the film formation conditions for the first i-type amorphous silicon layer were as follows: substrate temperature: 150 ° C., pressure: 120 Pa, SiH 4 / H 2 flow rate ratio: 3/10, input power density: 0.011 W / cm 2 .
  • a p-type amorphous silicon layer having a thickness of 7 nm was formed on the first i-type amorphous silicon layer as a reverse conductive silicon thin film.
  • the conditions for forming the p-type amorphous silicon layer were as follows: substrate temperature: 150 ° C., pressure: 60 Pa, SiH 4 / B 2 H 6 flow rate ratio: 1/3, input power density: 0.01 W / cm 2 .
  • the B 2 H 6 gas flow rate mentioned above is the flow rate of the diluted gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm.
  • a second i-type amorphous silicon layer having a thickness of 6 nm was formed on the back side of the wafer as an intrinsic silicon-based thin film.
  • the film formation conditions for the second i-type amorphous silicon layer were the same as the film formation conditions for the first i-type amorphous silicon layer described above.
  • an n-type amorphous silicon layer having a thickness of 4 nm was formed on the second i-type amorphous silicon layer as a one-conductivity-type silicon-based thin film.
  • the conditions for forming the n-type amorphous silicon layer were as follows: substrate temperature: 150 ° C., pressure: 60 Pa, SiH 4 / PH 3 flow ratio: 1/2, input power density: 0.01 W / cm 2 .
  • the PH 3 gas flow rate mentioned above is the flow rate of the diluted gas diluted with H 2 to a PH 3 concentration of 5000 ppm.
  • ITO was formed into a film with a thickness of 80 nm as a first transparent electrode layer on the p-type amorphous silicon layer using a sputtering apparatus.
  • the ITO was formed by applying indium tin oxide as a target and applying a power density of 0.5 W / cm 2 in an argon atmosphere with a substrate temperature: room temperature and a pressure: 0.2 Pa.
  • ITO was formed as a second transparent electrode layer on the n-type amorphous silicon layer with a thickness of 80 nm under the same conditions as described above.
  • a comb-shaped first collector electrode was formed on the first transparent electrode layer with a silver paste using a screen printing method. Subsequently, on the second transparent electrode layer, silver was formed to a thickness of 500 nm using a sputtering method, thereby forming a second collector electrode that covers the entire surface of the second transparent electrode layer.
  • the laminated body produced as described above was annealed at 190 ° C. for 1 hour to produce a solar cell before division.
  • the solar cell before the division was diced from the surface of the semiconductor substrate by a full cut using a dicing apparatus “DAD3350” manufactured by DISCO, and the solar cell of Example 1 was obtained.
  • a hub blade was used as the dicing blade, the diamond abrasive grain size of the dicing blade was # 4000 based on JIS R6001 (1998), and the dicing speed was 10 mm / sec.
  • Example 2 A solar cell of Example 2 was fabricated in the same manner as Example 1 except that the dicing speed was changed to 50 mm / sec.
  • Example 3 A solar cell of Example 3 was made in the same manner as Example 1 except that the dicing speed was changed to 100 mm / sec.
  • Comparative Example 1 After preparing the solar cell before division in the same manner as in Example 1, using the third harmonic of the YAG laser (wavelength 355 nm), after performing laser scribing on the solar cell before division from the back side, The solar cell of Comparative Example 1 was fabricated by splitting.
  • Example 4 A solar cell of Example 4 was fabricated in the same manner as Example 1 except that the diamond abrasive grain size was changed to # 2000 based on JIS R6001 (1998) and the dicing speed was changed to 100 mm / sec.
  • Example 5 A solar cell of Example 5 was produced in the same manner as Example 1 except that the diamond abrasive grain size was changed to # 1000 based on JIS R6001 (1998) and the dicing speed was changed to 100 mm / sec.
  • FIG. 3 is a diagram showing the relationship between the dicing speed and the open circuit voltage.
  • FIG. 3 also shows the open circuit voltage of Comparative Example 1 using the laser dicing method.
  • FIG. 3 shows that the effect of the dicing speed on the open circuit voltage is small. Further, when Examples 1 to 3 using the mechanical dicing method are compared with Comparative Example 1 using the laser dicing method, even the mechanical dicing method shows an open circuit voltage equal to or higher than that of the laser dicing method. I understand.
  • FIG. 4 is a diagram showing the relationship between the dicing speed and the fill factor.
  • FIG. 4 also shows the fill factor of Comparative Example 1 using the laser dicing method. From FIG. 4, it can be seen that the dicing speed greatly affects the fill factor, and that the fill factor improves as the dicing speed decreases. Further, when Examples 1 to 3 using the mechanical dicing method are compared with Comparative Example 1 using the laser dicing method, it can be seen that the mechanical dicing method can greatly improve the fill factor as compared with the laser dicing method. The above results overturn the common technical knowledge that the conventional mechanical dicing method is supposed to generate a leak current and reduce the fill factor, and cannot be predicted from the conventional common technical knowledge.
  • FIG. 5 is a graph showing the relationship between the abrasive grain size of the blade and the open circuit voltage.
  • FIG. 5 also shows the open circuit voltage of Comparative Example 1 using the laser dicing method.
  • FIG. 5 shows that the influence of the abrasive grain size of the blade on the open circuit voltage is small.
  • FIG. 6 is a diagram showing the relationship between the abrasive grain size of the blade and the fill factor.
  • the open circuit voltage of the comparative example 1 which used the laser dicing method was also shown. It can be seen from FIG. 6 that the fill factor improves as the abrasive grain size of the blade decreases.
  • the maximum length of chipping marks can be controlled to 45 ⁇ m or less by setting the dicing speed to 10 mm / sec or more and 100 mm / sec or less and the grain size of diamond abrasive grains to # 1000 or less.
  • FIG. 7 the relationship between the maximum chipping trace length and the open circuit voltage is shown in FIG. 7, and the relationship between the maximum chipping trace length and the fill factor is shown in FIG. 7 and 8 also show the open-circuit voltage and the fill factor of Comparative Example 1 using the laser dicing method for comparison.
  • FIG. 7 shows that the influence of the size of the chipping mark on the open circuit voltage is small. Further, it can be seen from FIG. 8 that the size of the chipping mark greatly affects the fill factor, and that the fill factor is improved when the size of the chipping mark is reduced. Further, it can be seen from FIG. 8 that, in Examples 1 to 5 in which the maximum length of the chipping mark is 45 ⁇ m or less, the fill factor can be greatly improved as compared with Comparative Example 1.
  • the semiconductor substrate is divided after the photoelectric conversion portion, the first electrode, and the second electrode are formed.
  • the photoelectric conversion part may be formed on the semiconductor substrate and then divided, and the first electrode and the second electrode may be formed on the divided semiconductor substrate.
  • the semiconductor substrate may be divided, and the photoelectric conversion unit, the first electrode, and the second electrode may be formed on the divided semiconductor substrate. Even in such a division order, the above solar cell manufacturing method can suppress the occurrence of leakage current due to chipping traces in a semiconductor substrate, thereby providing a solar cell that suppresses a decrease in fill factor it can.

Abstract

太陽電池１００は、光電変換部１０と、第１電極２０と、第２電極３０とを備えた半導体基板を備え、前記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、前記半導体基板の少なくとも一方の主面の端部にチッピング痕を有し、前記チッピング痕の前記半導体基板の側辺に沿った最大長さが、４５μｍ以下であり、前記半導体基板は、レーザーの照射によるスクライブ痕を有さない。太陽電池１００は、曲線因子の低下を抑制できる。

Description

太陽電池及びその製造方法、並びに太陽電池モジュール
　本発明は、太陽電池及びその製造方法、並びにその太陽電池を備えた太陽電池モジュールに関するものである。
　太陽電池を用いた発電システムの場合、いくつかの太陽電池を接続してモジュール化した太陽電池モジュールが使用される。その太陽電池モジュールは、半導体基板の上に光電変換部を形成した後に、種々の大きさに分割して太陽電池単セルを作製し、その太陽電池単セルを複数接続して作製されるものもある。従って、太陽電池モジュールの作製工程として、太陽電池の分割は重要な工程となる。
　従来、太陽電池の分割は、レーザーを用いたレーザーダイシング法やダイシングソーを用いたメカニカルダイシング法により行われていた（例えば、特許文献１、２）。
特開２００６－２８６６７３号公報 特開２０１２－１１４３８８号公報
　しかし、レーザーダイシング法では、レーザーの熱により半導体基板が損傷することが避けられず、また、特許文献１には、メカニカルダイシング法では、ｐｎ接合部の短絡等を要因として太陽電池の曲線因子が低下することが指摘されている。
　また、特許文献２では、両面電極型太陽電池用基板をメカニカルダイシング法で切断することが記載されているが、太陽電池の曲線因子については全く検討されておらず、曲線因子の低下の抑制の可否については不明である。
　このようにメカニカルダイシング法は、従来から太陽電池の曲線因子の低下を抑制し難い虞があり、太陽電池の分割方法として、実用化されてこなかった。
　本発明は、上記問題を解決したもので、曲線因子を改善した太陽電池及びその製造方法、並びにその太陽電池を備えた太陽電池モジュールを提供するものである。
　本発明の太陽電池は、半導体基板を含む太陽電池であって、前記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、前記半導体基板の少なくとも一方の主面の端部にチッピング痕を有し、前記チッピング痕の前記半導体基板の側辺に沿った最大長さが、４５μｍ以下であることを特徴とする。
　本発明の太陽電池モジュールは、上記本発明の太陽電池を複数含むことを特徴とする。
　本発明の太陽電池の製造方法は、半導体基板を、ブレードを備えたダイシングソーにより分割するダイシングを含む太陽電池の製造方法であって、前記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、前記ダイシングソーのダイシング速度が、１０ｍｍ／ｓｅｃ以上１００ｍｍ／ｓｅｃ以下であり、前記ブレードは、ダイヤモンド砥粒を備え、前記ダイヤモンド砥粒の粒度が、日本工業規格（ＪＩＳ）Ｒ６００１（１９９８）に規定する♯１０００以下であることを特徴とする。
　本発明によれば、曲線因子を改善した太陽電池及び太陽電池モジュールを提供することができる。
図１は、本発明の実施形態の太陽電池の一例を示す模式断面図である。 図２は、本発明の実施形態の太陽電池の製造工程の一例を示す模式図である。 図３は、ダイシングスピードと開放電圧との関係を示す図である。 図４は、ダイシングスピードと曲線因子との関係を示す図である。 図５は、ブレードの砥粒の粒度と開放電圧との関係を示す図である。 図６は、ブレードの砥粒の粒度と曲線因子との関係を示す図である。 図７は、チッピング痕の最大長さと開放電圧との関係を示す図である。 図８は、チッピング痕の最大長さと曲線因子との関係を示す図である。
　本発明の発明者らは、メカニカルダイシング法により太陽電池を分割した際に、太陽電池の曲線因子が低下する要因を種々検討した結果、ダイシング時に半導体基板の端部に生じるチッピング痕の大きさが、太陽電池の曲線因子に影響していることを見出し、本発明を完成するに至った。ここで、チッピング痕とは、メカニカルダイシングにより生じる半導体基板の表面の欠損部をいう。以下、本発明の実施形態について説明する。
　（太陽電池）
　先ず、太陽電池の実施形態について説明する。本実施形態の太陽電池は、半導体基板を備え、上記半導体基板の厚さは、７０μｍ以上２００μｍ以下であり、上記半導体基板の少なくとも一方の主面の端部にチッピング痕を有し、上記チッピング痕の上記半導体基板の側辺に沿った最大長さが、４５μｍ以下である。
　このようにチッピング痕の大きさを上記範囲内にすることにより、チッピング痕に起因するリーク電流の発生を抑制でき、その結果太陽電池の曲線因子の低下を抑制できるものと考えられる。
　上記チッピング痕は、上記半導体基板をメカニカルダイシング法により分割することにより発生し、そのメカニカルダイシング法の条件を最適化することにより、上記チッピング痕の大きさを上記範囲内に設定できる。また、上記半導体基板は、レーザーダイシング法により分割されていないため、レーザー照射によるスクライブ痕を有さない。
　上記チッピング痕は、１つの欠損のみで形成されている場合だけでなく、複数の欠損が集まって形成されている場合がある。従って、チッピング痕の半導体基板の側辺に沿った最大長さは、１つの欠損のみで形成されている場合はその１つの欠損の最大長さとなり、複数の欠損が集まって形成されている場合は連なった欠損による最大長さとなる。また、上記チッピング痕の最大長さの下限値は特に限定されないが、通常のメカニカルダイシング法では、上記最大長さの下限値は０．１μｍ程度となる。
　上記チッピング痕の最大長さは、走査型電子顕微鏡等で半導体基板を観察することにより測定することができる。
　上記半導体基板の厚さは、７０μｍ以上２００μｍ以下に設定されており、この点で集積回路等に用いる厚さが５００μｍを超える半導体チップの基板とは異なる。
　また、上記太陽電池は、上記半導体基板に対して、光電変換部、第１電極、及び第２電極が形成されており、上記第１電極が上記半導体基板の第１主面に配置され、上記第２電極が上記半導体基板の第２主面に配置されている両面電極型太陽電池であってもよく、また、上記第１電極及び上記第２電極が、上記半導体基板の同一の主面に配置されている裏面電極型太陽電池であってもよい。
　上記半導体基板は、単結晶シリコン基板又は多結晶シリコン基板を用いることができ、単結晶シリコン基板を用いると高い光電変換効率を実現でき、多結晶シリコン基板を用いると、より安価に太陽電池を製造できる。
　次に、本実施形態の太陽電池を図面に基づき説明する。本実施形態の太陽電池は、光電変換効率が高いヘテロ接合型太陽電池が好ましく、以下の実施形態ではヘテロ接合型太陽電池について説明するが、本発明の太陽電池は、ヘテロ接合型太陽電池に限定されず、例えばホモ接合型太陽電池であってもよい。
　図１は、本実施形態の太陽電池の一例を示す模式断面図である。図１において、太陽電池１００は、光電変換部１０と、光電変換部１０の両側に第１電極２０及び第２電極３０とを備えている。
　＜光電変換部＞
　光電変換部１０は、半導体基板１１（以下、単に基板１１ともいう。）の光入射面側となる第１主面（以下、表面ともいう。）の上に、真性シリコン系薄膜１２ａ、導電型シリコン系薄膜１３ａがこの順に積層されて配置されている。また、基板１１の光入射面側とは反対側となる第２主面（以下、裏面ともいう。）の上に、真性シリコン系薄膜１２ｂ、導電型シリコン系薄膜１３ｂがこの順に積層されて配置されている。
　基板１１は、一導電型単結晶シリコン基板によって形成されている。ここで、一般的に単結晶シリコン基板には、シリコン原子に電子を導入するための原子（例えばリン）を含有させたｎ型と、シリコン原子に正孔を導入する原子（例えばホウ素）を含有させたｐ型とがある。ここでいう「一導電型」とは、ｎ型又はｐ型のどちらか一方であることをいう。即ち、基板１１は、ｎ型又はｐ型のどちらか一方の単結晶シリコン基板である。基板１１は、ｎ型単結晶シリコン基板であることが好ましい。
　基板１１は、表面及び裏面にテクスチャ構造（凹凸構造）を有していることが好ましい。このようになっていると、基板１１を基体として形成される光電変換部１０もテクスチャ構造を備えることになる。これにより、太陽電池１００は、入射した光を光電変換部１０の内部に閉じ込めることができ、発電効率を向上できる。
　基板１１には、チッピング痕がないことが好ましいが、基板１１をメカニカルダイシング法により分割したことによりチッピング痕が生じた場合でも、上記チッピング痕の基板１１の側辺に沿った最大長さは４５μｍ以下、好ましくは２５μｍ以下、より好ましくは１０μｍ以下とする。このように比較的小さなチッピング痕にすることで、チッピング痕に起因する、基板１１の表面と裏面との間でのリーク電流の発生を抑制でき、その結果太陽電池の曲線因子の低下を抑制できる。
　シリコン系薄膜１２ａ、１３ａ、１２ｂ、１３ｂの製膜方法としては、プラズマＣＶＤ法が好ましい。導電型シリコン系薄膜１３ａ、１３ｂは、一導電型又は逆導電型のシリコン系薄膜である。ここでいう「逆導電型」とは、「一導電型」と異なる導電型であることをいう。例えば、「一導電型」がｎ型である場合には、「逆導電型」はｐ型である。本実施形態では、導電型シリコン系薄膜１３ａは、逆導電型シリコン系薄膜であり、導電型シリコン系薄膜１３ｂは、一導電型シリコン系薄膜である。シリコン系薄膜１２ａ、１３ａ、１２ｂ、１３ｂは、通常、非晶質シリコン系薄膜として形成することが好ましい。
　本実施形態では、導電型シリコン系薄膜１３ａは、ｐ型非晶質シリコン系薄膜とし、導電型シリコン系薄膜１３ｂは、ｎ型非晶質シリコン系薄膜としている。真性シリコン系薄膜１２ａ、１２ｂとしては、シリコンと水素で構成されるｉ型水素化非晶質シリコンが好ましい。
　＜第１電極及び第２電極＞
　第１電極２０は、第１透明電極層２１及び第１集電極２２からなり、光電変換部１０の導電型シリコン系薄膜１３ａの上に、第１透明電極層２１及び第１集電極２２がこの順に配置されて形成されている。第２電極３０は、第２透明電極層３１及び第２集電極３２からなり、光電変換部１０の導電型シリコン系薄膜１３ｂの上に、第２透明電極層３１及び第２集電極３２がこの順に配置されて形成されている。
　［透明電極層］
　第１透明電極層２１、第２透明電極層３１は、導電性酸化物を主成分として形成されることが好ましい。上記導電性酸化物としては、例えば、酸化亜鉛、酸化インジウム、酸化錫等を単独又は混合して用いることができる。導電性、光学特性、及び長期信頼性の観点から、酸化インジウムを主成分として含んだインジウム系酸化物が好ましい。ここで「主成分」とは、その含有割合が５０質量％より多いことを意味し、７０質量％以上が好ましく、８５質量％以上がより好ましい。また、透明電極層２１、３１の主成分として用いられる上記導電性酸化物は、利用状況に応じて、Ｓｎ、Ｗ、Ａｓ、Ｚｎ、Ｇｅ、Ｃａ、Ｓｉ、Ｃ等の少なくとも一種の元素をドーパントとして含むことが好ましい。中でもドーパントとしてＳｎを用いた酸化インジウム錫（ＩＴＯ）が特に好ましく用いられる。
　第１透明電極層２１、第２透明電極層３１は、単層構造でもよく、複数の層からなる積層構造でもよい。光入射面側の第１透明電極層２１の厚さは、透明性、導電性、及び光反射低減の観点から、１０ｎｍ以上１４０ｎｍ以下であることが好ましい。第１透明電極層２１の役割は、第１集電極２２へのキャリアの輸送であるから、その厚さを１０ｎｍ以上にすることによって、必要な導電性を付与できる。また、第１透明電極層２１の厚さを１４０ｎｍ以下にすることにより、第１透明電極層２１での光吸収ロスを小さくでき、光透過率の低下に伴う光電変換効率の低下を抑制することができる。更に、第１透明電極層２１の厚さが上記範囲内であれば、第１透明電極層２１内のキャリア濃度上昇も防ぐことができる。そのため、赤外域の光透過率低下に伴う光電変換効率の低下も抑制される。一方、裏面側の第２透明電極層３１の厚さは特に限定されないが、第１透明電極層２１の厚さと同等とすることができる。
　第１透明電極層２１、第２透明電極層３１の形成方法は特に限定されないが、例えばスパッタリング法等により形成することができる。
　［集電極］
　光入射面側の第１集電極２２は、櫛形状等の透光部を有するパターンに形成されていることが好ましい。光入射面側の第１集電極２２が透光部を有さないと、遮光損が大きくなり、光取りこみ量が低減するため、短絡電流が低下するからである。第１集電極２２は、インクジェット法、スクリーン印刷法、導線接着法、スプレー法、真空蒸着法、スパッタリング法、めっき法等の公知技術によって作製できる。中でも、より細線化が可能であることからめっき法により形成することが好ましい。
　裏面側の第２集電極３２は、第２透明電極層３１の全面を覆って形成されていることが好ましい。光反射効率を高めるためである。第２集電極３２としては、近赤外から赤外域の反射率が高く、且つ導電性や化学的安定性が高い材料を用いることが望ましい。このような特性を満たす材料としては、銀やアルミニウム等が挙げられる。第２集電極３２の形成方法は特に限定されないが、スパッタリング法や真空蒸着法等の物理気相堆積法、スクリーン印刷等の印刷法、めっき法等が適用可能である。第２集電極３２は、裏面側の電極として用いられるため、グリッド電極として形成してもよい。
　（太陽電池モジュール）
　次に、太陽電池モジュールの実施形態について説明する。本実施形態の太陽電池モジュールは、前述の実施形態の太陽電池を複数備えている。本実施形態の太陽電池モジュールは、上記太陽電池を複数備えているため、太陽電池の曲線因子の低下を抑制できる。即ち、本実施形態の太陽電池モジュールを構成する各太陽電池は、半導体基板の側辺に沿ったチッピング痕の最大長さが４５μｍ以下と比較的小さな大きさであるため、チッピング痕に起因するリーク電流の発生を抑制でき、その結果太陽電池の曲線因子の低下を抑制できる。
　（太陽電池の製造方法）
　次に、太陽電池の製造方法の実施形態について説明する。本実施形態の太陽電池の製造方法は、半導体基板を、ブレードを備えたダイシングソーにより分割するダイシングを含み、上記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、上記ダイシングソーのダイシング速度が、１０ｍｍ／ｓｅｃ以上１００ｍｍ／ｓｅｃ以下であり、上記ブレードは、ダイヤモンド砥粒を備え、上記ダイヤモンド砥粒の粒度が、日本工業規格（ＪＩＳ）Ｒ６００１（１９９８）に規定する♯１０００以下である。
　上記太陽電池の製造方法では、メカニカルダイシング法により上記半導体基板を分割しても、半導体基板の側辺に沿ったチッピング痕の最大長さを４５μｍ以下にできるため、チッピング痕に起因するリーク電流の発生を抑制でき、その結果曲線因子の低下を抑制した太陽電池を提供できる。
　上記ダイシングソーのダイシング速度を１０ｍｍ／ｓｅｃ以上１００ｍｍ／ｓｅｃ以下に設定し、上記ダイヤモンド砥粒の粒度をＪＩＳ　Ｒ６００１（１９９８）に規定する♯１０００以下に設定することにより、上記半導体基板の端部のチッピング痕を小さくできる。上記ダイシングソーのダイシング速度は、１０ｍｍ／ｓｅｃ以上５０ｍｍ／ｓｅｃ以下がより好ましい。また、上記ダイヤモンド砥粒の粒度は、ＪＩＳ　Ｒ６００１（１９９８）に規定する♯２０００がより好ましく、♯４０００が更に好ましい。ここで、ＪＩＳ　Ｒ６００１（１９９８）に規定する粒度は、その番号が大きくなるに従って、粒子の平均粒子径は小さくなるものである。即ち、♯４０００の平均粒子径＜♯２０００の平均粒子径＜♯１０００の平均粒子径の関係がある。
　また、本実施形態において、ＪＩＳ　Ｒ６００１（１９９８）に規定する粒度の測定方法は、ＪＩＳ　Ｒ　６００２（１９９８）に規定する電気抵抗試験方法に従うものである。
　また、上記半導体基板の厚さを７０μｍ以上２００μｍ以下に設定することにより、上記ダイシング工程においてダイシングソーにより上記半導体基板を分割する際に、上記半導体基板が適度にたわみ、上記半導体基板にクラックや割れが発生することを抑制でき、上記半導体基板のダメージを低減できる。
　上記ブレードとしては、ハブブレードを用いることが好ましい。ここで、ハブブレードとは、ブレードとブレード取り付け冶具とが一体化したものをいう。上記半導体基板を、ハブブレードを備えたダイシングソーを用いて分割することにより、ブレード回転時の振動を抑制できるため、上記半導体基板の振動も小さくでき、上記半導体基板への微細なクラックの発生も抑制でき、太陽電池の光変換効率の低下を防止できる。
　上記ダイシングソーによる分割は、フルカットにより行われてもよいし、ハーフカット及び折割により行われてもよい。また、上記半導体基板に対するダイシングの切り込み面は、上記半導体基板の表面又は裏面のどちらであってもよい。
　続いて、本実施形態の太陽電池の製造方法の一例を図面に基づき説明する。図２は、本実施形態の太陽電池の製造工程の一例を示す模式図である。
　先ず、図２Ａに示すように、光電変換部と、第１電極と、第２電極とを備えた半導体基板１１０、粘着シート１２０及び半導体基板１１０を収容するフレーム（枠）１３０を準備し、次に、半導体基板１１０を粘着シート１２０に貼り付けた後、粘着シート１２０をフレーム１３０に貼り付けて固定する。図２Ｂは、半導体基板１１０を貼り付けた粘着シート１２０をフレーム１３０に貼り付けて固定した状態を示す斜視図である。
　次に、図２Ｃに示すように、ハブブレード１４１を備えたダイシングブレード１４０により、フレーム１３０の外側から半導体基板１１０を分割する。ここで、半導体基板１１０に対するダイシングブレード１４０の切り込み面は、表面及び裏面のどちらであってもよい。その後、半導体基板１１０を固定したままフレーム１３０全体を洗浄した後、フレーム１３０から半導体基板を取り出す。図２Ｄは、分割された半導体基板１１１をフレーム１３０から取り出した状態を示す図である。半導体基板１１１の側辺１１１ａには、チッピング痕１１１ｂが形成されている。また、半導体基板１１１の側辺に沿ったチッピング痕１１１ｂの最大長さＷは、４５μｍ以下となっている。
　分割された半導体基板１１１は、太陽電池として用いることができ、半導体基板１１１を複数接続することで、太陽電池モジュールとすることができる。
　以下、実施例に基づいて本発明を詳細に説明する。但し、下記実施例は、本発明を制限するものではない。また、本明細書においてテクスチャ構造を有する半導体基板及びその上に形成された薄膜の厚さは、テクスチャ構造における凹部最底部又は凸部最頂部から半導体基板の厚さ方向に沿って測定される厚さを意味する。
　（実施例１）
　一導電型単結晶シリコン基板として、入射面の面方位が（１００）で、厚みが２００μｍのｎ型単結晶シリコンウェハを用い、このシリコンウェハを２質量％のＨＦ水溶液に３分間浸漬し、表面の酸化シリコン膜を除去した後、超純水によるリンスを２回行った。このシリコンウェハを、７０℃に保持された５質量％ＫＯＨ／１５質量％イソプロピルアルコールの混合水溶液に１５分間浸漬し、ウェハの表面をエッチングすることでテクスチャを形成した。その後、超純水によるリンスを２回行った。ここで、原子間力顕微鏡（パシフィックナノテクノロジー社製）により、ウェハの表面観察を行ったところ、ウェハの表面はエッチングが最も進行しており、（１１１）面が露出したピラミッド型のテクスチャが形成されていた。
　次に、エッチング後のウェハをＣＶＤ装置へ導入し、その光入射面側に、真性シリコン系薄膜として第１のｉ型非晶質シリコン層を５ｎｍの膜厚で製膜した。第１のｉ型非晶質シリコン層の製膜条件は、基板温度：１５０℃、圧力：１２０Ｐａ、ＳｉＨ4／Ｈ2流量比：３／１０、投入パワー密度：０．０１１Ｗ／ｃｍ2とした。
　次に、第１のｉ型非晶質シリコン層の上に、逆導電型シリコン系薄膜としてｐ型非晶質シリコン層を７ｎｍの膜厚で製膜した。上記ｐ型非晶質シリコン層の製膜条件は、基板温度：１５０℃、圧力：６０Ｐａ、ＳｉＨ4／Ｂ2Ｈ6流量比：１／３、投入パワー密度：０．０１Ｗ／ｃｍ2とした。上記でいうＢ2Ｈ6ガス流量は、Ｈ2によりＢ2Ｈ6濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　次に、ウェハの裏面側に、真性シリコン系薄膜として第２のｉ型非晶質シリコン層を６ｎｍの膜厚で製膜した。第２のｉ型非晶質シリコン層の製膜条件は、前述の第１のｉ型非晶質シリコン層の製膜条件と同様とした。次に、第２のｉ型非晶質シリコン層の上に、一導電型シリコン系薄膜としてｎ型非晶質シリコン層を４ｎｍの膜厚で製膜した。上記ｎ型非晶質シリコン層の製膜条件は、基板温度：１５０℃、圧力：６０Ｐａ、ＳｉＨ4／ＰＨ3流量比：１／２、投入パワー密度：０．０１Ｗ／ｃｍ2とした。上記でいうＰＨ3ガス流量は、Ｈ2によりＰＨ3濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　次に、スパッタリング装置を用いて、上記ｐ型非晶質シリコン層の上に、第１透明電極層としてＩＴＯを８０ｎｍの膜厚で製膜した。上記ＩＴＯは、ターゲットとして酸化インジウム錫を用い、基板温度：室温、圧力：０．２Ｐａのアルゴン雰囲気中で、０．５Ｗ／ｃｍ2のパワー密度を印加して製膜した。続いて、上記ｎ型非晶質シリコン層の上に、第２透明電極層としてＩＴＯを上記と同様の条件で８０ｎｍの膜厚で製膜した。
　次に、第１透明電極層の上に、スクリーン印刷法を用いて銀ペーストにて櫛形状の第１集電極を形成した。続いて、第２透明電極層の上に、スパッタリング法を用いて銀を５００ｎｍの膜厚で製膜し、第２透明電極層の全面を覆う第２集電極を形成した。
　次に、上記のように作製した積層体を１９０℃で１時間アニール処理を行い、分割前の太陽電池を作製した。
　続いて、上記分割前の太陽電池を、ＤＩＳＣＯ社製のダイシング装置"ＤＡＤ３３５０"を用いて、半導体基板の表面からフルカットによりダイシングし、実施例１の太陽電池を得た。ダイシングブレードとしてはハブブレードを用い、ダイシングブレードのダイヤモンド砥粒の粒度はＪＩＳ　Ｒ６００１（１９９８）に基づく♯４０００とし、ダイシングスピードは１０ｍｍ／ｓｅｃとした。
　（実施例２）
　ダイシングスピードを５０ｍｍ／ｓｅｃに変更した以外は、実施例１と同様にして実施例２の太陽電池を作製した。
　（実施例３）
　ダイシングスピードを１００ｍｍ／ｓｅｃに変更した以外は、実施例１と同様にして実施例３の太陽電池を作製した。
　（比較例１）
　実施例１と同様にして分割前の太陽電池を作製した後、ＹＡＧレーザーの第三高調波（波長３５５ｎｍ）を用いて、上記分割前の太陽電池を裏面側からレーザースクライブ加工を行った後、折割により分割し、比較例１の太陽電池を作製した。
　（実施例４）
　ダイヤモンド砥粒の粒度をＪＩＳ　Ｒ６００１（１９９８）に基づく♯２０００に変更し、ダイシングスピードを１００ｍｍ／ｓｅｃに変更した以外は、実施例１と同様にして実施例４の太陽電池を作製した。
　（実施例５）
　ダイヤモンド砥粒の粒度をＪＩＳ　Ｒ６００１（１９９８）に基づく♯１０００に変更し、ダイシングスピードを１００ｍｍ／ｓｅｃに変更した以外は、実施例１と同様にして実施例５の太陽電池を作製した。
　以上のように作製した実施例１～５及び比較例１の太陽電池の光電変換特性として、開放電圧（Ｖｏｃ）及び曲線因子（ＦＦ）を測定した。その結果を図３～図６に示す。
　図３は、ダイシングスピードと開放電圧との関係を示す図である。また、図３では、レーザーダイシング法を用いた比較例１の開放電圧も示した。図３から、ダイシングスピードが開放電圧に与える影響は小さいことが分かる。また、メカニカルダイシング法を用いた実施例１～３と、レーザーダイシング法を用いた比較例１とを比較すると、メカニカルダイシング法であっても、レーザーダイシング法と同等以上の開放電圧を示すことが分かる。
　図４は、ダイシングスピードと曲線因子との関係を示す図である。また、図４では、レーザーダイシング法を用いた比較例１の曲線因子も示した。図４から、ダイシングスピードが曲線因子に大きく影響しており、ダイシングスピードが遅くなると曲線因子が向上することが分かる。また、メカニカルダイシング法を用いた実施例１～３と、レーザーダイシング法を用いた比較例１とを比較すると、メカニカルダイシング法は、レーザーダイシング法に比べて大きく曲線因子を向上できることが分かる。以上の結果は、従来のメカニカルダイシング法ではリーク電流が発生して曲線因子が低下するとされていた技術常識を覆すものであり、従来の技術常識からは予測できない結果である。
　図５は、ブレードの砥粒の粒度と開放電圧との関係を示す図である。図５では、レーザーダイシング法を用いた比較例１の開放電圧も示した。図５から、ブレードの砥粒の粒度が開放電圧に与える影響は小さいことが分かる。
　図６は、ブレードの砥粒の粒度と曲線因子との関係を示す図である。図６では、レーザーダイシング法を用いた比較例１の開放電圧も示した。図６から、ブレードの砥粒の粒度が小さくなるほど曲線因子が向上することが分かる。
　次に、実施例１～５及び比較例１の太陽電池の端部を走査型電子顕微鏡により観察し、チッピング痕の半導体基板の側辺に沿った最大長さを測定した。チッピング痕が複数存在する場合は、その中での最大長さを測定結果とした。その結果、実施例１～５ではチッピング痕は確認されたが、比較例１ではチッピング痕は確認されなかった。その測定結果を表１に示す。また、表１には、ダイシングスピード及びダイヤモンド砥粒の粒度を合わせて示した。
Figure JPOXMLDOC01-appb-T000001
　表１から、ダイシングスピードを１０ｍｍ／ｓｅｃ以上１００ｍｍ／ｓｅｃ以下とし、且つ、ダイヤモンド砥粒の粒度を♯１０００以下とすることで、チッピング痕の最大長さを４５μｍ以下に制御できることが分かる。
　上記結果に基づき、チッピング痕の最大長さと開放電圧との関係を図７に示し、チッピング痕の最大長さと曲線因子との関係を図８に示す。図７及び図８では、比較のため、レーザーダイシング法を用いた比較例１の開放電圧及び曲線因子もそれぞれ示した。
　図７から、チッピング痕の大きさが開放電圧に与える影響は小さいことが分かる。また、図８から、チッピング痕の大きさが曲線因子に大きく影響しており、チッピング痕の大きさが小さくなると曲線因子が向上することが分かる。また、図８から、チッピング痕の最大長さを４５μｍ以下とした実施例１～５では、比較例１に比べて、曲線因子を大きく向上できることが分かる。
　以上の実施例では、半導体基板に対して、光電変換部、第１電極、及び第２電極を形成させた後に分割させているが、これに限定されるものではない。例えば、半導体基板に対して光電変換部を形成させた後に分割させ、分割後の半導体基板に第１電極、第２電極を形成させてもよい。また、半導体基板を分割させ、分割後の半導体基板に光電変換部、第１電極、第２電極を形成させてもよい。これらのような分割順であっても、上記太陽電池の製造方法であれば、半導体基板におけるチッピング痕に起因するリーク電流の発生を抑制でき、その結果曲線因子の低下を抑制した太陽電池を提供できる。
　１０　光電変換部
　１１　半導体基板
　１２ａ、１２ｂ　真性シリコン系薄膜
　１３ａ、１３ｂ　導電型シリコン系薄膜
　２０　第１電極
　２１　第１透明電極層
　２２　第１集電極
　３０　第２電極
　３１　第２透明電極層
　３２　第２集電極
１００　太陽電池
１１０　半導体基板
１２０　粘着シート
１３０　フレーム
１４０　ダイシングブレード
１４１　ハブブレード
１１１　半導体基板
１１１ａ　側辺
１１１ｂ　チッピング痕

Claims (10)

  1. 　半導体基板を含む太陽電池であって、
    　前記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、
    　前記半導体基板の少なくとも一方の主面の端部にチッピング痕を有し、
    　前記チッピング痕の前記半導体基板の側辺に沿った最大長さが、４５μｍ以下であることを特徴とする太陽電池。
  2. 　前記半導体基板は、レーザーの照射によるスクライブ痕を有さない請求項１に記載の太陽電池。
  3. 　前記半導体基板には、光電変換部、第１電極、及び第２電極が形成されており、
    　前記第１電極が前記半導体基板の第１主面に配置され、前記第２電極が前記半導体基板の第２主面に配置されている請求項１又は２に記載の太陽電池。
  4. 　前記半導体基板には、光電変換部、第１電極、及び第２電極が形成されており、
    　前記第１電極及び前記第２電極が、前記半導体基板の同一の主面に配置されている請求項１又は２に記載の太陽電池。
  5. 　前記半導体基板は、単結晶シリコン基板又は多結晶シリコン基板である請求項１～４のいずれか１項に記載の太陽電池。
  6. 　請求項１～５のいずれか１項に記載の太陽電池を複数含むことを特徴とする太陽電池モジュール。
  7. 　半導体基板を、ブレードを備えたダイシングソーにより分割するダイシングを含む太陽電池の製造方法であって、
    　前記半導体基板の厚さが、７０μｍ以上２００μｍ以下であり、
    　前記ダイシングソーのダイシング速度が、１０ｍｍ／ｓｅｃ以上１００ｍｍ／ｓｅｃ以下であり、
    　前記ブレードは、ダイヤモンド砥粒を備え、
    　前記ダイヤモンド砥粒の粒度が、日本工業規格（ＪＩＳ）Ｒ６００１（１９９８）に規定する♯１０００以下であることを特徴とする太陽電池の製造方法。
  8. 　前記ブレードとして、ハブブレードを用いる請求項７に記載の太陽電池の製造方法。
  9. 　前記ダイシングソーによる分割が、フルカットにより行われる請求項７又は８に記載の太陽電池の製造方法。
  10. 　前記ダイシングソーによる分割が、ハーフカット及び折割により行われる請求項７又は８に記載の太陽電池の製造方法。
PCT/JP2017/021436 2016-09-20 2017-06-09 太陽電池及びその製造方法、並びに太陽電池モジュール WO2018055847A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780057282.0A CN109716540A (zh) 2016-09-20 2017-06-09 太阳能电池及其制造方法以及太阳能电池模块
US16/334,689 US20210288196A1 (en) 2016-09-20 2017-06-09 Solar cell and method for manufacturing same, and solar cell module
JP2018540635A JPWO2018055847A1 (ja) 2016-09-20 2017-06-09 太陽電池及びその製造方法、並びに太陽電池モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-183302 2016-09-20
JP2016183302 2016-09-20

Publications (1)

Publication Number Publication Date
WO2018055847A1 true WO2018055847A1 (ja) 2018-03-29

Family

ID=61689532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/021436 WO2018055847A1 (ja) 2016-09-20 2017-06-09 太陽電池及びその製造方法、並びに太陽電池モジュール

Country Status (4)

Country Link
US (1) US20210288196A1 (ja)
JP (1) JPWO2018055847A1 (ja)
CN (1) CN109716540A (ja)
WO (1) WO2018055847A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888082B2 (en) * 2021-09-29 2024-01-30 Dual Helios Semiconductor Equipment Company, Inc. Systems and methods for making solar panels or components thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097310A (en) * 1975-06-03 1978-06-27 Joseph Lindmayer Method of forming silicon solar energy cells
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2009076950A (ja) * 2009-01-15 2009-04-09 Renesas Technology Corp 半導体装置の製造方法
JP2011187555A (ja) * 2010-03-05 2011-09-22 Toyota Motor Corp 太陽電池モジュール
JP2012195453A (ja) * 2011-03-16 2012-10-11 Sharp Corp 裏面電極型太陽電池セルの分割方法及び裏面電極型太陽電池セル
WO2015152020A1 (ja) * 2014-03-31 2015-10-08 株式会社カネカ 太陽電池モジュールおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075816A1 (fr) * 2001-03-19 2002-09-26 Shin-Etsu Handotai Co.,Ltd. Pile solaire et son procede de fabrication
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097310A (en) * 1975-06-03 1978-06-27 Joseph Lindmayer Method of forming silicon solar energy cells
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2009076950A (ja) * 2009-01-15 2009-04-09 Renesas Technology Corp 半導体装置の製造方法
JP2011187555A (ja) * 2010-03-05 2011-09-22 Toyota Motor Corp 太陽電池モジュール
JP2012195453A (ja) * 2011-03-16 2012-10-11 Sharp Corp 裏面電極型太陽電池セルの分割方法及び裏面電極型太陽電池セル
WO2015152020A1 (ja) * 2014-03-31 2015-10-08 株式会社カネカ 太陽電池モジュールおよびその製造方法

Also Published As

Publication number Publication date
JPWO2018055847A1 (ja) 2019-07-11
US20210288196A1 (en) 2021-09-16
CN109716540A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN107710419B (zh) 太阳能电池和太阳能电池模块
JP5492354B1 (ja) 結晶シリコン太陽電池の製造方法、太陽電池モジュールの製造方法、結晶シリコン太陽電池並びに太陽電池モジュール
WO2012020682A1 (ja) 結晶シリコン系太陽電池
JP5421701B2 (ja) 結晶シリコン太陽電池及びその製造方法
US20140014175A1 (en) Solar cell element and solar cell module
JP5374250B2 (ja) 結晶シリコン太陽電池
JP6181979B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2014148392A1 (ja) 光発電装置
US10134928B2 (en) Photoelectric conversion element and solar cell module provided with same
US9997647B2 (en) Solar cells and manufacturing method thereof
JP6141670B2 (ja) 太陽電池の製造方法
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
JP2014072416A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP2011003654A (ja) 結晶シリコン系太陽電池
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
JP2013115057A (ja) 結晶シリコン太陽電池の製造方法
KR20130035876A (ko) 광전 변환 장치
JP5645734B2 (ja) 太陽電池素子
JP2011077454A (ja) 結晶シリコン系太陽電池とその製造方法
JP6143520B2 (ja) 結晶シリコン系太陽電池およびその製造方法
JP6285713B2 (ja) 結晶シリコン系太陽電池および太陽電池モジュール
JP2011066213A (ja) 光電変換装置及びその製造方法
JP2011003639A (ja) 結晶シリコン系太陽電池とその製造方法
JP4875566B2 (ja) 光電変換装置の製造方法
WO2017203751A1 (ja) 太陽電池及びその製造方法、並びに太陽電池パネル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17852628

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018540635

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17852628

Country of ref document: EP

Kind code of ref document: A1