JP2009188254A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】チップ欠け等を防止し、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い貫通配線付き半導体チップを得る。
【解決手段】貫通配線付き半導体チップの製造方法では、先ず、ウェハである基板２０の表面側に素子配線層２１を形成し、開口部を有する保護層２２によって素子配線層２１上を被覆する。前記開口部上にバンプ２３を形成し、基板表面側のダイシングライン上を所定の深さでダイシングして溝２４を形成する。基板表面側に支持基板２５を貼着し、基板裏面側を所定の厚さだけ研削し、エッチングにより、素子配線層２１の所定の位置に繋がる貫通孔２６を形成した後、基板裏面側から貫通孔２６内に貫通配線２８を形成する。基板裏面側にダイシングテープ２９を貼着した後に支持基板２５を剥離する。その後、溝２４の箇所を分離し、基板２０を半導体チップに個片化する。
【選択図】図１−１

Description

本発明は、貫通配線（これは「貫通電極」ともいわれる。）付きの半導体チップである半導体装置とその製造方法に関するものである。

近年、例えば下記の特許文献に記載されているように、半導体チップの外径寸法とほぼ同じサイズの外径寸法を有する小型パッケージであるチップ・サイズ・パッケージ（Chip Size Package、以下「ＣＳＰ」という。）の技術が注目されている。

特開２００６−１２８１７１号公報 特開２０００−６８４０１号公報 特開平１０−７９３６２号公報 特開２００２−１６０９２号公報

特許文献１には、貫通電極を有するウェハを個片に分割して多数の半導体チップである半導体装置を製造するための一般的な技術が開示されている。

特許文献２には、ウェハを切断して個片化する際に切断位置を認識し易くするために、ウェハ表面における多数のチップ領域間の境界領域に溝を形成し、この溝の形成されたウェハ表面を樹脂で覆い、ウェハ裏面を研磨してその溝を露出させた後に、その溝の露出している境界領域でウェハを分割する技術が開示されている。

特許文献３の図４１には、ウェハを切断して個片化する際に生じる切断箇所のクラック等を防止するために、ウェハ表面における複数のチップ領域間の切断位置に溝を形成し、この溝の形成されたウェハ表面を樹脂で覆った後、この樹脂が充填された溝部分を切断してウェハを個片に分割する技術が開示されている。

更に、特許文献４には、ウェハから個片化される半導体チップの反り等を防止するために、ウェハ表面を樹脂で覆い、このウェハ表面における複数のチップ領域間の切断位置に溝を形成した後に、ウェハ裏面をその溝が露出するまで研磨してウェハを個片に分割する技術が開示されている。

図５−１〜図５−３の（ａ）〜（ｊ）は、特許文献１等に記載された従来の半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。

この貫通配線付き半導体チップの製造方法では、図５−１の（ａ）の工程において、ウェハである半導体基板１の表面側に、多数の回路素子を形成し、これらの各回路素子上に素子配線層２を形成した後、保護層３を形成する。図５−１の（ｂ）の工程において、半導体基板１の表面に表金属バンプ４を形成する。図５−１の（ｃ）の工程において、半導体基板１の表面に支持基板５を貼り付ける。

図５−２の（ｄ）の工程において、半導体基板１の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削る。図５−２の（ｅ）の工程において、半導体基板１の裏面に、素子配線層２の所定の位置に繋がる貫通孔６を形成した後、熱酸化による酸化膜を形成し、スパッタ又は化学気相成長法（以下「ＣＶＤ」という。）によりバリア、シード層を形成する。図５−２の（ｆ）の工程において、感光性レジスト７を貼り付けてから、ホトリソにより、貫通孔６上に開口部７ａを形成する。

図５−３の（ｇ）の工程において、感光性レジスト７及び開口部７ａの全面に電気めっきを施した後、感光性レジスト７と不要なバリア、シード層をエッチングし、開口部７ａ内に貫通配線８を形成する。図５−３の（ｈ）の工程において、半導体基板１の裏面側にダイシングテープ９を貼り付けてから、半導体基板１の表面側の支持基板５を剥離する。図５−３の（ｉ）の工程において、半導体基板１の表面側からダイシングテープ９に達する深さまでダイシング（さいの目状に切断）した後、図５−３の（ｊ）の工程において、ダイシングテープ９を剥がせば、半導体基板１が個片化され、貫通配線付き半導体チップ１０である半導体装置が形成される。

しかしながら、図５−１〜図５−３に示す従来の半導体装置の製造方法では、図５−２の（ｄ）の工程において、半導体基板１の裏面が削られて薄くなっているので、図５−３の（ｉ）、（ｊ）の工程において、半導体基板１をダイシングにより個片化する際に、チップ欠けが生じ易い等の課題があった。

このような課題を解決するために、例えば、特許文献２〜４の技術、特に、特許文献３の技術を適用することが考えられる。この場合、例えば、図５−３の（ｉ）の工程において、半導体基板１をダイシングする前に、予めダイシング予定箇所に溝を形成しておき、この溝の形成された半導体基板１の表面を樹脂で覆った後、この樹脂が充填された溝部分をダイシングして半導体基板１を個片化すれば、チップ欠け等の課題を解決できるかもしれない。しかし、このような方法を採用した場合は、製造工程数が増加して製造コストが高くなるという欠点がある。従って、製造工程数をそれほど増加させずに、チップ欠け等の課題を解決することが困難であった。

本発明の半導体装置の製造方法では、対向する第１面及び第２面を有するウェハの前記第１面側に所定のパターンの素子配線層を形成し、開口部を有する保護層によって前記素子配線層上を被覆する工程と、前記開口部上にバンプを選択的に形成して前記素子配線層と電気的に接続する工程と、前記ウェハの第１面におけるダイシングライン上を所定の深さでダイシングして溝を形成する工程と、前記ウェハの第１面側に支持基板を貼着する工程と、前記ウェハの第２面を所定の厚さだけ研削した後、前記第２面側を選択的にエッチングして、前記素子配線層の所定の位置に繋がる貫通孔を形成する工程と、前記ウェハの第２面側から前記貫通孔内に導電膜を選択的に形成し、前記素子配線層と電気的に接続された貫通配線を形成する工程と、前記ウェハの第２面側にダイシングテープを貼着した後に前記支持基板を剥離する工程と、前記溝の箇所を分離し、前記ダイシングテープを剥離して前記ウェハをチップに個片化する工程とを有している。

本発明の半導体装置では、対向する第１面及び第２面を有し、ウェハがダイシングされて形成された溝の部分で分離されて個片化されたチップ状の基板と、前記基板の第１面側に形成された所定のパターンの素子配線層と、開口部を有し、前記素子配線層上を被覆する保護層と、前記開口部上に選択的に形成され、前記素子配線層と電気的に接続されたバンプと、前記基板の第２面側が選択的にエッチングされて形成され、前記素子配線層の所定の位置に繋がる貫通孔と、前記貫通孔内に選択的に形成され、前記素子配線層と電気的に接続された貫通配線と、前記基板の分離前に前記溝の内部に形成され、前記基板の分離後に前記基板の側面に固着している金属膜とを備えている。

又、前記金属膜に代えて、前記基板の分離前に前記溝に埋め込まれ、前記基板の分離後に前記基板の側面に固着している樹脂膜を設けてもよい。

本発明の半導体装置の製造方法によれば、予めウェハのダイシングライン上に形成した溝の箇所を分離してチップに個片化するので、チップ欠けが生じることなく個片化することができる。しかも、溝の箇所を分離するので、カットする部分が従来よりも少なく、分離スピ−ドも速くすることができる。従って、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い半導体装置である貫通配線付き半導体チップを製造できる。

又、例えば、エッチングにより貫通孔を形成する際に、同時に溝の内部もエッチングすれば、ダイシングによる溝の内部の傷が消えるので、個片化後のチップの強度が増し、安定した加工が可能となり、歩留まりを向上することができる。

本発明の半導体装置によれば、基板の側面に金属膜が固着している構造の場合は、基板側面が金属膜で補強されることで、半導体装置の強度が増し、安定した加工が可能となり、歩留まりを向上することができる。

又、基板の側面に樹脂膜が固着している構造の場合も、基板側面が樹脂膜で補強されることで、半導体装置の強度が増し、安定した加工が可能となり、歩留まりを向上することができる。

半導体装置である貫通配線付き半導体チップの製造方法は、ウェハの表面側に素子配線層を形成し、開口部を有する保護層によって前記素子配線層上を被覆する工程と、前記開口部上に表金属バンプを選択的に形成する工程と、前記ウェハ表面側のダイシングライン上を所定の深さでダイシングして溝を形成する工程と、前記ウェハ表面側に支持基板を貼着する工程と、前記ウェハ裏面側を所定の厚さだけ研削した後、前記ウェハ表面側を選択的にエッチングして、前記素子配線層の所定の位置に繋がる貫通孔を形成する工程と、前記ウェハ裏面側から前記貫通孔内に金属膜を選択的に形成して貫通配線を形成する工程と、前記ウェハ裏面側にダイシングテープを貼着した後に前記支持基板を剥離する工程と、前記溝の箇所を分離し、前記ダイシングテープを剥離して前記ウェハを半導体チップに個片化する工程とを有している。

図１−１〜図１−３の（ａ）〜（ｋ）は、本発明の実施例１における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。

（実施例１の構造）
本実施例１の半導体装置である貫通配線付き半導体チップ３０は、図１−３の（ｋ）の工程に示されるように、ウェハからダイシングにより個片化された基板（例えば、半導体基板）２０を有している。半導体基板２０の第１面（例えば、表面）側には、回路素子が形成され、この回路素子上に素子配線層２１が形成された後、この素子配線層２１が絶縁性の保護層２２により被覆されている。

保護層２２には開口部が形成され、この開口部上にバンプ（例えば、表金属バンプ）２３が形成され、この表金属バンプ２３が素子配線層２１と電気的に接続されている。半導体基板２０の第２面（例えば、裏面）側において表金属バンプ２３の位置には、素子配線層２１に達する深さの貫通孔２６が形成されている。そして、貫通孔２６内に貫通配線２８が充填され、この貫通配線２８が素子配線層２１と電気的に接続されている。

このような構造の貫通配線付き半導体チップ３０は、例えば、以下のようにして製造される。

（実施例１の製造方法）
貫通配線付き半導体チップ３０の製造方法では、図１−１の（ａ）の工程において、ウェハである半導体基板２０の表面側に、多数の回路素子を形成し、これらの各回路素子上に素子配線層２１を形成した後、絶縁性の保護層２２を形成する。図１−１の（ｂ）の工程において、半導体基板１の表面に、スパッタ、ホトリソ、めっき、エッチング等を用いて表金属バンプ２３を形成し、保護層２２の開口部を介して素子配線層２１と電気的に接続する。図１−１の（ｃ）の工程において、半導体基板２０の表面のダイシンダライン上を、数十ミクロン（例えば、４０ミクロン程度）の深さでダイシングし、溝２４を形成する。図１−１の（ｄ）の工程において、半導体基板２０の表面側に、ガラス等の支持基板２５を貼り付ける。

図１−２の（ｅ）の工程において、半導体基板２０の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削る。図１−２の（ｆ）の工程において、ホトリソ、エッチング等を用い、半導体基板２０の裏面側から、素子配線層２１の所定の位置に繋がる貫通孔２６を形成した後、熱酸化による酸化膜を形成し、スパッタ又はＣＶＤによりバリア、シード層を形成する。図１−２の（ｇ）の工程において、半導体基板２０の裏面に、ドライフイルムのような感光性レジスト２７を貼り付けてから、ホトリソにより貫通孔２６上に開口部２７ａを形成する。図１−２の（ｈ）の工程において、感光性レジスト２７及び開口部２７ａ上に電気めっきを施した後、その感光性レジスト２７と不要なバリア、シード層をエッチングし、開口部２７ａ内に充填された貫通配線２８を形成する。

図１−３の（ｉ）の工程において、半導体基板２０の裏面側に、ダイシングテープ２９を貼り付けてから、支持基板２５を剥離する。図１−３の（ｊ）の工程において、半導体基板２０の表面の溝２４内を、ダイシングテープ２９に達する深さまでダイシングした後、図１−３の（ｋ）の工程において、ダイシングテープ２９を剥がせば、半導体基板２０が個片化され、貫通配線付き半導体チップ３０である半導体装置が形成される。

このようにして製造された貫通配線付き半導体チップ３０は、貫通電極を用いた半導体チップを積層したパッケージとして種々の用途に使用される。

（実施例１の効果）
本実施例１によれば、図１−３の（ｊ）の工程において、予めダイシングライン上に形成した溝２４内をダイシングするので、チップ欠けが生じることなく半導体基板２０を個片化することができる。しかも、溝２４内をダイシングするので、カットする部分が従来よりも薄く、ダイシングスピ−ドも速くすることができる。従って、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い貫通配線付き半導体チップ３０を製造できる。

図２−１〜図２−３の（ａ）〜（ｊ）は、本発明の実施例２における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図であり、実施例１を示す図１−１〜図１−３中の要素と共通の要素には共通の符号が付されている。

（実施例２の構造）
本実施例２の半導体装置である貫通配線付き半導体チップ３０Ａは、図２−３の（ｊ）の工程に示されるように、実施例１の貫通配線付き半導体チップ３０と同一の構造である。

（実施例２の製造方法）
本実施例２の貫通配線付き半導体チップ３０Ａの製造方法では、ダイシングライン上に形成する溝２４Ａの構造が実施例１と異なり、その他の点は実施例１とほぼ同様である。

即ち、本実施例２の貫通配線付き半導体チップ３０Ａの製造方法では、図２−１の（ａ）の工程において、実施例１と同様に、ウェハである半導体基板２０の表面側に素子配線層２１及び保護層２２を形成し、図２−１の（ｂ）の工程において、実施例１と同様に、半導体基板２０の表面に表金属バンプ２３を形成する。

図２−１の（ｃ）の工程において、半導体基板２０の表面のダイシンダライン上をダイシングし、実施例１よりも深い、例えば、６０ミクロン程度の溝２４Ａを形成する。図２−１の（ｄ）の工程において、実施例１と同様に、半導体基板２０の表面側に支持基板２５を貼り付ける。

図２−２の（ｅ）の工程において、半導体基板２０の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削り、実施例１と異なり、溝２４Ａを露出させる。図２−２の（ｆ）の工程において、実施例１と同様に、ホトリソ、エッチング等を用い、半導体基板２０の裏面側から、素子配線層２１の所定の位置に繋がる貫通孔２６を形成する。この貫通孔２６をエッチングによって形成する際、実施例１と異なり、露出した溝２４Ａの側面が同時にエッチングされてダイシングによる傷が消える。次に、実施例１と同様に、熱酸化による酸化膜を形成し、スパッタ又はＣＶＤによりバリア、シード層を形成した後、図２−２の（ｇ）の工程において、半導体基板２０の裏面に感光性レジスト２７を貼り付けてから、ホトリソにより貫通孔２６上に開口部２７ａを形成する。

図２−３の（ｈ）の工程において、実施例１と同様に、感光性レジスト２７及び開口部２７ａ上に電気めっきを施した後、その感光性レジスト２７と不要なバリア、シード層をエッチングし、開口部２７ａ内に充填された貫通配線２８を形成する。図２−３の（ｉ）の工程において、実施例１と同様に、半導体基板２０の裏面側に、ダイシングテープ２９を貼り付けてから、支持基板２５を剥離する。その後、実施例１と異なり、図２−３の（ｊ）の工程において、ダイシングテープ２９を剥がせば、半導体基板２０が個片化され、貫通配線付き半導体チップ３０Ａである半導体装置が形成される。

このようにして製造された貫通配線付き半導体チップ３０Ａは、実施例１と同様に、貫通電極を用いた半導体チップを積層したパッケージとして種々の用途に使用される。

（実施例２の効果）
本実施例２によれば、図２−１の（ｃ）の工程において、ダイシングライン上に実施例１よりも深い溝２４Ａを形成し、図２−２の（ｅ）の工程において、半導体基板２０の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削ることで、溝２４Ａを露出させ、次いで、図２−２の（ｆ）の工程において、貫通孔２６をエッチングによって形成している。このエッチングの際に、露出した溝２４Ａの側面が同時にエッチングされてダイシングによる傷が消えるので、半導体基板２０の強度が増し、安定した加工が可能となり、歩留まりを向上することができる。しかも、図２−３の（ｈ）の工程において、露出した溝２４Ａにより、半導体基板２０が既に個片化しているので、実施例１の図１−３の（ｊ）に示すダイシング工程を省略でき、より製造工程数の削減と低コスト化が可能になる。

図３−１〜図３−３の（ａ）〜（ｋ）は、本発明の実施例３における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図であり、実施例２を示す図２−１〜図２−３中の要素と共通の要素には共通の符号が付されている。

（実施例３の構造）
本実施例３の半導体装置である貫通配線付き半導体チップ３０Ｂは、図３−３の（ｋ）の工程に示されるように、実施例２の溝２４Ａよりも幅広の溝２４Ｂがダイシングライン上に形成され、更に、ホトリソ及びメッキによって貫通配線２８を形成する際に、その溝２４Ｂにも金属膜３１が形成された後、この金属膜３１がダイシングされて個片化され、側面が金属膜３１で補強された構造をしている。その他の構造は、実施例２の貫通配線付き半導体チップ３０Ａと同様である。

（実施例３の製造方法）
本実施例３の貫通配線付き半導体チップ３０Ｂの製造方法では、図３−１の（ａ）の工程において、実施例２と同様に、ウェハである半導体基板２０の表面側に素子配線層２１及び保護層２２を形成し、図３−１の（ｂ）の工程において、実施例２と同様に、半導体基板２０の表面に表金属バンプ２３を形成する。

図３−１の（ｃ）の工程において、半導体基板２０の表面のダイシンダライン上を、幅広のダイシングブレード（円形回転刃）によりダイシングし、実施例２の溝２４Ａと同一の深さ（例えば、６０ミクロン程度）で、且つ、この溝２４Ａよりも幅の広い溝２４Ｂを形成する。図３−１の（ｄ）の工程において、実施例２と同様に、半導体基板２０の表面側に支持基板２５を貼り付ける。

図３−２の（ｅ）の工程において、実施例２と同様に、半導体基板２０の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削り、溝２４Ｂを露出させる。図３−２の（ｆ）の工程において、実施例２と同様に、ホトリソ、エッチング等を用い、半導体基板２０の裏面側から、素子配線層２１の所定の位置に繋がる貫通孔２６を形成する。この貫通孔２６をエッチングによって形成する際、実施例２と同様に、露出した溝２４Ｂの側面が同時にエッチングされてダイシングによる傷が消える。次に、実施例２と同様に、熱酸化による酸化膜を形成し、スパッタ又はＣＶＤによりバリア、シード層を形成した後、図３−２の（ｇ）の工程において、半導体基板２０の裏面に感光性レジスト２７を貼り付けてから、ホトリソにより貫通孔２６上に開口部２７ａを形成する。

図３−３の（ｈ）の工程において、実施例２と異なり、ホトリソ、めっきによって貫通孔２６内に貫通配線２８を形成する際に、これと同時に、溝２４Ｂにも金属膜３１を形成する。図３−３の（ｉ）の工程において、実施例２と同様に、半導体基板２０の裏面側に、ダイシングテープ２９を貼り付けてから、支持基板２５を剥離する。図３−３の（ｊ）の工程において、実施例２と異なり、通常幅のダイシングブレードにより、半導体基板２０の表面側から金属膜３１の底面をダイシングした後、図３−３の（ｋ）の工程において、ダイシングテープ２９を剥がせば、半導体基板２０が個片化され、側面が金属膜３１で補強された貫通配線付き半導体チップ３０Ｂである半導体装置が形成される。

このようにして製造された貫通配線付き半導体チップ３０Ｂは、実施例２と同様に、貫通電極を用いた半導体チップを積層したパッケージとして種々の用途に使用される。

（実施例３の効果）
本実施例３によれば、幅広のダイシンダブレードによって溝２４Ｂを広く形成し、ホトリソ、めっきによって貫通配線２８を形成すると同時に溝２４Ｂにも金属膜３１を形成した後、通常幅のダイシングブレードで金属膜３１をダイシングすることで、側面が金属膜３１で補強された貫通配線付き半導体チップ３０Ｂを形成している。そのため、半導体チップ側面が金属膜３１で補強されることで、半導体チップ３０Ｂの強度が増し、安定した加工が可能となり、歩留まりを向上することができる。

図４−１〜図４−３の（ａ）〜（ｋ）は、本発明の実施例４における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図であり、実施例３を示す図３−１〜図３−３中の要素と共通の要素には共通の符号が付されている。

（実施例４の構造）
本実施例４の半導体装置である貫通配線付き半導体チップ３０Ｃは、図４−３の（ｋ）の工程に示されるように、実施例３の幅広の溝２４Ｂと同様の幅広の溝２４Ｃがダイシングライン上に形成され、更に、実施例３の金属膜３１に代えて、その溝２４Ｃ内に液状の樹脂３２が埋め込まれた後、この樹脂３２で埋め込まれた溝２４Ｃがダイシングされて個片化され、側面が樹脂３２の膜で補強された構造をしている。その他の構造は、実施例３の貫通配線付き半導体チップ３０Ｂと同様である。

（実施例４の製造方法）
本実施例４の貫通配線付き半導体チップ３０Ｃの製造方法では、図４−１の（ａ）の工程において、実施例３と同様に、ウェハである半導体基板２０の表面側に素子配線層２１及び保護層２２を形成し、図４−１の（ｂ）の工程において、実施例３と同様に、半導体基板２０の表面に表金属バンプ２３を形成する。

図４−１の（ｃ）の工程において、半導体基板２０の表面のダイシンダライン上を、幅広のダイシングブレードによりダイシングし、実施例３の溝２４Ｂと同一の深さで、且つ、同一の幅の広い溝２４Ｃを形成した後、実施例３とは異なり、液状の樹脂３２によってその溝２４Ｃを埋め込む。図４−１の（ｄ）の工程において、実施例３と同様に、半導体基板２０の表面側に支持基板２５を貼り付ける。

図４−２の（ｅ）の工程において、実施例３と同様に、半導体基板２０の裏面を数十ミクロン（例えば、５０ミクロン程度）の厚さに削り、樹脂３２が埋め込まれた溝２４Ｃを露出させる。図４−２の（ｆ）の工程において、実施例３と同様に、ホトリソ、エッチング等を用い、半導体基板２０の裏面側から、素子配線層２１の所定の位置に繋がる貫通孔２６を形成した後、熱酸化による酸化膜を形成し、スパッタ又はＣＶＤによりバリア、シード層を形成する。図４−２の（ｇ）の工程において、実施例３と同様に、半導体基板２０の裏面に感光性レジスト２７を貼り付けてから、ホトリソにより貫通孔２６上に開口部２７ａを形成する。

図４−３の（ｈ）の工程において、実施例３と異なり、ホトリソ、めっきによって貫通孔２６内に貫通配線２８を形成した後、図４−３の（ｉ）の工程において、実施例３と同様に、半導体基板２０の裏面側に、ダイシングテープ２９を貼り付けてから、支持基板２５を剥離する。図４−３の（ｊ）の工程において、実施例３と異なり、通常幅のダイシングブレードにより、半導体基板２０の表面側から、樹脂３２が埋め込まれた溝２４Ｃをダイシングした後、図４−３の（ｋ）の工程において、ダイシングテープ２９を剥がせば、半導体基板２０が個片化され、側面が樹脂３２の膜で補強された貫通配線付き半導体チップ３０Ｃである半導体装置が形成される。

このようにして製造された貫通配線付き半導体チップ３０Ｃは、実施例３と同様に、貫通電極を用いた半導体チップを積層したパッケージとして種々の用途に使用される。

（実施例４の効果）
本実施例４によれば、幅広のダイシングブレードによって溝２４Ｃを広く形成し、この溝２４Ｃに液状の樹脂３２を埋め込んだ後、通常幅のダイシンダブレードにより、樹脂３２が埋め込まれた溝２４Ｃをダイシングすることで、側面が樹脂３２の膜で補強された貫通配線付き半導体チップ３０Ｃを形成している。そのため、半導体チップ側面が樹脂３２の膜で補強されることで、半導体チップ３０Ｃの強度が増し、安定した加工が可能となり、歩留まりを向上することができる。

（変形例）
本発明は、上記実施例に限定されず、例えば、貫通配線２８及び金属膜３１を、めっき以外の方法で形成したり、めっきにより形成される金属膜を他の導電膜に変更したり、溝２４Ｃ内に埋め込まれる樹脂３２を、他の絶縁物に変更したり、或いは、貫通配線付き半導体チップ３０Ａ，３０Ｂ，３０Ｃの製造方法や構造を図示以外のものに変更する等、種々の変形が可能である。

本発明の実施例１における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例１における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例１における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例２における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例２における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例２における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例３における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例３における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例３における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例４における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例４における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 本発明の実施例４における半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 従来の半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 従来の半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。 従来の半導体装置である貫通配線付き半導体チップの製造方法を示す概略の工程図である。

符号の説明

２０ 半導体基板
２１ 素子配線層
２２ 保護層
２３ 表金属バンプ
２４，２４Ａ，２４Ｂ，２４Ｃ 溝
２５ 支持基板
２６ 貫通孔
２８ 貫通配線
２９ ダイシングテープ
３０，３０Ａ，３０Ｂ，３０Ｃ 貫通配線付き半導体チップ
３１ 金属膜
３２ 樹脂

Claims (10)

1. 対向する第１面及び第２面を有するウェハの前記第１面側に所定のパターンの素子配線層を形成し、開口部を有する保護層によって前記素子配線層上を被覆する工程と、
   前記開口部上にバンプを選択的に形成して前記素子配線層と電気的に接続する工程と、
   前記ウェハの第１面におけるダイシングライン上を所定の深さでダイシングして溝を形成する工程と、
   前記ウェハの第１面側に支持基板を貼着する工程と、
   前記ウェハの第２面を所定の厚さだけ研削した後、前記第２面側を選択的にエッチングして、前記素子配線層の所定の位置に繋がる貫通孔を形成する工程と、
   前記ウェハの第２面側から前記貫通孔内に導電膜を選択的に形成し、前記素子配線層と電気的に接続された貫通配線を形成する工程と、
   前記ウェハの第２面側にダイシングテープを貼着した後に前記支持基板を剥離する工程と、
   前記溝の箇所を分離し、前記ダイシングテープを剥離して前記ウェハをチップに個片化する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記ウェハの第２面に対する研削では、前記溝の底面の近傍まで削ることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ウェハの第２面に対する研削では、前記溝の底面が露出する厚さだけ削ることを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記エッチングにより前記貫通孔を形成する際に、同時に前記溝の内部もエッチングすることを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記導電膜により前記貫通配線を形成する際に、同時に前記溝の内部にも前記導電膜を形成することを特徴とする請求項３記載の半導体装置の製造方法。
6. 前記ウェハの第１面に前記溝を形成した後に、前記溝を絶縁物により埋め込むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
7. 前記導電膜は、めっきにより形成することを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
8. 前記絶縁物は、樹脂であることを特徴とする請求項６記載の半導体装置の製造方法。
9. 対向する第１面及び第２面を有し、ウェハがダイシングされて形成された溝の部分で分離されて個片化されたチップ状の基板と、
   前記基板の第１面側に形成された所定のパターンの素子配線層と、
   開口部を有し、前記素子配線層上を被覆する保護層と、
   前記開口部上に選択的に形成され、前記素子配線層と電気的に接続されたバンプと、
   前記基板の第２面側が選択的にエッチングされて形成され、前記素子配線層の所定の位置に繋がる貫通孔と、
   前記貫通孔内に選択的に形成され、前記素子配線層と電気的に接続された貫通配線と、
   前記基板の分離前に前記溝の内部に形成され、前記基板の分離後に前記基板の側面に固着している金属膜と、
   を備えたことを特徴とする半導体装置。
10. 対向する第１面及び第２面を有し、ウェハがダイシングされて形成された溝の部分で分離されて個片化されたチップ状の基板と、
    前記基板の第１面側に形成された所定のパターンの素子配線層と、
    開口部を有し、前記素子配線層上を被覆する保護層と、
    前記開口部上に選択的に形成され、前記素子配線層と電気的に接続されたバンプと、
    前記基板の第２面側が選択的にエッチングされて形成され、前記素子配線層の所定の位置に繋がる貫通孔と、
    前記貫通孔内に選択的に形成され、前記素子配線層と電気的に接続された貫通配線と、
    前記基板の分離前に前記溝に埋め込まれ、前記基板の分離後に前記基板の側面に固着している樹脂膜と、
    を備えたことを特徴とする半導体装置。

Images