KR100484088B1 - 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치 - Google Patents

멀티 칩 패키지용 다이 어태치와 경화 인라인 장치 Download PDF

Info

Publication number
KR100484088B1
KR100484088B1 KR10-2002-0077262A KR20020077262A KR100484088B1 KR 100484088 B1 KR100484088 B1 KR 100484088B1 KR 20020077262 A KR20020077262 A KR 20020077262A KR 100484088 B1 KR100484088 B1 KR 100484088B1
Authority
KR
South Korea
Prior art keywords
chip
die attach
frame
chip mounting
mounting frame
Prior art date
Application number
KR10-2002-0077262A
Other languages
English (en)
Other versions
KR20040049473A (ko
Inventor
김현호
선용균
조경복
홍성복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0077262A priority Critical patent/KR100484088B1/ko
Priority to US10/620,745 priority patent/US6863109B2/en
Priority to JP2003395623A priority patent/JP2004311938A/ja
Publication of KR20040049473A publication Critical patent/KR20040049473A/ko
Priority to US11/020,931 priority patent/US7074646B2/en
Application granted granted Critical
Publication of KR100484088B1 publication Critical patent/KR100484088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1798—Surface bonding means and/or assemblymeans with work feeding or handling means with liquid adhesive or adhesive activator applying means

Abstract

본 발명은 반도체 칩을 부착시키는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치에 관한 것이다. 본 발명의 다이 어태치와 경화 인라인 장치는, 인덱스 레일과, 이송 그립퍼와, 웨이퍼 로더와, 자외선 조사 장치와, 칩 정렬 테이블과, 비전 카메라와, 액상 접착제 도포 장치와, 접착 테이프 부착 장치와, 픽 엔 플레이스 장치를 각각 포함하는 복수의 다이 어태치 장치들과; 다이 어태치 장치들 사이에 설치되며, 이웃하는 하나의 다이 어태치 장치의 인덱스 레일로부터 배출되는 칩 실장 프레임을 공급받는 프레임 공급부와, 독립적으로 설치된 발열 수단에 의해 온도 조건이 단계적 상승 및 하강이 이루어지는 복수의 경화부(heating zone)와, 경화부에서 배출되는 칩 실장 프레임을 이웃하는 다른 하나의 다이 어태치 장치의 인덱스 레일로 배출시키는 프레임 배출부, 및 칩 실장 프레임을 프레임 공급부로부터 경화부를 거쳐 프레임 배출부로 이송시키는 프레임 이송 수단을 포함하는 스냅 큐어(snap cure) 장치;를 포함하는 것을 특징으로 한다. 이에 의하면, 다이 어태치 공정 및 경화 공정에서의 자재 이동 및 대기 시간이 생략 또는 크게 감소될 수 있다. 또한, 매거진 형태, 접착수단의 변화에 따른 별도의 설비 구축이 필요 없다.

Description

멀티 칩 패키지용 다이 어태치와 경화 인라인 장치{Die attach and cure in line apparatus for multi chip package}
본 발명은 반도체 칩 패키지 제조 장치에 관한 것으로서, 더욱 상세하게는 웨이퍼로부터 반도체 칩을 분리하여 서브스트레이트(substrate) 또는 리드프레임(leadframe)과 같은 칩 실장 프레임과 반도체 칩 위에 부착시키는 멀티 칩 패키지용 다이 어태치(die attach)와 경화 인라인 장치에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자 기기는 소형화와 경량화 및 다기능화되고 있다. 멀티 칩 패키징(multi chip packaging) 기술은 이러한 추세에 따라 개발된 패키지 조립 기술의 하나로서, 동일 또는 이종의 반도체 칩들을 하나의 패키지로 구현하는 기술이다. 이 기술에 의해 제조되는 멀티 칩 패키지는 각각의 반도체 칩을 패키지로 구현하는 것에 비하여 크기나 무게 및 실장면적에서 유리하여 특히 소형화와 경량화가 요구되는 노트북이나 휴대용 전화기 등에서 많이 사용되고 있다.
멀티 칩 패키지(MCP; Multi Chip Package)는 칩 실장 프레임으로서 리드프레임(lead frame) 또는 서브스트레이트(substrate)를 이용한다. 서브스트레이트로서 잘 알려진 것은 인쇄회로기판(PCB; Printed Circuit Board), 배선 필름(circuit film) 등이 있다. 서브스트레이트를 이용하는 멀티 칩 패키지를 소개하기로 한다.
도 1은 서브스트레이트가 이용된 멀티 칩 패키지의 일 예를 나타낸 단면도이다.
도 1의 멀티 칩 패키지(10)는 서브스트레이트(21)를 이용하는 멀티 칩 패키지의 전형적인 예로서, 서브스트레이트(21) 위에 하나의 반도체 칩(11, 이하 "제 1반도체 칩"이라 함)이 실장되고, 그 제 1반도체 칩(11) 위에 다른 반도체 칩(13, 이하 "제 2반도체 칩"이라 함)이 실장된 구조이다. 제 1,2반도체 칩들(11,13)은 전극패드들(12,14)이 형성된 활성면이 모두 서브스트레이트(21)의 상방을 향하도록 접착제(27,28)로 부착된다. 반도체 칩들(11,13)은 본딩와이어(17,18)로 와이어본딩(wire bonding)되어 서브스트레이트(21)와 전기적으로 상호 연결되며, 에폭시 성형 수지(EMC; Epoxy Molding Compound)등으로 형성되는 봉지부(31)에 의해 외부환경으로부터 보호된다. 서브스트레이트(21)에는 하면에 외부와의 전기적인 연결을 위하여 솔더 볼(solder ball; 35)이 부착된다.
이와 같은 멀티 칩 패키지는 웨이퍼를 단위 반도체 칩으로 절단하는 웨이퍼 소잉(wafer sawing) 공정, 절단된 반도체 칩을 서브스트레이트와 반도체 칩 위에 부착하는 다이 어태치(die attach) 공정, 반도체 칩들과 서브스트레이트를 전기적으로 연결하는 와이어본딩(wire bonding) 공정 등을 2번 진행한 후 반도체 칩들과 본딩와이어를 봉지하는 몰딩(molding) 공정, 및 외부접속단자를 부착시키는 볼 어태치(ball attach) 공정 등을 거쳐 제조된다.
한편, 멀티 칩 패키지의 제조에 있어서 패키지 두께를 얇게 하기 위하여 박형 웨이퍼(thin wafer)의 사용이 필수적이며, 박형 웨이퍼의 취급상에서 발생할 수 있는 칩의 손상을 방지하기 위하여 다이싱(dicing)용 테이프의 사용이 요구된다. 그리고, 서브스트레이트와 칩 또는 칩과 칩을 부착시키는 접착수단으로서 패키지의 신뢰성을 높이기 위하여 접착 테이프 또는 에폭시 수지 등이 다양하게 사용되어지고, 사용된 접착수단을 경화시키기 위한 경화(cure) 공정이 필수적이다. 또한, 2칩, 3칩, 4칩 또는 그 이상의 칩을 포함하는 반도체 칩 패키지 제조를 위해서는 칩을 부착하고 경화하는 공정을 2번, 3번, 4번 또는 그 이상 반복하여야 한다.
앞에서 소개한 멀티 칩 패키지의 실시예의 다이 어태치 과정에 대하여 설명하기로 한다. 전술한 바와 같이 멀티 칩 패키지 제조 공정에서의 다이 어태치 공정은 웨이퍼 가공(wafer fabrication) 공정에 의해 집적회로가 형성된 웨이퍼의 배면(背面)에 테이프 마운팅(tape mounting) 공정을 거쳐 다이싱(dicing)용 테이프, 예컨대 자외선 테이프가 부착되고 웨이퍼 소잉 공정을 거쳐 단위 반도체 칩으로 분리된 웨이퍼 상태로 공급된다.
도 2는 도 1의 멀티 칩 패키지 제조 공정 중에서 다이 어태치 과정을 나타낸 블록도이다.
도 2를 참조하면, 웨이퍼가 공급되면 웨이퍼 배면에 부착된 자외선 테이프로부터 반도체 칩의 분리가 용이하게 이루어질 수 있도록 자외선 조사 장치에 의해 자외선 테이프에 자외선이 조사된다(S1). 그리고, 서브스트레이트의 칩 실장 영역에 접착제가 도포되고, 웨이퍼로부터 제 1반도체 칩이 이송되어 서브스트레이트의 칩 실장 영역에 부착되는 1차 다이 어태치가 진행된다(S2). 칩 실장된 서브스트레이트는 1차 경화 과정을 통하여 칩 실장에 사용된 접착제의 접착력이 향상되도록 소정 온도로 일정 시간 가열된다(S3).
서브스트레이트 위에 제 1반도체 칩의 부착이 완료되면, 다시 그 제 1반도체 칩의 활성면에 접착제가 도포되고, 제 2반도체 칩이 웨이퍼로부터 이송되어 제 1반도체 칩 위에 부착되는 2차 다이 어태치가 진행된다(S4). 그리고, 다시 소정 온도 조건을 일정시간 가하는 2차 경화 공정을 거친다(S5). 2차 경화 공정이 완료되면 2개의 반도체 칩을 포함하는 멀티 칩 패키지 제조에 있어서의 다이 어태치 공정이 완료된다.
그런데, 종래에는 다이 어태치 공정이 독립적으로 설치된 자외선 조사 장치와 다이 어태치 장치 및 경화 장치에 의해 진행되었다. 다이 어태치 전에 반도체 칩을 분리할 웨이퍼는 자외선 조사 장치에 의해 자외선 테이프의 접착력이 약화되도록 하였고 다이 어태치 후마다 경화 장치에 의하여 접착제에 대한 경화 과정을 거치도록 하였다.
그러나, 자외선 조사 장치와 다이 어태치 장치 및 경화 장치들은 각각 서로 독립적으로 설치되어 있고 각 장치에서의 작업 단위가 복수의 서브스트레이트 스트립(strip) 단위로 진행되기 때문에 각 장치간의 자재 이동과 장치 내에서의 대기에 많은 시간이 소요되는 문제점이 있었다. 즉, 자외선 조사 장치에서 제 1다이 어태치 장치로, 제 1다이 어태치 장치에서 경화 장치로, 그 경화 장치에서 제 2다이 어태치 장치로 소정의 작업량 단위로 모아져 옮겨져야 하므로 자재 이동에 많은 시간이 소요되고, 각 장치에서 소정의 작업 단위, 예컨대 매거진 단위로 작업이 진행되기 때문에 하나의 작업 단위에 대한 작업이 모두 완료될 때까지 또는 작업이 이루어지기 시작할 때까지 단위 장치 내에서의 대기에 많은 시간이 소요된다. 더욱이, 경화 장치의 경우 대량의 자재에 대하여 낮은 온도에서 장시간 경화를 진행하는 형태이기 때문에 경화에 많은 시간이 소요된다. 이와 같은 문제점들로 종래 기술에 따른 다이 어태치 공정은 공정 가공에 많은 시간이 소요되었다.
본 발명의 목적은 멀티 칩 패키지 제조 공정의 다이 어태치 공정 및 경화 공정에서 독립적으로 설치된 복수의 다이 어태치 장치와 경화 장치를 인라인화하여 소요되는 공정 가공 시간을 단축할 수 있는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치는,
칩 실장 프레임이 탑재되어 이동을 안내하는 인덱스 레일(index rail)과, 인덱스 레일 상에서 칩 실장 프레임을 이동시키는 이송 그립퍼(gripper)와, 복수의 웨이퍼가 수납된 웨이퍼 카세트(cassette)가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더(wafer loader)와, 그 웨이퍼 로더로부터 공급되는 웨이퍼의 테이프 부착 면에 자외선을 조사하는 자외선 조사 장치와, 자외선 조사가 완료된 웨이퍼가 탑재되며 X축과 Y축으로 운동 가능한 칩 정렬 테이블(chip align table)과, 그 칩 정렬 테이블에 놓여진 웨이퍼의 칩 상태를 화상으로 인식하는 비전 카메라(vision camera)와, 칩 실장 프레임의 칩 실장 영역에 액상 접착제를 도포하는 액상 접착제 도포 장치와, 접착 테이프를 칩 실장 영역에 부착시키는 접착 테이프 부착 장치와, 비전 카메라에 의해 수집된 칩 위치 정보에 의해 위치 보정된 칩 정렬 테이블에 놓여진 반도체 칩을 픽업(pick up)하여 칩 실장 영역에 부착시키는 픽 엔 플레이스(pick & place) 장치를 각각 포함하는 복수의 다이 어태치 장치들과;
다이 어태치 장치들 사이에 설치되며, 이웃하는 하나의 다이 어태치 장치의 인덱스 레일로부터 배출되는 칩 실장 프레임을 공급받는 프레임 공급부와, 독립적으로 설치된 발열 수단에 의해 온도 조건이 단계적 상승 및 하강이 이루어지는 복수의 경화부(heating zone)와, 그 경화부에서 배출되는 칩 실장 프레임을 이웃하는 다른 하나의 다이 어태치 장치의 인덱스 레일로 배출시키는 프레임 배출부, 및 칩 실장 프레임을 프레임 공급부로부터 경화부를 거쳐 프레임 배출부로 이송시키는 프레임 이송 수단을 포함하는 스냅 큐어(snap cure) 장치;
를 포함하는 것을 특징으로 한다.
바람직하게는 2개의 다이 어태치 장치와 하나의 스냅 경화 장치를 포함하도록 구성하며, 칩 실장 프레임이 슬롯에 삽입되어 수납된 삽입식 매거진이 탑재되어 칩 실장 프레임을 인덱스 레일로 공급하는 제 1로더와 칩 실장 프레임이 적재되어 수납된 적재식 매거진이 탑재되어 칩 실장 프레임을 인덱스 레일로 공급하는 제 2로더를 갖도록 한다. 또한, 각각의 다이 어태치 장치는 픽 엔 플레이스 장치에 의해 부착된 칩을 2차로 가압시키는 칩 가압 장치(press)를 더 갖도록 한다. 그리고, 스냅 큐어 장치는 단계적인 온도 상승이 이루어지는 4개의 경화부와 단계적인 온도 하강이 이루어지는 4개의 경화부를 갖도록 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치의 실시예를 설명하고자 한다.
도 3은 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치의 개략 구성도이고, 도 4내지 도 6은 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치를 부분별로 나타낸 사시도이다.
도 3을 참조하면, 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치(100)는, 제 1다이 어태치 장치(301)와 스냅 큐어 장치(401) 및 제 2다이 어태치 장치(501)가 인라인 설치되어 있으며, 제 1다이 어태치 장치(301)와 인접하여 삽입식 매거진으로부터 칩 실장 프레임을 공급하는 제 1로더(101)와 적재식 매거진으로부터 칩 실장 프레임을 공급하는 제 2로더(201)가 설치되어 있고, 제 2다이 어태치 장치(501)와 인접하여 언로더(601)가 설치되어 있다. 각각의 다이 어태치 장치들(301,501)은 인덱스 레일(311,511), 웨이퍼 로더(321,521), 자외선 조사 장치(331,531), 액상 접착제 도포 장치(341,541), 접착 테이프 부착 장치(351,551), 칩 정렬 테이블(361,561), 픽 엔 플레이스 장치(371,571), 및 칩 가압 장치(381,581)를 포함한다. 도 4내지 도 6을 더 참조하여 각 단위 장치에 대하여 설명하기로 한다. 단, 제 1다이 어태치 장치(301)와 제 2다이 어태치 장치(501)는 구조가 동일하므로 반복 설명을 피하기로 한다.
제 1로더(101)는 칩 실장 프레임(51a)이 슬롯(slot)에 삽입되어 수납된 삽입식 매거진(71)이 탑재되어 승강 가능한 리프트 테이블(103)과 삽입식 매거진(71)에 수납된 칩 실장 프레임(51a)을 밀어 배출시키는 푸셔(105) 및 리프트 테이블을 상승 또는 하강시키는 구동 수단(도시안됨)을 포함하여 구성된다. 삽입식 매거진(71)에 수납되는 칩 실장 프레임(51a)은 보통 인쇄회로기판 또는 회로배선필름 등의 서브스트레이트이다.
제 2로더(201)는 칩 실장 프레임(51b)이 적재된 적재식 매거진(75)이 탑재되는 탑재 테이블(203)과, 칩 실장 프레임(51b)을 흡착하여 작업 위치로 이송하는 픽커(205)를 포함하여 구성된다. 보통 적재식 매거진(75)에 수납되는 칩 실장 프레임(51b)은 리드프레임이며 간지(間紙)(61)를 사이에 개재하고 있다. 따라서, 간지(61)와 칩 실장 프레임(51b)을 구별할 수 있도록 센서와 같은 감지 수단(207)을 더 구비한다. 간지(61)는 픽커(205)에 의해 별도로 마련된 간지 수거 박스(209)에 수납된다.
제 1다이 어태치 장치(301)와 제 2다이 어태치 장치(501)의 구조에 대하여 살펴보기로 한다. 먼저, 인덱스 레일(311,511)은 칩 실장 프레임(51a)이 탑재되고 이동이 안내되는 마주보는 한 쌍의 레일로 구성되며, 그 인덱스 레일(311,511) 상에서 칩 실장 프레임(51a)을 작업 구간별로 이동시키는 복수의 이송 그립퍼(315,515)를 포함하여 구성된다. 인덱스 레일(311,511)의 마주보는 한 쌍의 간격은 칩 실장 프레임(51a)의 폭에 맞게 설정된다.
웨이퍼 로더(321,521)는 웨이퍼 링(6)에 다이싱용 자외선 테이프(7)로 부착되어 지지되는 웨이퍼(5)가 슬롯에 수납된 웨이퍼 카세트(81,83)가 탑재되어 승강 가능한 카세트 엘리베이터(323,523)와, 그 웨이퍼 카세트(81)로부터 웨이퍼(5)를 배출시키는 웨이퍼 이송 암(325,525)과, 웨이퍼(5)가 임시로 탑재되는 탑재 레일(327,527)을 포함하여 구성된다. 웨이퍼 로더(321,521)에는 인접하게 자외선 조사 장치(331,531)가 설치되어 웨이퍼 카세트(81)에서 배출된 웨이퍼(5)의 다이싱용 자외선 테이프(7)에 자외선을 조사하여 접착력을 약화시킨다. 여기서, 자외선 조사 장치(331,531)는 웨이퍼 카세트(81,83)로부터 웨이퍼(5)가 배출되면 바로 자외선 조사가 이루어질 수 있도록 탑재 레일(327) 하부에 설치되어 있으나, 탑재 레일(327,527)을 전후진이 가능하도록 구성하고 자외선 조사 장치(331,531)를 카세트 엘리베이터(323,523) 하부에 설치할 수도 있다. 이의 경우 웨이퍼 카세트(81,83)로부터 웨이퍼(5)가 배출된 후 카세트 엘리베이터(323,523)가 상승되고 탑재 레일(327,527)이 카세트 엘리베이터(323,523)쪽으로 전진된 상태에서 자외선 조사 장치(331,531)에 의해 자외선이 조사되며, 자외선 조사가 완료되면 탑재 레일(327,527)이 후진하고 카세트 엘리베이터(323,523)가 다시 하강하며 자외선 조사가 완료된 웨이퍼(5)가 이송 암(325,525)에 의해 칩 정렬 테이블(361,561)로 이송된다.
칩 정렬 테이블(361,561)은 자외선 조사 장치(331,531)로부터 이송되는 웨이퍼(5)가 탑재되며 양호한 상태의 칩(11,13)에 대한 후술되는 비전 카메라(365,565)에 얻어진 칩 위치 정보에 따라 X축과 Y축 구동되어 칩(11,13)을 정렬시킨다. 이때, 웨이퍼(5) 상에서의 각 칩(11,13)들의 양호와 불량의 상태는 전기적 특성 테스트에서의 결과 정보를 이용하는 맵핑 시스템(mapping system)이 이용된다. 한편, 칩 정렬 테이블(361,561)의 주변에는 테이프 확장 장치(363,563)가 더 설치될 수 있다. 테이프 확장 장치(363,563)는 칩 정렬 테이블(361,561)에 탑재된 웨이퍼(5) 상의 칩(11,13)을 쉽게 픽업하기 위하여 웨이퍼 링(6)을 잡아당겨 다이싱용 자외선 테이프(7)를 확장시킨다. 이 테이프 확장 장치(361,561)는 웨이퍼(5)에 부착된 다이싱용 테이프의 종류에 따라 동작된다. 즉, 다이싱용 자외선 테이프(7)일 경우에 동작되도록 하고 그렇지 않은 경우 동작되지 않을 수 있다. 이는 사용자의 확장 모드와 비확장 모드의 모드 선택에 따른다.
비전(vision) 카메라(365,565)는 칩 정렬 테이블(361,561)에 놓여진 웨이퍼(5)의 칩 상태를 화상으로 인식한다. 여기서, 인식된 칩 위치 정보에 따라 후술되는 픽 엔 플레이스 장치(371,571)의 픽업 위치에 칩(11,13)이 위치하도록 칩 정렬 테이블(361,561)이 구동된다.
액상 접착제 도포 장치(341,541)는 칩 실장 프레임(51a) 또는 칩(13) 위에 액상 접착제(27,28)를 도포한다. 이 액상 접착제 도포 장치(341,541)는 접착제(27,28)가 배출되는 시린지(syringe)의 노즐(nozzle) 부분의 교체에 따라 도팅(dotting) 방식이나 쓰기(writing) 방식으로 도포할 수 있다. 접착 테이프 부착 장치(351,551)는 접착 테이프(353,553)가 감겨진 릴 어셈블리(355,555)에서 공급되는 접착 테이프(353,553)를 테이프 컷터(357,557)로 일정 크기로 절단하여 칩 실장 프레임(51a) 또는 칩(13) 위에 부착시킨다. 액상 접착제 도포 장치(341,541)와 접착 테이프 부착 장치(351,551)는 사용되는 접착수단의 종류가 액상 접착제(27,28)인지 접착 테이프(353,553)인지에 따라 각 다이 어태치 장치(301,501)에서 어느 하나만 동작되도록 구성된다.
픽 엔 플레이스 장치(371,571)는 칩 정렬 테이블(361,561) 위의 특정 양호 칩(11,13)을 픽업하여 인덱스 레일(311,511)에 위치한 칩 실장 프레임(51a)의 칩 실장 영역 또는 제 1칩(11)의 활성면으로 이송하여 부착시킨다. 픽 엔 플레이스 장치(371,571)에 의해 칩 정렬 테이블(361,561) 위에서 이송되는 칩(11,13)은 전기적 특성 테스트(EDS; Electrical die sorting) 공정에서 양호 상태로 판별된 칩으로서, 비전 카메라(365,565)에 의해 칩 정렬 테이블(361,561)에서 X축, Y축으로 위치 보정되어 픽업 위치에 정렬된 상태의 칩이다.
칩 가압 장치(381,581)는 칩 실장 프레임(51a)과 칩(11) 사이 또는 칩(11)과 칩(13) 사이의 접착력을 증가시켜 주기 위하여 소정의 설정된 힘으로 픽 엔 플레이스 장치(371)에 의해 부착된 반도체 칩(11)을 눌러준다.
도 4를 참조하면, 스냅 큐어 장치(401) 및 그와 이웃하는 제 1다이 어태치 장치(301)와 제 2다이 어태치 장치(501)간의 결합 구조를 살펴보기로 한다. 스냅 큐어 장치(401)는 8개의 구역으로 나누어진 경화부(411~418)들과 프레임 공급부(402) 및 프레임 배출부(408)를 갖는다. 각각의 경화부(411~418)에는 독립적으로 발열 수단(421)들이 설치되어 있다. 따라서, 각각의 경화부(411~418)는 독립적인 온도 조건이 인가될 수 있다. 8개의 경화부(411~418)들은 칩 실장 프레임(51a)이 소정 온도로 단계적인 상승 및 하강되도록 발열 수단(451)이 조절된다.
그리고, 프레임 공급부(401)와 프레임 배출부(408)는 모터 등의 구동 수단에 결합되어 회전되는 복수의 롤러(roller; 431,433)와 칩 실장 프레임(51a)의 진입 방향의 끝단 부분에 설치된 스토퍼(441,443)를 구비한다. 프레임 공급부(401)는 제 1다이 어태치 장치(301)의 이송 그립퍼(315)에 의해 인덱스 레일(311)로부터 이송되는 칩 실장 프레임(51a)을 공급받는 부분이고, 프레임 배출부(408)는 제 8경화부를 거쳐 경화가 완료된 칩 실장 프레임이 제 2다이 어태치 장치의 인덱스 레일(511)로 배출하는 부분이다. 제 1다이 어태치 장치(301)의 이송 그립퍼(315)에 의해 롤러(431,433)에 칩 실장 프레임(51a)이 놓여지면 롤러(431,433)의 회전에 의하여 스토퍼(441) 위치까지 칩 실장 프레임(51a)이 이동된다. 스냅 큐어 장치(401)는 칩 실장 프레임을 프레임 공급부(402)로부터 8개의 경화부(411~418)를 거쳐 프레임 배출부(408)로 이동시키는 이송 벨트(451,453)와 열간 이동을 담당하는 열 이동 그립퍼(455)를 구비한다.
언로더(601)는 제 2다이 어태치 장치(501)의 인덱스 레일(511)에서 제 2다이 어태치가 완료된 칩 실장 프레임(51a)을 픽업하여 매거진(85)에 수납시킨다. 수납이 완료된 매거진(85)들은 대량으로 취합되어 별도로 마련된 경화 장치로 이동되어 2차 경화 과정을 완료하게 된다. 한편, 각 다이 어태치 장치(301,501)의 인덱스 레일(311,511)에서의 작업 위치, 특히 칩(11,13)이 부착되는 위치에 히터블록(도시안됨)이 설치되어 작업 대상의 칩을 일정 온도의 조건으로 만들어주어 칩 부착이 잘 이루어지도록 할 수 있다.
본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치의 동작을 순차적으로 살펴보기로 한다.
서브스트레이트 또는 리드프레임 로딩
제 1로더(101) 또는 제 2로더(201)에 칩 실장 프레임(51a,51b)이 수납된 매거진(71,75)이 탑재되어 순차적으로 하나씩 인덱스 레일(311)에 공급된다. 제 1로더(101)의 경우 주로 칩 실장 프레임(51a)으로서 서브스트레이트가 수납되는 삽입식 매거진(71)이 공급되고, 제 2로더(201)의 경우 주로 칩 실장 프레임(51b)으로서 리드프레임이 수납되는 적재식 매거진(75)이 공급된다. 제 1로더(101)와 제 2로더(201)는 칩 실장 프레임(51a)의 수납 형태에 따라 선택적으로 동작된다. 제 1로더(101)는 리프트 테이블(103)이 상승되면서 푸셔(105)가 삽입식 매거진(71) 내의 칩 실장 프레임(51a)을 하나씩 인덱스 레일(311)로 배출시킨다. 인덱스 레일(311)로 배출된 칩 실장 프레임(51a)은 이송 그립퍼(315)에 의해 작업 위치로 이송된다. 적재식 매거진(75)으로부터 칩 실장 프레임(51b)을 로딩할 경우 제 2로더(201)는 픽커(205)가 감지 카메라(207)에 의해 간지(61)와 칩 실장 프레임(51b)이 판별되고 간지(61)일 경우 간지 수납 박스(209)에 이송하고 칩 실장 프레임(51b)일 경우 인덱스 레일(311)로 이송한다. 이후 설명에서는 수납식 매거진(71)으로부터 공급되는 칩 실장 프레임(51a)으로 설명하기로 한다.
접착제 도포 또는 접착 테이프 부착
칩 실장 프레임(51a)이 인덱스 레일(311)에 로딩되면 접착제 도포 장치(341)에 의해 인덱스 레일(311)에 있는 칩 실장 프레임(51a)의 칩 실장 영역에 접착 수단으로서 액상 접착제(27), 예컨대 에폭시 수지 접착제를 도팅(dotting) 또는 쓰기(writing) 하거나, 접착 테이프 부착 장치(351)로 접착 테이프(353)를 부착시킨다. 접착 테이프 부착 장치(351)의 경우 릴(355)에 감겨진 상태로 접착 테이프(353)가 공급되며 테이프 커터(357)에 의해 칩 실장 영역의 크기에 적합하게 일정크기로 절단되고, 절단된 접착 테이프(353)가 칩 실장 영역에 부착된다. 접착제 도포 장치(341)와 접착 테이프 부착 장치(351)는 제품의 조건에 따라 선택적으로 동작된다. 이하 액상 접착제(27)를 사용하는 경우로 설명한다.
웨이퍼 로딩
한편, 웨이퍼 로더(321)에 탑재된 웨이퍼 카세트(81)로부터 웨이퍼(5)가 웨이퍼 이송 암(325)에 의해 탑재 레일(327) 상에 놓여지고 곧바로 자외선 조사 장치(331)에 의해 웨이퍼 밑면에 부착된 다이싱용 자외선 테이프(7)에 자외선이 조사된다. 자외선 조사가 완료된 웨이퍼(5)는 칩 정렬 테이블(361)로 이송된다. 칩 정렬 테이블(361)에서 테이프 확장 장치(363)에 의해 웨이퍼(5)는 웨이퍼 링(6)이 잡아 당겨짐으로서 칩간 간격이 증가되어 칩(11)의 픽업이 쉽게 이루어질 수 있도록 만든다. 이때 비전 카메라(365)에 의해 이송될 양호로 판정된 칩(11)의 위치가 인식되고, 칩(11)의 위치가 픽업 위치에 있지 않을 경우 칩 정렬 테이블(361)이 X축과 Y축 이동에 의해 위치 보정되어 픽 엔 플레이스 장치(371)의 픽업 위치에 맞게 위치 조정된다. 픽업될 칩(11)은 전기적 특성 테스트 공정에서의 웨이퍼에의 칩 테스트 정보를 그대로 받아 이용하는 맵핑 시스템에 의해 양호한 칩이 선별되어 칩 정렬 테이블(361)에서 선택된다.
1차 다이 어태치
칩 정렬 테이블(361)에서 칩(11)의 위치 정렬이 완료되면, 웨이퍼(5)에서 하나의 칩(11)이 픽 엔 플레이스 장치(371)에 의해 흡착되어 액상 접착제(27)가 도포된 칩 실장 프레임(51a)의 칩 실장 영역에 부착된다. 이와 같은 작업이 하나의 칩 실장 프레임(51a)에 대하여 순차적으로 진행된다.
2차 가압
칩 부착이 완료되면 칩 가압 장치(351)에 의해 칩 실장 프레임(51a) 위에 부착된 칩(11)을 2차로 가압하여 칩 실장 프레임(51a)과 칩(11)간의 접착력을 증가시킨다. 이때, 칩 실장 프레임(51a) 하부에서 그 칩 실장 프레임(51a)에 열을 인가하는 히터 블록이 설치되도록 하여 칩 부착이 잘 이루어지도록 할 수 있다.
1차 경화 공정
2차 가압까지 완료되면, 인덱스 레일(311)로부터 스냅 큐어 장치(401)로 칩 실장 프레임(51a)이 이동되어 경화 과정을 거친다. 인덱스 레일(311)에서 이송 그립퍼(315)에 의해 칩 실장 프레임(51a)의 일정 부분이 스냅 경화 장치(401)의 프레임 공급부(402)의 입구(403)를 거쳐 들어오면 롤러(431)의 회전에 의해 완전히 프레임 공급부(402)의 내부로 들어온다. 이때 정지 위치는 스토퍼(441)에 의해 결정된다.
프레임 공급부(402)로 들어온 칩 실장 프레임(51a)은 이송 벨트(451)를 따라 독립적으로 4개의 경화부(411~414)구역을 거치며 단계적으로 온도가 상승되면서 경화되며 열 이동 그립퍼(455)에 의해 4번째 경화부(414)에서 다시 5번째 경화부(415)로 이동된 후 8번째 경화부(418)까지 단계적으로 온도가 하강되면서 경화된다. 8번째 경화부(418)로부터 이송되는 칩 실장 프레임(51a)이 프레임 배출부(408)의 롤러(433) 위에 놓여지고 롤러(433)의 회전에 의해 제 2다이 어태치 장치(501)의 인덱스 레일(511)에 올려지며, 2차 다이 어태치 장치(501)의 이송 그립퍼(515)에 의해 다음 작업 위치로 이동된다. 여기서, 8개의 경화부(411~418)는 각각 온도가 사용자에 의해 제어될 수 있다.
접착제 도포 또는 접착 테이프 부착
스냅 경화 장치(401)로부터 칩 실장 프레임(51a)이 인덱스 레일(511) 상에 공급되면 제 1다이 어태치 장치(301)에서와 마찬가지로 접착제 도포 장치(541)나 접착 테이프 부착 장치(551)가 선택적으로 동작하여 제 1칩(11) 상에 액상 접착제(28)를 도포하거나 또는 접착 테이프(553)를 부착시킨다. 이하 액상 접착제(28)가 도포되는 경우로 설명한다.
제 2칩 웨이퍼 로딩
한편, 제 1다이 어태치 장치(301)에서와 마찬가지로 웨이퍼 로더(521)에 탑재된 웨이퍼 카세트(83)로부터 제 2칩(13)의 웨이퍼(5)가 웨이퍼 이송 암(525)에 의해 탑재 레일(527) 상에 놓여지고 곧바로 자외선 조사 장치(531)에 의해 웨이퍼 밑면에 부착된 다이싱용 자외선 테이프(7)에 자외선이 조사된다. 자외선 조사가 완료된 웨이퍼(5)는 칩 정렬 테이블(561)로 이송된다. 칩 정렬 테이블(561)에서 테이프 확장 장치(563)에 의해 웨이퍼 링(6)이 잡아 당겨지고 비전 카메라(565)에 의해 이송될 양호로 판정된 칩(13)의 위치 정보에 따라 제 2칩(13)이 위치 정렬된다.
2차 다이 어태치
칩 정렬 테이블(561)에서 칩(13)의 위치 정렬이 완료되면, 웨이퍼(5)에서 위치 정렬된 제 2칩(13)이 픽 엔 플레이스 장치(571)에 의해 흡착되어 액상 접착제(28)가 도포된 제 1칩(11) 상에 부착된다. 이와 같은 작업이 하나의 칩 실장 프레임(51a)에 대하여 순차적으로 진행된다.
2차 가압
제 2칩(13)의 부착이 완료되면 칩 가압 장치(551)에 의해 칩 실장 프레임(51a) 위에 부착된 칩(13)을 2차로 가압하여 제 1칩(11)과 제 2칩(13)간의 접착력을 증가시킨다.
언로딩
2차 가압이 완료되면, 인덱스 레일(511)에서 제 1칩(11)과 제 2칩(13)의 부착이 완료된 칩 실장 프레임(51a)이 언로더(601)의 픽커(601)에 흡착되어 대기중인 매거진(85)에 수납된다. 수납이 완료된 칩 실장 프레임(51a)은 다시 별도로 마련된 경화 장치로 대량이 옮겨져 경화 작업이 진행된다.
전술한 실시예에서와 같이 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치는 스냅 큐어 장치를 사이에 두고 두 개의 다이 어태치 장치가 인라인화되어 있고, 자외선 조사 장치가 다이 어태치 장치 내에 포함되어 있다. 또한 삽입식 매거진 대상의 제 1로더와 적재식 매거진 대상의 제 2로더를 모두 포함하고 있으며, 액상 접착제 도포 장치와 접착 테이프 부착 장치를 모두 포함하고 있다.
칩 실장 프레임은 낱장 단위로 제 1다이 어태치 장치로부터 스냅 경화 장치로 즉시 이송되어 경화 과정을 거친 후 곧바로 제 2다이 어태치 장치로 이송된다. 종래와 같이 제 1다이 어태치 장치로부터 경화 장치로, 경화 장치에서 제 2다이 어태치 장치로의 자재 이동에 소요되는 시간이 요구되지 않으며 매거진 단위로 작업이 진행될 때의 각 장치에서의 대기시간이 요구되지 않는다.
그리고, 자외선 조사 장치를 다이 어태치 장치 내에 포함하고 있으므로 종래와 같이 별도의 자외선 조사 장치에 의한 작업을 진행할 때 웨이퍼 카세트로부터 웨이퍼를 로딩하고 다시 수납하는 작업이 생략될 수 있고, 자외선 조사 장치에서 제 1다이 어태치 장치로의 이동에 소요되는 시간이 요구되지 않으며 자외선 조사된 다이싱용 자외선 테이프의 상태에 대한 시간적 제약이 크게 감소된다. 실제로 독립적으로 설치된 장치들을 이용하는 것에 비하여 소요되는 시간을 50%이상 단축할 수 있었다.
또한, 제 1로더와 제 2로더를 모두 구비하여 삽입식 매거진이나 적재식 매거진으로부터 서브스트레이트 또는 리드프레임의 로딩이 가능하며, 액상 접착제 도포 장치와 접착 테이프 부착 장치를 모두 구비하여 액상 접착제나 접착 테이프를 모두 사용할 수 있다. 이에 따라, 사용되는 칩 실장 프레임이나 접착 수단의 종류에 따라 설비를 따로 구비하거나 새롭게 설비를 변경 설치 또는 구축할 필요가 없다.
더욱이, 종래 각 장치별로 필요하였던 로더와 언로더의 수를 줄일 수 있다.
한편, 본 발명에 따른 전술한 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치는 전술한 실시예에 한정되는 것은 아니며, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다는 것은 당업계에 종사하는 자라면 쉽게 알 수 있을 것이다. 예를 들어, 전술한 실시예에서 2개의 반도체 칩을 포함하는 멀티 칩 패키지를 대상으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치의 실시예를 소개하였지만, 적층되는 반도체 칩의 수만큼 다이 어태치 장치를 스냅 큐어 장치를 사이에 설치하여 인라인화하는 형태로 구성하여 다수의 반도체 칩을 포함하는 멀티 칩 패키지 제조에 적용이 가능하다.
이상과 같은 본 발명에 의한 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치에 의하면, 자외선 조사 공정과 다이 어태치 공정 및 경화 공정에서의 자재의 이동시간과 대기시간이 요구되지 않거나 크게 줄어들고 경화 공정을 짧게 할 수 있어 가공 시간이 짧아질 수 있다. 또한, 삽입식 매거진과 적재식 매거진 형태, 액상 접착제와 접착 테이프 등 따른 별도의 설비 구축이 필요 없고, 종래 각 장치별로 필요하였던 로더와 언로더의 수가 감소될 수 있어서 공정 가공 시간 및 설비 구축 시간 등을 크게 줄일 수 있고 제품 전환에 대한 대응이 빠르게 이루어질 수 있다. 이와 같은 효과는 다품종 소량 생산 제품에 대하여 더욱 효과적이다.
도 1은 서브스트레이트가 이용된 멀티 칩 패키지의 일 예를 나타낸 단면도,
도 2는 도 1의 멀티 칩 패키지 제조 공정에서의 다이 어태치 과정을 나타낸 블록도,
도 3은 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치의 개략적인 블록 구성도,
도 4내지 도 6은 본 발명에 따른 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치를 부분별로 나타낸 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
5; 웨이퍼 6; 웨이퍼 링
7; 다이싱용 테이프 10; 멀티 칩 패키지
11,13; 반도체 칩 12,14; 전극패드
15; 금 스터드 범프(Au stud bump) 17,18; 본딩와이어
21; 서브스트레이트
22; 서브스트레이트 본딩패드 27,28 접착제
31; 봉지부 35; 솔더 볼
51a, 51b; 칩 실장 프레임 61; 간지
71; 삽입식 매거진 75; 적재식 매거진
81; 웨이퍼 카세트 100; 다이 어태치와 경화 인라인 장치
101; 제 1로더 103; 리프트 테이블
105; 푸셔 201; 제 2로더
203; 탑재 테이블 205; 픽커
207; 감지 수단 209; 간지 수거 박스
301,501; 다이 어태치 장치 311,511; 인덱스 레일
315,515; 이송 그립퍼 321,521; 웨이퍼 로더
323,523; 카세트 엘리베이터 325,525; 웨이퍼 이송 암
327,527; 탑재 레일 331,531; 자외선 조사 장치
341,541; 액상 접착제 도포 장치 351,551; 접착 테이프 부착 장치
353; 접착 테이프 355; 릴 어셈블리
357; 테이프 컷터 361,561; 칩 정렬 테이블
363; 테이프 확장 장치 371,571; 픽 엔 플레이스 장치
381,581; 칩 가압 장치 401; 스냅 큐어 장치
402; 프레임 공급부 403; 입구
408 프레임 배출부 409; 배출구
411~418; 경화부 421; 발열 수단
601; 언로더

Claims (6)

  1. 칩 실장 프레임이 탑재되어 이동을 안내하는 인덱스 레일(index rail)과, 상기 인덱스 레일 상에서 칩 실장 프레임을 이동시키는 이송 그립퍼(gripper)와, 복수의 웨이퍼가 수납된 웨이퍼 카세트(cassette)가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더(wafer loader)와, 상기 웨이퍼 로더로부터 공급되는 웨이퍼의 테이프 부착 면에 자외선을 조사하는 자외선 조사 장치와, 자외선 조사가 완료된 웨이퍼가 탑재되며 X축과 Y축으로 운동 가능한 칩 정렬 테이블(chip align table)과, 상기 칩 정렬 테이블에 놓여진 웨이퍼의 칩 위치를 화상으로 감지하는 비전 카메라(vision camera)와, 칩 실장 프레임의 칩 실장 영역에 액상 접착제를 도포하는 액상 접착제 도포 장치와, 접착 테이프를 칩 실장 영역에 부착시키는 접착 테이프 부착 장치와, 상기 비전 카메라에 의해 수집된 칩 위치 정보에 의해 위치 보정된 칩 정렬 테이블에 놓여진 반도체 칩을 픽업(pick up)하여 칩 실장 영역에 부착시키는 픽 엔 플레이스(pick & place) 장치를 각각 포함하는 복수의 다이 어태치 장치들과;
    상기 다이 어태치 장치들 사이에 설치되며, 이웃하는 하나의 다이 어태치 장치의 상기 인덱스 레일로부터 배출되는 칩 실장 프레임을 공급받는 프레임 공급부와, 독립적으로 설치된 발열 수단에 의해 온도 조건이 단계적 상승 및 하강이 이루어지는 복수의 경화부와, 상기 경화부에서 배출되는 칩 실장 프레임을 이웃하는 다른 하나의 다이 어태치 장치의 상기 인덱스 레일로 배출시키는 프레임 배출부, 및 칩 실장 프레임을 상기 프레임 공급부로부터 상기 경화부를 거쳐 상기 프레임 배출부로 이송시키는 프레임 이송 수단을 포함하는 스냅 큐어(snap cure) 장치;
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
  2. 제 1항에 있어서, 상기 다이 어태치 장치는 2개이며 상기 스냅 경화 장치는 1개인 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
  3. 제 1항에 있어서, 칩 실장 프레임이 슬롯에 삽입되어 수납된 삽입식 매거진이 탑재되어 칩 실장 프레임을 인덱스 레일로 공급하는 제 1로더와 칩 실장 프레임이 적재되어 수납된 적재식 매거진이 탑재되어 칩 실장 프레임을 인덱스 레일로 공급하는 제 2로더를 포함하는 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
  4. 제 1항에 있어서, 상기 다이 어태치 장치는 상기 픽 엔 플레이스 장치에 의해 부착된 칩을 2차로 가압시키는 칩 가압 장치(press)를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
  5. 제 1항에 있어서, 상기 스냅 큐어 장치는 단계적인 온도 상승이 이루어지는 4개의 경화부와 단계적인 온도 하강이 이루어지는 4개의 경화부를 갖는 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
  6. 칩 실장 프레임이 슬롯에 삽입되어 수납된 삽입식 매거진이 탑재되어 칩 실장 프레임을 공급하는 제 1로더;
    와 칩 실장 프레임이 적재되어 수납된 적재식 매거진이 탑재되어 칩 실장 프레임을 공급하는 제 2로더;
    상기 제 1로더와 상기 제 2로더로부터 공급되는 칩 실장 프레임이 탑재되어 이동을 안내하는 인덱스 레일(index rail)과, 상기 인덱스 레일 상에서 칩 실장 프레임을 이동시키는 이송 그립퍼(gripper)와, 복수의 웨이퍼가 수납된 웨이퍼 카세트(cassette)가 탑재되어 순차적으로 웨이퍼를 공급하는 웨이퍼 로더(wafer loader)와, 상기 웨이퍼 로더로부터 공급되는 웨이퍼의 테이프 부착 면에 자외선을 조사하는 자외선 조사 장치와, 자외선 조사가 완료된 웨이퍼가 탑재되며 X축과 Y축으로 운동 가능한 칩 정렬 테이블(chip align table)과, 상기 칩 정렬 테이블에 놓여진 웨이퍼의 칩 위치를 화상으로 감지하는 비전 카메라(vision camera)와, 칩 실장 프레임의 칩 실장 영역에 액상 접착제를 도포하는 액상 접착제 도포 장치와, 접착 테이프를 칩 실장 영역에 부착시키는 접착 테이프 부착 장치와, 상기 비전 카메라에 의해 수집된 칩 위치 정보에 의해 위치 보정된 칩 정렬 테이블에 놓여진 반도체 칩을 픽업(pick up)하여 칩 실장 영역에 부착시키는 픽 엔 플레이스(pick & place) 장치를 각각 포함하는 제 1다이 어태치 장치와 제 2다이 어태치 장치와;
    상기 제 1다이 어태치 장치와 상기 제 2다이 어태치 장치의 사이에 설치되며, 상기 제 1다이 어태치 장치의 상기 인덱스 레일로부터 배출되는 칩 실장 프레임을 공급받는 프레임 공급부와, 독립적으로 설치된 발열 수단에 의해 온도 조건이 단계적 상승 및 하강이 이루어지는 복수의 경화부와, 상기 경화부에서 배출되는 칩 실장 프레임을 상기 제 2다이 어태치 장치의 상기 인덱스 레일로 배출시키는 프레임 배출부, 및 칩 실장 프레임을 상기 프레임 공급부로부터 상기 경화부를 거쳐 상기 프레임 배출부로 이송시키는 프레임 이송 수단을 포함하는 스냅 큐어(snap cure) 장치; 및
    상기 제 2다이 어태치 장치의 상기 인덱스 레일로부터 배출되는 칩 실장 프레임을 매거진에 수납시키는 매거진 언로더;
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치.
KR10-2002-0077262A 2002-12-06 2002-12-06 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치 KR100484088B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0077262A KR100484088B1 (ko) 2002-12-06 2002-12-06 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
US10/620,745 US6863109B2 (en) 2002-12-06 2003-07-15 In-line die attaching and curing apparatus for a multi-chip package
JP2003395623A JP2004311938A (ja) 2002-12-06 2003-11-26 マルチチップパッケージ用のダイ貼付と硬化インライン装置
US11/020,931 US7074646B2 (en) 2002-12-06 2004-12-22 In-line die attaching and curing apparatus for a multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0077262A KR100484088B1 (ko) 2002-12-06 2002-12-06 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치

Publications (2)

Publication Number Publication Date
KR20040049473A KR20040049473A (ko) 2004-06-12
KR100484088B1 true KR100484088B1 (ko) 2005-04-20

Family

ID=32464533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0077262A KR100484088B1 (ko) 2002-12-06 2002-12-06 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치

Country Status (3)

Country Link
US (2) US6863109B2 (ko)
JP (1) JP2004311938A (ko)
KR (1) KR100484088B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780695B1 (ko) * 2006-12-29 2007-11-30 주식회사 하이닉스반도체 듀얼 ｕｖ 조사 장치
KR101303024B1 (ko) 2012-02-23 2013-09-03 한미반도체 주식회사 플립칩 본딩장치
KR101366790B1 (ko) 2011-12-01 2014-02-26 오성엘에스티(주) 인라인 타입의 베이크 장치
KR101376945B1 (ko) 2012-07-23 2014-03-25 우리에이텍(주) 다이 본더의 다이 본딩 검사 장치 및 이를 구비한 다이 본더
KR101585220B1 (ko) 2014-05-13 2016-01-13 주식회사 프로텍 필름 기판용 디스펜싱 장치
KR101619782B1 (ko) * 2015-04-14 2016-05-12 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치
US9704732B2 (en) 2011-12-23 2017-07-11 Samsung Electronics Co., Ltd. Apparatuses for bonding semiconductor chips
US10058952B2 (en) 2015-11-18 2018-08-28 Samsung Electronics Co., Ltd. Bonding stage and bonding apparatus comprising the same
KR200493079Y1 (ko) 2019-12-17 2021-01-27 김성유 시식대용 조립식 진열대

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
KR100469169B1 (ko) * 2002-08-14 2005-02-02 삼성전자주식회사 절연 접착 테이프를 이용한 적층 칩 접착 장치
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
KR100539605B1 (ko) * 2003-12-11 2005-12-29 삼성전자주식회사 반도체 칩 접착용 스냅 큐어 장치
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
KR100634869B1 (ko) * 2005-05-30 2006-10-17 삼성전자주식회사 멀티 다이 접착 장치
US8433770B2 (en) * 2005-07-29 2013-04-30 Broadcom Corporation Combined local and network storage interface
KR20080015536A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 와이어 그리드 편광자 제조 시스템 및 제조 방법
JP4585496B2 (ja) * 2006-08-25 2010-11-24 芝浦メカトロニクス株式会社 半導体チップの実装装置
KR101394387B1 (ko) * 2007-06-25 2014-05-14 세메스 주식회사 기판 로딩 유닛 및 이를 갖는 다이 본딩 장치
US8167523B2 (en) * 2007-07-12 2012-05-01 Asm Assembly Automation Ltd Singulation handler comprising vision system
US7955041B2 (en) * 2007-08-29 2011-06-07 Texas Instruments Incorporated Quick changeover apparatus and methods for wafer handling
KR100924548B1 (ko) * 2007-11-09 2009-11-02 주식회사 하이닉스반도체 다이 본딩 장치
FR2925969B1 (fr) * 2007-12-26 2010-01-22 Datacard Corp Procede et dispositif d'encartage d'un module ou puce.
KR101049368B1 (ko) * 2008-07-14 2011-07-14 오성엘에스티(주) 반도체 패키지용 기판의 베이킹장치
KR101049369B1 (ko) * 2009-03-10 2011-07-14 오성엘에스티(주) 인라인 타입 큐어장치
KR101619466B1 (ko) * 2010-03-26 2016-05-11 삼성전자주식회사 반도체 소자 실장 장치
US9922853B2 (en) * 2012-12-12 2018-03-20 Fuji Machine Mfg. Co., Ltd. Die supply apparatus
KR101422401B1 (ko) * 2013-04-03 2014-07-22 세메스 주식회사 발광 소자 칩 본딩 장치
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101524483B1 (ko) * 2014-07-14 2015-06-10 주식회사 케이앤에스 반도체 패키지용 어태치 장치
JP6470054B2 (ja) * 2015-01-26 2019-02-13 ファスフォードテクノロジ株式会社 ダイボンダおよびボンディング方法
KR102075179B1 (ko) * 2015-12-03 2020-02-07 한미반도체 주식회사 반도체 패키지 적재장치
CN110892519A (zh) 2017-07-12 2020-03-17 东京毅力科创株式会社 输送装置、基板处理系统、输送方法以及基板处理方法
TWI686895B (zh) * 2019-04-19 2020-03-01 台灣愛司帝科技股份有限公司 晶片移轉機台
US20220013380A1 (en) 2020-07-13 2022-01-13 Apple Inc. High density pick and sequential place transfer process and tool
CN111900110B (zh) * 2020-08-04 2021-04-06 广东金田半导体科技有限公司 半导体芯片压膜组件
US11820651B2 (en) 2020-11-04 2023-11-21 Apple Inc. Mass transfer tool with high productivity
KR102442315B1 (ko) * 2020-11-24 2022-09-14 이승훈 경화장치 및 이를 포함하는 머신비전 시스템
CN113257716B (zh) * 2021-05-20 2024-01-26 浙江大学台州研究院 一种侧框基板自动固化设备
CN113644015B (zh) * 2021-10-15 2021-12-24 四川晶辉半导体有限公司 一种半导体框架粘芯装置
CN116782625A (zh) * 2022-03-11 2023-09-19 先进装配系统有限责任两合公司 用于为自动装配机提供晶片的设备和方法以及装配系统
CN117594499A (zh) * 2024-01-18 2024-02-23 深圳新控半导体技术有限公司 一种全自动多头机功率模块粘片设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022842A (ko) * 1996-09-24 1998-07-06 김광호 자외선-오존 세정 기능을 겸비한 몰딩장치
KR20000007325A (ko) * 1998-07-02 2000-02-07 윤종용 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
KR20040022584A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 와이어 본더와 와이어 코팅기 인라인 장치 및 칩 적층형멀티 칩 패키지 제조 방법
JP2004146645A (ja) * 2002-10-25 2004-05-20 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4043485A (en) * 1976-08-09 1977-08-23 Honeywell Information Systems, Inc. Magazine for a plurality of fixtures holding integrated circuit chips
JPH084105B2 (ja) * 1987-06-19 1996-01-17 株式会社エンヤシステム ウェハ接着方法
JP2619123B2 (ja) * 1990-07-19 1997-06-11 株式会社東芝 半導体製造装置
JPH05283608A (ja) 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
JPH0870079A (ja) 1994-08-30 1996-03-12 Hitachi Ltd 半導体装置
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JPH08279591A (ja) 1995-04-07 1996-10-22 Nec Corp 半導体装置とその製造方法
KR100192179B1 (ko) 1996-03-06 1999-06-15 김영환 반도체 패키지
JPH10172997A (ja) 1996-12-09 1998-06-26 Towa Kk 電子部品の樹脂封止成形装置の金型クリーニング方法 及び成形装置
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
JPH10335577A (ja) 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6088474A (en) * 1997-07-23 2000-07-11 Texas Instruments Incorporated Inspection system for micromechanical devices
KR100481527B1 (ko) * 1998-04-02 2005-06-08 삼성전자주식회사 다이 본딩 장치
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
JP2001028422A (ja) 1999-07-14 2001-01-30 Sony Corp マルチチップモジュール及びその製造方法、製造装置
JP2001185651A (ja) 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6524891B1 (en) * 2000-02-29 2003-02-25 Micron Technology, Inc. Method of pressure curing for reducing voids in a die attach bondline and applications thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022842A (ko) * 1996-09-24 1998-07-06 김광호 자외선-오존 세정 기능을 겸비한 몰딩장치
KR20000007325A (ko) * 1998-07-02 2000-02-07 윤종용 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
KR20040022584A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 와이어 본더와 와이어 코팅기 인라인 장치 및 칩 적층형멀티 칩 패키지 제조 방법
JP2004146645A (ja) * 2002-10-25 2004-05-20 Renesas Technology Corp 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780695B1 (ko) * 2006-12-29 2007-11-30 주식회사 하이닉스반도체 듀얼 ｕｖ 조사 장치
KR101366790B1 (ko) 2011-12-01 2014-02-26 오성엘에스티(주) 인라인 타입의 베이크 장치
US9704732B2 (en) 2011-12-23 2017-07-11 Samsung Electronics Co., Ltd. Apparatuses for bonding semiconductor chips
US10629461B2 (en) 2011-12-23 2020-04-21 Samsung Electronics Co., Ltd. Apparatuses for bonding semiconductor chips
US10083846B2 (en) 2011-12-23 2018-09-25 Samsung Electronics Co., Ltd. Apparatuses for bonding semiconductor chips
KR101303024B1 (ko) 2012-02-23 2013-09-03 한미반도체 주식회사 플립칩 본딩장치
KR101376945B1 (ko) 2012-07-23 2014-03-25 우리에이텍(주) 다이 본더의 다이 본딩 검사 장치 및 이를 구비한 다이 본더
KR101585220B1 (ko) 2014-05-13 2016-01-13 주식회사 프로텍 필름 기판용 디스펜싱 장치
WO2016167526A1 (ko) * 2015-04-14 2016-10-20 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치
KR101619782B1 (ko) * 2015-04-14 2016-05-12 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치
DE112016001267B4 (de) * 2015-04-14 2019-11-07 Jmj Korea Co., Ltd. Halbleitersubstrat-Ultraschallschweissfügevorrichtung
US10058952B2 (en) 2015-11-18 2018-08-28 Samsung Electronics Co., Ltd. Bonding stage and bonding apparatus comprising the same
KR200493079Y1 (ko) 2019-12-17 2021-01-27 김성유 시식대용 조립식 진열대

Also Published As

Publication number Publication date
KR20040049473A (ko) 2004-06-12
US20040108582A1 (en) 2004-06-10
US20050106778A1 (en) 2005-05-19
US6863109B2 (en) 2005-03-08
JP2004311938A (ja) 2004-11-04
US7074646B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
KR100484088B1 (ko) 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
JP3014347B2 (ja) 多重ボンディングシステムを有するダイボンディング装置
US7896051B2 (en) Semiconductor die bonding apparatus having multiple bonding head units
US9130011B2 (en) Apparatus for mounting semiconductor device
KR100524974B1 (ko) 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
KR100415282B1 (ko) 반도체 소자용 듀얼 다이 접착 장치
KR20200033335A (ko) 반도체 제조 장치
US6223800B1 (en) Die bonding apparatus
US6053234A (en) Lead frame transfer device and wire bonding apparatus comprising the same
KR20040015929A (ko) 절연 접착 테이프를 이용한 적층 칩 접착 장치
KR100819791B1 (ko) 반도체 패키지 제조용 테이프의 접착 장치 및 그 방법
US20050081986A1 (en) Die bonding apparatus and method for bonding semiconductor chip using the same
JPH1012662A (ja) Ｔａｂ部品の圧着装置
KR100252317B1 (ko) 리드 프레임의 다이 본딩장치
JP2971180B2 (ja) アウタリードボンディング装置
KR102312391B1 (ko) 대상체 라미네이팅 장치
KR102529668B1 (ko) 대상체 라미네이팅 장치
KR102299021B1 (ko) 대상체 라미네이팅 장치
KR100833933B1 (ko) 반도체 패키지용 프레임에 방열판을 부착하는 장치 및 방법
JP3479391B2 (ja) チップマウンタおよびチップ接続方法
KR100252316B1 (ko) 리드 프레임의 코팅장치
US20070298539A1 (en) Method For Bonding Semiconductor Chip
JP2001284405A (ja) 半導体製造装置
JPH11297720A (ja) 電子部品装置の製造方法と製造装置
KR19990082839A (ko) 2-헤드타입의씨에스피본더장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090316

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee