KR19990071818A - 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어 - Google Patents

반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어 Download PDF

Info

Publication number
KR19990071818A
KR19990071818A KR1019980704098A KR19980704098A KR19990071818A KR 19990071818 A KR19990071818 A KR 19990071818A KR 1019980704098 A KR1019980704098 A KR 1019980704098A KR 19980704098 A KR19980704098 A KR 19980704098A KR 19990071818 A KR19990071818 A KR 19990071818A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
carrier
wafer
base material
semiconductor
Prior art date
Application number
KR1019980704098A
Other languages
English (en)
Inventor
도시오 미야모토
구니히로 츠보사키
미츠오 우사미
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990071818A publication Critical patent/KR19990071818A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

깨짐이나 휨이 발생하지 않고 양호한 작업성하에서 반도체웨이퍼를 박형으로 가공한다. 베이스재(1a)와 이 베이스재(1a)의 한쪽면에 마련된 흡착패드(1b)로 이루어지는 캐리어(1)을 마련하는 제1 공정, 회로소자가 형성되어 있지 않은 이면을 캐리어(1)과 반대방향을 향해서 반도체웨이퍼(2)를 캐리어(1)에 접착하여 웨이퍼복합체(10)을 형성하는 제2 공정 및 웨이퍼복합체(1)의 반도체웨이퍼(2)측을 위쪽으로 향하게 하고 캐리어(1)을 파지해서 반도체웨이퍼(2)의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼(2)에 박형가공을 실시하는 제3 공정에 의해 반도체웨이퍼에 박형가공을 실행한다.

Description

반도체웨이퍼의 가공방법과 ＩＣ카드의 제조방법 및 캐리어
현재, 예를 들면 IC카드에 사용되는 반도체장치와 같이, 고밀도화, 소형화와 함께 박형화가 요구되는 반도체장치에 있어서는 TQFP(Thin Quad Flat Package)나 TSOP(Thin Small Outline Package) 등 통상에 비해 두께가 얇은 패키지가 사용되고 있다. 그리고, 이와 같은 패키지를 제조하기 위해서는 반도체웨이퍼를 특히 얇게 가공할 필요가 있다. 여기서, 반도체웨이퍼를 얇게 하기 위한 기술로서는 예를 들면 닛케이BP사 발행 「실천강좌 VLSI패키징기술(하)」(1993년 5월 31일 발행), P12∼P14에 기재되어 있는 바와 같이, 연삭, 화학적인 에칭 및 래핑(랩가공)의 3종류의 기술이 알려져 있다. 상기 간행물에 기재되어 있는 바와 같이, 연삭은 반도체웨이퍼의 이면을 다이아몬드숫돌로 연삭하는 기술, 에칭은 반도체웨이퍼를 고속회전시키면서 이면을 플루오르화수소산과 질산을 주체로 하는 혼합산으로 에칭하는 기술, 그리고 래핑은 반도체웨이퍼의 이면을 연마숫돌로 연마하는 기술이다.
그러나, 연삭이나 래핑에 의한 박형가공에서는 일반적인 두께인 625㎛(또는 725㎛)정도의 반도체웨이퍼를 300㎛전후까지는 가능하지만, 예를 들면 100㎛이하라는 레벨까지 박형화하고자 하면, 충분한 주의를 기울여도 장치에서 떼어낼 때 반도체웨이퍼가 깨질 우려가 있다. 또는, 깨지지는 않더라도 웨이퍼표면의 비활성화막의 응력이나 반도체웨이퍼의 내부응력에 따른 휨이 현저하게 나타나고, 다이싱 등 차공정 이후의 프로세스에 작업상의 문제가 발생한다. 이것에 부가해서, 12인치 이상의 대구경의 반도체웨이퍼에서는 평탄성 및 균일성을 규정레벨 로 얻는 것이 곤란하게 된다.
또, 에칭에 의한 박형가공에서는 고속회전시키기 위해 반도체웨이퍼 외주부를 여러개소에서 유지하고 있는 핀에 의해 과대한 응력이 작용해서 반도체웨이퍼가 파손되어 버린다. 또, 연삭 등의 경우와 마찬가지로, 내부응력에 기인하는 휨도 문제로 된다.
상술한 바와 같은 문제를 해소하기 위해 본 발명자들은 각종 검토를 거듭하고, 반도체웨이퍼를 임의의 지지기판에 테이프로 고정한 상태에서 가공하는 것에 도달하였다. 그러나, 통상의 테이프로는 반도체웨이퍼의 처리마다 테이프도 일회용품으로 되기 때문에 코스트가 증가한다는 새로운 문제점이 발생하는 것이 우려된다.
그래서, 본 발명은 이상과 같은 기술적 과제를 해결하는 것으로서, 그 목적은 깨짐이 발생하지 않고 반도체웨이퍼를 박형가공할 수 있는 기술을 제공하는 것이다.
본 발명의 다른 목적은 용이한 작업하에서 반도체웨이퍼를 박형가공할 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 휨이 발생하지 않고 반도체웨이퍼를 박형가공할 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 저코스트하에서 반도체웨이퍼를 박형가공할 수 있는 기술을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.
본 발명은 반도체웨이퍼의 가공기술에 관한 것으로서, 특히 반도체웨이퍼의 두께를 100㎛ 이하로 매우 얇게 가공할 때에 있어서의 반도체웨이퍼의 처리(핸들링)에 적용해서 유효한 기술에 관한 것이다.
도 1은 본 발명의 1실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도,
도 2는 도 1의 Ⅱ-Ⅱ선을 따른 단면도,
도 3은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도시한 설명도,
도 4는 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 3에 계속해서 도시한 설명도,
도 5는 본 발명의 반도체웨이퍼의 박형가공에 사용되는 에칭장치의 개략도,
도 6은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 4에 계속해서 도시한 설명도,
도 7은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 6에 계속해서 도시한 설명도,
도 8은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 7에 계속해서 도시한 설명도,
도 9는 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 8에 계속해서 도시한 설명도,
도 10은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 9에 계속해서 도시한 설명도,
도 11은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 다른 실시예에 의한 캐리어를 도시한 평면도,
도 12는 도 11의 ⅩⅡ-ⅩⅡ선을 따른 단면도,
도 13은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도,
도 14는 도 13의 ⅩⅣ-ⅩⅣ선을 따른 단면도,
도 15는 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도,
도 16은 도 15의 ⅩⅥ-ⅩⅥ선을 따른 단면도,
도 17은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도,
도 18은 도 17의 ⅩⅧ-ⅩⅧ선을 따른 단면도,
도 19는 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도,
도 20은 도 19의 ⅩⅩ-ⅩⅩ선을 따른 단면도,
도 21은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도,
도 22는 도 21의 ⅩⅩⅡ-ⅩⅩⅡ선을 따른 단면도,
도 23은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도시한 설명도,
도 24는 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 23에 계속해서 도시한 설명도,
도 25는 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 24에 계속해서 도시한 설명도,
도 26은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 25에 계속해서 도시한 설명도,
도 27은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 26에 계속해서 도시한 설명도,
도 28은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 27에 계속해서 도시한 설명도,
도 29의 (a)는 반도체웨이퍼와 캐리어의 접착상태를 도시한 설명도이고, 도 29의 (b)는 분리상태를 도시한 설명도,
도 30은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순의 일부를 도 28에 계속해서 도시한 설명도,
도 31은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 가공수순의 일부를 도시한 설명도,
도 32는 도 31에 계속되는 설명도,
도 33은 도 32에 계속되는 설명도,
도 34는 도 33에 계속되는 설명도,
도 35는 도 34에 계속되는 설명도,
도 36은 도 35에 계속되는 설명도,
도 37은 도 36에 계속되는 설명도,
도 38은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도,
도 39는 도 38의 ⅩⅩⅩⅨ-ⅩⅩⅩⅨ선을 따른 단면도,
도 40은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 단면도,
도 41은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 가공수순의 일부를 도시한 설명도,
도 42는 도 41에 계속되는 설명도,
도 43은 도 42에 계속되는 설명도,
도 44는 도 43에 계속되는 설명도,
도 45는 도 44에 계속되는 설명도,
도 46은 도 45에 계속되는 설명도,
도 47은 도 46에 계속되는 설명도,
도 48은 도 47에 계속되는 설명도,
도 49는 도 48에 계속되는 설명도,
도 50은 도 49에 계속되는 설명도,
도 51은 도 50에 계속되는 설명도,
도 52는 도 51에 계속되는 설명도,
도 53은 도 52에 계속되는 설명도,
도 54는 도 53에 계속되는 설명도,
도 55는 도 41의 반도체웨이퍼의 칩전극부를 확대해서 도시한 평면도,
도 56은 도 55의 C1-C1선을 따른 단면도,
도 57은 도 48을 상세히 도시한 설명도,
도 58은 본 실시예에 의해 제조된 IC카드의 내부구조를 도시한 평면도,
도 59는 도 58의 C2-C2선을 따른 단면도,
도 60은 도 59의 A부를 확대해서 도시한 단면도,
도 61은 도 60의 B부를 확대해서 도시한 단면도.
발명의 개시
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
즉, 본 발명에 의한 반도체웨이퍼의 가공방법은 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제1 공정, 회로소자가 형성되어 있지 않은 이면을 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 캐리어에 접착하여 웨이퍼복합체를 형성하는 제2 공정 및 이 웨이퍼복합체의 반도체웨이퍼측을 위쪽으로 향하게 하고 웨이퍼복합체를 유지해서 반도체웨이퍼의 이면에 에칭액을 스핀도포해서 상기 반도체웨이퍼에 박형가공을 실시하는 제3 공정을 갖는 것을 특징으로 하는 것이다.
이 반도체웨이퍼의 가공방법에 있어서, 반도체웨이퍼를 캐리어보다 대경(大徑)으로 해서 반도체웨이퍼의 외주부 전체가 캐리어에서 초과하도록 해서 웨이퍼복합체를 형성하고, 재3 공정에서는 웨이퍼복합체에 대해 아래쪽에서 기체를 내뿜으면서 반도체웨이퍼에 박형가공을 실시할 수 있다. 또, 반도체웨이퍼를 캐리어와 동일 직경 또는 캐리어보다 소경(小徑)으로 하고, 반도체웨이퍼의 외주부가 캐리어에서 초과하지 않도록 웨이퍼복합체를 형성할 수 있다.
제3 공정에 의해 반도체웨이퍼를 박형가공한 후에는 그 이면을 다이싱시트에 점착해서 캐리어를 박리하는 제4 공정, 다이싱시트상의 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제5 공정을 마련할 수 있다.
본 발명에 의한 반도체웨이퍼의 가공방법은 회로소자가 형성된 주면에 비활성화막이 형성된 반도체웨이퍼를 마련하는 제1 공정, 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제2 공정, 회로소자가 형성되어 있지 않은 이면을 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 캐리어에 접착해서 웨이퍼복합체를 형성하는 제3 공정 및 이 웨이퍼복합체의 반도체웨이퍼측을 위쪽으로 향하게 하고 웨이퍼복합체를 유지해서 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제4 공정을 갖는 것을 특징으로 하는 것이다. 이 경우, 제4 공정에서 반도체웨이퍼를 박형가공한 후 그 이면을 다이싱시트에 점착해서 캐리어를 박리하는 제5 공정과 다이싱시트상의 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제6 공정을 마련할 수 있다.
본 발명에 의한 IC카드의 제조방법은 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제1 공정, 회로소자가 형성되어 있지 않은 이면을 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 캐리어에 접착하여 웨이퍼복합체를 형성하는 제2 공정, 웨이퍼복합체의 반도체웨이퍼측을 위쪽으로 향하게 하고 웨이퍼복합체를 유지해서 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제3 공정, 박형가공된 반도체웨이퍼의 이면을 다이싱시트에 점착해서 캐리어를 박리하는 제4 공정, 다이싱시트상의 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제5 공정, 다이싱시트의 접착력을 감소 또는 상실시키는 제6 공정, 반도체칩을 카드기판의 칩탑재위치에 부착하는 제7 공정 및 반도체칩이 부착된 카드기판을 사용해서 IC카드를 작성하는 제8 공정을 갖는 것을 특징으로 하는 것이다.
본 발명에 의한 IC카드의 제조방법은 회로소자가 형성된 주면에 비활성화막이 형성된 반도체웨이퍼를 마련하는 제1 공정, 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제2 공정, 회로소자가 형성되어 있지 않은 이면을 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 캐리어에 접착하여 웨이퍼복합체를 형성하는 제3 공정, 웨이퍼복합체의 반도체웨이퍼측을 위쪽으로 향하게 하고 웨이퍼복합체를 유지해서 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제4 공정, 박형가공된 반도체웨이퍼의 이면을 다이싱시트에 점착해서 캐리어를 박리하는 제5 공정, 다이싱시트상의 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제6 공정, 다이싱시트의 접착력을 감소 또는 상실시키는 제7 공정, 반도체칩을 카드기판의 칩탑재위치에 부착하는 제8 공정 및 반도체칩이 부착된 카드기판을 사용해서 IC카드를 작성하는 제9 공정을 갖는 것을 특징으로 하는 것이다.
본 발명의 IC카드의 제조방법에 있어서, 반도체웨이퍼의 칩전극에 범프를 형성했을 때에는 베이스재에 마련된 접착부재의 두께를 범프의 높이 이상으로 하는 것이 좋다. 또, 제7 공정에서는 반도체칩을 다이싱시트상에서 직접 카드기판에 부착하도록 하는 것이 바람직하다.
또, 본 발명에 의한 캐리어는 이와 같은 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 감압공간에 의해 반도체웨이퍼를 흡착하는 탄성변형이 자유로운 흡착패드로 된 것이다. 이 캐리어에 있어서, 흡착패드를 반도체웨이퍼의 한쪽면의 거의 전역을 흡착할 수 있는 크기로 해도 좋다. 또, 반도체웨이퍼의 외주형상을 따라 고리형상으로 형성해도 좋다. 또, 베이스재의 한쪽면 전역에 걸쳐 여러개 마련하고, 반도체웨이퍼를 이들 흡착패드에 의해서 여러개소에서 흡착유지하도록 해도 좋다.
또, 본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 베이스재에 형성되고 진공펌프에 접속되는 진공구멍에 연통해서 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 흡착홈으로 된 것이다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 베이스재의 한쪽면에 개구해서 여러개소에 형성되고, 진공펌프에 접속되는 진공구멍에 연통해서 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 흡착구멍으로 된 것이다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 베이스재의 한쪽측에 마련되고 진공펌프에 접속되는 진공구멍에 연통하는 다수의 미세구멍에 의해 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 다공질체로 된 것이다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 베이스재와 동일 면으로 되어 여러개의 오목부를 형성하는 박리부 및 이 박리부와 반도체웨이퍼 사이에 위치해서 반도체웨이퍼를 베이스재에 접착하는 겔화된 실리콘으로 구성되고, 박리부의 주위를 부압으로 해서 실리콘을 오목부에 함몰시켜 반도체웨이퍼에서 박리하는 접착시트부로 된 것이다. 이 캐리어의 박리부는 그물 또는 베이스재에 형성된 오목볼록으로 할 수 있다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 베이스재가 투명성을 갖는 재료로 이루어지고 접착부재가 베이스재를 통해서 조사하는 자외선에 의해 접착력이 감소 또는 상실되어 반도체웨이퍼에서 박리하는 UV경화형접착제로 된 것이다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 온도변화에 의해 접착력을 감소 또는 상실시켜서 반도체웨이퍼에서 박리하는 온도활성형접착제로 된 것이다. 이 캐리어에 있어서, 온도활성형접착제는 저온에서 접착력이 감소 또는 상실하는 것으로 할 수 있다.
본 발명에 의한 캐리어는 상기한 반도체웨이퍼의 가공방법에 사용되는 것으로서, 접착부재가 계면력에 의해 반도체웨이퍼를 베이스재에 밀착시키는 한편, 초음파에 의해 반도체웨이퍼에서 박리하는 액체로 된 것이다.
이들에 사용되는 캐리어의 베이스재는 내산성을 갖는 재료, 예를 들면 섬유형상의 불소수지를 압압해서 단단하게 한(compact) 것 등으로 구성하는 것이 바람직하다.
상기한 수단에 의하면, 반도체웨이퍼를 캐리어에 접착해서 웨이퍼복합체를 형성하고, 이 웨이퍼복합체의 상태에서 처리해서 반도체웨이퍼를 박형가공하도록 하였으므로, 각별한 주의를 기울이지 않아도 깨짐이 발생하는 일이 없다. 또, 박형화에 의한 반도체웨이퍼의 강성저하를 캐리어가 보강해서 비활성화막의 응력개방이 저지되어 반도체웨이퍼에 휨이 발생하는 일도 없다. 이것에 의해, 안정적으로 반도체웨이퍼를 초박형으로 가공할 수 있다.
또, 박형화전의 두께를 갖는 반도체웨이퍼와 마찬가지로 처리하는 것이 가능하게 되므로, 각별한 주의를 기울이지 않아도 반도체웨이퍼에 깨짐이 발생하지 않고 박형가공에 따른 작업의 용이화를 도모할 수 있다.
또, 웨이퍼복합체중의 캐리어부분을 유지하도록 하고 있고 반도체웨이퍼에는 응력이 부가되지 않으므로, 휨의 발생이 미연에 배제되어 양호한 마무리품질하에서 반도체웨이퍼를 박형가공할 수 있게 된다.
흡착패드에 의해 반도체웨이퍼를 베이스재에 고정시키도록 하면, 한번쓰고 버릴 필요가 없어짐과 동시에 캐리어를 간단한 구조로 할 수 있으므로, 저비용하에서 반도체웨이퍼를 박형가공할 수 있게 된다.
반도체웨이퍼를 오버행(overhang)시켜서 웨이퍼복합체를 형성하고, 이 웨이퍼복합체에 대해 아래쪽에서 기체를 내뿜으면서 에칭액을 스핀도포하도록 하면, 에칭액이 주면까지 돌아 들어가는 것이 확실하게 방지되고 형성된 회로소자로의 손상이 미연에 배제된다.
반도체웨이퍼의 외주부가 캐리어에서 초과하지 않도록 웨이퍼복합체를 형성하면, 에칭액의 주면으로의 돌아 들어감이 없어지므로 웨이퍼복합체에 기채를 내뿜을 필요가 없다. 또, 박막의 반도체웨이퍼가 캐리어에서 오버행하고 있지 않으므로, 웨이퍼복합체의 취급이 용이하게 된다. 또, 반도체웨이퍼의 주면 전체가 캐리어로 피복되어 외적 분위기에서 차단되므로, 침지방식(dipping)에 의해서도 반도체웨이퍼의 이면을 에칭할 수 있다.
이와 같이 해서 박형화된 반도체웨이퍼를 다이싱한 반도체칩을 사용해서 IC카드를 조립하면, IC카드의 박형화를 한층 추진할 수 있게 된다.
베이스재에 마련된 접착부재의 두께를 반도체웨이퍼에 형성된 범프의 높이 이상으로 하면, 캐리어의 전체가 반도체웨이퍼와 밀착해서 양자의 박리가 방지된다. 또, 반도체칩을 다이싱시트상에서 직접카드기판에 부착하도록 하면, 반도체칩을 이동시키는 수고가 경감되어 제조효율(스루풋)이 향상한다.
반도체웨이퍼를 캐리어에 진공흡착하는 구조, 접착부재를 박리부와 접착시트부로 구성하거나 UV경화형접착제, 온도활성형접착제로 구성하는 구조로 하는 것에 의해 박형가공후의 박리작업을 간단하게 실행할 수 있다. 또, 반도체웨이퍼는 베이스재를 따라 항상 평탄하게 유지되므로, 반도체웨이퍼의 휨을 효과적으로 억제할 수 있다.
가역성이 있는 온도활성형접착제를 사용하면 캐리어를 반복사용할 수 있게 되므로, 경제적으로 박형의 반도체웨이퍼를 양산할 수 있다.
베이스재를 내산성의 재료로 형성하는 것에 의해, 캐리어를 반복사용할 수 있게 되어 경제적으로 박형반도체웨이퍼를 양산할 수 있다.
섬유형상의 불소수지를 압압해서 단단하게 한 베이스재로 하는 것에 의해 내산성이라는 특징을 갖는 불소수지를 베이스재로 해서 이것과의 접착성이 양호하지 않는 온도활성형접착제 등 각종 접착제를 사용할 수 있다.
발명을 실시하기 위한 최량의 형태
이하, 본 발명의 실시예를 도면에 따라 상세히 설명한다. 또한, 실시예를 설명하기 위한 전체 도면에 있어서 동일 부재에는 동일 부호를 붙이고 그 반복설명은 생략한다.
도 1은 본 발명의 1실시예인 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도, 도 2는 도 1의 Ⅱ-Ⅱ선을 따른 단면도, 도 3, 도 4, 도 6∼도 10은 도 1의 캐리어에 의한 반도체웨이퍼의 가공수순을 연속해서 도시한 설명도, 도 5는 반도체웨이퍼의 박형가공에 사용되는 에칭장치의 개략도이다.
도 1 및 도 2에 도시한 캐리어(1)은 반도체웨이퍼(2)(도 3 등)를 흡착유지해서 웨이퍼복합체(10)(도 3 등)을 형성하는 판형상의 것으로서, 베이스재(1a)와 이 베이스재(1a)의 한쪽면에 마련된 탄성변형이 자유로운 흡착패드(접착부재)(1b)로 구성되어 있다. 반도체웨이퍼(2)의 형상을 따라서 원반형상으로 형성된 베이스재(1a)는 예를 들면 내산성을 갖는 불소수지, 유리판 또는 에폭시수지 등에 의해 형성되어 있고, 또 반도체웨이퍼(2)를 흡착하는 흡착패드(1b)는 예를 들면 반도체웨이퍼(2)의 한쪽면의 거의 전역을 흡착할 수 있는 크기를 갖는 연질고무로 형성되어 있다. 또한, 이하의 실시예에 있어서의 경우를 포함하여 캐리어(1)을 구성하는 베이스재(1a)는 에칭액L(도 5, 도 6)에 의한 변질방지를 고려해서 상기한 내산성을 갖는 재료로 형성되는 것이 바람직하다. 또, 후술하는 에칭장치의 파지(把持)핀에 의한 집중응력이 반도체웨이퍼(2)의 파지위치에 작용해서 반도체웨이퍼(2)가 파손되는 것을 방지하기 위해 베이스재(1a)의 직경은 약간 예를 들면 10㎛정도 반도체웨이퍼(2)보다 크게 되어 있다.
이와 같은 흡착패드(1b)를 사용하여 반도체웨이퍼(2)는 다음과 같이 해서 박형가공된다.
우선, 주면에 형성된 회로소자에 대한 전기적 검사까지의 전처리공정이 완료된 반도체웨이퍼(2)를 다이아몬드숫돌이나 연마숫돌입자에 의한 이면연삭에 의해 예를 들면 250㎛정도의 두께까지 얇게 한다. 단, 이와 같은 예비적인 가공을 실행하지 않고 직접 이후에 설명하는 박형가공을 실행하도록 해도 좋다.
다음에, 회로소자가 형성되어 있지 않은 면 즉 이면을 외측 즉 캐리어(1)과는 반대방향을 향하게 하고, 도 3에 도시한 바와 같이 반도체웨이퍼(2)를 캐리어(1)에 압압한다. 반도체웨이퍼(2)의 전면에 균일하게 가벼운 하중을 부가하면, 흡착패드(1b)가 탄성변형해서 반도체웨이퍼(2)에 의해 폐쇄된 패드내의 체적이 축소하여 내부의 공기가 배출된다. 그리고, 반도체웨이퍼(2)로의 하중을 제거하면, 흡착패드(1b)는 그의 탄성에 의해 종전의 형상으로 되돌아가려고 해서 축소된 공간의 체적은 어느 정도 원래의 체적에 가까워지지만, 밀착된 반도체웨이퍼(2)에 의해 기체의 유입이 방해되어 흡착패드(1b)의 내부에 감압상태가 형성되고, 그 흡인력에 의해 반도체웨이퍼(2)는 캐리어(1)에 흡착된다. 이것에 의해, 웨이퍼복합체(10)이 형성된다(도 4). 또한, 도 4에 도시한 바와 같이, 본 실시예에 있어서는 웨이퍼복합체(10)을 구성하는 반도체웨이퍼(2)와 캐리어(1)의 직경은 동일하게 되어 있지만, 반도체웨이퍼(2)를 캐리어(1)보다 소경으로 해도 좋고, 또는 후술하는 바와 같이 대경으로 해도 좋다.
웨이퍼복합체(10)을 형성한 후 반도체웨이퍼(2)를 위로 해서 이것을 여러개의 카세트케이스(20a)(도 5)에 수납하고 에칭처리공정으로 반송한다.
여기서, 웨이퍼복합체(10)에 대한 에칭장치를 도 5에 도시한다. 도시한 에칭장치는 에칭액L을 스핀도포해서 반도체웨이퍼(2)를 에칭하는 자전식의 스핀에쳐(etcher)이고, 상술한 카세트케이스(20a)가 장착되는 로더부(30), 처리되는 웨이퍼복합체(10)이 탑재되는 처리스테이지(50), 처리후의 웨이퍼복합체(10)을 수용한 카세트케이스(20b)가 장착되는 언로더부(40)을 구비하고 있다. 또, 웨이퍼복합체(10)을 로더부(30)에서 처리스테이지(50)으로, 처리스테이지(50)에서 언로더부(40)으로 이송하는 핸들러(60)이 구비되어 있고, 웨이퍼복합체(10)은 이 핸들러(60)에 의해 이면에서 들어올려진 상태에서 반송되도록 되어 있다. 처리스테이지(50)에 탑재된 웨이퍼복합체(10)에 아래쪽에서 N2가스 등의 불활성가스나 에어 등을 내뿜기 위해 처리스테이지(50)의 바로 아래에는 기체분출구(70)이 마련되어 있다. 또, 처리스테이지(50)을 중심으로 해서 예를 들면 그 주위 3개소에 120°씩의 각도를 가지고 웨이퍼복합체(10)을 움켜쥐는 구조의 파지핀(80)이 마련되어 있다. 파지핀(80)은 도시하지 않은 모터에 의해 처리스테이지(50)의 주위에서 회전하도록 되어 있고, 따라서 웨이퍼복합체(10)은 파지핀(80)에 의해 그의 회전축 주위로 회전된다. 처리스테이지(50)의 위쪽에는 에칭액L을 반도체웨이퍼(2)상에 적하하기 위한 노즐(90)이 설치되어 있다.
이와 같은 에칭장치의 로더부(30)에 장착된 카세트케이스(20a)에서 핸들러(60)에 의해서 웨이퍼복합체(10)을 1장 꺼내고, 반도체웨이퍼(2)가 위쪽을 향하도록 해서 처리스테이지(50)에 로드한다. 여기서, 핸들러(60)은 웨이퍼복합체(10)의 이면(즉, 베이스재(1a)측)을 들어올려 반송하는 구조로 되어 있으므로, 반도체웨이퍼(2)측을 진공흡착해서 반송하는 경우와 같은 충격이 반도체웨이퍼(2)에 부가되지 않고, 특히 박형가공후에 있어서의 반도체웨이퍼(2)의 깨짐이 방지된다.
처리스테이지(50)에 로드한 후, 기체분출구(70)에서 예를 들면 N2가스를 웨이퍼복합체(10)에 내뿜어서 이것을 처리스테이지(50)에서 약간 들뜨게 하고, 들뜬 곳에서 파지핀(80)으로 움켜진다. 그리고, N2가스를 계속해서 내뿜으면서 매분 수십회전에서 수천회전의 임의의 범위에서 웨이퍼복합체(10)을 회전시키고, 노즐(90)에서 도 6에 도시한 바와 같이 에칭액L을 떨어뜨리고, 반도체웨이퍼(2)에 박형가공을 실시해 간다. 에칭액L을 떨어뜨릴 때에는 노즐(90)이 반도체웨이퍼(2)와 일정한 거리를 유지하면서 그 중심부를 통과해서 외주부까지 소정의 속도로 이동하도록 하고, 에칭후에 있어서의 평탄성을 확보하는 것이 바람직하다. 에칭액L의 적하에 의한 에칭속도는 예를 들면 30㎛/min으로 하고, 에칭시간은 예를 들면 약 400초로 한다. 또한, 고속회전으로 인해 불필요한 진동이 발생하고 에칭액L이 출렁거려 에칭불균일이 발생하거나 또는 반도체웨이퍼(2)가 파지핀(80)에서 어긋나 버리는 일이 없도록 회전의 중심과 반도체웨이퍼(2)의 중심은 일치되어 있다. 또, 에칭액L은 에칭의 목적에 따라 그의 조성이 선택되지만, 본 실시예와 같은 박형가공의 경우 에칭레이트가 10㎛/min∼100㎛/min정도로 높은 것을 사용하는 것이 바람직하다. 또, 평탄성을 중시하는 경우에는 처리를 2단계로 나누어서 낮은 레이트의 에칭액L에 의해 마무리를 실행하도록 해도 좋다. 본 실시예의 경우, 에칭액L로는 플루오르화수소산, 질산, 인산의 혼합액이 사용되지만, 예를 들면 이것에 계면할성재를 첨가해서 반응을 제어하도록 해도 좋다.
이와 같은 에칭에 의해, 웨이퍼복합체(10)의 반도체웨이퍼(2)는 도 7에 도시한 바와 같이 예를 들면 두께 50㎛정도까지 얇게 된다. 단, 두께는 임의의 레벨로 할 수 있고 50㎛에 한정되는 것은 아니다. 또한, 에칭후에는 순수한 물을 반도체웨이퍼(2)에 공급하면서 헹구고, 1000∼3000rpm의 고속회전을 가하여 이것을 건조시킨다.
박형가공후, 핸들러(60)에 의해 웨이퍼복합체(10)을 처리스테이지(50)에서 언로드하고, 언로더부(40)에 마련된 언로더용 카세트케이스(20b)로 반송한다. 이와 같은 처리를 로더부(30)의 카세트케이스(20a)에 수납된 모든 웨이퍼복합체(10)에 대해 실행하고, 언로더용 카세트케이스(20b)에 수납한 후 이 카세트케이스(20b)마다 에칭장치에서 꺼낸다.
그리고, 웨이퍼복합체(10)을 1장씩 카세트케이스(20b)에서 꺼내고, 도 8에 도시한 바와 같이 통상의 반도체웨이퍼(2)의 테이프점착과 마찬가지로 반도체웨이퍼(2)의 이면이 점착면에 접착하도록 해서 웨이퍼복합체(10)을 링(3)에 점착된 다이싱테이프(4)에 점착한다. 또한, 다이싱테이프(4)에는 예를 들면 PET(폴리에틸렌테레프탈레이트), 염화비닐, 폴리에스테르, 폴리에틸렌 등을 베이스재로 하고, 그 위에 아크릴계폴리머의 접착제가 도포된 것이 사용되고 있다. 단, 베이스재 및 접착제에는 이들 이외의 여러가지의 것을 적용할 수 있다. 또, 베이스재 그 자체가 점착성을 갖는 자기점착성형의 다이싱테이프를 사용해도 좋다.
다이싱테이프(4)에 점착한 후 도 9에 도시한 바와 같이, 박리지그(5)를 사용해서 캐리어(1)을 반도체웨이퍼(2)에서 불리한다. 이것에 의해, 두께 50㎛의 반도체웨이퍼(2)가 다이싱테이프(4)에 점착된 것으로 되고(도 10), 이 상태에서 반도체웨이퍼(2)를 절단(full cut)해서 개개의 반도체칩에 다이싱한다. 다이싱후 예를 들면 이방도전성접속용 필름을 거쳐서 IC카드에 실장한다.
이와 같이, 본 실시예의 반도체웨이퍼(2)의 가공기술에 의하면, 반도체웨이퍼(2)를 캐리어(1)에 접착해서 웨이퍼복합체(10)을 형성하고, 이 웨이퍼복합체(10)의 상태에서 처리하여 반도체웨이퍼(2)를 박형가공하도록 하였으므로, 각별한 주의를 기울이지 않아도 깨짐이나 휨이 발생하지 않고 안정적으로 반도체웨이퍼(2)를 예를 들면 50㎛라는 초박형으로 가공할 수 있다.
또, 박형화전의 두께를 갖는 반도체웨이퍼(2)와 마찬가지로 처리하는 것이 가능하게 되므로, 각별한 주의를 기울이지 않아도 반도체웨이퍼(2)에 깨짐이 발생하지 않고 박형가공에 따른 작업의 용이화를 도모할 수 있다.
또, 웨이퍼복합체(10)중의 캐리어(1)의 부분을 파지핀(80)에 의해 파지하도록 하고 있으므로, 파지핀(80)에 의한 응력에 따른 휨의 발생이 배제되고, 양호한 마무리품질하에서 반도체웨이퍼(2)를 박형가공할 수 있게 된다.
흡착패드(1b)를 거쳐서 반도체웨이퍼(2)를 베이스재(1a)에 고정시키도록 하고 있으므로, 예를 들면 테이프에 의한 고정과 달리 한번쓰고 버리는 일이 없어짐과 동시에, 캐리어(1)을 간단한 구조로 할 수 있어 저비용하에서 반도체웨이퍼(2)를 박형가공할 수 있게 된다.
그리고, 베이스재(1a)를 내산성의 재료로 형성하는 것에 의해, 캐리어(1)을 반복사용할 수 있게 되어 경제적으로 박형의 반도체웨이퍼(2)를 양산할 수 있다.
도 11은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 다른 실시예에 의한 캐리어를 도시한 평면도, 도 12는 도 11의 ⅩⅡ-ⅩⅡ선을 따른 단면도이다.
도면에 도시한 바와 같이, 본 실시예에 의한 캐리어(1)에서는 흡착패드(1b)가 반도체웨이퍼의 외주형상을 따라 고리형상으로 형성된 것이다.
이와 같은 캐리어(1)에 의하면, 흡착패드(1b)의 감압에 의한 유지력이 반도체웨이퍼의 외주부에만 작용하고 내면영역에는 작용하지 않으므로, 내면영역으로의 면외응력에 의한 반도체웨이퍼의 휨을 억제할 수 있다.
도 13은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도, 도 14는 도 13의 ⅩⅣ-ⅩⅣ선을 따른 단면도이다.
본 실시예의 캐리어(1)에 있어서는 흡착패드(1b)가 베이스재(1a)의 한쪽면 전역에 여러개 마련된 것이다. 따라서, 반도체웨이퍼는 이들 흡착패드(1b)에 의해서 그 여러개소에서 흡착유지된다.
이와 같이, 흡착패드(1b)를 여러개 마련하는 것에 의해서 열화나 변형 등에 의해 일부의 흡착패드(1b)의 흡착력이 상실되어도 나머지의 흡착패드(1b)에 의해 확실하게 반도체웨이퍼를 유지할 수 있게 된다.
도 15는 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도, 도 16은 도 15의 ⅩⅥ-ⅩⅥ선을 따른 단면도이다.
본 실시예에서는 반도체웨이퍼(2)의 직경이 캐리어(1)의 직경보다 대경으로 되고, 반도체웨이퍼(2)의 외주부전체가 캐리어(1)에서 초과하는 형태로 즉 반도체웨이퍼(2)가 캐리어(1)에서 오버행하는 형태로 웨이퍼복합체(10)이 형성되어 있다. 파지핀이 오버행한 반도체웨이퍼(2)에 접촉하지 않고 캐리어(1)을 파지할 수 있도록 하기 위해 파지핀에 대응한 3개소에 반도체웨이퍼(2)에서 약간 외측으로 돌출한 형상으로 핀접촉용 돌기(1a1)이 형성되어 있다. 또한, 이와 같이 반도체웨이퍼(2)가 오버행한 구성은 다른 실시예에 있어서의 캐리어(1)에도 적용할 수 있다. 또, 반도체웨이퍼(2)의 최종두께에 따라서는 오버행한 구성을 채용할 때에도 핀접촉용 돌기(1a1)를 마련하지 않고 직접 반도체웨이퍼(2)를 유지해도 좋다는 것은 물론이다.
또, 베이스재(1a)의 내부는 공동(6)으로 되어 있고, 이 공동(6)을 거쳐서 진공펌프(7)에 접속되는 진공구멍(6a)에 연통되고, 반도체웨이퍼(2)를 부압흡인하기 위한 흡착홈(접착부재)(11b)가 베이스재(1a)의 중심을 중심으로 해서 즉 베이스재(1a)의 동심상에 형성되어 있다. 진공구멍(6a)에는 통상은 이것을 폐쇄하고 진공펌프(7)의 노즐(7a)가 삽입되었을 때 확대되어 상기 진공구멍(6a)를 개방하는 밸브체(8)이 부착되어 있다. 또한, 흡착홈(11b)는 반드시 베이스재(1a)의 동심상에 원형으로 형성되어 있을 필요는 없고, 예를 들면 소용돌이형상 등 각종 형상을 채용할 수 있다. 또, 도 16에 있어서 밸브체(8)은 베이스재(1a)의 중심에 배치되어 있지만, 예를 들면 베이스재(1a)의 외주 측면에 부착하도록 해도 좋다. 또, 밸브체(8)은 복잡한 구조를 갖는 기계식의 것이나 고무 등과 같이 탄력성이 좋은 간이형의 것을 채용할 수 있다.
이 캐리어(1)에서는 우선 진공구멍(6a)에 노즐(7a)를 끼워넣어 밸브체(8)을 열고, 반도체웨이퍼(2)를 베이스재(1a)에 닿게 하면서 진공펌프(7)에 의해 진공흡인해서 공동(6)을 감압한다. 그리고, 반도체웨이퍼(2)가 단단하게 베이스재(1a)에 고정될때까지 진공흡인한 후 노즐(7a)를 뽑아낸다. 밸브체(8)은 노즐(7a)가 끼워 넣어져 있는 동안은 진공구멍(6a)를 개방해서 공기를 공동(6)에서 외부로 흐르게 하지만, 노즐(7a)가 빠진 후에는 진공구멍(6a)를 폐쇄하는 구조로 되어 있으므로, 외부에서 공동(6)으로의 유입이 저지되어 반도체웨이퍼(2)는 캐리어(1)에 접착되고 웨이퍼복합체(10)이 형성된다.
이와 같은 웨이퍼복합체(10)을 형성한 후 상술한 실시예에 기재된 요령에 의해 도 5에 도시한 에칭장치에 의해 에칭액L을 스핀도포하면서 반도체웨이퍼(2)의 박형가공을 실행한다. 여기서, 웨이퍼복합체(10)을 회전하고 있는 동안 아래쪽에서 예를 들면 N2가스를 계속 내뿜는다. 상술한 바와 같이, 반도체웨이퍼(2)는 캐리어(1)에서 오버행하고 있으므로, N2가스는 이 캐리어(1)로 차단되지 않고 아래쪽을 향하고 있는 반도체웨이퍼(2)의 주면의 외주부로 내뿜어진다.
박형가공종료후 다이싱테이프에 점착하고 나서 진공구멍(6a)를 개방해서 공동(6)을 대기압으로 되돌린다. 이것에 의해, 반도체웨이퍼(2)에 대한 흡착홈(11b)의 흡착력이 상실되고, 캐리어(1)은 용이하게 반도체웨이퍼(2)에서 분리된다. 그리고, 다이싱테이프상의 반도체웨이퍼(2)를 반도체칩에 다이싱한다.
이와 같이, 본 실시예에 의한 반도체웨이퍼(2)의 가공기술에 의하면, 반도체웨이퍼(2)가 오버행하도록 해서 웨이퍼복합체(10)을 형성하고, 이 웨이퍼복합체(10)에 대해서 아래쪽에서 기체를 내뿜으면서 에칭액L을 스핀도포하여 박형가공을 실시하도록 하고 있으므로, 가령 저속회전하에서 스핀도포를 실행하기 위해 큰 원심력이 얻어지지 않는 경우라도 에칭액L이 주면까지 돌아 들어가는 것이 방지된다. 이것에 의해, 반도체웨이퍼(2)에 형성된 회로소자에 손상을 줄 우려가 미연에 배제된다.
또, 반도체웨이퍼(2)를 캐리어(1)에 진공흡착하는 형태로 웨이퍼복합체(10)을 형성하고, 박형가공후에는 대기로 개방해서 양자를 분리하도록 하고 있으므로, 캐리어(1)의 박리를 원활하게 실행할 수 있다.
또, 반도체웨이퍼(2)는 베이스재(1a)를 따라서 항상 평탄하게 유지되므로, 반도체웨이퍼(2)의 휨을 억제할 수 있다.
또한, 본 실시예와는 반대로 반도체웨이퍼(2)를 캐리어(1)보다 소경으로 하거나 양자를 동일 직경으로 해도 좋다는 것은 이미 설명하였지만, 이와 같은 경우에는 반도체웨이퍼(2)의 주면외주를 틈새없이 캐리어(1)에 강고히 접착하는 것에 의해 에칭액L의 주면으로의 돌아 들어감을 방지할 수 있다. 따라서, 본 실시예와 같이 웨이퍼복합체(10)에 기체를 내뿜으면서 에칭액L을 스핀도포할 필요는 없다. 또, 얇은 두께의 반도체웨이퍼(2)가 캐리어(1)에서 오버행하고 있지 않으므로, 웨이퍼복합체(10)의 취급이 용이하게 된다. 또, 반도체웨이퍼(2)의 주면 전체가 캐리어(1)로 피복되어 외적 분위기에서 차단되기 때문에 자전식의 스핀에쳐가 아니라 웨이퍼복합체(10)마다 에칭액L에 침지하는 침지방식에 의해 반도체웨이퍼(2)의 이면을 에칭해서 박형가공을 실시할 수 있게 된다.
도 17은 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도, 도 18은 도 17의 ⅩⅧ-ⅩⅧ선을 따른 단면도이다.
본 실시예에서는 상기한 실시예에 있어서의 흡착홈(11b) 대신에, 접착부재로서 흡착구멍(21b)가 형성된 것이다. 즉, 이 흡착구멍(21b)는 베이스재(1a)의 한쪽면에 개구해서 여러개소에 형성되고, 흡착홈(11b)와 마찬가지로 공동(6)을 거쳐서 진공펌프(7)에 접속되는 진공구멍(6a)에 연통되어 있다. 그리고, 진공펌프(7)에 의해 반도체웨이퍼(2)를 부압흡인하도록 되어 있다. 따라서, 흡인한 반도체웨이퍼(2)와의 분리도 대기개방에 의해 실행된다.
이와 같이, 흡착구멍(21b)를 여러개 형성하고, 이 흡착구멍(21b)에 의해 반도체웨이퍼(2)를 부압흡인해서 웨이퍼복합체(10)을 형성하도록 해도 좋다.
도 19는 본 발명의 반도체웨이퍼의 박형가공에 사용되는 또 다른 실시예에 의한 캐리어를 도시한 평면도, 도 20은 도 19의 ⅩⅩ-ⅩⅩ선을 따른 단면도이다.
본 실시예에서는 상기한 실시예에 있어서의 흡착홈(11b) 대신에 수지제 또는 금속제의 다공질체(31b)가 베이스재(1a)의 한쪽측에 마련되어 있는 것이다. 도 19의 A부에 확대해서 도시한 바와 같이, 다공질체(31b)에는 다수의 미세구멍(31b1)이 형성되고, 도 20에 도시한 바와 같이 공동(6)을 거쳐서 진공구멍(6a)에 연통되어 있다. 이와 같은 캐리어(1)에서는 반도체웨이퍼(2)는 다공질체(31b)의 미세구멍(31b1)에 부압흡인되고 또 대기개방에 의해 분리된다.
이와 같이, 다공질체(31b)에 의해 반도체웨이퍼(2)를 부압흡인해서 웨이퍼복합체(10)을 형성할 수도 있다.
도 21은 본 발명의 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도, 도 22는 도 21의 ⅩⅩⅡ-ⅩⅩⅡ선을 따른 단면도, 도 23∼도 28, 도 30은 도 21의 캐리어에 의한 반도체웨이퍼의 가공수순을 연속해서 도시한 설명도, 도 29는 반도체웨이퍼와 캐리어의 접착상태 및 분리상태를 도시한 설명도이다. 또한, 본 실시예에 있어서 도 22에 도시되어 있는 접착시트부(41b1)은 투명하기 때문에 도 21에 있어서는 이 접착시트부(41b1)을 통해서 그물(박리부)(41b2)가 도시되어 있다.
본 실시예의 캐리어(1)에 있어서의 접착부재(41b)는 베이스재(1a)와 동일 면으로 되어 여러개의 오목부를 형성하는 그물(41b2) 및 이 그물(41b2)와 반도체웨이퍼(2)(도 23∼도 30) 사이에 위치해서 반도체웨이퍼(2)를 베이스재(1a)에 접착하는 접착시트부(41b1)로 구성되어 있다. 접착시트부(41b1)은 경화성액체폴리머 즉 경화성성분이 함유되어 겔화된 실리콘과 같이 표면이 평활하고 유연성을 갖는 재질로 구성되어 있다. 따라서, 접착시트부(41b1)상에 표면이 평활한 반도체웨이퍼(2)와 같은 고체가 놓이면 면전체가 서로 밀착해서 계면접착력에 의해 고정된다. 또한, 그물(41b2) 대신에 베이스재(1a)에 오목볼록을 형성해서 박리부로 해도 좋다.
베이스재(1a)의 중앙부에는 관통구멍(1a2)가 형성되어 있고, 후술하는 반도체웨이퍼(2)와 캐리어(1)의 박리시에 이 관통구멍(1a2)가 진공펌프(7)에 접속된다.
다음에, 이와 같은 캐리어(1)을 사용한 반도체웨이퍼(2)의 박형가공의 수순을 설명한다. 또한, 본 실시예에 있어서의 가공수순은 최초에 기재한 실시예에 기재된 수순과 거의 동일하고 중복되는 부분에 대해서는 간략한 설명에 그친다.
우선, 도 23에 도시한 바와 같이, 소정의 두께까지 얇게 한 반도체웨이퍼(2)를 캐리어(1)에 압압한다. 이 때, 접착시트부(41b1)에 신장이나 느슨해짐에 의한 헐거워짐이 있으면 회전시에 반도체웨이퍼(2)가 진동해 버리므로, 접착시트부(41b1)은 베이스재(1a)와 그물(41b2)로 형성되는 면과 완전하게 접합하는 것이 필요하다. 반도체웨이퍼(2)의 전면에 균일하게 가벼운 하중을 가하면 반도체웨이퍼(2)와 접착시트부(41b1) 사이에 계면력이 작용해서 반도체웨이퍼(2)는 캐리어(1)에 흡착되고, 웨이퍼복합체(10)이 형성된다(도 24). 이 웨이퍼복합체(10)을 도 5에 도시한 에칭장치에 로드하고, 위쪽을 향한 반도체웨이퍼(2)의 이면에 대해 에칭액L을 스핀도포하여(도 25) 박형가공한다(도 26). 그 후, 세정 및 건조를 실행하고 나서 웨이퍼복합체(10)을 다이싱테이프(4)에 점착하고(도 27), 베이스재(1a)의 관통구멍(1a2)를 진공펌프(7)에 접속해서 부압흡인한다(도 28). 이것에 의해, 도 29의 (a)에 도시한 바와 같이, 면접촉에 의해 강고하게 접합한 반도체웨이퍼(2)와 접착시트부(41b1)은 도 29의 (b)에 도시한 바와 같이, 흡인에 의해서 접착시트부(41b1)이 그물(41b2)의 오목부로 흡입되는 것에 의해 소위 점접촉으로 이행한다. 이 이행에 의해 양자 사이의 계면력이 극단적으로 감소한 시점에서 캐리어(1)을 반도체웨이퍼(2)에서 분리한다. 이렇게 해서 박형의 반도체웨이퍼(2)가 다이싱테이프(4)에 점착된다(도 30). 점착후, 반도체웨이퍼(2)를 절단해서 개개의 반도체칩에 다이싱한다.
이와 같이, 본 실시예의 반도체웨이퍼(2)의 가공기술에 의하면, 박형가공후 그물(41b2)의 주위를 부압으로 해서 접착시트부(41b1)을 그물(41b2)의 오목부로 흡입해서 반도체웨이퍼(2)와 접착시트부(41b1)을 점접촉으로 하고, 계면력을 감소시켜서 캐리어(1)을 반도체웨이퍼(2)에서 분리하도록 하고 있으므로, 캐리어(1)을 반도체웨이퍼(2)에서 박리하는 작업을 한층 용이하게 실행할 수 있게 되어 생산성좋게 박형의 반도체웨이퍼(2)를 양산할 수 있다.
또, 반도체웨이퍼(2)는 베이스재(1a)를 따라서 항상 평탄하게 유지되므로, 반도체웨이퍼(2)의 휨을 억제할 수 있다.
도 31∼도 37은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공의 수순을 연속해서 도시한 설명도이다.
도 31에 도시한 캐리어(1)에 있어서는 투명한 시트테이프(52)가 투명한 접착제(53)에 의해서 베이스재(1a)에 점착된 것으로서, 시트테이프(52)의 표면에는 UV(자외선)광(54)(도 36)을 조사하면 접착력이 감소 또는 상실되는 즉 저하되는 UV경화형접착제(접착부재)(51b)가 도포되어 있다. 또, 베이스재(1a)는 예를 들면 아크릴과 같이 UV광(54)가 투과할 수 있는 투명 또는 반투명의 즉 투명성을 갖는 재료에 의해 구성되어 있다.
이와 같은 캐리어(1)을 사용한 반도체웨이퍼(2)의 박형가공의 수순은 다음과 같은 것이다. 또한, 상술한 경우와 마찬가지로, 본 실시예에 있어서도 가공수순은 최초에 기재한 실시예에 기재된 수순과 거의 동일하고, 따라서 중복된는 부분에 대해서는 간략한 설명에 그친다.
우선, 도 31에 도시한 바와 같이, 소정의 두께까지 얇게 한 반도체웨이퍼(2)를 캐리어(1)의 UV경화형접착제(51b)가 도포된 면에 압압한다. 반도체웨이퍼(2)의 전면에 균일하게 가벼운 하중을 부가하면 UV경화형접착제(51b)가 반도체웨이퍼(2)에 압압되어 반도체웨이퍼(2)가 캐리어(1)에 고정되고, 웨이퍼복합체(10)이 형성된다(도 32). 다음에, 반도체웨이퍼(2)의 이면이 위쪽을 향하도록 해서 이 웨이퍼복합체(10)을 에칭장치에 로드하고, 에칭액L을 적하하면서 스핀에칭에 의해 박형가공한다(도 33, 도 34). 그리고, 세정 및 건조후 웨이퍼복합체(10)을 다이싱테이프(4)에 점착하고(도 35), 베이스재(1a)를 통해서 UV광(54)를 조사한다(도 36). 조사된 UV광(54)는 투명한 베이스재(1a), 시트테이프(52), 접착제(53)을 투과해서 UV경화형접착제(51b)까지 도달하기 때문에 이 UV광(54)에 의해 UV경화형접착제(51b)의 접착력이 약해진다. 이와 같이 접착력이 약해진 시점에서 캐리어(1)을 반도체웨이퍼(2)에서 분리한다. 이것에 의해, 박형의 반도체웨이퍼(2)가 다이싱테이프(4)에 점착된다(도 30). 점착후에는 반도체웨이퍼(2)를 절단해서 개개의 반도체칩에 다이싱한다. 또한, 다이싱테이프(4)에 UV광의 조사에 의해 접착력이 저하되는 종류의 것을 사용하고, 다이싱후에 있어서의 반도체칩을 꺼낼때 UV광을 조사해서 작업성을 향상시키도록 해도 좋다.
이와 같이, 본 실시예의 반도체웨이퍼(2)의 가공기술에 의하면, 반도체웨이퍼(2)와 베이스재(1a)를 접착하는 접착부재로서 UV경화형접착제(51b)를 사용하고, 박형가공후에 UV광(54)를 조사해서 적극적으로 상기 접착제(51b)의 접착력을 약하게 해서 캐리어(1)을 반도체웨이퍼(2)에서 박리하도록 하고 있으므로, 박리작업을 간단하게 실행할 수 있게 된다.
또, UV광(54)의 조사에 의해 캐리어(1)과 반도체웨이퍼(2)의 접착력이 저하되어 있으므로, 다이싱테이프(4)와 같이 박형화후의 반도체웨이퍼(2)가 이동되는 부재에 열영향을 미칠 우려가 없고, 반도체제조의 프로세스설계에 있어서의 자유도가 증가한다.
또, UV경화형접착제(51b)를 사용하는 것에 의해 웨이퍼복합체(10)의 두께를 얇게 할 수 있으므로, 특히 얇은 두께인 것에 주의를 기울이지 않고 통상의 두께를 갖는 반도체웨이퍼와 마찬가지의 처리가 가능하게 된다.
그리고, 반도체웨이퍼(2)는 베이스재(1a)를 따라서 항상 평탄하게 유지되므로, 반도체웨이퍼(2)의 휨을 억제할 수 있다.
도 38은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 평면도, 도 39는 도 38의 ⅩⅩⅩⅨ-ⅩⅩⅩⅨ선을 따른 단면도이다.
본 실시예에 의한 캐리어(1)은 베이스재(1a)가 예를 들면 두께 188㎛의 PET필름으로 구성되고, 이 베이스재(1a)에 예를 들면 0℃∼5℃의 저온에서 접착력이 감소 또는 상실되는 온도활성형접착제(접착부재)(61b)가 도포된 필름형상의 것이다. 단, 베이스재(1a)에는 예를 들면 100㎛나 250㎛ 등 각종 두께의 PET필름을 사용할 수 있고, 또 예를 들면 플라스틱이나 유리판 등 PET필름 이외의 것을 사용할 수도 있다. 또한, 온도활성형접착제(61b)에는 예를 들면 폭 25mm당 온도 10℃∼90℃, 필강도가 35gf∼150gf이지만, 0℃∼5℃정도에서 대략 0gf로 감소되는 쿨오프(cool off)형의 것이 사용되고 있다. 또한, 사용환경에 따라서는 온도활성화점이 보다 높은 15℃부근의 것을 사용해도 좋다. 여기서, 본 명세서에 있어서 온도활성형접착제(61b)라는 것은 온도변화에 의해 접착력이 감소 또는 상실되는 접착제를 의미하며, 본 실시예에 기재된 바와 같은 저온에서 접착력이 감소하는 쿨오프형 및 고온에서 접착력이 감소하는 웜오프(warm off)형의 것이 모두 포함된다.
이와 같은 캐리어(1)을 사용한 반도체웨이퍼의 박형가공에서는 우선 상온하에 있어서 이 캐리어(1)에 반도체웨이퍼를 점착해서 웨이퍼복합체를 형성하고, 상기한 실시예와 마찬가지의 에칭처리를 실시해서 반도체웨이퍼를 박형화한다. 그리고, 반도체웨이퍼가 접착면과 접합하도록 해서 웨이퍼복합체를 다이싱테이프에 점착한다. 그 후, 냉장고 등과 같은 저온중에 10분간정도 방치해서 이 복합체를 예를 들면 3℃까지 냉각한다. 여기서, 온도활성형접착제(61b)는 0℃∼5℃에서 필강도가 대략 0gf로 감소되어 접착력이 대폭으로 감소하는 쿨오프형이므로, 3℃까지 냉각하는 것에 의해 캐리어(1)은 용이하게 반도체웨이퍼에서 박리된다.
또한, 본 실시예에 있어서의 온도활성형접착제(61b)에는 저온에서 접착력이 감소되는 쿨오프형이 사용되고 있지만, 베이스재(1a)나 다이싱테이프에 열영향이 미치지 않는 범위의 고온에서 접착력이 감소되는 웜오프형을 사용해도 좋다. 또, 다이싱테이프에 UV광의 조사에 의해 접착력이 감소되는 UV테이프를 사용하면 열영향을 완전히 배제할 수 있다.
이와 같이, 본 실시예에 의한 반도체웨이퍼의 박형가공기술에 의하면, 캐리어(1)의 접착부재에 온도활성형접착제(61b)를 사용하고, 온도변화에 의해 접착력을 감소시켜서 이것을 반도체웨이퍼에서 박리하도록 하고 있으므로, 박리작업을 간단하게 실행할 수 있다. 또, 캐리어(1)을 반복사용할 수 있게 되므로 경제적으로 박형의 반도체웨이퍼를 양산할 수 있다.
또, 베이스재(1a)를 PET필름으로 구성하는 것에 의해, 웨이퍼복합체의 두께를 얇게 할 수 있고, 통상의 두께를 갖는 반도체웨이퍼와 마찬가지의 처리가 가능하게 된다. 이것에 부가해서 코스트를 낮게 억제할 수 있게 되어 캐리어(1)을 일회용품으로 할 수 있다.
이와 같이, 베이스재(1a)를 필름형상의 것으로 하면, 반도체웨이퍼에서 떼어낼 때 필링에 의한 박리를 실행할 수 있으므로, 판형상이고 또한 딱딱한 재질의 것을 떼어내는 경우보다 박리를 용이하게 실행할 수 있다. 또한, 이 베이스재(1a)에는 박형에칭을 실시하기 전의 BG(Back grinding ; 이면연삭) 등의 보호테이프를 이용할 수도 있다.
그리고, 반도체웨이퍼는 베이스재(1a)를 따라서 항상 평탄하게 유지되므로, 본 실시예의 캐리어(1)에 의해서도 반도체웨이퍼의 휨을 억제할 수 있다.
도 40은 본 발명의 또 다른 실시예에 의한 반도체웨이퍼의 박형가공에 사용되는 캐리어를 도시한 단면도이다.
본 실시예에 의한 캐리어(1)에 있어서의 베이스재(1a)는 상기한 실시예에 기재된 PET필름 대신에 섬유형상의 불소수지를 압압해서 단단하게 한 구성으로 되어 있다. 이와 같은 베이스재(1a)로 하는 것에 의해 온도활성형접착제(61b) 등의 접착부재가 불소수지의 틈새로 들어가는 앵커효과에 의해 확실하게 베이스재(1a)에 도포된다. 또한, 접착부재에는 상기한 실시예에 기재된 UV경화형접착제(51b) 등을 사용해도 좋다.
이와 같은 캐리어(1)에 의하면, 내산성이라는 특징을 갖는 불소수지를 베이스재(1a)로 해서 이것과의 접착성이 양호하지 않은 온도활성형접착제(61b) 등 각종 접착제를 사용할 수 있다.
도 41∼도 54는 본 발명의 1실시예에 의한 IC카드의 제조방법을 연속해서 도시한 설명도, 도 55는 도 41의 반도체웨이퍼의 칩전극부를 확대해서 도시한 평면도, 도 56은 도 55의 C1-C1선을 따른 단면도, 도 57은 도 48을 상세히 도시한 설명도, 도 58은 본 실시예에 의해 제조된 IC카드의 내부구조를 도시한 평면도, 도 59는 도 58의 C2-C2선을 따른 단면도, 도 60은 도 59의 A부를 확대해서 도시한 단면도, 도 61은 도 60의 B부를 확대해서 도시한 단면도이다.
본 실시예에 있어서의 IC카드의 제조방법에서는 우선 도 41에 도시한 바와 같이, 주면에 회로소자가 형성된 소위 웨이퍼프로세스가 완료한 반도체웨이퍼(2)가 마련된다. 따라서, 주면에는 예를 들면 Si3N4막으로 이루어지는 비활성화막(2a)(도 55, 도 56)이 형성되어 회로소자가 외적 분위기에서 차단되고, 소자특성의 안정화가 도모되고 있다. 또한, 도시한 경우에는 칩전극에는 Au(금)범프(2b)가 예를 들면 전해도금이나 증착법에 의해 형성되고, 후술하는 카드기판(101)(도 53 등)의 배선(101a)(도 58 등)와는 이 Au범프(2b)를 거쳐서 전기적으로 접속된다. 단, 이와 같은 범프접속이 아니라 본딩와이어에 의해 와이어접속되도록 해도 좋다. 또, 칩전극에는 Pb(인)/Sn(주석)범프 등 다른 금속으로 이루어지는 범프를 형성해도 좋다.
여기서, 반도체웨이퍼(2)의 칩전극을 도 55에 도시한다. 도시한 바와 같이, Au범프(2b) 주위에는 비활성화막(2a)가 성막되어 있다. 도 55의 C1-C1선을 따른 단면도인 도 56에 도시한 바와 같이, 소자영역A를 보호하는 비활성화막(2a)는 하층에 위치하는 무기비활성화막(2a1)과 상층에 위치하는 유기비활성화막(2a2)의 2층으로 구성되어 있고, 무기비활성화막(2a1)은 예를 들면 1.2㎛두께의 SiN(질화실리콘)과 0.6㎛두께의 SiO2(산화실리콘)에 의해서 형성되고, 유기비활성화막(2a2)는 예를 들면 2.3㎛두께의 폴리이미드에 의해서 형성되어 있다. 소자영역A상에는 예를 들면 두께가 0.8㎛의 Aℓ전극배선(2c)상에 하부범프금속(2d)가 성막되어 있고, 이 하부범프금속(2d)를 도금전극으로 해서 상기한 Au범프(2b)가 예를 들면 20㎛의 높이로 형성되어 있다. 또한, 본 실시예에서는 접착성향상 및 금속확산방지를 위해 하부범프금속(2d)로서 Ti(티탄)/Pd(팔라듐)이 사용되고 있다. 단, 다른 금속 예를 들면 TiW(티탄 텅스텐), Cr(크롬), Cu(동) 등을 사용해도 좋다.
다음에, 도 42에 도시한 바와 같이, 반도체웨이퍼(2)의 주면에 표면보호용 레지스트(111)을 도포, 가열해서 성막한다. 그리고, 도 43에 도시한 바와 같이, 반도체웨이퍼(2)의 주면에 이면연삭용 BG테이프(112)를 점착해서 BG가공을 실시하고, 도 44에 도시한 바와 같이, 예를 들면 550㎛두께의 반도체웨이퍼(2)를 150㎛까지 얇게 한다. 여기서, 웨이퍼주면에는 레지스트(111)이 도포되어 있으므로, BG공정에 있어서 발생하는 연삭찌꺼기에 의한 반도체웨이퍼(2)의 표면오염이 방지된다.
BG가공에 의해 반도체웨이퍼(2)를 얇게 하였으면, 도 45에 도시한 바와 같이 BG테이프(112)를 박리하고 도 46에 도시한 바와 같이 레지스트(111)을 제거한다.
그리고, 예를 들면 두께250㎛의 PET필름으로 이루어지는 베이스재에 통상의 접착제(즉, 온도활성형이 아닌 접착제)가 도포된 캐리어(1)을 미련해 두고, 도 47에 도시한 바와 같이, 반도체웨이퍼(2)를 그 이면이 반대방향을 향하도록 해서 캐리어(1)에 점착하여 웨이퍼복합체(10)을 형성한다. 단, 캐리어(1)에는 상기한 실시예에 기재된 다른 각종 캐리어(1)을 사용해도 좋다.
여기서, 캐리어(1)의 접착제의 두께는 Au범프(2b)의 높이와 동일한 20㎛로 되어 있다. 따라서, Au범프(2b)뿐만 아니라 이 Au범프(2b)보다 20㎛낮은 위치에 있는 웨이퍼표면의 비활성화막(2a)에도 접착제가 작용하게 된다. 이것에 의해, 캐리어(1)의 전체가 반도체웨이퍼(2)와 밀착해서 양자의 박리가 방지된다. 또한, 접착제는 Au범프(2b)의 높이를 초과하는 두께라도 웨이퍼표면에 접착하므로, 접착제의 두께는 Au범프(2b)의 높이 이상(즉, Au범프(2b)의 높이와 동일한 값이거나 그것보다 큰 값)이면 좋다.
웨이퍼복합체(10)을 형성하였으면, 도 48에 도시한 바와 같이 웨이퍼측을 위쪽으로 향하게 해서 그 이면에 에칭액L을 적하하고, 스핀에칭에 의해 반도체웨이퍼(2)의 두께를 예를 들면 50㎛까지 얇게 한다. 여기서, 반도체웨이퍼(2)를 이 레벨까지 얇게 했을 때 휘는 것은 반도체웨이퍼(2)의 강성이 작아 지는 것에 의해서 비활성화막(2a)에 잔류하는 응력이 해방되기 때문이다. 특히, 무기비활성화막(2a1)인 SiN의 압축응력이나 유기비활성화막(2a2)인 폴리이미드의 경화수축에 따른 인장응력이 해방될 때 반도체웨이퍼(2)의 표면은 각각 볼목, 오록으로 되도록 휜다. 그래서, 본 실시예와 같이 반도체웨이퍼(2)를 캐리어(1)에 접착해서 웨이퍼복합체(10)을 형성해 두면, 캐리어(1)을 구성하는 베이스재가 반도체웨이퍼(2)의 강성저하를 보강해서 비활성화막(2a)의 응력개방을 저지하도록 작용하므로, 박형가공에 의한 반도체웨이퍼(2)의 휨이 발생하는 일은 없다. 또한, 도 48에 도시한 바와 같이, 본 실시예에서는 캐리어(1)의 직경보다 반도체웨이퍼(2)의 직경의 쪽이 크고 반도체웨이퍼(2)가 캐리어(1)에서 오버행하고 있으므로, 에칭시에는 에칭액L이 웨이퍼주면까지 돌아 들어가는 것을 방지하기 위해 웨이퍼복합체(10)의 하면을 향해서 예를 들면 N2가스(질소가스)G가 내뿜어지고 있다.
스핀에칭에는 도 57에 도시한 바와 같은 예를 들면 무핀 척(pinless chuck)식의 에칭장치(113)이 사용된다. 여기서는 진공흡인되는 흡착홈(113a1)이 처리스테이지(113a)의 표면의 여러개소에 개구해서 형성되어 있다. 이 흡착홈(113a1)은 진공펌프에 접속된 흡인관(113b)의 흡인홈(113b1)과 연통하고 있고, 이 흡인홈(113 b1)을 거쳐서 흡착홈(113a1)이 진공흡착되는 것에 의해 반도체웨이퍼(2)가 처리스테이지(113a)에 흡착 고정되도록 되어 있다. 따라서, 도시한 바와 같이 반도체웨이퍼(2)가 처리스테이지(113a)에서 오버행하고 있어도 파지핀 등을 사용해서 외주부를 지지할 필요가 없다. 이것에 의해, 에칭액L이 파지핀 등에 의한 지지개소에 체류하는 일이 없어지므로, 국소적으로 에칭이 진행해서 결함이나 움푹 들어감이 발생하는 일도 없다.
또한, 반도체웨이퍼(2)와 캐리어(1) 사이의 밀착력을 강고히 할 수 있으면 상기한 에칭액L의 돌아 들어감의 문제가 없어지므로, 반도체웨이퍼(2)의 직경을 캐리어(1)의 직경보다 작게 해도 관계없다. 그 경우에는 웨이퍼복합체(10)으로의 N2가스G의 내뿜음이 불필요하게 될뿐만 아니라 상술한 바와 같이, 침지식 등 다른 에칭방식을 채용해서 반도체웨이퍼(2)에 박형가공을 실시할 수 있다.
반도체웨이퍼(2)를 50㎛두께 정도까지 얇게 하였다면, 도 49에 도시한 바와 같이 반도체웨이퍼(2)를 아래로 해서 웨이퍼복합체(10)을 다이싱테이프(4)에 점착하고, 도 50에 도시한 바와 같이 테이프하면을 진공흡착테이블(114)에 고정시키고, 반도체웨이퍼(2)에서 캐리어(1)을 필링법에 의해 박리한다.
그 후, 도 51에 도시한 바와 같이, 반도체웨이퍼(2)를 예를 들면 절단에 의해 개개의 반도체칩P로 분할하고, 도 52에 도시한 바와 같이 다이싱테이프(4)의 UV점착제에 UV광(54)를 조사해서 다이싱테이프(4)와 반도체웨이퍼(2)의 접착력을 감소 또는 상실시킨다.
그리고, 도 53에 도시한 바와 같이, 카드기판(101)을 반도체칩P의 위쪽에 세트하고 아래쪽에서 밀어올림핀(114)에 의해 밀어올리는 직접전사방식에 의해 반도체칩P를 카드기판(101)의 칩탑재위치에 이방도전성접착제(116)을 거쳐서 임시로 부착한다. 그 후, 도 54에 도시한 바와 같이, 축받이(117)로 지지하면서 본딩공구(118)에 의해 가열가압해서 이것을 압착한다.
이와 같이 해서 반도체칩P가 부착된 카드기판(101)을 사용해서 작성된 IC카드(100)을 도 58에 도시한다. 도시하는 IC카드(100)은 적층방식에 의해 쌓아 올린 무선식IC카드이고, 카드기판(101)에는 외부신호의 수수를 실행하는 안테나인 인쇄코일(101b)가 그의 외주형상을 따라서 고리형상으로 형성되어 있다. 인쇄코일(101b)에서 연장하도록 해서 이 인쇄코일(101b)와 반도체칩P를 도통하는 배선(101a)가 형성되어 있고, 이것에 의해 여러가지의 기능을 갖는 반도체칩P와 외부와의 사이에서 신호가 송수신되도록 되어 있다.
도 59에 도시한 바와 같이, IC카드(100)의 각 구성부재는 적층구조를 이루어 접착제에 의해 점착되어 있다. 즉, 카드기판(101)의 칩탑재면측에는 인쇄코일(101b), 배선(101a) 및 부착된 반도체칩P에 상당하는 개소가 오목하게 된 스페이서(102)가 접착되어 있고, 이것에 의해 스페이서(102)와 반도체칩P로 평면이 구성되어 있다. 또, 스페이서(102)에는 IC칩이나 콘덴서칩이라는 반도체칩P가 IC카드(100)의 구부림중립점(구부림중립점은 예를 들면, 반도체칩P의 양측의 구성부재가 모두 동일한 경우에는 IC카드(100)의 두께에서의 중심으로 된다.)에 오도록 두께를 조정하는 두께보정용시트(103)이 접착되고, IC카드(100)이 굴곡된 경우에 반도체칩P에 부가되는 압축력 및 인장력이 완화되도록 되어 있다. 그리고, 적층된 카드기판(101), 스페이서(102) 및 두께보정용시트(103)을 사이에 두도록 해서 IC카드(100)의 표면/이면을 이루는 외장화장판(104a), (104b)가 접착되어 있다. 또한, 본 실시예에서는 카드기판(101), 두께보정용시트(103) 및 외장화장판(104a), (104b)는 모두 PET가 사용되고 있다.
도 59의 A부를 확대한 도 60에 도시한 바와 같이, IC카드(100)의 칩실장부에서는 Au범프(2b)가 이방도전성접착제(116)에 의해서 배선(101a)와 전기적으로 접속되어 반도체칩P가 카드기판(101)에 부착되어 있다. 그리고, 스페이서(102)를 거쳐서 카드기판(101)에 두께보정용시트(103)이 접착되어 있다. 또, 도 60의 B부를 확대한 도 61에 도시한 바와 같이, 예를 들면 구체(球體)의 플라스틱에 Au코팅이 실시된 입자직경 5㎛정도의 도전성입자(116a)와 접착제(116b)로 구성된 이방도전성접착체(116)의 도전성입자(116a)가 Au범프(2b)와 배선(101a) 사이에 끼워져 찌부러져 있다. 그리고, 이 찌부러진 도전성입자(116a)를 거쳐서 Au범프(2b)와 배선(101a) 사이의 도통이 취해진다.
이와 같이, 본 실시예의 IC카드(100)의 제조방법에 의하면, 캐리어(1)과 반도체웨이퍼(2)에 의해 웨이퍼복합체(10)을 형성해서 깨짐이나 휨을 발생시키지 않고 반도체웨이퍼(2)를 예를 들면 50㎛의 박형으로 가공하고, 이 반도체웨이퍼(2)를 다이싱한 반도체칩P를 사용해서 IC카드(100)을 조립하는 것으로 하고 있으므로, IC카드(100)의 박형화를 한층 추진할 수 있게 된다.
이상, 본 발명자에 의해 이루어진 발명을 그 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고 그 요지를 이탈하지 않는 범위에서 여러가지 변경가능한 것은 물론이다.
예를 들면, 불소수지, 유리판 또는 에폭시수지에 의한 일체성형에 의해 베이스재(1a)를 구성하고, 흡착패드(1b)에는 예를 들면 물 등과 같이 계면력에 의해 반도체웨이퍼(2)를 베이스재(1a)에 밀착시키는 액체를 사용하고, 초음파를 부가하면서 캐리어(1)을 반도체웨이퍼(2)에서 박리하도록 해도 좋다.
이상과 같이, 본 발명의 반도체웨이퍼의 가공기술은 예를 들면 IC카드와 같은 초박형의 전자기기에 내장되는 반도체칩에 사용해서 적합한 것이다.

Claims (25)

  1. 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제1 공정,
    회로소자가 형성되어 있지 않은 이면을 상기 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 상기 캐리어에 접착하여 웨이퍼복합체를 형성하는 제2 공정 및
    상기 웨이퍼복합체의 상기 반도체웨이퍼측을 위쪽으로 향하게 하고, 상기 웨이퍼복합체를 유지해서 상기 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제3 공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  2. 제1항에 있어서,
    상기 반도체웨이퍼를 상기 캐리어보다 대경으로 해서 상기 반도체웨이퍼의 외주부전체가 상기 캐리어에서 초과하도록 해서 상기 웨이퍼복합체를 형성하고, 상기 제3 공정에서는 상기 웨이퍼복합체에 대해서 아래쪽에서 기체를 내뿜으면서 상기 반도체웨이퍼에 박형가공을 실시하는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  3. 제1항에 있어서,
    상기 반도체웨이퍼를 상기 캐리어와 동일 직경 또는 상기 캐리어보다 소경으로 하고, 상기 반도체웨이퍼의 외주부가 상기 캐리어에서 초과하지 않도록 상기 웨이퍼복합체를 형성한 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  4. 제1항에 있어서,
    상기 제3 공정에 의해 상기 반도체웨이퍼를 박형가공한 후, 그 이면을 다이싱시트에 점착해서 상기 캐리어를 박리하는 제4 공정 및
    상기 다이싱시트상의 상기 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제5 공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  5. 회로소자가 형성된 주면에 비활성화막이 형성된 반도체웨이퍼를 마련하는 제1 공정,
    베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제2 공정,
    회로소자가 형성되어 있지 않은 이면을 상기 캐리어와는 반대방향을 향하게 해서 상기 반도체웨이퍼를 상기 캐리어에 접착하여 웨이퍼복합체를 형성하는 제3 공정 및
    상기 웨이퍼복합체의 상기 반도체웨이퍼측을 위쪽을 향하게 하고, 상기 웨이퍼복합체를 유지해서 상기 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제4 공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  6. 제5항에 있어서,
    상기 제4 공정에 의해 상기 반도체웨이퍼를 박형가공한 후, 그 이면을 다이싱시트에 점착해서 상기 캐리어를 박리하는 제5 공정 및
    상기 다이싱시트상의 상기 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제6 공정을 갖는 것을 특징으로 하는 반도체웨이퍼의 가공방법.
  7. 베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제1 공정,
    회로소자가 형성되어 있지 않은 이면을 상기 캐리어와는 반대방향을 향하게 해서 반도체웨이퍼를 상기 캐리어에 접착하여 웨이퍼복합체를 형성하는 제2 공정,
    상기 웨이퍼복합체의 상기 반도체웨이퍼측을 위쪽으로 향하게 하고, 상기 웨이퍼복합체를 유지해서 상기 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제3 공정,
    박형가공된 상기 반도체웨이퍼의 이면을 다이싱시트에 점착해서 상기 캐리어를 박리하는 제4 공정,
    상기 다이싱시트상의 상기 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제5 공정,
    상기 다이싱시트의 접착력을 감소 또는 상실시키는 제6 공정,
    상기 반도체칩을 카드기판의 칩탑재위치에 부착하는 제7 공정 및
    상기 반도체칩이 부착된 상기 카드기판을 사용해서 IC카드를 작성하는 제8 공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  8. 회로소자가 형성된 주면에 비활성화막이 형성된 반도체웨이퍼를 마련하는 제1 공정,
    베이스재와 이 베이스재의 한쪽면에 마련된 접착부재로 이루어지는 판형상 또는 필름형상의 캐리어를 마련하는 제2 공정,
    회로소자가 형성되어 있지 않은 이면을 상기 캐리어와는 반대방향을 향하게 해서 상기 반도체웨이퍼를 상기 캐리어에 접착해서 웨이퍼복합체를 형성하는 제3 공정,
    상기 웨이퍼복합체의 상기 반도체웨이퍼측을 위쪽으로 향하게 하고, 상기 웨이퍼복합체를 유지해서 상기 반도체웨이퍼의 이면에 에칭액을 스핀도포하여 상기 반도체웨이퍼에 박형가공을 실시하는 제4 공정,
    박형가공된 상기 반도체웨이퍼의 이면을 다이싱시트에 점착해서 상기 캐리어를 박리하는 제5 공정,
    상기 다이싱시트상의 상기 반도체웨이퍼를 개개의 반도체칩에 다이싱하는 제6 공정,
    상기 다이싱시트의 접착력을 감소 또는 상실시키는 제7 공정,
    상기 반도체칩을 카드기판의 칩탑재위치에 부착하는 제8 공정 및
    상기 반도체칩이 부착된 상기 카드기판을 사용해서 IC카드를 작성하는 제9 공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  9. 제7항에 있어서,
    상기 반도체웨이퍼의 칩전극에는 범프가 형성되고, 상기 베이스재에 마련된 상기 접착부재의 두께는 상기 범프의 높이 이상인 것을 특징으로 하는 IC카드의 제조방법.
  10. 제7항에 있어서,
    상기 제7 공정에서는 상기 반도체칩을 상기 다이싱시트상에서 직접 상기 카드기판에 부착하는 것을 특징으로 하는 IC카드의 제조방법.
  11. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 감압공간에 의해 상기 반도체웨이퍼를 흡착하는 탄성변형이 자유로운 흡착패드인 것을 특징으로 하는 캐리어.
  12. 제11항에 있어서,
    상기 흡착패드는 상기 반도체웨이퍼의 한쪽면의 거의 전역을 흡착할 수 있는 크기로 되어 있는 것을 특징으로 하는 캐리어.
  13. 제11항에 있어서,
    상기 흡착패드는 상기 반도체웨이퍼의 외주형상을 따라서 고리형상으로 형성되어 있는 것을 특징으로 하는 캐리어.
  14. 제11항에 있어서,
    상기 흡착패드는 상기 베이스재의 한쪽면 전역에 걸쳐 여러개 마련되고, 상기 반도체웨이퍼는 이들 흡착패드에 의해서 여러개소에서 흡착유지되는 것을 특징으로 하는 캐리어.
  15. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 상기 베이스재에 형성되고, 진공펌프에 접속되는 진공구멍에 연통해서 상기 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 흡착홈인 것을 특징으로 하는 캐리어.
  16. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 상기 베이스재의 한쪽면에 개구해서 여러개소에 형성되고, 진공펌프에 접속되는 진공구멍에 연통해서 상기 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 흡착구멍인 것을 특징으로 하는 캐리어.
  17. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 상기 베이스재의 한쪽측에 마련되고, 진공펌프에 접속되는 진공구멍에 연통하는 다수의 미세구멍에 의해 상기 반도체웨이퍼를 부압흡인하는 한편, 대기압에서 이 반도체웨이퍼에서 박리하는 다공질체인 것을 특징으로 하는 캐리어.
  18. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 상기 베이스재와 동일 면으로 되어 여러개의 오목부를 형성하는 박리부 및 이 박리부와 상기 반도체웨이퍼 사이에 위치해서 상기 반도체웨이퍼를 베이스재에 접착하는 겔화된 실리콘으로 구성되고, 상기 박리부의 주위를 부압으로 해서 상기 실리콘을 상기 오목부에 함몰시켜 상기 반도체웨이퍼에서 박리하는 접착시트부인 것을 특징으로 하는 캐리어.
  19. 제18항에 있어서,
    상기 박리부는 그물 또는 상기 베이스재에 형성된 오목볼록인 것을 특징으로 하는 캐리어.
  20. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 베이스재는 투명성을 갖는 재료로 이루어지고, 또 상기 접착부재는 상기 베이스재를 통해서 조사하는 자외선에 의해 접착력이 감소 또는 상실되어 상기 반도체웨이퍼에서 박리하는 UV경화형접착제인 것을 특징으로 하는 캐리어.
  21. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 온도변화에 의해 접착력을 감소 또는 상실시켜 상기 반도체웨이퍼에서 박리하는 온도활성형접착제인 것을 특징으로 하는 캐리어.
  22. 제21항에 있어서,
    상기 온도활성형접착제는 저온에서 접착력이 감소 또는 상실되는 것인 것을 특징으로 하는 캐리어.
  23. 특허청구의 범위 제1항에 기재된 반도체웨이퍼의 가공방법에 사용되는 캐리어로서,
    상기 접착부재는 계면력에 의해 반도체웨이퍼를 상기 베이스재에 밀착시키는 한편, 초음파에 의해 상기 반도체웨이퍼에서 박리하는 액체인 것을 특징으로 하는 캐리어.
  24. 제11항에 있어서,
    상기 베이스재는 내산성을 갖는 재료로 구성되어 있는 것을 특징으로 하는 캐리어.
  25. 제24항에 있어서,
    상기 베이스재는 섬유형상의 불소수지를 압압해서 단단하게 하여 구성되어 있는 것을 특징으로 하는 캐리어.
KR1019980704098A 1995-12-04 1996-10-02 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어 KR19990071818A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31508995 1995-12-04
JP95-315089 1995-12-04
PCT/JP1996/002863 WO1997021243A1 (en) 1995-12-04 1996-10-02 Method for processing semiconductor wafer, method for manufacturing ic card, and carrier

Publications (1)

Publication Number Publication Date
KR19990071818A true KR19990071818A (ko) 1999-09-27

Family

ID=18061281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980704098A KR19990071818A (ko) 1995-12-04 1996-10-02 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어

Country Status (8)

Country Link
US (3) US6342434B1 (ko)
EP (1) EP0866494A4 (ko)
KR (1) KR19990071818A (ko)
CN (1) CN1203696A (ko)
AU (1) AU729849B2 (ko)
CA (1) CA2238974A1 (ko)
TW (1) TW328141B (ko)
WO (1) WO1997021243A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
KR100811958B1 (ko) * 2000-08-30 2008-03-10 닛토덴코 가부시키가이샤 반도체 웨이퍼 처리 방법 및 양면 접착 시트
KR100917084B1 (ko) * 2001-12-27 2009-09-15 닛토덴코 가부시키가이샤 보호테이프의 접착·박리방법
KR100929471B1 (ko) * 2005-02-03 2009-12-02 신에츠 폴리머 가부시키가이샤 고정 캐리어, 고정 캐리어의 제조 방법, 고정 캐리어의 사용 방법, 및 기판 수납 용기

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
US6140146A (en) * 1999-08-03 2000-10-31 Intermec Ip Corp. Automated RFID transponder manufacturing on flexible tape substrates
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
JP4546626B2 (ja) * 2000-08-29 2010-09-15 株式会社ディスコ 半導体素子のピックアップ方法
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
JP2002134466A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6881675B2 (en) * 2002-05-15 2005-04-19 Taiwan Semiconductor Manufacturing Co, Ltd. Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP3838637B2 (ja) * 2002-06-10 2006-10-25 日東電工株式会社 ガラス基板ダイシング用粘着シートおよびガラス基板ダイシング方法
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6780733B2 (en) * 2002-09-06 2004-08-24 Motorola, Inc. Thinned semiconductor wafer and die and corresponding method
JP3748844B2 (ja) * 2002-09-25 2006-02-22 Ｎｅｃエレクトロニクス株式会社 半導体集積回路およびそのテスト方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
JP5017861B2 (ja) * 2003-06-06 2012-09-05 日立化成工業株式会社 接着シート、及びダイシングテープ一体型接着シート
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
EP1494167A1 (en) * 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
JP2005039114A (ja) * 2003-07-17 2005-02-10 Disco Abrasive Syst Ltd 半導体ウェーハ移し替え装置
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
US20050136653A1 (en) * 2003-12-22 2005-06-23 Ramirez Jose G. Non-adhesive semiconductor wafer holder and assembly
US20050147489A1 (en) * 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
TWI230426B (en) * 2004-04-07 2005-04-01 Optimum Care Int Tech Inc Packaging method of integrated circuit
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US20050281056A1 (en) * 2004-05-25 2005-12-22 Loomis Jason A Ornament lighting apparatus
CN101789378B (zh) * 2004-06-02 2012-07-04 株式会社半导体能源研究所 用于制造半导体器件的方法
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
KR100574983B1 (ko) * 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US20150287660A1 (en) 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
KR101254277B1 (ko) * 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US20060040111A1 (en) * 2004-08-20 2006-02-23 Dolechek Kert L Process chamber and system for thinning a semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7354649B2 (en) 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20060046433A1 (en) * 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
US7049208B2 (en) 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
TWI237915B (en) * 2004-12-24 2005-08-11 Cleavage Entpr Co Ltd Manufacturing method of light-emitting diode
JP4528668B2 (ja) * 2005-05-17 2010-08-18 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
KR100804891B1 (ko) * 2006-02-14 2008-02-20 엘에스전선 주식회사 다이싱 다이 접착필름 및 이를 이용한 반도체 패키징 방법
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US20070217119A1 (en) * 2006-03-17 2007-09-20 David Johnson Apparatus and Method for Carrying Substrates
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
US20070246839A1 (en) * 2006-04-21 2007-10-25 Applied Materials, Inc. Method of proximity pin manufacture
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
KR100817718B1 (ko) * 2006-12-27 2008-03-27 동부일렉트로닉스 주식회사 반도체 소자 제조방법
US7851333B2 (en) * 2007-03-15 2010-12-14 Infineon Technologies Ag Apparatus comprising a device and method for producing it
JP4746003B2 (ja) * 2007-05-07 2011-08-10 リンテック株式会社 移載装置及び移載方法
US7767557B2 (en) * 2007-05-11 2010-08-03 Micron Technology, Inc. Chilled wafer dicing
US7816232B2 (en) * 2007-11-27 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
US20090191029A1 (en) * 2008-01-30 2009-07-30 Taeg Ki Lim System for handling semiconductor dies
EP2242090A4 (en) 2008-02-07 2011-05-18 Sumitomo Bakelite Co SEMICONDUCTOR FILM, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate
DE102008024790A1 (de) * 2008-05-23 2009-12-10 Smartrac Ip B.V. Antennenanordnung für eine Chipkarte
JP2009295695A (ja) * 2008-06-03 2009-12-17 Sumco Corp 半導体薄膜付基板およびその製造方法
TWI439351B (zh) * 2008-09-29 2014-06-01 Nitto Denko Corp Adsorption tablets
DE102008055155A1 (de) * 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
JP2009094539A (ja) * 2009-01-21 2009-04-30 Disco Abrasive Syst Ltd Ｃｓｐ基板の分割加工方法
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
EP2230683B1 (de) 2009-03-18 2016-03-16 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
EP2667407B1 (de) * 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
CN101722470B (zh) * 2009-11-24 2011-09-28 成都东骏激光股份有限公司 一种激光晶体的加工方法
EP2381464B1 (de) * 2010-04-23 2012-09-05 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
US8563405B2 (en) 2010-05-06 2013-10-22 Ineffable Cellular Limited Liability Company Method for manufacturing semiconductor device
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
TWI458634B (zh) * 2010-12-09 2014-11-01 Asahi Kasei E Materials Corp Construction method of fine structure layered body, fine structure layered body and manufacturing method of fine structure
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
CN102339780B (zh) * 2011-09-30 2013-07-17 格科微电子（上海）有限公司 晶片的吸附与支撑装置及其衬垫、半导体处理设备
US10381254B2 (en) * 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US11264262B2 (en) * 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US9390949B2 (en) * 2011-11-29 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus and method of use
DE102012001345A1 (de) * 2012-01-24 2013-07-25 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Datenträgers
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
WO2014006562A1 (en) * 2012-07-03 2014-01-09 Element Six Technologies Us Corporation Handle for semiconductor-on-diamond wafers and method of manufacture
JP5970986B2 (ja) * 2012-07-05 2016-08-17 富士通株式会社 ウエハー基板の製造方法
KR102007042B1 (ko) * 2012-09-19 2019-08-02 도쿄엘렉트론가부시키가이샤 박리 장치
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
TWI533034B (zh) * 2013-04-23 2016-05-11 住華科技股份有限公司 軟性彩色濾光片及軟性彩色顯示元件之製造方法
US9013039B2 (en) * 2013-08-05 2015-04-21 Globalfoundries Inc. Wafer support system for 3D packaging
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
FR3012257A1 (fr) * 2013-10-21 2015-04-24 Soitec Silicon On Insulator Procede de prehension d'un substrat
US9613842B2 (en) 2014-02-19 2017-04-04 Globalfoundries Inc. Wafer handler and methods of manufacture
KR102427159B1 (ko) 2015-11-11 2022-08-01 삼성전자주식회사 테이프 필름의 라미네이션 장치 및 그를 포함하는 반도체 소자의 제조 설비
US9997399B2 (en) * 2016-08-16 2018-06-12 Mikro Mesa Technology Co., Ltd. Method for transferring semiconductor structure
KR102450310B1 (ko) 2017-11-27 2022-10-04 삼성전자주식회사 반도체 칩 및 이를 구비하는 멀티 칩 패키지
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
JP7282461B2 (ja) * 2019-04-16 2023-05-29 株式会社ディスコ 検査装置、及び加工装置
US11041879B2 (en) 2019-06-06 2021-06-22 International Business Machines Corporation Fluidized alignment of a semiconductor die to a test probe
CN111453997A (zh) * 2020-04-14 2020-07-28 拓米(成都)应用技术研究院有限公司 单面蚀刻制造超薄玻璃的方法及超薄玻璃
CN117979571A (zh) * 2020-09-02 2024-05-03 深圳市鑫达辉软性电路科技有限公司 一种fpc翘曲修复方法
US20220402146A1 (en) * 2021-06-18 2022-12-22 Win Semiconductors Corp. Testing system and method of testing and transferring light-emitting element

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3861978A (en) 1973-03-08 1975-01-21 Western Electric Co Method of joining two bodies after treatment with an inorganic colloid
JPS55160440A (en) 1979-05-31 1980-12-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Device for fixing thin plate
US4339297A (en) * 1981-04-14 1982-07-13 Seiichiro Aigo Apparatus for etching of oxide film on semiconductor wafer
JPS6133831A (ja) * 1984-07-24 1986-02-17 Citizen Watch Co Ltd 真空吸着装置
JPH0694088B2 (ja) 1986-02-20 1994-11-24 株式会社井上ジャパックス研究所 ワイヤカツト放電加工装置
JPS62193725U (ko) * 1986-05-30 1987-12-09
JPS63256342A (ja) 1987-04-10 1988-10-24 Sumitomo Electric Ind Ltd 半導体ウエ−ハの研削方法
JPS63256354A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp 複合材の高精度研磨方法
JPH01281231A (ja) * 1987-10-22 1989-11-13 Fujitsu Ltd 試料保持装置
JPH01134945A (ja) 1987-11-19 1989-05-26 Tokyo Electron Ltd ウエハ保持装置
JPH01139628A (ja) 1987-11-26 1989-06-01 Nitto Boseki Co Ltd フッ素樹脂補強用ガラス繊維製品
JPH02309638A (ja) 1989-05-24 1990-12-25 Fujitsu Ltd ウエハーエッチング装置
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
US5155068A (en) 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
DE4002018A1 (de) 1990-01-24 1991-07-25 Helmut K Rohrer Verfahren und vorrichtung zum erleichtern des loesens von elektronischen bauteilen von einer wafer-traegerfolie
JPH03256677A (ja) 1990-03-02 1991-11-15 Sony Corp 薄片吸着保持装置
JPH0567371A (ja) 1991-08-02 1993-03-19 Sony Corp 記録再生装置
JPH0582631A (ja) 1991-09-20 1993-04-02 Toshiba Ceramics Co Ltd 半導体ウエーハ用真空チヤツク
JP2634343B2 (ja) 1991-10-28 1997-07-23 信越化学工業株式会社 半導体ウェーハの保持方法
JPH06177099A (ja) 1992-12-02 1994-06-24 Toshiba Corp 半導体ペレットの薄化方法
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JP3410202B2 (ja) 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
JP3067479B2 (ja) 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
JPH07106285A (ja) 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08181092A (ja) 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd 半導体ウエハ研磨用保持プレート
JP3197788B2 (ja) 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
US6984586B2 (en) 2000-08-04 2006-01-10 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
KR100811958B1 (ko) * 2000-08-30 2008-03-10 닛토덴코 가부시키가이샤 반도체 웨이퍼 처리 방법 및 양면 접착 시트
KR100917084B1 (ko) * 2001-12-27 2009-09-15 닛토덴코 가부시키가이샤 보호테이프의 접착·박리방법
KR100929471B1 (ko) * 2005-02-03 2009-12-02 신에츠 폴리머 가부시키가이샤 고정 캐리어, 고정 캐리어의 제조 방법, 고정 캐리어의 사용 방법, 및 기판 수납 용기

Also Published As

Publication number Publication date
US6589855B2 (en) 2003-07-08
EP0866494A4 (en) 2000-03-22
US20020034860A1 (en) 2002-03-21
US20020048907A1 (en) 2002-04-25
EP0866494A1 (en) 1998-09-23
WO1997021243A1 (en) 1997-06-12
CN1203696A (zh) 1998-12-30
US6573158B2 (en) 2003-06-03
AU7144796A (en) 1997-06-27
TW328141B (en) 1998-03-11
US6342434B1 (en) 2002-01-29
CA2238974A1 (en) 1997-06-12
AU729849B2 (en) 2001-02-08

Similar Documents

Publication Publication Date Title
KR19990071818A (ko) 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어
US20230115122A1 (en) Method of bonding thin substrates
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP5196838B2 (ja) 接着剤付きチップの製造方法
JP4286497B2 (ja) 半導体装置の製造方法
JP4848153B2 (ja) 半導体装置の製造方法
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
KR100843217B1 (ko) 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
TWI284960B (en) Manufacturing method of semiconductor device
US6730579B1 (en) Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
KR20050067019A (ko) 반도체 집적회로장치의 제조방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2011023393A (ja) 半導体装置の製造方法
JP4271409B2 (ja) 脆質材料の加工方法
JP5074940B2 (ja) 基板の処理方法
JP2004119975A (ja) Ｉｃカードの製造方法
JP2001308033A (ja) ウエハ固定方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
JP4801644B2 (ja) 基板保持装置、基板処理装置および基板処理方法
AU6807000A (en) Method for processing semiconductor wafer, method for manufacturing IC card, and carrier
AU6807100A (en) Method for processing semiconductor wafer, method for manufacturing IC card, and carrier
CN214980191U (zh) 半导体加工装置
JP2004047903A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid