CN102339780B - 晶片的吸附与支撑装置及其衬垫、半导体处理设备 - Google Patents

晶片的吸附与支撑装置及其衬垫、半导体处理设备 Download PDF

Info

Publication number
CN102339780B
CN102339780B CN 201110298429 CN201110298429A CN102339780B CN 102339780 B CN102339780 B CN 102339780B CN 201110298429 CN201110298429 CN 201110298429 CN 201110298429 A CN201110298429 A CN 201110298429A CN 102339780 B CN102339780 B CN 102339780B
Authority
CN
China
Prior art keywords
wafer
liner
aperture
dielectric layer
pending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110298429
Other languages
English (en)
Other versions
CN102339780A (zh
Inventor
赵立新
李�杰
李强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Geke Microelectronics Shanghai Co Ltd
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN 201110298429 priority Critical patent/CN102339780B/zh
Publication of CN102339780A publication Critical patent/CN102339780A/zh
Application granted granted Critical
Publication of CN102339780B publication Critical patent/CN102339780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种用于支撑晶片的衬垫,包括适于支撑待处理晶片的第一表面、第二表面;所述第一表面设有若干第一小孔;所述第二表面设有若干凹槽,所述凹槽未延伸至所述衬垫的侧壁,且所述凹槽与所述第一小孔导通。该衬垫与真空吸盘或静电吸盘均可构成一种晶片的吸附与支撑装置,在晶片的加工过程中该衬垫可以增加晶片的机械强度,从而在该装置上晶片能被加工成厚度很薄的半导体器件,并容易将半导体器件从所述装置中分离,且在分离的过程中不会对器件造成损伤。本发明还提供一种包含所述衬垫的晶片的吸附与支撑装置,另外本发明还提供一种包含所述晶片的吸附与支撑装置的半导体加工设备。

Description

晶片的吸附与支撑装置及其衬垫、半导体处理设备
技术领域
本发明涉及半导体加工设备技术领域。
背景技术
待处理晶片(Wafer)经过光刻、化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体刻蚀、离子注入、化学机械抛光(CMP)等半导体工艺后得到符合尺寸要求的半导体器件。当所需器件的厚度要求较薄时,为了增加待加工晶片的机械强度以致在后续的加工过程中不会出现因强度不足引起的其它问题,现有技术中常规的做法是:将待加工晶片与一个支撑晶片通过背胶粘连在一起,而后将它们固定在半导体加工设备的真空吸盘或静电吸盘上对待加工晶片进行各种半导体加工,待各种加工完成后将形成的器件与支撑晶片分离,这里的支撑晶片只是一个与待加工晶片尺寸相当的晶片,该晶片内不需形成任何半导体元件。
当所需半导体器件的厚度很薄时,由于其与支撑晶片通过背胶粘连在一起,因此很难将半导体器件与支撑晶片分离,或者即使两者分离了但在分离的过程中半导体器件因此产生了一些瑕疵,不符合质量要求。
发明内容
本发明要解决的问题是提供一种用于支撑晶片的衬垫,该衬垫与真空吸盘或静电吸盘均可构成一种晶片的吸附与支撑装置,在该装置上晶片能加工形成厚度很薄的半导体器件,并容易将半导体器件从所述装置中分离,且在分离的过程中不会对器件造成损伤。
为解决上述问题,本发明提供一种用于支撑晶片的衬垫,包括:
适于支撑待处理晶片的第一表面;
第二表面;
所述第一表面设有若干第一小孔;
所述第二表面设有若干凹槽,所述凹槽未延伸至所述衬垫的侧壁,且所述凹槽与所述第一小孔导通。
可选的,所述第一小孔的形状为十字形。
可选的,所述第一小孔的形状为梅花形。
可选的,所述第一小孔在所述衬垫的第一表面间隔分布并形成矩形阵列,矩形阵列的排列对应待处理晶片的切割道。
可选的,所述凹槽与排列在一条直线上的所有所述第一小孔导通,所述凹槽在所述衬垫的第二表面上呈纵横交错排列。
可选的,所述衬垫的材料为导电材料。
可选的,所述导电材料为掺杂硅。
可选的,所述衬垫第一表面设有电介质层,所述电介质层对应所述第一小孔的位置设有第三小孔,所述第三小孔的形状、大小与所述第一小孔相同。
可选的,所述电介质层为掺杂电介质层。
可选的,所述电介质层的材料为陶瓷。
可选的,所述衬垫的厚度与待处理晶片的厚度相当。
可选的,所述衬垫的形状大小与待处理晶片的形状大小相当。
为解决上述问题,本发明还提供一种晶片的吸附与支撑装置,包括:
如上所述的衬垫;
适于支撑所述衬垫的真空吸盘,其表面上设有若干第二小孔,所述凹槽至少与一个所述真空吸盘的第二小孔导通。
可选的,所述真空吸盘上的每一第二小孔与所述衬垫的凹槽导通。
为解决上述问题,本发明还提供一种晶片的吸附与支撑装置,包括:
如上所述的衬垫;
适于支撑所述衬垫的静电吸盘。
为解决上述问题,本发明还提供一种半导体处理设备,包括:
处理腔室;
位于所述处理腔室内、如上所述的晶片的吸附与支撑装置;
适于对待处理晶片进行处理的加工装置。
与现有技术相比,本发明的优点在于:
一、衬垫与真空吸盘或静电吸盘均可构成一种晶片的吸附与支撑装置,在晶片的加工过程中该衬垫可以增加晶片的机械强度,从而在该装置上晶片能被加工成厚度很薄的半导体器件,并容易将半导体器件从所述装置中分离,且在分离的过程中不会对器件造成损伤。
二、衬垫可以多次使用,减少浪费。
三、该衬垫可以在多种半导体加工设备中使用,应用范围广,而且能在某些特殊加工条件下使用,如被加工的晶片存在通透的部分。
四、在实际应用中该衬垫的尺寸可以调整,能适应多种尺寸规格的晶片。
附图说明
图1是本发明衬垫实施例中衬垫的俯视图。
图2是本发明衬垫实施例中衬垫的仰视图。
图3是图1所示衬垫沿A-A方向的剖视图。
图4是图1所示衬垫沿B-B方向的剖视图。
图5是图1所示衬垫沿C-C方向的剖视图。
具体实施方式
本发明的目的在于提供一种用于支撑晶片的衬垫,该衬垫与真空吸盘或静电吸盘均可构成一种晶片的吸附与支撑装置,在晶片的加工过程中该衬垫可以增加晶片的机械强度,从而在该装置上晶片能被加工成厚度很薄的半导体器件,并容易将半导体器件从所述装置中分离,且在分离的过程中不会对器件造成损伤。
为实现上述目的,本发明的主要构思是:衬垫与待处理晶片接触的表面设有小孔,其与真空吸盘接触的表面设有凹槽,且该凹槽与真空吸盘表面上的孔导通,当待处理晶片与衬垫一起置于真空吸盘上时,启动真空吸盘设备的真空泵,真空泵将待处理晶片与衬垫接触表面之间的空气抽走形成真空,这样待处理晶片通过衬垫被紧紧吸附在真空吸盘上,然后就可以对待处理晶片进行多种半导体加工以得到厚度较薄的半导体器件。当真空泵向真空吸盘中的孔通入气体时,在气体压强的作用下加工后的晶片、衬垫、真空吸盘相互分离,在分离的过程中晶片不会受到损伤。
然而有时待处理晶片需在真空环境下进行加工,如等离子注入机,这时真空吸盘无法在真空环境下工作,因此上述衬垫结构无法继续与真空吸盘一起吸附待处理晶片了。根据半导体加工设备常用的吸附装置可知,静电吸盘可以在真空环境下吸附晶片,因此发明人考虑在上述衬垫结构上作出一些改进,使其既能与真空吸盘一起吸附待处理晶片,也能与静电吸盘一起吸附待处理晶片。
具体改进包括:使衬垫的材料为导电材料,然后在该衬垫表面上淀积一层电介质层,该电介质层为掺杂电介质层,其材料可以为陶瓷。当待处理晶片与表面设有电介质层的衬垫一起置于静电吸盘上时,对静电吸盘施加电压,电介质层产生电荷,位于电介质层上的晶片产生极性相反的电荷,这样待处理晶片通过表面设有电介质层的衬垫被紧紧吸附在静电吸盘上,然后就可以对待处理晶片进行多种半导体加工了;对静电吸盘施加反向电压时,待处理晶片、衬垫、静电吸盘相互分离。相应的,为了使这种表面设有电介质层的衬垫能同时与真空吸盘一起工作,电介质层对应衬垫表面小孔的位置也设置小孔。
另外,根据离子注入机台的特点:适合放置厚度为常规硅片尺寸的半导体结构,因此,当晶片加工至很薄后,若需继续对晶片进行离子注入加工,则其与表面设有电介质层的衬垫的厚度之和应当与晶片加工前的厚度相当。而其他半导体加工设备对待加工的半导体结构厚度没有要求,为了使该衬垫结构能在多数半导体加工设备中使用,故本发明可使表面设有电介质层的衬垫的厚度与待处理晶片的厚度相当。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
本发明中晶片的吸附与支撑装置包括适于支撑待处理晶片的衬垫10,如图1至图5所示,其包括:
适于支撑待处理晶片的第一表面11、第二表面12;
设于第一表面11上的若干第一小孔13;
设于第二表面12的若干凹槽14,凹槽14未延伸至衬垫10的侧壁以使真空吸盘(未图示)能吸附衬垫10,凹槽14与第一小孔13导通。
所述装置另包括真空吸盘,其表面上设有若干第二小孔。
将待处理晶片与衬垫10一起置于真空吸盘表面上后,衬垫10的第二表面12与真空吸盘表面接触,使第二表面12上的凹槽14至少与一个真空吸盘表面上的第二小孔导通,启动真空吸盘,真空泵将待处理晶片与衬垫10第一表面11之间的空气依次由第一小孔13、与第一小孔13导通的凹槽14、第二小孔抽出,使待处理晶片与衬垫10一起被吸附并固定在真空吸盘上。这样就可以对待处理晶片进行多种半导体加工从而得到所需半导体器件,当真空泵向真空吸盘中的第二小孔通入气体时,气体由第二小孔通入与第二小孔导通的凹槽14再通入与凹槽14导通的第一小孔13,在空气压强的作用下半导体器件与衬垫分离,在分离的过程中半导体器件不会产生损伤。
尤其当半导体器件厚度很薄时,在其形成过程中衬垫10可以增加其机械强度使其加工顺利进行并将其分离后能得到符合要求的器件。
当加工后的晶片厚度很薄时,为避免真空吸盘的吸附力过大以致被真空吸盘吸附的晶片在对应第一小孔13的位置处形成塌陷,第一小孔13的形状可以为十字形或梅花形,在保证足够吸附力的同时这种形状的小孔与圆形小孔相比其开口面积更小,减少晶片塌陷的可能,从而提高晶片的质量。需说明的是,为了说明第一小孔在衬垫表面的排列方式及整个衬垫的大体结构,图1、图3、图4、图5中的第一小孔形状为圆形,不应当以此限定本发明的保护范围。
在对晶片进行加工时,加工工艺包括刻蚀,因此有可能晶片会存在通透的部分,为了确保真空吸盘能吸附衬垫上这种结构的晶片,可使第一小孔13在第一表面11上间隔分布并形成矩形阵列,矩形阵列的排列对应待处理晶片的切割道。对应的,衬垫10第二表面12上的凹槽14与排列在一条直线上的所有第一小孔13导通以增大吸附力,凹槽14在衬垫10衬垫的第二表面12上呈纵横交错排列。这样由于晶片切割道不会存在通透的部分,因此即使晶片被刻蚀形成通透的部分,真空吸盘依然可以吸附衬垫10上的晶片。此时,为了增大吸附力,可使凹槽14与真空吸盘表面上的所有第二小孔导通,即真空吸盘表面第二小孔的排列方式与凹槽14的排列方式相同。
在具体应用中,为了增大真空吸盘对衬垫、晶片的吸附力及防止当晶片被刻蚀形成通透部分时真空吸盘无法继续工作,需对真空吸盘、衬垫、晶片三者进行定位对准,例如可在真空吸盘上设置一小凹坑,在衬垫第二表面上设置一能与所述凹坑配合的突起结构,这样两者可以实现快速对准;在衬垫侧壁设置一标记或标识结构以使衬垫上第一小孔与晶片切割道对准,这样两者可以实现快速对准。
如上所述,有时待处理晶片需在真空环境下进行加工,如等离子注入机,这时可以使用静电吸盘通过衬垫吸附待处理晶片,因此需对上述衬垫结构进行改进以使真空吸盘能吸附衬垫10上的晶片,同时静电吸盘也能吸附衬垫10上的晶片。
使衬垫10的材料为导电材料,半导体领域中掺杂硅是一种很好的导电材料,且可以对其进行精密加工得到所需的结构,因此本实施例中优选掺杂硅,当然金属材料也可以。在衬垫10第一表面11上形成有电介质层,将衬垫10与待处理晶片一起置于静电吸盘上,对静电吸盘施加电压,静电吸盘表面会产生电荷,该电荷产生电场使衬垫10的第二表面12产生极性相反的电荷,由于衬垫10为导电材料,电介质层同时会受到电压的作用,因此电介质层也会产生电荷,电介质层表面的电荷会产生电场,这一电场使置于衬垫10上的晶片表面产生极性相反的电荷,根据异性电荷相吸的原理静电吸盘将衬垫10与晶片吸附在一起。关闭对静电吸盘施加的电压,衬垫10与晶片之间会存在残余的静电荷从而使两者继续吸附在一起。当向静电吸盘施加反向电压时,可使静电吸盘、衬垫10、晶片相互分离,分离的过程中不会对晶片产生损伤。其中,电介质层为掺杂电介质层,其材料可为陶瓷。
在某些特殊的半导体制程中,如BSI制程,晶片被减至很薄以后会对其进行离子注入工艺,而根据离子注入机台的特点:适合放置厚度为常规硅片尺寸的半导体结构,因此,当加工至很薄的晶片还需进行离子注入工艺时,其与表面设有电介质层的衬垫的厚度之和应当与晶片加工前的厚度相当。而其他半导体加工设备对待加工的半导体结构厚度没有要求,为了使该衬垫结构能在多数半导体加工设备中使用,可使表面设有电介质层的衬垫的厚度与待处理晶片的厚度相当。同时,为了适用半导体加工设备的结构特点及减少成本,可使衬垫的大小与待处理晶片的大小相当。
为了使以上改进后的衬垫可以同时应用在真空吸盘上,电介质层上对应第一小孔13的位置设有第三小孔,其形状大小与第一小孔13相同。在实际制造过程中,第三小孔可与第一小孔13通过同一加工一次形成。在实际应用中,当待处理晶片需进行某种特殊的半导体加工,如晶片存在通透的部分,此时需使衬垫10第一表面11上的第一小孔13与待处理晶片的切割道对准。
需说明的是,在实际应用中,本发明中衬垫尺寸需根据实际情况调整,如其厚度、直径需根据其支撑的待加工晶片作调整,以使其厚度、直径与晶片的厚度、直径相当;第一小孔的大小需根据其支撑的待加工晶片作调整,以使第一小孔的最大尺寸小于晶片切割道的宽度;第二表面上的凹槽需根据第一小孔的尺寸作调整,以使凹槽的宽度大于第一小孔的最大尺寸。对应的,当利用真空吸盘对衬垫上的晶片进行吸附时,为了增加吸附力,需对真空吸盘表面上小孔的直径、排列方式作调整。
与现有技术相比,本发明具有以下优点:
一、衬垫与真空吸盘或静电吸盘均可构成一种晶片的吸附与支撑装置,在晶片的加工过程中该衬垫可以增加晶片的机械强度,从而在该装置上晶片能被加工成厚度很薄的半导体器件,并容易将半导体器件从所述装置中分离,且在分离的过程中不会对器件造成损伤。
二、衬垫可以多次使用,减少浪费。
三、该衬垫可以在多种半导体加工设备中使用,应用范围广,而且能在某些特殊加工加工条件下使用,如被加工的晶片存在通透的部分。
四、在实际应用中该衬垫的尺寸可以调整,能适应多种尺寸规格的晶片。
另外,本发明还提供一种半导体加工设备,包括:
处理腔室;
位于所述处理腔室内、如上所述的晶片的吸附与支撑装置;
适于对待处理晶片进行处理的加工装置。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (16)

1.一种用于支撑晶片的衬垫,其特征在于,包括:
适于支撑待处理晶片的第一表面;
第二表面;
所述第一表面设有若干第一小孔,所述第一小孔在所述衬垫的第一表面间隔分布并形成矩形阵列,矩形阵列的排列对应待处理晶片的切割道;
所述第二表面设有若干凹槽,所述凹槽未延伸至所述衬垫的侧壁,且所述凹槽与所述第一小孔导通。
2.根据权利要求1所述的衬垫,其特征在于,所述第一小孔的形状为十字形。
3.根据权利要求1所述的衬垫,其特征在于,所述第一小孔的形状为梅花形。
4.根据权利要求1所述的衬垫,其特征在于,所述凹槽与排列在一条直线上的所有所述第一小孔导通,所述凹槽在所述衬垫的第二表面上呈纵横交错排列。
5.根据权利要求1所述的衬垫,其特征在于,所述衬垫的材料为导电材料。
6.根据权利要求5所述的衬垫,其特征在于,所述导电材料为掺杂硅。
7.根据权利要求5所述的衬垫,其特征在于,其第一表面设有电介质层,所述电介质层对应所述第一小孔的位置设有第三小孔,所述第三小孔的形状、大小与所述第一小孔相同。
8.根据权利要求7所述的衬垫,其特征在于,所述电介质层为掺杂电介质层。
9.根据权利要求7所述的衬垫,其特征在于,所述电介质层的材料为陶瓷。
10.根据权利要求7所述的衬垫,其特征在于,所述衬垫的厚度与待处理晶片的厚度相当。
11.根据权利要求7所述的衬垫,其特征在于,所述衬垫的形状大小与待处理晶片的形状大小相当。
12.一种晶片的吸附与支撑装置,其特征在于,包括:
如权利要求1至11任一项所述的衬垫;
适于支撑所述衬垫的真空吸盘,其表面上设有若干第二小孔,所述凹槽至少与所述若干第二小孔中的一个导通。
13.根据权利要求12所述的晶片的吸附与支撑装置,其特征在于,所述真空吸盘上的每一第二小孔与所述衬垫的凹槽导通。
14.一种晶片的吸附与支撑装置,其特征在于,包括:
如权利要求7至11任一项所述的衬垫;
适于支撑所述衬垫的静电吸盘。
15.一种半导体处理设备,其特征在于,包括:
处理腔室;
位于所述处理腔室内、如权利要求12或13所述的晶片的吸附与支撑装置;
适于对待处理晶片进行处理的加工装置。
16.一种半导体处理设备,其特征在于,包括:
处理腔室;
位于所述处理腔室内、如权利要求14所述的晶片的吸附与支撑装置;
适于对待处理晶片进行处理的加工装置。
CN 201110298429 2011-09-30 2011-09-30 晶片的吸附与支撑装置及其衬垫、半导体处理设备 Active CN102339780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110298429 CN102339780B (zh) 2011-09-30 2011-09-30 晶片的吸附与支撑装置及其衬垫、半导体处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110298429 CN102339780B (zh) 2011-09-30 2011-09-30 晶片的吸附与支撑装置及其衬垫、半导体处理设备

Publications (2)

Publication Number Publication Date
CN102339780A CN102339780A (zh) 2012-02-01
CN102339780B true CN102339780B (zh) 2013-07-17

Family

ID=45515427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110298429 Active CN102339780B (zh) 2011-09-30 2011-09-30 晶片的吸附与支撑装置及其衬垫、半导体处理设备

Country Status (1)

Country Link
CN (1) CN102339780B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560794B (en) * 2015-04-23 2016-12-01 Advanced Semiconductor Eng Semiconductor element carrier, method for attaching a semiconductor element to a carrier, and semiconductor process
CN105826211B (zh) * 2016-05-11 2018-10-19 苏州日月新半导体有限公司 半导体产品、制造该半导体产品的治具及方法
CN107966886B (zh) * 2018-01-19 2020-07-14 京东方科技集团股份有限公司 一种加热装置及光刻设备
CN109148309A (zh) * 2018-09-03 2019-01-04 苏州通富超威半导体有限公司 封装结构及其形成方法
CN110740556A (zh) * 2019-10-25 2020-01-31 上海华力微电子有限公司 一种静电消除装置和方法以及电子扫描显微镜
CN114628240A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 芯片晶圆的堆叠方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024384B2 (ja) * 1992-09-10 2000-03-21 富士通株式会社 半導体装置の製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
KR20100029802A (ko) * 2010-02-23 2010-03-17 주식회사 마이크로홀 진공척용 진공패드 및 그 제작방법
CN202307844U (zh) * 2011-09-30 2012-07-04 格科微电子(上海)有限公司 晶片的吸附与支撑装置及其衬垫、半导体处理设备

Also Published As

Publication number Publication date
CN102339780A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102339780B (zh) 晶片的吸附与支撑装置及其衬垫、半导体处理设备
US9425057B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
CN202307844U (zh) 晶片的吸附与支撑装置及其衬垫、半导体处理设备
KR102430905B1 (ko) Vnand 인장성 있는 두꺼운 teos 산화물
US9016236B2 (en) Method and apparatus for angular high density plasma chemical vapor deposition
WO2012141995A1 (en) Method of etching a workpiece
CN103681836A (zh) 垂直的微电子元件以及相应的制造方法
KR20140012727A (ko) 컨포멀한 도핑을 위한 방법들 및 장치
CN1845331A (zh) 半导体器件
US20150262876A1 (en) Semiconductor arrangement and formation thereof
CN104878363A (zh) 机械卡盘及等离子体加工设备
US11764099B2 (en) Patterned chuck for double-sided processing
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
US9397233B2 (en) High voltage deep trench capacitor
WO2010051266A2 (en) Improving the conformal doping in p3i chamber
CN109786381B (zh) 存储器元件及其制作方法
CN1862784A (zh) 包括隔离沟槽的半导体器件及其制造方法
KR20150131227A (ko) 선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치
US9263273B2 (en) Method for manufacturing semiconductor device
US20130023112A1 (en) Methods for post dopant implant purge treatment
CN103779203A (zh) 等离子蚀刻方法
WO2007133604B1 (en) Method for forming a semiconductor on insulator structure
TW201622062A (zh) 藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝
CN1278389C (zh) 等离子体处理装置及静电吸盘的制造方法
US20040261714A1 (en) Plasma processing apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant