KR20150131227A - 선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치 - Google Patents

선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20150131227A
KR20150131227A KR1020157028910A KR20157028910A KR20150131227A KR 20150131227 A KR20150131227 A KR 20150131227A KR 1020157028910 A KR1020157028910 A KR 1020157028910A KR 20157028910 A KR20157028910 A KR 20157028910A KR 20150131227 A KR20150131227 A KR 20150131227A
Authority
KR
South Korea
Prior art keywords
substrate
ring
conductive shield
conductive
process kit
Prior art date
Application number
KR1020157028910A
Other languages
English (en)
Other versions
KR102240762B1 (ko
Inventor
무함마드 엠. 라쉬드
키란쿠마르 사반다이아
윌리엄 요한슨
젠빈 게
고이치 요시도메
알랜 에이. 릿치
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/831,424 external-priority patent/US8865012B2/en
Priority claimed from US13/831,363 external-priority patent/US9472443B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150131227A publication Critical patent/KR20150131227A/ko
Application granted granted Critical
Publication of KR102240762B1 publication Critical patent/KR102240762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판을 프로세싱하기 위한 방법들 및 장치의 실시예들이 본원에서 제공된다. 몇몇 실시예들에서, 기판 프로세스 챔버를 위한 프로세스 키트는: 본체 및 본체로부터 방사상 내측으로 연장되는 립(lip)을 갖는 링 ― 본체는 본체의 바닥부에 형성된 제 1 환형 채널을 가짐 ―; 링의 제 1 환형 채널과 인터페이싱하도록 구성된 상향으로 연장되는 부분에서 종결되는 내측으로 연장되는 하부 렛지(ledge)를 갖는 환형 전도성 쉴드; 및 링이 전도성 쉴드 상에 배치될 때 링을 전도성 쉴드에 전기적으로 커플링시키는 전도성 부재를 포함할 수 있다.

Description

선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING A SUBSTRATE USING A SELECTIVELY GROUNDED AND MOVABLE PROCESS KIT RING}
[0001] 본 발명의 실시예들은 일반적으로, 반도체 프로세싱에 관한 것이다.
[0002] 몇몇 기판 프로세스 챔버들은 유전체 증착 링 위에 배치된 커버 링을 포함하는 프로세스 키트를 활용한다. 커버 링은 중앙 개구부를 포함하고, 노출된 기판은 그러한 중앙 개구부를 통해 프로세싱된다. 본 발명자들은, 커버 링의 접지(grounding) 조건(예를 들어, 전기적으로 접지되거나 플로팅(floating)되는)이 기판의 엣지 근처에서 기판의 프로세싱 프로파일에 영향을 줄 수 있다는 것을 관찰하였다. 예를 들어, 커버 링은, 기판의 엣지에서의 프로세스 균일성을 용이하게 하기 위해, 몇몇 프로세스들 동안, 링의 물리접 접촉을 통해, 접지된 챔버 컴포넌트(예를 들어, 쉴드)에 접지될 수 있다. 그러나, 본 발명자들은, VHF 범위(예를 들어, 약 30MHz보다 더 큰)로 제공되는 전력을 활용하는 프로세스들의 경우, 링과 프로세스 챔버 컴포넌트들 간의 존재하는 물리적 접촉이 링을 전기적으로 접지시키기에 충분하지 않아서, 링의 전위(electrical potential)의 증가를 초래하고, 따라서 기판에 걸친 프로세스 불-균일성들을 초래한다는 것을 발견하였다.
[0003] 그러므로, 본 발명자들은 기판들을 프로세싱하기 위한 개선된 방법들 및 장치를 제공하였다.
[0004] 기판을 프로세싱하기 위한 방법들 및 장치의 실시예들이 본원에서 제공된다. 몇몇 실시예들에서, 기판 프로세스 챔버를 위한 프로세스 키트는: 본체 및 본체로부터 방사상 내측으로 연장되는 립(lip)을 갖는 링 ― 본체는 본체의 바닥부에 형성된 제 1 환형 채널을 가짐 ―; 링의 제 1 환형 채널과 인터페이싱하도록 구성된 상향으로 연장되는 부분에서 종결되는 내측으로 연장되는 하부 렛지(ledge)를 갖는 환형 전도성 쉴드; 및 링이 전도성 쉴드 상에 배치될 때 링을 전도성 쉴드에 전기적으로 커플링시키는 전도성 부재를 포함한다.
[0005] 몇몇 실시예들에서, 프로세스 챔버는: 프로세스 챔버의 내측 용적 내에 배치된 기판 지지부 ― 기판 지지부는 기판 지지부의 정상(atop)에 배치된 증착 링 및 기판 지지부 주위에 배치된 전도성 하우징(housing)을 가짐 ―; 기판 지지부의 둘레(peripheral) 엣지 주위에 배치된 프로세스 키트를 포함하고, 프로세스 키트의 적어도 부분은 기판 지지부의 기판 지지 표면 위에 배치되며, 프로세스 키트는: 본체 및 본체로부터 방사상 내측으로 연장되는 립을 갖는 링 ― 립은 증착 링의 부분과 부분적으로 겹치고(overlapping), 본체는 본체의 바닥부에 형성된 제 1 환형 채널을 가짐 ―; 링의 제 1 환형 채널과 인터페이싱하도록 구성된 상향으로 연장되는 부분에서 종결되는 내측으로 연장되는 하부 렛지를 갖는 환형 전도성 쉴드; 및 링이 전도성 쉴드 상에 배치될 때 링을 전도성 쉴드에 전기적으로 커플링시키는 전도성 부재를 포함한다.
[0006] 몇몇 실시예들에서, 기판을 프로세싱하기 위한 방법은: 프로세싱 용적을 둘러싸는(surrounding) 전도성 쉴드 및 전도성 쉴드에 의해 선택 가능하게(selectably) 지지 가능한 링을 갖는 프로세스 챔버의 프로세싱 용적 아래에 배치된 기판 지지부의 정상에 기판을 위치시키는 단계 ― 전도성 쉴드는 접지됨 ―; 기판 지지부가 링과 접촉하지 않도록, 그리고, 링을 전도성 쉴드에 전기적으로 커플링시켜서 링이 접지부(ground)에 커플링되게 하기 위해, 링에 전기적으로 커플링된 전도성 부재가 전도성 쉴드와 접촉하도록, 기판 지지부를 제 1 포지션에 포지셔닝하는 단계; 및 기판 상에서 플라즈마 강화 에칭 프로세스를 수행하는 단계를 포함한다.
[0007] 본 발명의 다른 그리고 추가적인 실시예들이 이하에서 설명된다.
[0008] 첨부된 도면들에 도시된 본 발명의 예시적 실시예들을 참조하여, 앞서 간략히 요약되고 이하에서 더 상세하게 논의되는 본 발명의 실시예들이 이해될 수 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0010] 도 2는 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0011] 도 3은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0012] 도 4는 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0013] 도 5는 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0014] 도 6은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0015] 도 7은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0016] 도 8은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0017] 도 9a-b는 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트의 부분을 도시한다.
[0018] 도 10은 본 발명의 몇몇 실시예들에 따른, 기판을 프로세싱하기 위한 방법을 도시한다.
[0019] 도 11a-c는 본 발명의 몇몇 실시예들에 따른, 기판을 프로세싱하기 위한 방법의 다양한 스테이지들 동안의 기판의 부분의 측면도들을 도시한다.
[0020] 도 12는 본 발명의 몇몇 실시예들에 따른, 프로세스 키트와 함께 사용하기에 적합한 프로세스 챔버를 도시한다.
[0021] 이해를 용이하게 하기 위하여, 가능하면, 도면들에 공통되는 동일한 요소들을 나타내는데 동일한 참조번호들이 사용되었다. 도면들은 실척대로 도시된 것은 아니며, 명료함을 위해 단순화될 수 있다. 일 실시예의 요소들 및 특징들이, 추가적인 언급 없이 다른 실시예들에 유리하게 통합될 수 있다는 점이 고려된다.
[0022] 기판을 프로세싱하기 위한, 선택적으로 접지 가능한 커버 링들 및 방법들의 실시예들이 본원에서 제공된다. 적어도 몇몇 실시예들에서, 본 발명의 커버 링 및 방법들의 사용은, 원하는 프로세스의 요건들을 수용하기 위해, 커버 링의 선택적 접지를 용이하게 할 수 있다. 부가적으로, 접지되는 경우, 본 발명의 커버 링 및 방법은, 종래의 프로세스 키트들과 비교하여, 전도성 프로세스 챔버 컴포넌트들에 대한 커버 링의 더 견고한(robust) 전기적 커플링을 제공할 수 있다. 게다가, 본 발명의 커버 링 및 방법의 실시예들은, 고주파 전력 소스(예를 들어, 약 30MHz 초과)를 활용하는 프로세스들 동안, 전기적 커플링(그리고 따라서, 접지)을 제공할 수 있는데, 그렇게 하지 않으면, 그러한 전기적 커플링은 종래의 접지 기술들에 의해서 획득 가능하지 않을 것이다.
[0023] 도 1은 본 발명의 몇몇 실시예들에 따른, 기판 프로세스 챔버를 위한 프로세스 키트를 도시한다. 프로세스 키트는, 예를 들어, 도 10과 관련하여 이하에서 논의되는 바와 같이 방법(1000)에서 설명되는 것처럼, 기판을 프로세싱할 때 사용될 수 있다. 몇몇 실시예들에서, 프로세스 키트(104)는 일반적으로, 링(108)(예를 들어, 커버 링) 및 링(108)을 전도성 쉴드(122)에 전기적으로 커플링시키기 위한 전도성 부재(120)를 포함할 수 있다. 몇몇 실시예들에서, 프로세스 키트(104) 및 전도성 쉴드(122)는 일반적으로, 기판 지지부(100) 주위에 배치된다.
[0024] 몇몇 실시예들에서, 기판 지지부(100)는 일반적으로, 복수의 층들(예를 들어, 3개의 층들: 제 1 층(158), 제 2 층(160), 및 제 3 층(162)이 도시됨) 및 기판(102)을 지지하기 위한 기판 지지 표면(134)을 갖는 본체(132)를 포함할 수 있다. 기판(102)은 반도체 디바이스의 제조에 적합한 임의의 유형의 기판일 수 있다. 예를 들어, 기판(102)은 도핑된 또는 도핑되지 않은 실리콘 기판, III-V 화합물 기판, 실리콘 게르마늄(SiGe) 기판, 에피-기판(epi-substrate), 실리콘-온-인슐레이터(SOI) 기판, 디스플레이 기판, 예컨대, 액정 디스플레이(LCD), 플라즈마 디스플레이, 전계 발광(EL) 램프 디스플레이, 발광 다이오드(LED) 기판, 태양 전지 배열체, 또는 태양광 패널, 등일 수 있다. 몇몇 실시예들에서, 기판(102)은 반도체 웨이퍼, 예컨대, 200, 300, 또는 450mm 반도체 웨이퍼 등일 수 있다. 몇몇 실시예들에서, 기판(102)은, 예를 들어, 유전체 층들, 산화물 층들, 또는 질화물 층들, 등과 같은 하나 또는 그 초과의 층들(도시되지 않음)을 포함할 수 있다. 부가적으로, 몇몇 실시예들에서, 기판(102)은, 예를 들어, 트렌치, 비아, 또는 이중 다마신 구조(dual damascene structure), 등과 같은, 기판(102)에 형성된 하나 또는 그 초과의 피쳐들(features)을 포함할 수 있다. 몇몇 실시예들에서, 하나 또는 그 초과의 피쳐들은, 예를 들어, 적어도 약 4"1의 높이 대 폭 종횡비를 갖는 고 종횡비 피쳐들일 수 있다.
[0025] 몇몇 실시예들에서, 복수의 층들 중 둘 또는 그 초과의 층들은 파스너(fastener; 140)를 통해 서로 커플링될 수 있다. 몇몇 실시예들에서, 증착 링(106)은 본체(132)의 정상에 그리고 기판 지지 표면(134)의 둘레 엣지 주위에 배치될 수 있다. 존재하는 경우, 증착 링(106)은 프로세싱 동안 기판 지지부(100)의 아래 놓인 부분들을 보호할 수 있다.
[0026] 몇몇 실시예들에서, 복수의 층들 중 하나 또는 그 초과의 층은 프로세스 챔버에서 원하는 프로세스를 수행하는 것을 용이하게 하도록 구성될 수 있다. 예를 들어, 몇몇 실시예들에서, 제 1 층(158)은 유전체 재료로 제조될 수 있고, 기판(102)을 기판 지지 표면(134)(예를 들어, 정전 척) 상에 고정하는 것을 용이하게 하기 위한 척킹 전력을 제공하기 위해 제 1 층 내에 내장된(embedded) 전극을 가질 수 있다. 유전체 재료는 임의의 프로세스 양립 가능한(compatible) 유전체 재료, 예를 들어, 알루미늄 산화물(Al2O3), 또는 실리콘 질화물(SiN), 등과 같은 세라믹일 수 있다. 부가적인 층들(예를 들어, 제 2 층(160) 및 제 3 층(162))은, 예를 들어, 기판 지지부(100)에 RF 에너지를 제공하는 데에 사용될 수 있는 RF 전극 등의 일부가 되도록 구성된, 제 1 층(158) 아래에 배치된 하나 또는 그 초과의 전도성 층들을 포함할 수 있다. 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 냉각 채널들(도시되지 않음)이 복수의 층들 중 하나 또는 그 초과의 층 내에 배치될 수 있고, 기판 지지부 및/또는 기판의 온도를 제어하기 위해 냉각제를 유동시키도록 구성될 수 있다.
[0027] 몇몇 실시예들에서, 기판 지지부(100)는 기판 지지부(100)의 본체(132) 주위에 배치된 하우징(130)을 포함할 수 있다. 존재하는 경우, 프로세싱 동안 기판 지지부(100)를 보호하기 위해, 하우징(130)은 기판 지지부(100)의 적어도 부분을 커버한다. 몇몇 실시예들에서, 하우징(130)은 기판 지지부(100)의 부분 상에 놓이도록 구성된 제 1 단부(166), 제 1 단부(166)로부터 방사상 외측으로 연장되는 제 2 단부(168), 및 제 1 단부(166)를 제 2 단부(168)에 커플링시키는 중앙 부분(170)을 포함할 수 있다. 하우징(130)은 프로세스 챔버(예를 들어, 도 12와 관련하여 이하에서 논의되는 프로세스 챔버)에서 사용하기에 적합한 임의의 프로세스 양립 가능한 전도성 재료, 예를 들어, 알루미늄, 알루미늄 합금, 스테인리스 스틸, 또는 티타늄, 등과 같은 금속으로 제조될 수 있다.
[0028] 전도성 쉴드(122)는 프로세스 키트(104)를 둘러싸고, 프로세스 챔버(예를 들어, 도 12와 관련하여 이하에서 설명되는 바와 같은)의 벽들을 따라 상향으로 연장된다. 몇몇 실시예들에서, 전도성 쉴드(122)는 환형으로 성형될 수 있고, 상향으로 연장되는 부분(126)에서 종결되는 내측으로 연장되는 하부 렛지(154)를 가질 수 있다. 그러한 실시예들에서, 전도성 쉴드(122)는, 예를 들어, 도 1에 도시된 바와 같이, 전도성 쉴드(122)가 기판 지지부(100)의 적어도 부분을 둘러싸도록, 프로세스 챔버에 배치될 수 있다. 몇몇 실시예들에서, 전도성 쉴드(122)는, 예를 들어, 프로세스 챔버의 접지된 컴포넌트(예를 들어, 챔버 본체)에 대한 전도성 쉴드(122)의 부분의 전기적 커플링을 통해, 접지될 수 있다. 전도성 쉴드(122)는 프로세스 챔버에서 사용하기에 적합한 임의의 프로세스 양립 가능한 전도성 재료, 예를 들어, 알루미늄, 알루미늄 합금, 스테인리스 스틸, 또는 티타늄, 등과 같은 금속으로 제조될 수 있다.
[0029] 몇몇 실시예들에서, 전도성 쉴드(122)는 하우징(130)에 전기적으로 커플링될 수 있고, 따라서, 상기 설명된 바와 같이 전도성 쉴드(122)가 프로세스 챔버의 접지된 부분에 커플링되는 경우, 하우징(130)을 접지시킬 수 있다. 그러한 실시예들에서, 전도성 쉴드(122)는 제 1 접지 스트랩(strap)(128)을 통해 하우징(130)에 전기적으로 커플링된다. 제 1 접지 스트랩(128)은, 예를 들어, 재료의 스트립(strip), 편조(braided) 재료, 또는 재료의 링, 등과 같은, 전도성 쉴드(122)를 하우징(130)에 전기적으로 커플링시키기에 적합한 임의의 유형의 접지 스트랩을 포함할 수 있다. 제 1 접지 스트랩(128)은, 예를 들어, 알루미늄과 같은 임의의 프로세스 양립 가능한 전도성 재료로 제조될 수 있다. 몇몇 실시예들에서, 전도성 재료는, 기판 지지부(100)의 이동 동안 하우징(130)에 대한 전도성 쉴드(122)의 연속적인 커플링(continuous coupling)을 용이하게 하기 위해, 가요성(flexible)일 수 있다. 몇몇 실시예들에서, 하나 또는 그 초과의 파스너들(하나의 파스너(136)가 도시됨) 및/또는 와셔들(washers; 142)은 제 1 접지 스트랩(128)을 하우징(130)에 커플링시키는 것을 용이하게 할 수 있다.
[0030] 링(108)은 일반적으로, 본체(144) 및 본체(144)로부터 방사상 내측으로 연장되는 립(114)을 포함한다. 링(108)은, 프로세스 챔버에서 사용하기에 적합한 임의의 프로세스 양립 가능한 전도성 재료, 예를 들어, 알루미늄, 알루미늄 합금, 스테인리스 스틸, 또는 티타늄, 등과 같은 금속으로 제조될 수 있다.
[0031] 몇몇 실시예들에서, 링(108)의 본체(144)는, 전도성 쉴드(122), 또는 기판 지지부(100), 등과 같은 프로세스 챔버의 컴포넌트들과 인터페이싱하도록 구성된 하나 또는 그 초과의 피쳐들을 포함할 수 있다. 예를 들어, 몇몇 실시예들에서, 전도성 쉴드(122)의 내측으로 연장되는 렛지(154)의 단부(상향으로 연장되는 부분(126))와 인터페이싱하기 위해, 제 1 환형 채널(110)이 본체(144)의 바닥부(148)에 형성될 수 있다. 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 본체(144)는, 본체(144)의 바닥부(148)로부터 연장되고, 기판 지지부(100)의 하우징(130)의 외측 표면(156)과 인터페이싱하도록 구성된, 하향으로 연장되는 링(124)을 가질 수 있다. 존재하는 경우, 상기 설명된 피쳐들(예를 들어, 제 1 환형 채널(110) 및/또는 하향으로 연장되는 링(124))은, 프로세스가 수행되는 동안, 수행되기 전에, 또는 수행된 후에, 링(108)이 이동될 때, 링(108)의 정밀한 위치설정을 용이하게 할 수 있다.
[0032] 전도성 부재(120)는, 도 1에 도시된 바와 같이, 링(108)이 전도성 쉴드(122) 상에 배치될 때, 링(108)을 전도성 쉴드(122)에 전기적으로 커플링시킨다. 본 발명자들은, 전도성 부재(120)를 제공하는 것이, 예를 들어, 링(108)의 본체(144)의 부분들을 전도성 쉴드(122)에 단지 접촉시키는 것과 비교하여, 더 견고한 전기적 커플링(그리고 따라서 전도성 쉴드(122)를 통한 링(108)의 접지)을 제공하는 것을 관찰하였다. 부가적으로, 본 발명자들은, 전도성 부재(120)가, 고주파 전력 소스(예를 들어, 약 30MHz 초과)를 활용하는 프로세스들 동안, 전기적 커플링을 제공할 수 있다는 것을 관찰하였는데, 그렇게 하지 않으면, 그러한 전기적 커플링은 링(108)의 본체(144)의 부분들을 전도성 쉴드(122)에 접촉시키는 것에 의해서는 획득 가능하지 않을 것이다.
[0033] 전도성 부재(120)는 링(108) 및 전도성 쉴드(122)의 상기 설명된 전기적 커플링을 제공하기에 적합한 임의의 크기 또는 형상을 가질 수 있다. 예를 들어, 몇몇 실시예들에서, 전도성 부재(120)는 가스켓, 튜브형(tubular) 또는 중실형(solid) 링, 또는, 몇몇 실시예들에서는, 경사진(canted) 코일 스프링일 수 있다. 전도성 부재(120)는 임의의 프로세스 양립 가능한 전도성 재료들, 예를 들어, 알루미늄, 알루미늄 합금, 스테인리스 스틸, 베릴륨 구리, 니켈, 또는 니켈 도금(plated) 구리, 등과 같은 금속으로 제조될 수 있다.
[0034] 몇몇 실시예들에서, 전도성 부재(120)는 본체(144)의 바닥부(148)에 형성된 제 2 채널(118) 내에 적어도 부분적으로 배치될 수 있다. 제 2 채널(118)은, 예를 들어, 제 1 환형 채널(110)의 방사상 외측에 배치되는 것과 같이, 본체(144)에 대해서 임의의 포지션에 배치될 수 있다. 그러한 실시예들에서, 전도성 부재(120)는 전도성 쉴드(122)의 내측으로 연장되는 렛지(154)와 접촉한다. 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 제 2 전도성 부재(121)가, 제 1 환형 채널(110)의 본체(144)에 형성된 제 3 채널(119)에 적어도 부분적으로 배치될 수 있다. 그러한 실시예들에서, 제 2 전도성 부재(121)는 전도성 쉴드(122)의 상향으로 연장되는 부분(126)과 접촉한다.
[0035] 몇몇 실시예들에서, 본체(144)는, 본체(144)의 바닥부(148)로부터 연장되는 복수의 탭들(tabs)(2개의 탭들(112, 146)이 도시됨)을 포함할 수 있다. 존재하는 경우, 복수의 탭들은, 본체(144)를 전도성 쉴드(122)에 전기적으로 커플링시키는 것을 용이하게 하기 위해, 본체(144)와 전도성 쉴드(122) 사이의 접촉의 증가된 표면적을 제공한다. 복수의 탭들은, 상기 설명된, 본체(144)와 전도성 쉴드(122) 사이의 접촉을 제공하기에 적합한 임의의 포지션에 배치될 수 있다. 예를 들어, 몇몇 실시예들에서, 복수의 탭들은, 도 1에 도시된 바와 같이, 제 2 채널(118)에 인접하여 배치될 수 있다. 복수의 탭들은 본체(144)와 전도성 쉴드(122) 사이의 증가된 접촉을 제공하기에 적합한 임의의 크기 및 형상을 포함할 수 있다. 예를 들어, 몇몇 실시예들에서, 복수의 탭들 중 각각은, 약 0.020 내지 약 0.250인치의, 또는 몇몇 실시예들에서는, 약 0.060인치의 길이, 약 0.020 내지 약 0.250인치의, 또는 몇몇 실시예들에서는, 약 0.020인치의 폭, 및 약 0.005 내지 약 0.250인치의, 또는 몇몇 실시예들에서는, 약 0.020인치의 두께를 갖는 직사각형일 수 있다. 2개의 탭들(112, 146)이 도시되었지만, 링(108)과 전도성 쉴드(122) 사이의 충분한 접촉을 제공하기 위해 임의의 개수의 탭들이 활용될 수 있다. 예를 들어, 몇몇 실시예들에서, 2개의 탭들의 3개의 세트들이 제 2 채널(118)에 인접하여 그리고 링(108)을 중심으로 대칭적으로 배치될 수 있다.
[0036] 몇몇 실시예들에서, 립(114)은 증착 링(106)의 부분과 적어도 부분적으로 겹치도록 구성될 수 있다. 립(114)이 증착 링(106)의 부분과 적어도 부분적으로 겹치도록 구성하는 것은, 증착 링(106)이 상승될 때, 립(114)이 증착 링(106)과 인터페이싱하는 것을 허용한다. 몇몇 실시예들에서, 립(114)은 증착 링(106)의 상부 표면(116)에 형성된 피쳐(150)와 인터페이싱하도록 구성된 단부(152)를 가질 수 있다.
[0037] 작동 시에, (기판 지지부(100)를 상승시키는 것을 통해) 증착 링(106)이 상승될 때, 예를 들어, 도 2에 도시된 바와 같이, 증착 링(106)이 립(114)과 인터페이싱하고 링(108)을 리프팅한다. 링(108)을 리프팅함으로써, 전도성 부재(120)와 링(108) 사이의 접촉(뿐만 아니라, 포함되는 경우, 제 2 전도성 부재(121)와 상향으로 연장되는 부분(126) 사이의 접촉)이 중단되고(broken), 이로써, 전도성 쉴드(122)와 링(108) 사이의 전기적 커플링을 제거하며, 따라서 링(108)으로 하여금 전기적으로 플로팅되게 한다. 이로써, 링(108)은 프로세스 챔버에서 수행되는 원하는 프로세스에 따라, 링(108)을 리프팅하여 (도 2에 도시된 바와 같이) 전도성 쉴드(122)와 링(108) 사이의 커플링을 제거하는 것에 의해, 또는 링을 하강시켜서 (도 1에 도시된 바와 같이) 전도성 쉴드(122)와 링(108)을 전기적으로 커플링시키는 것에 의해, 선택적으로 접지될 수 있다. 예를 들어, 본 발명자들은, 에칭 프로세스를 수행하는 경우, 기판 지지부(100)를 하강시켜서 전도성 부재(120)가 전도성 쉴드(122)에 접촉하는 것을 허용하고, 따라서 전도성 쉴드(122)와 링을 전기적으로 커플링시킴으로써 링(108)이 접지될 수 있다는 것을 관찰하였다. 대안적으로, 본 발명자들은, 증착 프로세스를 수행하는 경우, 상기 설명된 바와 같이, 링(108)으로 하여금 전기적으로 플로팅되게 하기 위해, 링(108)이 리프팅될 수 있다는 것을 관찰하였다.
[0038] 도 3을 참조하면, 몇몇 실시예들에서, 립(114)은, 증착 링(106)에 형성된 채널(304)과 인터페이싱하도록 구성된, 하향으로 연장되는 돌출부(302)를 포함할 수 있다. 존재하는 경우, 돌출부(302) 및 채널(304)은 링(108)과 증착 링(106) 사이에 비-선형 유동 경로(화살표(306)에 의해 표시됨)를 제공하고, 이로써, 프로세스 가스들 및/또는 플라즈마의, 프로세싱 지역(예를 들어, 기판(102) 근처의 지역)으로부터 기판 지지부(100)의 외부(예를 들어, 제 1 접지 스트랩(128), 또는 전도성 쉴드(122), 등의 근처)로의 유동을 감소시키거나 제거한다.
[0039] 전도성 부재(120)는, 도 1-3에서 전도성 부재(120)가, 전도성 쉴드(122)의 내측으로 연장되는 렛지(154)와 접촉하도록 포지셔닝된 것으로 도시되지만, 전도성 부재(120)는, 상기 설명된 바와 같이 링(108)의 선택적 접지를 제공하도록, 링(108)과 전도성 쉴드(122)의 충분한 전기적 커플링을 제공하기에 적합한 임의의 포지션에 배치될 수 있다. 예를 들어, 도 4를 참조하면, 몇몇 실시예들에서, 제 2 채널(118) 및 전도성 부재(120)는 제 1 환형 채널(110)의 방사상 내측에 배치될 수 있다. 그러한 실시예들에서, 전도성 부재(120)는 내측으로 연장되는 렛지(154)의 외측 표면(508) 상에 배치된 내측으로 연장되는 방사상 립(402)과 접촉할 수 있다. 몇몇 실시예들에서, 전도성 부재(120)를 제 1 환형 채널(110)의 방사상 내측에 배치하는 것 및 내측으로 연장되는 방사상 립(402)을 제공하는 것은 링(108)과 증착 링(106) 사이에 비-선형 유동 경로(화살표(410)에 의해 표시됨)를 제공할 수 있고, 이로써, 링(108)과 전도성 쉴드(122) 사이의 접촉으로부터 형성되는 입자들의 인스턴스들이 기판(102)에 도달하는 것을 감소시키거나 제거할 수 있다. 도 3 및 4의 유동 경로들은 306 및 410에 의해 표시되는 바와 같이 양방향 유동들인데, 즉, 가스 유동은 프로세스에 따라 어느 한 쪽 방향일 수 있다. 예를 들어, 도 4에 표시된 바와 같이, 프로세싱 용적(1248, 도 12)을 가압하는 것과 같은 몇몇 조건들 하에서, 가스 유동은 도시된 것처럼 왼쪽에서-오른쪽(left-to-right)일 것이다. 챔버의 펌핑 다운(pump down)과 같은 상이한 조건들 하에서는, 가스 유동은 도 4에 예시된 것처럼 오른쪽에서-왼쪽일 것이다.
[0040] 몇몇 실시예들에서, 프로세싱 동안 전도성 쉴드(122)를 통한 가스의 유동을 허용하기 위한 복수의 가스 홀들(holes)(404)이 전도성 쉴드(122)에 형성될 수 있다. 존재하는 경우, 복수의 가스 홀들(404)은, 링(108)과 전도성 쉴드(122) 사이의 접촉으로부터 형성되는 입자들의 인스턴스들이 기판(102)에 도달하는 것을 추가적으로 감소시키거나 제거할 수 있다. 복수의 가스 홀들(404)은 전도성 쉴드(122) 주위의 임의의 포지션에 배치될 수 있다. 예를 들어, 몇몇 실시예들에서, 복수의 가스 홀들(404)은, 도 4에 도시된 바와 같이, 내측으로 연장되는 방사상 립(402) 아래에 배치될 수 있다. 부가적으로, 복수의 가스 홀들(404) 중 각각은, 전도성 쉴드(122)를 통한, 원하는 양의 가스 유동을 허용하기에 적합한 임의의 치수들을 포함할 수 있다. 예를 들어, 몇몇 실시예들에서, 복수의 가스 홀들(404) 중 각각은 약 0.010 내지 약 0.25인치, 또는 몇몇 실시예들에서는, 약 0.050인치의 직경을 가질 수 있다.
[0041] 도 4에 도시된 바와 같이, 제 2 채널(118) 및 전도성 부재(120)가 제 1 환형 채널(110)의 방사상 내측에 배치되는 실시예들에서, 복수의 탭들(하나의 탭(406)이 도시됨)이, 제 2 채널(118)로부터 떨어진(away from) 지역에 배치될 수 있다. 그러한 실시예들에서, 복수의 탭들 중 각각의 탭(406)은 약 0.02 내지 약 0.25인치, 또는 몇몇 실시예들에서는, 약 0.05인치의 폭, 약 0.02 내지 약 0.25인치, 또는 몇몇 실시예들에서는, 약 0.2인치의 길이, 및 약 0.005 내지 약 0.25인치, 또는 몇몇 실시예들에서는, 약 .020인치의 두께를 가질 수 있다.
[0042] 전도성 부재(120)가 도 1-4에서 링(108)과 전도성 쉴드(122) 사이에 포지셔닝된 것으로 도시되었지만, 전도성 부재(120)는, 링(108)을 접지시키는 것을 용이하게 하기 위해, 프로세스 챔버의 전도성 컴포넌트들 중 임의의 컴포넌트들 사이에 포지셔닝될 수 있다. 예를 들어, 몇몇 실시예들에서, 전도성 부재(120)는, 도 5에 도시된 바와 같이, 전도성 부재(120)가 링(108)을 하우징(130)에 전기적으로 커플링시키도록 포지셔닝될 수 있다. 그러한 실시예들에서, 제 2 채널(118)은 하우징(130)의 정상부 표면(502)에 형성될 수 있고, 전도성 부재(120)는 제 2 채널(118)에 적어도 부분적으로 배치될 수 있다.
[0043] 도 1-5에서 가스켓, 튜브형 또는 중실형 링, 또는, 경사진 코일 스프링, 등으로서 상기 설명되었지만, 전도성 부재(120)는 링(108)과 전도성 쉴드(122) 및/또는 하우징(130)을 전기적으로 커플링시키기에 적합한 임의의 유형의 프로세스 양립 가능한 전도성 컴포넌트일 수 있다. 예를 들어, 몇몇 실시예들에서, 전도성 부재(120)는, 예를 들어, 도 6에 도시된 제 2 접지 스트랩(602)과 같은 접지 스트랩일 수 있다. 몇몇 실시예들에서, 제 2 접지 스트랩(602)은 링(108)을 하우징(130)에 전기적으로 커플링시킬 수 있다. 그러한 실시예들에서, 링(108)은, 하우징(130)의 중앙 부분(170)으로부터 방사상 외측으로 연장되는 렛지(604)에 커플링될 수 있다.
[0044] 제 2 접지 스트랩(602)을 활용함으로써, 기판 지지부(100)에 의해 리프팅될 때, 링(108)은 하우징(130)에 전기적으로 커플링된 채로 남을 수 있고(그리고 따라서, 하우징(130)에 대한 전도성 쉴드(122)의 전기적 커플링을 통해 접지된 채로 남을 수 있고), 따라서, 링(108)이 링(108)의 포지션에 상관없이 접지되는 것을 허용한다. 제 2 접지 스트랩(602)은, 예를 들어, 제 1 접지 스트랩(128)과 관련하여 상기 설명된 접지 스트랩들의 유형들, 형상들, 및 재료들과 같은, 임의의 형상 및 재료 조성을 갖는 임의의 유형의 접지 스트랩일 수 있다.
[0045] 몇몇 실시예들에서, 제 2 접지 스트랩(602)은, 도 7에 도시된 바와 같이, 제 2 접지 스트랩(602)의 적어도 부분이 제 1 접지 스트랩(128)의 적어도 부분과 겹치도록, 제 1 접지 스트랩(128) 위에 배치될 수 있다. 대안적으로, 몇몇 실시예들에서, 제 2 접지 스트랩(602)은, 예를 들어, 도 6에 도시된 바와 같이, 제 1 접지 스트랩(128)으로부터 오프셋(offset)될 수 있다.
[0046] 도 5-7에 도시된 것처럼, 링(108)의 접지는 하우징(130)과의 전기적인 전도성 접촉을 통해 달성된다. 링(108)과 하우징(130) 사이의 일차 접촉은 전도성 부재(120)(도 5)에 의해 제공되고 그리고/또는 제 2 접지 스트랩(602)(도 6 및 7)에 의해 제공된다.
[0047] 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 전도성 부재(120)는, 도 8에 도시된 바와 같이, 상향으로 연장되는 부분(126)의 내측 표면(808)에서 전도성 부재(120)가 전도성 쉴드(122)와 접촉하도록, 제 1 환형 채널(110)의 내측 표면(802) 상에 배치될 수 있다. 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 전도성 부재(120)는, 상향으로 연장되는 부분(126)의 외측 표면(810)에서 전도성 부재(120)가 전도성 쉴드(122)와 접촉하도록, 제 1 환형 채널(110)의 내측 표면(802) 상에 배치될 수 있다(점선으로 도시된 제 2 채널(804) 및 전도성 부재(806)).
[0048] 본 발명자들은, 전도성 부재(120)와 상향으로 연장되는 부분(126)의 내측 표면(808) 및/또는 외측 표면(810) 사이에 접촉을 제공하는 것에 의해, 링(108)의 이동 동안, 전도성 부재(120)가, 전도성 쉴드(122)의 상향으로 연장되는 부분(126)의 단부를 너머서 이동될 때까지, 링(108)과 전도성 쉴드(122) 사이의 접촉(및 따라서 전기적 커플링)이 유지될 것이라는 점을 관찰하였다. 따라서, 링(108)의 높이는 링(108)이 접지된 채로 유지되면서 조정될 수 있고, 이로써, 프로세싱에서 더 많은 유연성을 제공할 수 있다.
[0049] 몇몇 실시예들에서, 상기 설명된 바와 같이, 링(108)과 전도성 쉴드(122)의 전기적 커플링을 용이하게 하기 위해, 전도성 쉴드(122)는 전도성 부재(120)와 인터페이싱하도록 구성된 하나 또는 그 초과의 피쳐들을 포함할 수 있다. 예를 들어, 몇몇 실시예들에서, 전도성 쉴드(122)는, 도 9a에 도시된 바와 같이, 상향으로 연장되는 부분(126)의 내측 표면(808)으로부터 연장되고 전도성 부재(120)와 인터페이싱하도록 구성된 돌출부(902)를 포함할 수 있다. 대안적으로, 또는 조합하여, 몇몇 실시예들에서, 전도성 쉴드(122)는, 도 9b에 도시된 바와 같이, 전도성 부재(120)와 인터페이싱하도록 구성된 제 2 전도성 부재(904)를 포함할 수 있다. 제 2 전도성 부재(904)는 제 3 채널(906) 내에 부분적으로 배치될 수 있다. 그러한 실시예들에서, 제 2 전도성 부재(904)는, 예를 들어, 전도성 부재(120)와 관련하여 상기 논의된 유형, 형상, 크기, 및 재료들과 같은, 임의의 유형, 형상, 크기, 및 임의의 적합한 재료들로 제조될 수 있다.
[0050] 상기 언급된 장치는, 기판을 프로세싱할 때 프로세스 챔버 내의 가변적인 접지 조건들을 유리하게 제공하기에 유용할 수 있다. 예를 들어, 도 10은 본 발명의 실시예들에 따른, 기판을 프로세싱하는 예시적인 방법(1000)을 도시한다. 방법(1000)은 일반적으로, 도 1에 도시된 기판 지지부와 같은, 프로세스 챔버의 기판 지지부(100) 정상에 기판(102)이 위치되는 단계(1002)에서 시작한다. 그 다음에 단계(1004)에서, 기판 지지부(100)는, 도 1에 도시된 바와 같이, 기판 지지부(100)가 링(108)과 접촉하지 않도록, 그리고 링(108)이 전도성 쉴드(122)에 전기적으로 커플링되도록, 제 1 포지션에 포지셔닝된다. 기판 지지부(100)를 제 1 포지션에 포지셔닝하는 것에 의해, 링(108)이 접지되고, 따라서 기판(102) 위에 배치되는 접지된 평면(링(108)의 정상부 표면에 평행한 평면)을 제공한다.
[0051] 본 발명자들은, 접지된 평면을 기판(102) 위에 제공하는 것에 의해, 종래의 플라즈마 강화 에칭 프로세스들 동안 전형적으로 생성되는, 기판(102)의 엣지 근처에서의 에칭 불-균일성이 감소되거나 제거될 수 있음을 관찰하였다. 몇몇 실시예들에서, 접지된 평면을 기판(102) 위에 제공하는 것에 의해, 본 발명자들은, 종래의 에칭 프로세스들을 활용하여 얻어질 수 있는 약 30%의 에칭 균일성과 비교하여, 약 5% 미만의 에칭 균일성을 관찰하였다. 본 발명자들은, 접지된 평면을 기판(102) 위에 제공하는 것이, 에칭 프로세스 동안 생성된 국부적인 전기적 플럭스(local electrical flux)를 조절하고 플라즈마의 이온 플럭스를 재분배(redistribute)할 수 있으며, 이로써, 에칭 불-균일성의 상기 언급된 감소 또는 제거를 제공할 수 있다고 생각한다.
[0052] 제 1 포지션에 포지셔닝될 때, 기판 지지부(100)는, 상기 설명된 바와 같이 에칭 불-균일성들을 감소 또는 제거하기에 충분한, 링(108) 아래의 임의의 거리에서 기판(102)을 지지할 수 있다. 예를 들어, 몇몇 실시예들에서, 립(114)의 바닥부 표면과 기판(102)의 정상부 표면 사이의 거리는 약 5mm 내지 약 20mm일 수 있다.
[0053] 그 다음에, 단계(1006)에서, 플라즈마 강화 에칭 프로세스가 기판(102) 상에서 수행된다. 플라즈마 강화 에칭 프로세스는 반도체 디바이스 제조에 적합한 임의의 유형의 플라즈마 강화 에칭 프로세스일 수 있다. 예를 들어, 몇몇 실시예들에서, 플라즈마 강화 에칭 프로세스는, 기판 정상에 배치된 재료를 에칭하고 그리고/또는 재분배하기 위해 플라즈마를 형성하도록, 프로세스 가스를 점화(ignite)하기 위한 것뿐만 아니라 기판을 바이어싱하기 위한 약 2MHz 내지 약 13MHz의 범위의 RF 주파수 전력 소스를 활용할 수 있다. 몇몇 실시예들에서, 플라즈마 강화 에칭 프로세스는, 플라즈마를 형성하기 위해 프로세스 가스를 점화하기 위한 고주파(예를 들어, 약 27MHz 내지 약 162MHz, 또는 약 40MHz와 같이, 약 27MHz 초과)를 활용하는 동시에, 기판 정상에 배치된 재료를 에칭하고 그리고/또는 재분배하기 위해 플라즈마로부터의 이온들이 가속될 수 있도록, 기판의 전위를 낮추기 위한 다른 주파수(예를 들어, 2MHz 내지 40MHz)를 활용하는 것과 같이, 이중(dual) 주파수 전력 소스들을 활용할 수 있다. 예를 들어, 도 11a를 참조하면, 몇몇 실시예들에서, 기판(102)의 정상부의 재료의 층(1108)의 증착은, 기판(102)에 형성된 피쳐(1102)의 바닥부 표면(1104) 상에 초과된 재료(1106)의 증착을 초래할 수 있다. 상기 설명된 에칭 프로세스를 수행함으로써, 도 11b에 도시된 바와 같이, 재료(1106)가 에칭될 수 있고 피쳐(1102)의 측벽들(1110) 상에 재분배될 수 있다.
[0054] 그 다음에, 단계(1008)에서, 기판 지지부(100)는, 도 2에 도시된 바와 같이, 기판 지지부(100)가 링(108)과 접촉하도록, 그리고 링(108)이 전도성 쉴드(122)와 전기적으로 커플링되지 않도록, 제 2 포지션에 포지셔닝된다. 제 2 포지션에 포지셔닝될 때, 전도성 쉴드(122)와 링(108) 사이의 전기적 커플링의 부족은 링(108)으로 하여금 전기적으로 플로팅되게 하고, 그리고 따라서, 접지되지 않게 한다.
[0055] 그 다음에, 단계(1010)에서, 플라즈마 강화 증착 프로세스가 기판(102) 상에서 수행된다. 증착 프로세스는, 예를 들어, 도 11c에 도시된 바와 같이, 기판(102)의 적어도 부분들의 정상에, 예를 들어, 층(1112)을 증착시킬 수 있다. 본 발명자들은, 기판 지지부(100)가 제 2 포지션에 배치된 동안 플라즈마 강화 증착 프로세스를 수행하는 것에 의해, 종래의 증착 프로세스들과 비교하여, 피쳐(1102)의 바닥부 표면(1104) 상의, 재료(1114)의 더 높은 커버리지(coverage)가 획득될 수 있음을 관찰하였다. 본 발명자들은, 기판 지지부(100)를 제 2 포지션에 제공하는 것에 의해, 그리고 이로써, 링(108)을 전기적으로 플로팅 상태로 유지하는 것에 의해, 증착 프로세스 동안, 플라즈마의 전위에 대한 링(108)의 최대 전위가 획득될 수 있고, 이로써, 기판(102)의 정상의 재료의 층의 증착으로 이어져서, 피쳐(1102)의 바닥부 표면(1104) 상의 재료(1114)의 양이 측벽들(1110) 상의 재료(1114)의 양보다 더 많아질 수 있다고 생각한다.
[0056] 증착 프로세스는 반도체 디바이스 제조를 위한 재료들을 증착시키기에 적합한 임의의 유형의 증착 프로세스일 수 있다. 예를 들어, 증착 프로세스는 물리 기상 증착(PVD) 프로세스, 또는 플라즈마 강화 화학 기상 증착 프로세스(PECVD), 등일 수 있다. 층(1112)은 반도체 디바이스 제조에 적합한 임의의 재료, 예를 들어, 유전체 층, 배리어 층, 전도성 층, 또는 일 함수 층(work function layer), 등을 포함할 수 있다.
[0057] 단계(1010)에서 플라즈마 강화 증착 프로세스가 수행된 이후, 방법은 일반적으로 종료되고, 기판(102)은 원하는 반도체 디바이스를 완성하기 위한 추가적인 프로세싱을 위해 진행될 수 있다. 예를 들어, 몇몇 실시예들에서, 기판 지지부(100)는 다른 포지션으로 이동될 수 있고(예를 들어, 도 1에 도시된 제 1 포지션으로 다시 복귀), 증착 프로세스 동안 증착된 층을 에칭하기 위해 부가적인 에칭 프로세스가 수행될 수 있다. 어닐링, 또는 플라즈마 처리, 등과 같은 다른 프로세스들이 수행될 수 있다.
[0058] 도 12는 본 발명의 몇몇 실시예들에 따른, 상기 설명된 프로세스 키트와 함께 사용하기에 적합한 프로세스 챔버의 개략도를 도시한다. 적합한 PVD 챔버들의 예들은 ALPS® Plus 및 SIP ENCORE® PVD 프로세스 챔버들을 포함하고, 양자 모두 캘리포니아, 산타 클라라의 Applied Materials, Inc.로부터 상업적으로 입수 가능하다. Applied Materials, Inc. 또는 다른 제조업자들로부터의 다른 프로세스 챔버들이 또한, 본원에서 개시된 본 발명의 방법으로부터 이익을 향유할 수 있다.
[0059] 프로세스 챔버(1200)는, 기판(1204)(예를 들어, 상기 설명된 기판(102))을 상부에 수용하기 위한 기판 지지 페데스탈(1202)(예를 들어, 상기 설명된 기판 지지부(100)), 및 타겟(1206)과 같은 스퍼터링 소스를 포함한다. 기판 지지 페데스탈(1202)은 접지된 챔버 벽(1208) 내에 로케이팅될 수 있고, 접지된 챔버 벽은 (도시된 바와 같이) 챔버 벽이거나 또는 접지된 쉴드(접지 쉴드(1240)가, 타겟(1206) 위의, 프로세스 챔버(1200)의 적어도 몇몇 부분들을 커버하는 것으로 도시됨)일 수 있다. 몇몇 실시예들에서, 접지 쉴드(1240)는 또한 페데스탈(1202)을 에워싸기 위해, 타겟 아래로 연장될 수 있다.
[0060] 타겟(1206)은 소스 분배 플레이트(도시되지 않음)에 커플링될 수 있다. 소스 분배 플레이트는, 하나 또는 그 초과의 전력 소스들로부터 타겟(1206)에 전력을 전달하기 위한 적합한 전도성 재료들로 제조될 수 있다. 프로세스 챔버(1200)에서 수행되는 특정 어플리케이션 또는 프로세스를 수용하기 위해 타겟(1206)에 전력을 제공하도록, 임의의 개수의 전력 소스들이 활용될 수 있다. 예를 들어, 몇몇 실시예들에서, DC 전력 소스(1226) 및 RF 전력 소스(1224)가, 각각, 소스 분배 플레이트를 통해 타겟(1206)에 DC 전력 및 RF 전력을 제공할 수 있다. 그러한 실시예들에서, DC 전력 소스(1226)는 음전압, 또는 바이어스를 타겟(1206)에 인가하도록 활용될 수 있다. 몇몇 실시예들에서, RF 에너지를 복수의 상기 주파수들로 제공하기 위해, 복수의 RF 전력 소스들이(예를 들어, 둘 또는 그 초과) 제공될 수 있다.
[0061] 프로세스 챔버(1200)의 덮개의 외측 표면들을 커버하기 위해, 접지 쉴드(1240)가 제공될 수 있다. 접지 쉴드(1240)는, 예를 들어, 챔버 본체의 접지 연결을 통해, 접지부에 커플링될 수 있다. 접지 쉴드(1240)는, 알루미늄, 또는 구리, 등과 같은 임의의 적합한 전도성 재료를 포함할 수 있다. RF 및 DC 에너지가 접지부로 직접 라우팅되는(routed) 것을 방지하기 위해, 절연 갭(1239)이 접지 쉴드(1240)와, 타겟(1206), 및 분배 플레이트의 외측 표면들 사이에 제공된다. 절연 갭은 공기, 또는, 세라믹, 플라스틱, 등과 같은 다른 적합한 유전체 재료로 충진될(filled) 수 있다.
[0062] 타겟(1206)은, 유전체 아이솔레이터(1244)를 통해, 접지된 전도성 알루미늄 어댑터(1242) 상에 지지될 수 있다. 타겟(1206)은 스퍼터링 동안 기판(1204) 상에 증착될, 금속 또는 금속 산화물과 같은 재료를 포함한다. 몇몇 실시예들에서, 백킹(backing) 플레이트(도시되지 않음)가 타겟(1206)의 소스 분배 플레이트-대면 표면(1232)에 커플링될 수 있다. 백킹 플레이트는, 구리-아연, 구리-크롬, 또는 타겟과 동일한 재료와 같은, 전도성 재료를 포함할 수 있고, 이에 의해, RF 및 DC 전력은 백킹 플레이트를 통해 타겟(1206)에 커플링될 수 있다. 대안적으로, 백킹 플레이트는 비-전도성일 수 있고, RF 및 DC 전력을 타겟(1206)에 커플링시키기 위한, 전기적 피드스루들(electrical feedthroughs) 등과 같은 전도성 엘리먼트들(도시되지 않음)을 포함할 수 있다.
[0063] 기판 지지 페데스탈(1202)은 타겟(1206)의 주 표면(principal surface)을 대면하는 기판 지지 표면(1210)을 갖고, 프로세싱될 기판(1204)을 지지한다. 몇몇 실시예들에서, 하우징(1220)(예를 들어, 상기 설명된 하우징(130))은 기판 지지 페데스탈(1202)의 적어도 부분 주위에 배치될 수 있다. 기판 지지 페데스탈(1202)은 프로세스 챔버(1200)의 프로세싱 용적(1248)에서 기판(1204)을 지지할 수 있다. 프로세싱 용적(1248)은, 프로세싱 동안의 기판 지지 페데스탈(1202) 위의 영역(예를 들어, 프로세싱 포지션에 있을 때, 타겟(1206)과 기판 지지 페데스탈(1202) 사이)으로서 정의된다.
[0064] 몇몇 실시예들에서, 기판 지지 페데스탈(1202)은, 기판(1204)이 프로세스 챔버(1200)의 하부 부분의 로드 록 밸브(도시되지 않음)를 통해 기판 지지 페데스탈(1202) 상으로 이송되고 그 후에 프로세싱을 위한 하나 또는 그 초과의 포지션들(예를 들어, 상기 설명된 바와 같은)로 상승되는 것을 허용하기 위해, 바닥부 챔버 벽(1252)에 연결된 벨로우즈(1250)를 통해 수직으로 이동 가능하다.
[0065] 하나 또는 그 초과의 프로세싱 가스들이, 가스 소스(1254)로부터 질량 유동 제어기(1256)를 통해 프로세스 챔버(1200)의 하부 부분 내로 공급될 수 있다. 배기 포트(1258)가 제공될 수 있고, 프로세스 챔버(1200)의 내부를 배기하기 위해, 그리고 프로세스 챔버(1200)의 내부에서 원하는 압력을 유지하는 것을 용이하게 하기 위해, 밸브(1260)를 통해 펌프(도시되지 않음)에 커플링될 수 있다.
[0066] 몇몇 실시예들에서, 하나 또는 그 초과의 전력 소스들(RF 바이어스 전력 소스(1262) 및 DC 전력 소스(1264)가 도시됨)이 기판 지지 페데스탈(1202)에 커플링될 수 있다. 존재하는 경우, RF 바이어스 전력 소스(1262)는 기판 지지 페데스탈(1202)에 커플링되어, 음 DC 바이어스를 기판(1204) 상에 유도할 수 있다. 부가적으로, 몇몇 실시예들에서, 음 DC 자기-바이어스(self-bias)가 프로세싱 동안 기판(1204) 상에 형성될 수 있다.
[0067] 몇몇 실시예들에서, 프로세스 챔버(1200)는 어댑터(1242)의 렛지(1276)에 연결된 쉴드(1274)(예를 들어, 상기 설명된 전도성 쉴드(122))를 더 포함할 수 있다. 어댑터(1242)는 결과적으로 밀봉되고 챔버 벽(1208)에 접지된다. 일반적으로, 쉴드(1274)는 어댑터(1242)의 벽들을 따라 하향으로 및 챔버 벽(1208)을 따라 하향으로 기판 지지 페데스탈(1202)의 상부 표면 아래까지 연장되고, 그리고 기판 지지 페데스탈(1202)의 상부 표면에 도달할 때까지 상향으로 복귀하여, 내측으로 연장되는 렛지(1228)(예를 들어, 상기 설명된 내측으로 연장되는 렛지(154))를 형성한다. 몇몇 실시예들에서, 하나 또는 그 초과의 접지 스트랩들(1230)(예를 들어, 상기 설명된 제 1 접지 스트랩(128))이 쉴드(1274)를 하우징(1220)에 전기적으로 커플링시킬 수 있다. 몇몇 실시예들에서, 링(1286)(예를 들어, 상기 설명된 링(108))은 쉴드(1274)의 내측으로 연장되는 렛지(1228)의 정상부 상에 놓인다. 부가적인 증착 링(1222)(예를 들어, 상기 설명된 증착 링(106))은, 프로세싱 동안 기판(1204)의 둘레를 쉴딩하는 데에 사용될 수 있다.
[0068] 몇몇 실시예들에서, 기판 지지 페데스탈(1202)과 타겟(1206) 사이에 자기장을 선택적으로 제공하기 위해, 자석(1290)이 프로세스 챔버(1200) 주위에 배치될 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 자석(1290)은, 기판 지지 페데스탈(1202) 바로 위의 영역에서, 챔버 벽(1208)의 외측 주위에 배치될 수 있다. 몇몇 실시예들에서, 자석(1290)은 부가적으로 또는 대안적으로, 어댑터(1242)에 인접한 것과 같이, 다른 위치들에 배치될 수 있다. 자석(1290)은 전자석일 수 있고, 전자석에 의해 생성되는 자기장의 크기를 제어하기 위해 전력 소스(도시되지 않음)에 커플링될 수 있다.
[0069] 제어기(1218)가 제공될 수 있고, 그리고 프로세스 챔버(1200)의 작동을 제어하기 위해, 프로세스 챔버(1200)의 다양한 컴포넌트들에 커플링될 수 있다. 제어기(1218)는 중앙 처리 유닛(CPU)(1212), 메모리(1214), 및 지원 회로들(1216)을 포함한다. 제어기(1218)는 프로세스 챔버(1200)를 직접 제어할 수 있거나, 지원 시스템 컴포넌트들 및/또는 특정 프로세스 챔버와 연관된 컴퓨터들(또는 제어기들)을 통해 제어할 수 있다. 제어기(1218)는, 서브 프로세서들 및 다양한 챔버들을 제어하기 위해 산업 현장(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 제어기(1218)의 메모리, 또는 컴퓨터 판독 가능 매체(1214)는, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크, 하드 디스크, 광학(optical) 저장 매체들(예를 들어, 컴팩트 디스크 또는 디지털 비디오 디스크), 플래시 드라이브, 또는 로컬 또는 원격의 임의의 다른 형태의 디지털 저장소와 같은, 용이하게 입수 가능한 메모리 중 하나 또는 그 초과일 수 있다. 지원 회로들(1216)은 프로세서를 지원하기 위해 종래의 방식으로 CPU(1212)에 커플링된다. 이러한 회로들은, 캐시, 전력 공급기들, 클럭 회로들, 입력/출력 회로망, 및 서브시스템들, 등을 포함한다. 본원에서 설명되는 바와 같은 본 발명의 방법들은, 본원에서 설명되는 방식으로 프로세스 챔버(1200)의 작동을 제어하기 위해 실행되거나 호출될 수 있는 소프트웨어 루틴으로서 메모리(1214)에 저장될 수 있다. 소프트웨어 루틴은 또한, CPU(1212)에 의해 제어되는 하드웨어로부터 원격으로 로케이팅된 제 2 CPU(도시되지 않음)에 의해 저장되고 그리고/또는 실행될 수 있다.
[0070] 따라서, 기판들을 프로세싱하기 위한 방법들 및 프로세스 키트들의 실시예들이 본원에서 제공된다. 적어도 몇몇 실시예들에서, 본 발명의 프로세스 키트는, 원하는 프로세스의 요건들을 수용하기 위해, 프로세스 키트 링의 선택적 접지를 용이하게 할 수 있다. 부가적으로, 접지되는 경우, 본 발명의 프로세스 키트는, 종래 방식으로 활용되는 프로세스 키트들을 활용하는 것과 비교하여, 전도성 프로세스 챔버 컴포넌트들에 대한 프로세스 키트 링의 더 견고한 전기적 커플링을 제공할 수 있다.
[0071] 전술한 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본 범위에서 벗어나지 않고 안출될 수 있다.

Claims (15)

  1. 기판 프로세스 챔버를 위한 프로세스 키트로서,
    본체 및 상기 본체로부터 방사상 내측으로 연장되는 립(lip)을 갖는 링 ― 상기 본체는 상기 본체의 바닥부에 형성된 제 1 채널을 가짐 ―;
    상기 링의 제 1 채널과 인터페이싱하도록 구성된 상향으로 연장되는 부분에서 종결되는 내측으로 연장되는 하부 렛지(ledge)를 갖는 환형 전도성 쉴드; 및
    상기 링이 상기 전도성 쉴드 상에 배치될 때 상기 링을 상기 전도성 쉴드에 전기적으로 커플링시키는 전도성 부재를 포함하는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  2. 제 1 항에 있어서,
    상기 본체의 바닥부에 형성된 제 2 채널을 더 포함하고, 상기 전도성 부재는 상기 제 2 채널 내에 적어도 부분적으로 배치되며, 상기 전도성 부재는 튜브형(tubular) 또는 중실형(solid) 링, 또는 경사진(canted) 코일 스프링 중 하나인,
    기판 프로세스 챔버를 위한 프로세스 키트.
  3. 제 2 항에 있어서,
    상기 제 2 채널은, 상기 전도성 부재가 상기 환형 전도성 쉴드의 내측으로 연장되는 하부 렛지의 내측 표면과 접촉하도록, 상기 제 1 채널로부터 방사상 외측으로 포지셔닝되는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  4. 제 2 항에 있어서,
    상기 환형 전도성 쉴드의 내측으로 연장되는 하부 렛지는, 상기 내측으로 연장되는 하부 렛지의 외측 표면에 커플링된 내측으로 연장되는 방사상 립을 포함하고, 상기 제 2 채널은, 상기 전도성 부재가 상기 내측으로 연장되는 방사상 립과 접촉하도록 포지셔닝되는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  5. 제 2 항에 있어서,
    상기 제 2 채널은, 상기 프로세스 키트 아래에 배치된 기판 지지부의 전도성 하우징과 상기 전도성 부재가 접촉하도록, 상기 제 1 채널의 방사상 내측으로 배치되고, 상기 하우징은 상기 환형 전도성 쉴드에 전기적으로 커플링되는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 환형 전도성 쉴드의 내측으로 연장되는 하부 렛지는, 상기 환형 전도성 쉴드를 통한 가스의 유동을 허용하기 위한 복수의 가스 홀들을 포함하는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 본체는, 상기 링이 상기 전도성 쉴드 상에 배치될 때, 상기 환형 전도성 쉴드와 접촉하기 위해, 상기 본체의 바닥부로부터 하향으로 연장되는 복수의 탭들을 포함하는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 립은 상기 프로세스 키트 아래에 배치된 증착 링의 부분과 겹치는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  9. 제 8 항에 있어서,
    상기 립은, 프로세스 가스 또는 플라즈마의 유동을 상기 증착 링과 상기 링 사이로 제한하기 위해 상기 증착 링에 형성된 채널과 인터페이싱하도록 구성되고, 그리고 상기 립으로부터 하향으로 연장되는 환형 링을 포함하는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 환형 전도성 쉴드를, 상기 프로세스 키트 아래에 배치된 기판 지지부의 전도성 하우징에 전기적으로 커플링시키는 제 1 접지 스트랩을 더 포함하는,
    기판 프로세스 챔버를 위한 프로세스 키트.
  11. 제 10 항에 있어서,
    상기 전도성 부재는, 상기 링을 상기 환형 전도성 쉴드에 전기적으로 커플링시키기 위해, 상기 링을 상기 기판 지지부의 전도성 하우징에 전기적으로 커플링시키는 제 2 접지 스트랩인,
    기판 프로세스 챔버를 위한 프로세스 키트.
  12. 기판을 프로세싱하기 위한 방법으로서,
    프로세싱 용적을 둘러싸는(surrounding) 전도성 쉴드 및 상기 전도성 쉴드에 의해 선택 가능하게(selectably) 지지 가능한 링을 갖는 프로세스 챔버의 상기 프로세싱 용적 아래에 배치된 기판 지지부의 정상에 기판을 위치시키는 단계 ― 상기 전도성 쉴드는 접지됨 ―;
    상기 기판 지지부가 상기 링과 접촉하지 않도록, 그리고, 상기 링을 상기 전도성 쉴드에 전기적으로 커플링시켜서 상기 링이 접지부에 커플링되게 하기 위해, 상기 링에 전기적으로 커플링된 전도성 부재가 상기 전도성 쉴드와 접촉하도록, 상기 기판 지지부를 제 1 포지션에 포지셔닝하는 단계; 및
    상기 기판 상에서 플라즈마 강화 에칭 프로세스를 수행하는 단계를 포함하는,
    기판을 프로세싱하기 위한 방법.
  13. 제 12 항에 있어서,
    상기 기판 지지부가 상기 링과 접촉하도록, 그리고, 상기 전도성 부재가 상기 전도성 쉴드와 접촉하지 않아서 상기 링이 전기적으로 플로팅(electrically floating)되도록, 상기 기판 지지부를 제 2 포지션에 포지셔닝하는 단계; 및
    플라즈마 강화 증착 프로세스를 수행하는 단계를 더 포함하는,
    기판을 프로세싱하기 위한 방법
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 기판의 정상에 증착된 층을 에칭하는 단계는,
    상기 기판에 형성된 피쳐(feature)의 바닥부 표면으로부터, 상기 기판에 형성된 상기 피쳐의 측벽에, 상기 층의 적어도 부분을 재분배(redistributing)하는 단계를 포함하는,
    기판을 프로세싱하기 위한 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 플라즈마 강화 증착 프로세스를 수행하는 단계는,
    상기 기판에 형성된 피쳐의 바닥부 표면의 정상에 증착된 재료의 양이, 상기 기판에 형성된 피쳐의 측벽의 정상에 증착된 재료의 양보다 더 많도록, 상기 기판의 정상에 재료의 층을 증착시키는 단계를 포함하는,
    기판을 프로세싱하기 위한 방법.
KR1020157028910A 2013-03-14 2014-03-10 선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치 KR102240762B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/831,424 US8865012B2 (en) 2013-03-14 2013-03-14 Methods for processing a substrate using a selectively grounded and movable process kit ring
US13/831,363 US9472443B2 (en) 2013-03-14 2013-03-14 Selectively groundable cover ring for substrate process chambers
US13/831,363 2013-03-14
US13/831,424 2013-03-14
PCT/US2014/022593 WO2014159222A1 (en) 2013-03-14 2014-03-10 Methods and apparatus for processing a substrate using a selectively grounded and movable process kit ring

Publications (2)

Publication Number Publication Date
KR20150131227A true KR20150131227A (ko) 2015-11-24
KR102240762B1 KR102240762B1 (ko) 2021-04-14

Family

ID=51625126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157028910A KR102240762B1 (ko) 2013-03-14 2014-03-10 선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치

Country Status (4)

Country Link
KR (1) KR102240762B1 (ko)
CN (1) CN105009252B (ko)
TW (1) TWI515765B (ko)
WO (1) WO2014159222A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085143A (ko) * 2016-12-06 2019-07-17 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착 챔버 내의 입자 감소
US11942357B2 (en) 2018-03-07 2024-03-26 Tokyo Electron Limited Workpiece placement apparatus and processing apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
CN107731650B (zh) * 2016-08-10 2019-11-29 北京北方华创微电子装备有限公司 反应腔室以及半导体加工设备
CN108231525B (zh) * 2016-12-14 2020-03-31 北京北方华创微电子装备有限公司 一种腔室和半导体设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052443A (ko) * 2004-11-03 2006-05-19 어플라이드 머티어리얼스, 인코포레이티드 지지 링 조립체
JP2007162131A (ja) * 2005-11-18 2007-06-28 Tokyo Electron Ltd 熱およびプラズマ増強蒸着のための装置および操作方法
KR100945608B1 (ko) * 2007-01-29 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버용 프로세스 키트
JP2012519236A (ja) * 2009-02-27 2012-08-23 アプライド マテリアルズ インコーポレイテッド 真空を中絶させることなくペデスタルの表面から残留物を除去するｉｎ−ｓｉｔｕプラズマ洗浄
KR20130111948A (ko) * 2010-05-14 2013-10-11 어플라이드 머티어리얼스, 인코포레이티드 개선된 입자 저감을 위한 프로세스 키트 쉴드

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988814B2 (en) * 2006-03-17 2011-08-02 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
US9123511B2 (en) * 2008-05-02 2015-09-01 Applied Materials, Inc. Process kit for RF physical vapor deposition
US8287650B2 (en) * 2008-09-10 2012-10-16 Applied Materials, Inc. Low sloped edge ring for plasma processing chamber
US8485128B2 (en) * 2010-06-30 2013-07-16 Lam Research Corporation Movable ground ring for a plasma processing chamber
KR101585883B1 (ko) * 2010-10-29 2016-01-15 어플라이드 머티어리얼스, 인코포레이티드 물리적 기상 증착 챔버를 위한 증착 링 및 정전 척

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060052443A (ko) * 2004-11-03 2006-05-19 어플라이드 머티어리얼스, 인코포레이티드 지지 링 조립체
JP2007162131A (ja) * 2005-11-18 2007-06-28 Tokyo Electron Ltd 熱およびプラズマ増強蒸着のための装置および操作方法
KR100945608B1 (ko) * 2007-01-29 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버용 프로세스 키트
JP2012519236A (ja) * 2009-02-27 2012-08-23 アプライド マテリアルズ インコーポレイテッド 真空を中絶させることなくペデスタルの表面から残留物を除去するｉｎ−ｓｉｔｕプラズマ洗浄
KR20130111948A (ko) * 2010-05-14 2013-10-11 어플라이드 머티어리얼스, 인코포레이티드 개선된 입자 저감을 위한 프로세스 키트 쉴드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085143A (ko) * 2016-12-06 2019-07-17 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착 챔버 내의 입자 감소
US11942357B2 (en) 2018-03-07 2024-03-26 Tokyo Electron Limited Workpiece placement apparatus and processing apparatus

Also Published As

Publication number Publication date
WO2014159222A1 (en) 2014-10-02
TW201508811A (zh) 2015-03-01
CN105009252A (zh) 2015-10-28
CN105009252B (zh) 2017-07-28
TWI515765B (zh) 2016-01-01
KR102240762B1 (ko) 2021-04-14

Similar Documents

Publication Publication Date Title
US9472443B2 (en) Selectively groundable cover ring for substrate process chambers
US8865012B2 (en) Methods for processing a substrate using a selectively grounded and movable process kit ring
US10099245B2 (en) Process kit for deposition and etching
KR101924488B1 (ko) 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버
US10847349B2 (en) Moving focus ring for plasma etcher
KR102529811B1 (ko) 플라즈마 모듈레이션에 의한 에지 험프 감소 페이스플레이트
KR102240762B1 (ko) 선택적으로 접지되고 그리고 이동 가능한 프로세스 키트 링을 사용하여 기판을 프로세싱하기 위한 방법 및 장치
KR102253990B1 (ko) Icp 플라즈마 프로세싱 챔버에서의 기판 최외곽 엣지 결함 감소, 높은 수율을 위한 단일 링 디자인
KR20160029073A (ko) 엣지 임계 치수 균일성 제어를 위한 프로세스 키트
CN110760823B (zh) 用于消除遮蔽框架的气体限制器组件
CN110036137B (zh) 用于处理基板的处理配件和方法
US11894255B2 (en) Sheath and temperature control of process kit
US9315891B2 (en) Methods for processing a substrate using multiple substrate support positions
KR20170044188A (ko) 타겟 수명에 걸쳐서 낮은 불-균일성을 유지하기 위한 방법들 및 장치
JP3224900U (ja) ポリマーの堆積を低減する装置
KR20210027506A (ko) 챔버 라이너
KR20230122016A (ko) 에지 클램핑을 통한 얇은 기판 처리를 위한 증착 링
US10468221B2 (en) Shadow frame with sides having a varied profile for improved deposition uniformity
US8293655B2 (en) Dry etching method
US11913107B2 (en) Methods and apparatus for processing a substrate
CN207068834U (zh) 一种石英基座及物理气相沉积设备
CN116960162A (zh) 减少等离子体引起的损坏的工艺
TW201941354A (zh) 用於基板支撐件的處理套組
WO2019199822A2 (en) Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant