CN105009252A - 使用选择性接地且可移动的处理配环处理基板的方法与装置 - Google Patents
使用选择性接地且可移动的处理配环处理基板的方法与装置 Download PDFInfo
- Publication number
- CN105009252A CN105009252A CN201480010134.XA CN201480010134A CN105009252A CN 105009252 A CN105009252 A CN 105009252A CN 201480010134 A CN201480010134 A CN 201480010134A CN 105009252 A CN105009252 A CN 105009252A
- Authority
- CN
- China
- Prior art keywords
- ring
- shielding part
- substrate
- conductive shielding
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 132
- 230000008569 process Effects 0.000 title claims abstract description 85
- 239000000463 material Substances 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 34
- 230000008021 deposition Effects 0.000 claims description 22
- 230000002708 enhancing effect Effects 0.000 claims description 12
- 239000011148 porous material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 17
- 239000004020 conductor Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005188 flotation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32642—Focus rings
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本文提供用于处理基板的方法与装置的实施方式。在一些实施方式中，一种用于基板处理腔室的处理配件可包括：环，所述环具有主体及从主体径向向内延伸的唇部，其中所述主体具有形成在主体的底部内的第一环形通道；环形导电屏蔽件，所述环形导电屏蔽件具有下方向内延伸突出部分，所述下方向内延伸突出部分终止于向上延伸部分，所述向上延伸部分被配置以与环的第一环形通道接合；及导电构件，当环设置在导电屏蔽件上时，所述导电构件将环电气耦接至导电屏蔽件。
Description
技术领域
本发明的实施方式大体涉及半导体处理。
背景技术
一些基板处理腔室使用处理配件(process kit)，所述处理配件包括设置于介电沉积环上方的盖环。盖环包括中央开口，通过所述中央开口处理暴露的基板。本发明人已观察到，盖环的接地状态(例如电气接地或浮置)可影响基板的边缘附近的基板的处理轮廓。举例而言，在一些工艺期间可通过环与接地腔室部件(例如屏蔽件)的实体接触而将盖环接地，以促进基板的边缘处的处理均匀性。然而，本发明人已发现，针对使用在VHF范围(例如大于约30MHz)内提供的功率的工艺，环与处理腔室部件之间的现有实体接触并不足以使环电气接地，导致环的电位增加，且因此导致基板上的处理不均匀性。
因此，本发明人已提供用于处理基板的改良的方法与装置。
发明内容
本文提供用于处理基板的方法与装置的实施方式。在一些实施方式中，一种用于基板处理腔室的处理配件包括：环，所述环具有主体及从主体向内径向延伸的唇部，其中所述主体具有形成在主体的底部内的第一环形通道；环形导电屏蔽件，所述环形导电屏蔽件具有下方向内延伸突出部分，所述下方向内延伸突出部分终止于向上延伸部分，所述向上延伸部分被配置以与环的第一环形通道接合(interface)；及导电构件，当环被设置在导电屏蔽件上时，所述导电构件将环电气耦接至导电屏蔽件。
在一些实施方式中，处理腔室包括：基板支撑件，所述基板支撑件设置于处理腔室的内部容积内，所述基板支撑件具有设置在基板支撑件顶部上的沉积环及围绕基板支撑件设置的导电外壳；处理配件，所述处理配件围绕基板支撑件的外围边缘设置，其中处理配件的至少一部分被设置在基板支撑件的基板支撑表面上方，且其中所述处理配件包括：环，所述环具有主体及从主体向内径向延伸的唇部，所述唇部与沉积环的一部分部分重叠，其中所述主体具有形成在主体的底部内的第一环形通道；环形导电屏蔽件，所述环形导电屏蔽件具有下方向内延伸突出部分，所述下方向内延伸突出部分终止于向上延伸部分，所述向上延伸部分被配置以与环的第一通道接合；及导电构件，当环被设置在导电屏蔽件上时，所述导电构件将环电气耦接至导电屏蔽件。
在一些实施方式中，一种用于处理基板的方法包括：将基板放置在设置于处理腔室的处理容积下方的基板支撑件顶部上，所述处理腔室具有围绕处理容积的导电屏蔽件及被导电屏蔽件选择性可支撑的环，其中所述导电屏蔽件为接地的；将基板支撑件定位在第一位置中以使得基板支撑件不接触环及以使得电气耦接至环的导电构件接触导电屏蔽件以将环电气耦接至导电屏蔽件，从而使环耦接至接地；及在基板上执行等离子体增强蚀刻工艺。
在下文中描述本发明的其他及进一步的实施方式。
附图说明
能通过参考附图中描绘的本发明的说明性实施方式来理解上文已简要概述且在下文将更详细论述的本发明的实施方式。然而，应注意，附图仅图示出本发明的典型实施方式，且因此这些附图不应被视为对本发明范围的限制，因为本发明可允许其他同等有效的实施方式。
图1描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图2描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图3描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图4描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图5描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图6描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图7描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图8描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图9A至图9B描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件的一部分。
图10描绘根据本发明的一些实施方式的用于处理基板的方法。
图11A至图11C描绘根据本发明的一些实施方式的在用于处理基板的方法的不同阶段期间基板的一部分的侧视图。
图12描绘根据本发明的一些实施方式的适于与处理配件一起使用的处理腔室。
为了促进理解，已尽可能使用相同标记数字来表示各图中共用的相同元件。各附图并未按比例绘制且可为了清晰而简化。应设想到，一个实施方式的元件及特征可有利地并入其他实施方式而无需另外详述。
具体实施方式
本文提供用于处理基板的选择性可接地盖环及方法的实施方式。在至少一些实施方式中，使用本发明盖环及方法可促进盖环的选择性接地以满足所欲工艺的需求。另外，当接地时，与习知处理配件相比，本发明的盖环及方法可提供盖环与导电处理腔室部件的更加稳固的电气耦接。此外，本发明的盖环及方法的实施方式可在使用高频电源(例如大于约30MHz)的工艺期间提供原本不可通过习知接地技术获得的电气耦接(且因此提供接地)。
图1描绘根据本发明的一些实施方式的用于基板处理腔室的处理配件。当处理基板时可使用处理配件，例如如下文关于图10论述的方法1000中所描述的。在一些实施方式中，处理配件104可大体包括环108(例如盖环)及导电构件120，所述导电构件将环108电气耦接至导电屏蔽件122。在一些实施方式中，通常围绕基板支撑件100设置处理配件104及导电屏蔽件122。
在一些实施方式中，基板支撑件100可大体包含主体132及支撑基板102的基板支撑表面134，主体132具有多层(例如图示的三层：第一层158、第二层160及第三层162)。基板102可为适于制造半导体器件的任何类型的基板。举例而言，基板102可为掺杂或未掺杂的硅基板、III-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(silicon-on-insulator；SOI)基板、显示器基板(比如液晶显示器(liquid crystal display；LCD)、等离子体显示器、电致发光(electro luminescence；EL)灯显示器)、发光二极管(light emitting diode；LED)基板、太阳电池阵列、太阳电池板或类似基板。在一些实施方式中，基板102可为半导体晶片(比如200、300或450毫米的半导体晶片)或类似基板。在一些实施方式中，基板102可包含一或更多层(未图示)，例如比如介电层、氧化层、氮化层或类似层。另外，在一些实施方式中，基板102可包含基板102中所形成的一或更多个特征，例如比如沟槽、过孔、双镶嵌结构或类似特征。在一些实施方式中，一或更多个特征可为例如高度与宽度深宽比为至少约4:1的高深宽比特征。
在一些实施方式中，可通过紧固件140将多层中的两层或更多层耦接在一起。在一些实施方式中，可在主体132的顶部上且围绕基板支撑表面134的外围边缘设置沉积环106。当存在时，沉积环106可在处理期间保护基板支撑件100的下层部分。
在一些实施方式中，可配置多层中的一或更多层以有助于在处理腔室内执行所欲工艺。举例而言，在一些实施方式中，第一层158可由介电材料制成且具有嵌入第一层158内的电极以提供夹持力来促进在基板支撑表面134(例如静电夹盘)上紧固基板102。介电材料可为任何处理可兼容介电材料，例如陶瓷，比如氧化铝(Al2O3)、氮化硅(SiN)或类似材料。额外层(例如第二层160及第三层162)可包括设置于第一层158下方的一或更多个导电层，这些导电层被配置成例如射频电极或类似者的一部分，所述射频电极或类似者可用于向基板支撑件100提供射频能量。替代地或结合地，在一些实施方式中，可在多层中的一或更多层内设置冷却通道(未图标)且这些冷却通道被配置以流动冷却剂来控制基板支撑件和/或基板的温度。
在一些实施方式中，基板支撑件100可包含围绕基板支撑件100的主体132设置的外壳130。当存在时，外壳130覆盖基板支撑件100的至少一部分以在处理期间保护基板支撑件100。在一些实施方式中，外壳130可包含：第一端166，第一端166被配置以置于基板支撑件100的一部分上；第二端168，第二端168从第一端166径向向外延伸；及中心部分170，中心部分170将第一端166耦接至第二端168。外壳130可由适于在处理腔室(例如下文关于图12论述的处理腔室)内使用的任何处理可兼容导电材料(例如金属，比如铝、铝合金、不锈钢、钛或类似材料)制成。
导电屏蔽件122围绕处理配件104并沿处理腔室的壁向上延伸(例如下文关于图12描述的)。在一些实施方式中，导电屏蔽件122可为环状，具有下方向内延伸突出部分154，下方向内延伸突出部分154终止于向上延伸部分126。在此类实施方式中，可在处理腔室内设置导电屏蔽件122以使得导电屏蔽件122围绕基板支撑件100的至少一部分，例如如图1所示。在一些实施方式中，可通过例如电气耦接导电屏蔽件122的一部分与处理腔室的接地部件(例如腔室主体)来使导电屏蔽件122接地。导电屏蔽件122可由适于在处理腔室中使用的任何处理可兼容导电材料(例如金属，比如铝、铝合金、不锈钢、钛或类似材料)制成。
在一些实施方式中，可将导电屏蔽件122电气耦接至外壳130，从而当将导电屏蔽件122耦接至处理腔室的接地部分时使外壳130接地，如上文所描述的。在此类实施方式中，可通过第一接地带128将导电屏蔽件122电气耦接至外壳130。第一接地带128可包含适于将导电屏蔽件122电气耦接至外壳130的任何类型的接地带，例如比如材料条、编织材料、材料环或类似类型。第一接地带128可由任何处理可兼容导电材料(例如，比如铝)制成。在一些实施方式中，导电材料可以是弹性的以有利于在移动基板支撑件100时导电屏蔽件122与外壳130的持续耦接。在一些实施方式中，一或更多个紧固件(图示一个紧固件136)和/或垫圈142可促进将第一接地带128耦接至外壳130。
环108大体包含主体144及从主体144径向向内延伸的唇部114。环108可由适于在处理腔室中使用的任何处理可兼容导电材料(例如金属，比如铝、铝合金、不锈钢、钛或类似材料)制成。
在一些实施方式中，环108的主体144可包括一或更多个特征，这些特征被配置以与处理腔室的部件(比如导电屏蔽件122、基板支撑件100或类似部件)接合。举例而言，在一些实施方式中，可在主体144的底部148中形成第一环形通道110以与导电屏蔽件122的向内延伸突出部分154的末端(向上延伸部分126)接合。替代地或结合地，在一些实施方式中，主体144可具有向下延伸环124，向下延伸环124从主体144的底部148延伸并被配置以与基板支撑件100的外壳130的外表面156接合。当存在时，上文所描述的特征(例如第一环形通道110和/或向下延伸环124)可促进在执行工艺期间、执行工艺前或执行工艺后移动环108时精确放置环108。
当环108设置在导电屏蔽件122上时，导电构件120将环108电气耦接至导电屏蔽件122，比如如图1所示。本发明人已观察到，与例如仅仅使环108的主体144的一部分与导电屏蔽件122接触相比，提供导电构件120提供了更加稳固的电气耦接(以及因此通过导电屏蔽件122使环108接地)。另外，本发明人已观察到，导电构件120可在使用高频电源(例如大于约30MHz)的工艺期间提供原本不可通过使环108的主体144的部分与导电屏蔽件122接触获得的电气耦接。
导电构件120可具有适于提供上文所描述的导电屏蔽件122与环108的电气耦接的任何大小或形状。举例而言，在一些实施方式中，导电构件120可为垫圈、管状或实心环，或在一些实施方式中为倾斜线圈弹簧(canted coil spring)。导电构件120可由任何处理可兼容导电材料(例如金属，比如铝、铝合金、不锈钢、铍铜、镍、镀镍铜或类似材料)制成。
在一些实施方式中，导电构件120可至少部分地设置在第二通道118内，所述第二通道118形成于主体144的底部148中。可在相对于主体144的任何位置中设置第二通道118，例如比如在第一环形通道110的径向向外处设置第二通道118。在此类实施方式中，导电构件120接触导电屏蔽件122的向内延伸突出部分154。替代地或结合地，在一些实施方式中，可在第三通道119中至少部分地设置第二导电构件121，所述第三通道119形成于第一环形通道110内的主体144中。在此类实施方式中，第二导电构件121接触导电屏蔽件122的向上延伸部分126。
在一些实施方式中，主体144可包含从主体144的底部148延伸的多个接片(图示两个接片112、146)。当存在时，多个接片提供主体144与导电屏蔽件122之间增加的接触表面积以促进将主体144电气耦接至导电屏蔽件122。可在适于提供上文所描述的主体144与导电屏蔽件122之间的接触的任何位置中设置多个接片。举例而言，在一些实施方式中，多个接片可被设置成与第二通道118相邻，如图1所示。多个接片可包含适于提供主体144与导电屏蔽件122之间的增加的接触的任何大小与形状。举例而言，在一些实施方式中，多个接片中的每个接片可为矩形，具有约0.020至约0.250英寸的长度，或在一些实施方式中，约0.060英寸的长度；约0.020至约0.250英寸的宽度，或在一些实施方式中，约0.020英寸的宽度；及约0.005至约0.250英寸的厚度，或在一些实施方式中，约0.020英寸的厚度。尽管图示两个接片112、146，但是可使用任何数目的接片以提供环108与导电屏蔽件122之间的充分接触。举例而言，在一些实施方式中，可邻接第二通道118且围绕环108对称地设置三组接片，每组接片有两个接片。
在一些实施方式中，唇部114可被配置成与沉积环106的一部分至少部分地重叠。将唇部114配置成与沉积环106的一部分至少部分地重叠允许在举升沉积环106时使唇部114与沉积环106接合。在一些实施方式中，唇部114可具有端部152，所述端部152被配置以与沉积环106的上表面116中所形成的特征150接合。
在操作时，在(通过举升基板支撑件100)举升沉积环106时，沉积环106与唇部114接合并提升环108，例如比如图2所示。通过提升环108，导电构件120与环108(以及第二导电构件121(若包括)与向上延伸部分126)之间的接触断开，从而消除导电屏蔽件122与环108之间的电气耦接，从而使环108电气浮置。因此，根据处理腔室内所执行的所欲工艺，通过提升环108并消除导电屏蔽件122与环108之间的耦接(如图2所示)或降低环以电气耦接导电屏蔽件122与环108(如图1所示)，环108可选择性地接地。举例而言，本发明人已观察到，当执行蚀刻工艺时，可通过降低基板支撑件100以使导电构件120接触导电屏蔽件122从而电气耦接导电屏蔽件122与所述环，来使环108接地。或者，本发明人已观察到，当执行沉积工艺时，可提升环108以使环108电气浮置，如上文所描述。
参看图3，在一些实施方式中，唇部114可包含向下延伸突起部分302，突起部分302被配置以与沉积环106中所形成的通道304接合。当存在时，突起部分302和通道304提供环108与沉积环106之间的非线性流动路径(由箭头306所指示)，从而减少或消除处理气体和/或等离子体从处理区域(例如基板102附近的区域)至基板支撑件100的外部(例如第一接地带128、导电屏蔽件122或类似者附近)的流动。
尽管在图1至图3中将导电构件120图示为经定位以使得导电构件120接触导电屏蔽件122的向内延伸突出部分154，但是可在适于提供环108与导电屏蔽件122的适当电气耦接的任何位置中设置导电构件120以提供如上文所描述的环108的选择性接地。举例而言，参看图4，在一些实施方式中，可在第一环形通道110的径向向内处设置第二通道118及导电构件120。在此类实施方式中，导电构件120可接触设置于向内延伸突出部分154的外表面508上的向内延伸的径向唇部402。在一些实施方式中，从第一环形通道110径向向内设置导电构件120并提供向内延伸的径向唇部402可提供环108与沉积环106之间的非线性流动路径(由箭头410所指示)，从而减少或消除颗粒到达基板102的情形，这些颗粒由环108与导电屏蔽件122之间的接触形成。图3和图4中的流动路径是双向流动，如306和410所指示，亦即，气体流动可根据工艺而沿任一方向。举例而言，如图4所指示，在一些状态下，比如对处理容积(图12的1248)加压，气体流动将如所绘制的那样自左向右。在不同状态下，比如在腔室的降压期间，气体流动将如图4图示的那样自右向左。
在一些实施方式中，可在导电屏蔽件122中形成多个气孔404以允许气体在处理期间穿过导电屏蔽件122流动。当存在时，多个气孔404可进一步减少或消除颗粒到达基板102的情形，这些颗粒由环108与导电屏蔽件122之间的接触形成。可在围绕导电屏蔽件122的任何位置中设置多个气孔404。举例而言，在一些实施方式中，可在向内延伸的径向唇部402下方设置多个气孔404，如图4所示。另外，多个气孔404中的每个气孔可包含适于允许所欲量的气体流动穿过导电屏蔽件122的任何尺寸。举例而言，在一些实施方式中，多个气孔404中的每个气孔可具有约0.010至约0.25英寸的直径，或在一些实施方式中，具有约0.050英寸的直径。
在第一环形通道110的径向向内处设置第二通道118及导电构件120的实施方式中，如图4所示，可在远离第二通道118的区域中设置多个接片(图示一个接片406)。在此类实施方式中，多个接片中的每个接片406可具有约0.02至约0.25英寸的宽度，或在一些实施方式中，约0.05英寸的宽度；约0.02至约0.25英寸的长度，或在一些实施方式中，约0.2英寸的长度；及约0.005至约0.25英寸的厚度，或在一些实施方式中，约0.020英寸的厚度。
尽管在图1至图4中图示为将导电构件120定位于环108与导电屏蔽件122之间，但是可在处理腔室的导电部件中的任何导电部件之间设置导电构件120以促使环108接地。举例而言，在一些实施方式中，可定位导电构件120以使得导电构件120将环108电气耦接至外壳130，如图5所示。在此类实施方式中，第二通道118可形成在外壳130的顶表面502中并且导电构件120至少部分地设置在第二通道118中。
尽管上文在图1至图5中将导电构件120描述为垫圈、管状或实心环、倾斜线圈或类似物，但是导电构件120可为适于电气耦接环108与导电屏蔽件122和/或外壳130的任何类型的处理可兼容导电部件。举例而言，在一些实施方式中，导电构件120可为接地带，例如比如图6所示的第二接地带602。在一些实施方式中，第二接地带602可将环108电气耦接至外壳130。在此类实施方式中，可将环108耦接至从外壳130的中心部分170径向向外延伸的突出部分604。
通过使用第二接地带602，当通过基板支撑件100提升时，环108保持电气耦接至外壳130(且因此，通过导电屏蔽件122与外壳130的电气耦接而接地)，从而允许环108接地而无关于环108的位置。第二接地带602可为具有任何形状及材料成分的任何类型的接地带，例如，比如上文关于第一接地带128所论述的接地带的材料、形状及类型。
在一些实施方式中，可将第二接地带602设置在第一接地带128上方以使得第二接地带602的至少一部分与第一接地带128的至少一部分重叠，如图7所示。或者，在一些实施方式中，第二接地带602与第一接地带128可偏移，例如如图6所示。
如图5至图7所图示，通过电气导电接触外壳130实现环108的接地。通过导电构件120(图5)和/或通过第二接地带602(图6及图7)提供环108与外壳130之间的主要接触。
替代地或结合地，在一些实施方式中，导电构件120可设置在第一环形通道110的内表面802上以使得导电构件120在向上延伸部分126的内表面808处接触导电屏蔽件122，如图8所示。替代地或结合地，在一些实施方式中，导电构件120可设置在第一环形通道110的内表面802上以使得导电构件120在向上延伸部分126的外表面810处接触导电屏蔽件122(以虚线图示第二通道804及导电构件806)。
本发明人已观察到，通过提供导电构件120与向上延伸部分126的内表面808和/或外表面810之间的接触，将在环108的移动期间维持环108与导电屏蔽件122之间的接触(且因此维持电气耦接)，直至导电构件120被移动超过导电屏蔽件122的向上延伸部分126的末端。因此，在环108保持接地的同时可调整环108的高度，从而在处理中提供更多灵活性。
在一些实施方式中，导电屏蔽件122可包含一或更多个特征，这些特征被配置以与导电构件120接合以促进环108与导电屏蔽件122的电气耦接，如上文所描述的。举例而言，在一些实施方式中，导电屏蔽件122可包含突起部分902，所述突起部分902从向上延伸部分126的内表面808延伸并且被配置以与导电构件120接合，如图9A所示。替代地或结合地，在一些实施方式中，导电屏蔽件122可包含第二导电构件904，第二导电构件904被配置以与导电构件120接合，如图9B所示。第二导电构件904可部分地设置于第三通道906内。在此类实施方式中，导电构件120可具有任何类型、形状、大小及由任何适宜的材料制成，例如，比如上文关于导电构件120所论述的类型、形状、大小及材料。
前述装置可用于在处理基板时在处理腔室内有利地提供各种接地状态。举例而言，图10描述根据本发明的实施方式的处理基板的说明性方法1000。方法1000大体从1002开始，在1002处将基板102放置在处理腔室的基板支撑件100(比如图1所示的基板支撑件)的顶部上。接着在1004处，将基板支撑件100定位在第一位置中以使得基板支撑件100不接触环108及以使得环108电气耦接至导电屏蔽件122，如图1所示。通过将基板支撑件100定位在第一位置中，使环108接地，从而提供设置于基板102上方的接地平面(平行于环108的顶表面的平面)。
本发明人已观察到，通过在基板102之上提供接地平面，可减少或消除通常在习知等离子体增强蚀刻工艺期间所产生的基板102的边缘附近的蚀刻不均匀性。在一些实施方式中，通过在基板102之上提供接地平面，本发明人已观察到与使用习知蚀刻工艺可获得的约30％的蚀刻均匀性相比的小于约5％的蚀刻均匀性。本发明人认为，在基板102上方提供接地平面可调制蚀刻工艺期间所产生的区域电通量及再分配等离子体的离子流，从而提供蚀刻不均匀性的前述减少或消除。
当定位在第一位置中时，基板支撑件100可将基板102支撑于环108之下的任何距离处，所述距离足以减少或消除蚀刻不均匀性，如上文所描述的那样。举例而言，在一些实施方式中，唇部114的底表面与基板102的顶表面之间的距离可为约5毫米至约20毫米。
接着，在1006处，在基板102上执行等离子体增强蚀刻工艺。等离子体增强蚀刻工艺可为适于半导体器件制造的任何类型的等离子体增强蚀刻工艺。举例而言，在一些实施方式中，等离子体增强蚀刻工艺可使用范围从约2MHz至约13MHz的射频频率电源来点燃处理气体并且给基板加偏压以形成等离子体以蚀刻和/或再分配基板顶部上设置的材料。在一些实施方式中，等离子体增强蚀刻工艺可使用双频电源，比如使用高频率(例如大于约27MHz，比如约27MHz至约162MHz，或约40MHz)点燃处理气体以形成等离子体并同时使用另一频率(例如从2MHz至40MHz)以降低基板电位以便能加速来自等离子体的离子以蚀刻和/或再分配基板顶部上设置的材料。举例而言，参看图11A，在一些实施方式中，在基板102上沉积材料层1108可造成在基板102中所形成的特征1102的底表面1104上沉积过量材料1106。通过执行上文所描述的蚀刻工艺，材料1106可被蚀刻并再分配在特征1102的侧壁1110上，如图11B所示。
接着，在1008处，将基板支撑件100定位在第二位置中以使得基板支撑件100与环108接触及以使得环108并未电气耦接至导电屏蔽件122，如图2所示。当基板支撑件定位在第二位置中时，导电屏蔽件122与环108之间缺少电气耦接，从而使环108电气浮置，且因此不接地。
接着，在1010处，在基板102上执行等离子体增强沉积工艺。沉积工艺可在基板102的至少一些部分上例如沉积层1112，例如比如图11C所示。本发明人已观察到，通过在基板支撑件100被设置在第二位置中时执行等离子体增强沉积工艺，与习知沉积工艺相比，可获得材料1114在特征1102的底表面1104上的较高覆盖度。本发明人认为，通过将基板支撑件100提供在第二位置中，且从而维持环108处于电气浮置状态，在沉积工艺期间可获得环108的相对于等离子体的电位的最大电位，从而导致在基板102的顶部上的材料层的沉积，以使得特征1102的底表面1104上的材料1114的量大于侧壁1110上的材料1114的量。
沉积工艺可为适于沉积材料以用于半导体器件制造的任何类型的沉积工艺。举例而言，沉积工艺可为物理气相沉积(physical vapor deposition；PVD)工艺、等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)工艺或类似工艺。层1112可包含适于半导体器件制造的任何材料，所述层例如是介电层、阻挡层、导电层、功函数层或类似层。
在1010处执行等离子体增强沉积工艺后，所述方法大体结束且基板102可进行进一步处理以完成所欲半导体器件。举例而言，在一些实施方式中，可将基板支撑件100移动至另一位置(例如返回至图1所示的第一位置)且可执行额外的蚀刻工艺以蚀刻沉积工艺期间所沉积的层。可执行其他工艺，比如退火、等离子体处理或类似工艺。
图12描述根据本发明的一些实施方式的适于与以上描述的处理配件一起使用的处理腔室的示意图。适合的物理气相沉积腔室的实例包括Plus及SIP物理气相沉积处理腔室，两者均可购自美国加州圣克拉拉市的Applied Materials,Inc.(应用材料公司)。来自应用材料公司或其他制造商的其他处理腔室亦可受益于本文所揭示的本发明方法。
处理腔室1200含有用于接收基板1204(例如上文所描述的基板102)于其上的基板支撑基座1202(例如上文所描述的基板支撑件100)及溅射源(比如靶材1206)。基板支撑基座1202可位于接地腔室壁1208内，接地腔室壁1208可为腔室壁(如图所示)或接地屏蔽件(图示在靶材1206上方的覆盖处理腔室1200的至少一些部分的接地屏蔽件1240)。在一些实施方式中，接地屏蔽件1240可在靶材下方延伸以亦围绕基座1202。
可将靶材1206耦接至源分配板(未图示)。源分配板可由适合的导电材料制成以将功率从一或更多个电源传导至靶材1206。可使用任何数目的电源向靶材1206提供功率以适用于处理腔室1200内所执行的特定应用或工艺。举例而言，在一些实施方式中，直流电源1226及射频电源1224可通过源分配板向靶材1206分别提供直流功率及射频功率。在此类实施方式中，可使用直流电源1226将负电压或偏压施加于靶材1206。在一些实施方式中，可提供多个射频电源(例如两个或更多个)以提供多个上述频率的射频能量。
可提供接地屏蔽件1240以覆盖处理腔室1200的盖的外表面。可例如通过腔室主体的接地连接而将接地屏蔽件1240耦接至接地。接地屏蔽件1240可包含任何适合的导电材料，比如铝、铜或类似材料。在接地屏蔽件1240与分配板和靶材1206的外表面之间提供绝缘间隙1239以防止射频能量及直流能量直接沿路线至接地。绝缘间隙可填充有空气或一些其他适合的介电材料，比如陶瓷、塑料或类似材料。
可通过介电隔离器1244在接地导电铝接合器1242上支撑靶材1206。靶材1206包含在溅射期间将要沉积在基板1204上的材料，比如金属或金属氧化物。在一些实施方式中，可将背板(未图标)耦接至靶材1206的面向源分配板的表面1232。背板可包含诸如铜锌、铜铬或与靶材相同的材料的导电材料，以使得射频功率及直流功率可通过背板耦接至靶材1206。或者，背板可不导电且可包括诸如电气连接线或类似装置的导电元件(未图标)以用于将射频功率及直流功率耦接至靶材1206。
基板支撑基座1202具有面向靶材1206的主要表面的基板支撑表面1210且支撑待处理的基板1204。在一些实施方式中，可围绕基板支撑基座1202的至少一部分设置外壳1220(例如上文所描述的外壳130)。基板支撑基座1202可将基板1204支撑在处理腔室1200的处理容积1248中。处理容积1248被界定为在处理期间基板支撑基座1202上方的区域(例如，当基板支撑基座1202处于处理位置中时，处理容积1248为靶材1206与基板支撑基座1202之间的区域)。
在一些实施方式中，基板支撑基座1202可通过连接至底部腔室壁1252的波纹管1250垂直移动，以允许通过处理处理腔室1200的下部分中的装载锁定阀(未图示)将基板1204移送至基板支撑基座1202上及之后将基板举升至一或更多个位置以便处理(例如如上文所描述)。
可从气体源1254通过质量流量控制器1256将一或更多种处理气体供给至处理腔室1200的下部分中。可提供排气口1258并使排气口1258通过阀1260耦接至泵(未图示)以用于排出处理腔室1200的内部的气体并帮助维持处理腔室1200内的所欲压力。
在一些实施方式中，可将一或更多个电源(图示射频偏压电源1262及直流电源1264)耦接至基板支撑基座1202。当存在时，可将射频偏压电源1262耦接至基板支撑基座1202以在基板1204上引发负直流偏压。另外，在一些实施方式中，在处理期间可在基板1204上形成负直流自偏压。
在一些实施方式中，处理腔室1200可进一步包括屏蔽件1274(例如上文所描述的导电屏蔽件122)，所述屏蔽件1274连接至接合器1242的突出部分1276。接合器1242转而密封且接地至腔室壁1208。通常，屏蔽件1274沿接合器1242的壁及腔室壁1208向下延伸至基板支撑基座1202的上表面下方，及所述屏蔽件向上返回直至到达基板支撑基座1202的上表面，形成向内延伸突出部分1228(例如上文所描述的向内延伸突出部分154)。在一些实施方式中，一或更多个接地带1230(例如上文所描述的第一接地带128)可将屏蔽件1274电气耦接至外壳1220。在一些实施方式中，环1286(例如上文所描述的环108)置于屏蔽件1274的向内延伸突出部分1228的顶部上。在处理期间，可使用额外的沉积环1222(例如上文所描述的沉积环106)屏蔽基板1204的外围。
在一些实施方式中，可围绕处理腔室1200设置磁体1290以用于在基板支撑基座1202与靶材1206之间选择性提供磁场。举例而言，如图12所示，可在恰好位于基板支撑基座1202上方的区域中围绕腔室壁121208的外部设置磁体1290。在一些实施方式中，可另外或替代地在其他位置(比如邻接接合器1242的位置)中设置磁体1290。磁体1290可为电磁体且可被耦接至电源(未图示)以便控制由电磁体所产生的磁场的强度。
可提供控制器1218并将控制器1218耦接至处理腔室1200的各种部件以控制这些部件的操作。控制器1218包括中央处理单元(central processing unit；CPU)1212、存储器1214及支持电路1216。控制器1210可直接或经由与特定处理腔室和/或支撑系统部件关联的计算机(或控制器)控制处理腔室1200。控制器1218可为可在用于控制各种腔室及子处理器的工业设定中所使用的任何形式的通用计算机处理器之一。控制器1218的存储器或计算机可读取媒介1214可为可易于取得的存储器中之一或更多，这些存储器比如随机存取存储器(random access memory；RAM)、只读存储器(read only memory；ROM)、软盘、硬盘、光学储存媒介(例如压缩光盘或数字视频光盘)、快闪驱动器或本地或远程的任何其他形式的数字储存器。将支持电路1216耦接至CPU 1212，用于以习知方式支持所述处理器。这些电路包括高速缓存、电源、时钟电路、输入/输出电路及子系统以及类似电路。可将本文所描述的本发明方法作为软件程序储存在存储器1214内，所述软件程序可被执行或调用以用本文所描述的方式控制处理腔室1200的操作。亦可通过第二CPU(未图示)储存和/或执行软件程序，所述第二CPU距离正通过CPU 1212控制的硬件远程地定位。
因此，本文提供用于处理基板的方法及处理配件的实施方式。在至少一些实施方式中，本发明的处理配件可促进处理配环的选择性接地以满足所欲工艺的需求。另外，当接地时，与使用习知使用的处理配件相比，本发明的处理配件可提供处理配环与导电处理腔室部件的更加稳固的电气耦接。
尽管上文所述内容针对本发明的实施方式，但是可在不背离本发明的基本范围的情况下设计出本发明的其他及进一步的实施方式。
Claims (15)
1.一种用于基板处理腔室的处理配件，所述处理配件包括：
环，所述环具有主体及从所述主体径向向内延伸的唇部，其中所述主体具有形成在所述主体的底部内的第一通道；
环形导电屏蔽件，所述环形导电屏蔽件具有下方向内延伸突出部分，所述下方向内延伸突出部分终止于向上延伸部分，所述向上延伸部分被配置以与所述环的所述第一通道接合；以及
导电构件，当所述环被设置在所述导电屏蔽件上时，所述导电构件将所述环电气耦接至所述导电屏蔽件。
2.如权利要求1所述的处理配件，所述处理配件进一步包括形成在所述主体的所述底部内的第二通道，其中所述导电构件至少部分地设置于所述第二通道内，且其中所述导电构件是管状或实心环或倾斜线圈弹簧中之一。
3.如权利要求2所述的处理配件，其中从所述第一通道径向向外定位所述第二通道以使得所述导电构件接触所述环形导电屏蔽件的所述下方向内延伸突出部分的内表面。
4.如权利要求2所述的处理配件，其中所述环形导电屏蔽件的所述下方向内延伸突出部分包括向内延伸径向唇部，所述向内延伸径向唇部耦接至所述下方向内延伸突出部分的外表面，且其中所述第二通道被定位以使得所述导电构件接触所述向内延伸径向唇部。
5.如权利要求2所述的处理配件，其中所述第二通道被设置在所述第一通道的径向向内处以使得所述导电构件接触设置在所述处理配件之下的基板支撑件的导电外壳，且其中所述外壳电气耦接至所述环形导电屏蔽件。
6.如权利要求1至5中任一项所述的处理配件，其中所述环形导电屏蔽件的所述下方向内延伸突出部分包括多个气孔以允许气体穿过所述环形导电屏蔽件流动。
7.如权利要求1至5中任一项所述的处理配件，其中所述主体包括多个接片，所述多个接片从所述主体的所述底部向下延伸以当所述环被设置在所述导电屏蔽件上时接触所述环形导电屏蔽件。
8.如权利要求1至5中任一项所述的处理配件，其中所述唇部与设置于所述处理配件之下的沉积环的一部分重叠。
9.如权利要求8所述的处理配件，其中所述唇部包括环形环，所述环形环从所述唇部向下延伸并且被配置以与形成在所述沉积环中的通道接合以限制等离子体或处理气体在所述沉积环与所述环之间的流动。
10.如权利要求1至5中任一项所述的处理配件，所述处理配件进一步包括第一接地带，所述第一接地带将所述环形导电屏蔽件电气耦接至设置于所述处理配件之下的基板支撑件的导电外壳。
11.如权利要求10所述的处理配件，其中所述导电构件是第二接地带，所述第二接地带将所述环电气耦接至所述基板支撑件的所述导电外壳以将所述环电气耦接至所述环形导电屏蔽件。
12.一种用于处理基板的方法，所述方法包括以下步骤：
将基板放置在设置于处理腔室的处理容积下方的基板支撑件顶部上，所述处理腔室具有围绕所述处理容积的导电屏蔽件及被所述导电屏蔽件选择性可支撑的环，其中所述导电屏蔽件为接地的；
将所述基板支撑件定位在第一位置中以使得所述基板支撑件不接触所述环及以使得电气耦接至所述环的导电构件接触所述导电屏蔽件以将所述环电气耦接至所述导电屏蔽件，从而使所述环耦接至接地；以及
在所述基板上执行等离子体增强蚀刻工艺。
13.如权利要求12所述的方法，所述方法进一步包括以下步骤：
将所述基板支撑件定位在第二位置中以使得所述基板支撑件接触所述环及以使得所述导电构件不接触所述导电屏蔽件，从而使所述环电气浮置；以及
执行等离子体增强沉积工艺。
14.如权利要求12至13中任一项所述的方法，其中蚀刻设置在所述基板顶部上的所述层的步骤包括以下步骤：
从所述基板中形成的特征的底表面再分配所述层的至少一部分至所述基板中形成的所述特征的侧壁。
15.如权利要求12至13中任一项所述的方法，其中执行所述等离子体增强沉积工艺的步骤包括以下步骤：
在所述基板顶部上沉积材料层以使得在所述基板中形成的特征的底表面顶部上沉积的材料的量大于在所述基板中形成的所述特征的侧壁顶部上沉积的材料的量。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/831,363 US9472443B2 (en) | 2013-03-14 | 2013-03-14 | Selectively groundable cover ring for substrate process chambers |
| US13/831,363 | 2013-03-14 | ||
| US13/831,424 | 2013-03-14 | ||
| US13/831,424 US8865012B2 (en) | 2013-03-14 | 2013-03-14 | Methods for processing a substrate using a selectively grounded and movable process kit ring |
| PCT/US2014/022593 WO2014159222A1 (en) | 2013-03-14 | 2014-03-10 | Methods and apparatus for processing a substrate using a selectively grounded and movable process kit ring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105009252A true CN105009252A (zh) | 2015-10-28 |
| CN105009252B CN105009252B (zh) | 2017-07-28 |
Family
ID=51625126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480010134.XA Expired - Fee Related CN105009252B (zh) | 2013-03-14 | 2014-03-10 | 使用选择性接地且可移动的处理配环处理基板的方法与装置 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR102240762B1 (zh) |
| CN (1) | CN105009252B (zh) |
| TW (1) | TWI515765B (zh) |
| WO (1) | WO2014159222A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731650A (zh) * | 2016-08-10 | 2018-02-23 | 北京北方华创微电子装备有限公司 | 反应腔室以及半导体加工设备 |
| CN108231525A (zh) * | 2016-12-14 | 2018-06-29 | 北京北方华创微电子装备有限公司 | 一种腔室和半导体设备 |
| CN113835299A (zh) * | 2015-11-30 | 2021-12-24 | 应用材料公司 | 用于光刻胶晶片的曝光后处理的方法和装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773665B1 (en) * | 2016-12-06 | 2017-09-26 | Applied Materials, Inc. | Particle reduction in a physical vapor deposition chamber |
| JP7055040B2 (ja) | 2018-03-07 | 2022-04-15 | 東京エレクトロン株式会社 | 被処理体の載置装置及び処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070116872A1 (en) * | 2005-11-18 | 2007-05-24 | Tokyo Electron Limited | Apparatus for thermal and plasma enhanced vapor deposition and method of operating |
| CN101787519A (zh) * | 2007-01-29 | 2010-07-28 | 应用材料股份有限公司 | 用于衬底处理腔室的工艺配件 |
| US20110278165A1 (en) * | 2010-05-14 | 2011-11-17 | Applied Materials, Inc. | Process kit shield for improved particle reduction |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7670436B2 (en) * | 2004-11-03 | 2010-03-02 | Applied Materials, Inc. | Support ring assembly |
| US7988814B2 (en) * | 2006-03-17 | 2011-08-02 | Tokyo Electron Limited | Plasma processing apparatus, plasma processing method, focus ring, and focus ring component |
| CN102017077B (zh) * | 2008-05-02 | 2012-09-19 | 应用材料公司 | 用于射频物理气相沉积的处理套组 |
| US8287650B2 (en) * | 2008-09-10 | 2012-10-16 | Applied Materials, Inc. | Low sloped edge ring for plasma processing chamber |
| US8900471B2 (en) * | 2009-02-27 | 2014-12-02 | Applied Materials, Inc. | In situ plasma clean for removal of residue from pedestal surface without breaking vacuum |
| US8485128B2 (en) * | 2010-06-30 | 2013-07-16 | Lam Research Corporation | Movable ground ring for a plasma processing chamber |
| CN108359957A (zh) * | 2010-10-29 | 2018-08-03 | 应用材料公司 | 用于物理气相沉积腔室的沉积环及静电夹盘 |
-
2014
- 2014-03-10 CN CN201480010134.XA patent/CN105009252B/zh not_active Expired - Fee Related
- 2014-03-10 WO PCT/US2014/022593 patent/WO2014159222A1/en active Application Filing
- 2014-03-10 KR KR1020157028910A patent/KR102240762B1/ko active IP Right Grant
- 2014-03-11 TW TW103108419A patent/TWI515765B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070116872A1 (en) * | 2005-11-18 | 2007-05-24 | Tokyo Electron Limited | Apparatus for thermal and plasma enhanced vapor deposition and method of operating |
| CN101787519A (zh) * | 2007-01-29 | 2010-07-28 | 应用材料股份有限公司 | 用于衬底处理腔室的工艺配件 |
| US20110278165A1 (en) * | 2010-05-14 | 2011-11-17 | Applied Materials, Inc. | Process kit shield for improved particle reduction |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113835299A (zh) * | 2015-11-30 | 2021-12-24 | 应用材料公司 | 用于光刻胶晶片的曝光后处理的方法和装置 |
| CN107731650A (zh) * | 2016-08-10 | 2018-02-23 | 北京北方华创微电子装备有限公司 | 反应腔室以及半导体加工设备 |
| CN107731650B (zh) * | 2016-08-10 | 2019-11-29 | 北京北方华创微电子装备有限公司 | 反应腔室以及半导体加工设备 |
| CN108231525A (zh) * | 2016-12-14 | 2018-06-29 | 北京北方华创微电子装备有限公司 | 一种腔室和半导体设备 |
| CN108231525B (zh) * | 2016-12-14 | 2020-03-31 | 北京北方华创微电子装备有限公司 | 一种腔室和半导体设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014159222A1 (en) | 2014-10-02 |
| KR102240762B1 (ko) | 2021-04-14 |
| CN105009252B (zh) | 2017-07-28 |
| KR20150131227A (ko) | 2015-11-24 |
| TW201508811A (zh) | 2015-03-01 |
| TWI515765B (zh) | 2016-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10017857B2 (en) | Method and apparatus for controlling plasma near the edge of a substrate | |
| US9472443B2 (en) | Selectively groundable cover ring for substrate process chambers | |
| US10984993B2 (en) | Plasma processing apparatus | |
| KR101806302B1 (ko) | 무선 주파수(ｒｆ) 복귀 경로를 갖는 기판 지지부 | |
| US8865012B2 (en) | Methods for processing a substrate using a selectively grounded and movable process kit ring | |
| KR101924488B1 (ko) | 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버 | |
| CN105009252A (zh) | 使用选择性接地且可移动的处理配环处理基板的方法与装置 | |
| US7767055B2 (en) | Capacitive coupling plasma processing apparatus | |
| US11037766B2 (en) | Substrate support apparatus and plasma processing apparatus having the same | |
| CN106158717B (zh) | 机械卡盘及半导体加工设备 | |
| CN104878363A (zh) | 机械卡盘及等离子体加工设备 | |
| WO2015187354A1 (en) | Cooled process tool adapter for use in substrate processing chambers | |
| US9315891B2 (en) | Methods for processing a substrate using multiple substrate support positions | |
| US9253862B2 (en) | Plasma processing method and plasma processing apparatus | |
| TW201941354A (zh) | 用於基板支撐件的處理套組 | |
| US11923228B2 (en) | Stage and plasma processing apparatus | |
| KR101771604B1 (ko) | 무선 주파수(ｒｆ) 리턴 경로를 갖는 기판 지지부 | |
| US10262877B2 (en) | Apparatus and method for reducing substrate sliding in process chambers | |
| KR20230122016A (ko) | 에지 클램핑을 통한 얇은 기판 처리를 위한 증착 링 | |
| US11984301B2 (en) | Edge ring, substrate support, substrate processing apparatus and method | |
| US20230383397A1 (en) | Shutter disc for a semiconductor processing tool | |
| US11798606B2 (en) | Additive patterning of semiconductor film stacks | |
| CN109755089B (zh) | 等离子体腔室及半导体加工设备 | |
| CN107287573B (zh) | 机械卡盘 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170728 |