TWI515765B - 使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置 - Google Patents

使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置 Download PDF

Info

Publication number
TWI515765B
TWI515765B TW103108419A TW103108419A TWI515765B TW I515765 B TWI515765 B TW I515765B TW 103108419 A TW103108419 A TW 103108419A TW 103108419 A TW103108419 A TW 103108419A TW I515765 B TWI515765 B TW I515765B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive member
ring
ground shield
cover ring
Prior art date
Application number
TW103108419A
Other languages
English (en)
Other versions
TW201508811A (zh
Inventor
拉許德幕哈瑪德Ｍ
沙芬戴亞基倫古莫
喬韓森威廉
葛正彬
吉留剛一
利奇艾倫Ａ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/831,424 external-priority patent/US8865012B2/en
Priority claimed from US13/831,363 external-priority patent/US9472443B2/en
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201508811A publication Critical patent/TW201508811A/zh
Application granted granted Critical
Publication of TWI515765B publication Critical patent/TWI515765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置
本發明之實施例大體而言係關於半導體處理。
一些基板處理腔室使用處理套組，該處理套組包括安置於介電沈積環上方的蓋環。蓋環包括中央開口，經由該中央開口處理曝露基板。本發明人已觀察到，蓋環之接地狀態(例如，電氣接地或浮動)可影響基板之邊緣附近的基板之處理輪廓。舉例而言，在一些製程期間可經由環與接地腔室部件(例如，屏蔽)之實體接觸而將蓋環接地，以促進基板之邊緣處的處理均勻性。然而，本發明人已發現，針對使用在VHF範圍(例如，大於約30MHz)內所提供功率的製程，環與處理腔室部件之間的現有實體接觸並不足以使得環電氣接地，導致環之電位增加，且因此導致基板上的處理不均勻性。
因此，本發明人已提供用於處理基板的改良方法與 裝置。
本文提供用於處理基板之方法與裝置之實施例。在一些實施例中，一種用於基板處理腔室之處理套組包括：環，該環具有主體及自主體向內徑向延伸的唇，其中該主體具有在主體之底部內形成的第一環形通道；環形導電屏蔽，具有下方向內延伸突出部分，該突出部分終止於向上延伸部分中，該向上延伸部分經配置與環之第一環形通道介面連接；及導電構件，當在導電屏蔽上安置環時，該導電構件將環電氣耦接至導電屏蔽。
在一些實施例中，處理腔室包括：基板支撐件，安置於處理腔室之內部體積內，該基板支撐件具有在基板支撐件頂部上安置的沈積環及圍繞基板支撐件安置的導電外殼；處理套組，圍繞基板支撐件之週邊邊緣安置，其中在基板支撐件之基板支撐表面上方安置處理套組的至少一部分，及其中該處理套組包括：一環，該環具有主體及自主體向內徑向延伸的唇，該唇部分重疊沈積環的一部分，其中該主體具有在主體之底部內形成的第一環形通道；環形導電屏蔽，具有下方向內延伸突出部分，該突出部分終止於向上延伸部分中，該向上延伸部分經配置與環之第一環形通道介面連接；及導電構件，當在導電屏蔽上安置環時，該導電構件將環電氣耦接至導電屏蔽。
在一些實施例中，一種用於處理基板之方法包括：在安置於處理腔室之處理體積下方的基板支撐件頂部上放置 基板，該處理腔室具有圍繞處理體積的導電屏蔽及藉由導電屏蔽選擇性可支撐的環，其中該導電屏蔽為接地；在第一位置中安置基板支撐件以使得基板支撐件不接觸環及以使得電氣耦接至環的導電構件接觸導電屏蔽以將環電氣耦接至導電屏蔽，使得環耦接至接地；及在基板上執行電漿增強蝕刻製程。
在下文中將描述本發明之其他及進一步實施例。
100‧‧‧基板支撐件
102‧‧‧基板
104‧‧‧處理套組
106‧‧‧沈積環
108‧‧‧環
110‧‧‧第一環形通道
112‧‧‧調整片
114‧‧‧唇
116‧‧‧上表面
118‧‧‧第二通道
119‧‧‧第三通道
120‧‧‧導電構件
121‧‧‧第二導電構件
122‧‧‧導電屏蔽
124‧‧‧向下延伸環
126‧‧‧向上延伸部分
128‧‧‧第一接地帶
130‧‧‧外殼
132‧‧‧主體
134‧‧‧基板支撐表面
136‧‧‧緊固件
140‧‧‧緊固件
142‧‧‧墊圈
144‧‧‧主體
146‧‧‧調整片
148‧‧‧底部
150‧‧‧特徵
152‧‧‧末端
154‧‧‧向內延伸突出部分
156‧‧‧外表面
158‧‧‧第一層
160‧‧‧第二層
162‧‧‧第三層
166‧‧‧第一端
168‧‧‧第二端
170‧‧‧中心部分
302‧‧‧突起部分
304‧‧‧通道
306‧‧‧箭頭
402‧‧‧向內延伸徑向唇
404‧‧‧氣孔
406‧‧‧調整片
410‧‧‧箭頭
502‧‧‧頂表面
602‧‧‧第二接地帶
604‧‧‧突出部分
802‧‧‧內表面
804‧‧‧第二通道
806‧‧‧導電構件
808‧‧‧內表面
810‧‧‧外表面
902‧‧‧突起部分
904‧‧‧第二導電構件
906‧‧‧第三通道
1000‧‧‧方法
1002‧‧‧步驟
1004‧‧‧步驟
1006‧‧‧步驟
1008‧‧‧步驟
1010‧‧‧步驟
1102‧‧‧特徵
1104‧‧‧底表面
1106‧‧‧材料
1108‧‧‧層
1110‧‧‧側壁
1112‧‧‧層
1114‧‧‧材料
1200‧‧‧處理腔室
1202‧‧‧基板支撐基座
1204‧‧‧基板
1206‧‧‧目標
1208‧‧‧腔室壁
1210‧‧‧基板支撐表面
1212‧‧‧CPU
1214‧‧‧記憶體
1216‧‧‧支援電路
1218‧‧‧控制器
1220‧‧‧外殼
1222‧‧‧沈積環
1224‧‧‧射頻電源
1226‧‧‧直流電源
1228‧‧‧向內延伸突出部分
1230‧‧‧接地帶
1232‧‧‧面向源分配平板的表面
1239‧‧‧絕緣間隙
1240‧‧‧接地屏蔽
1242‧‧‧適配器
1244‧‧‧介電隔離器
1248‧‧‧處理體積
1250‧‧‧波紋管
1252‧‧‧底部腔室壁
1254‧‧‧氣體源
1256‧‧‧質量流量控制器
1258‧‧‧排氣口
1260‧‧‧閥
1262‧‧‧射頻偏壓電源
1264‧‧‧直流電源
1274‧‧‧屏蔽
1276‧‧‧突出部分
1286‧‧‧環
1290‧‧‧磁體
可參考附圖中描述的本發明之說明性實施例來理解上文已簡要概述且在下文將更詳細論述之本發明之實施例。然而，應注意，附圖僅圖示出本發明之典型實施例，且因此該等圖式不欲視為本發明範疇之限制，因為本發明可允許其他同等有效之實施例。
第1圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第2圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第3圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第4圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第5圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第6圖描述根據本發明之一些實施例用於基板處理 腔室之處理套組的一部分。
第7圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第8圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第9A圖至第9B圖描述根據本發明之一些實施例用於基板處理腔室之處理套組的一部分。
第10圖描述根據本發明之一些實施例，一種用於處理基板之方法。
第11A圖至第11C圖描述根據本發明之一些實施例在一種用於處理基板之方法之各種階段期間基板的一部分之側視圖。
第12圖描述根據本發明之一些實施例適合於與處理套組一起使用的處理腔室。
為了促進理解，在可能的情況下，相同元件符號已用於代表諸圖共用之相同元件。諸圖並未按比例繪製且可為了清晰而簡化。應設想，一個實施例之元件及特徵可有利地併入其他實施例而無需贅述。
本文提供用於處理基板之選擇性可接地蓋環及方法之實施例。在至少一些實施例中，使用本發明蓋環及方法可促進蓋環之選擇性接地以容納所欲製程之需求。另外，當接地時，本發明蓋環及方法可提供與習知處理套組相比蓋環與導電處理腔室部件之更加穩固的電氣耦接。此外，本發明蓋 環及方法之實施例可在製程期間使用高頻電源(例如，大於約30MHz)提供原本不可藉由習知接地技術獲得之電氣耦接(且因此，接地)。
第1圖描述根據本發明之一些實施例用於基板處理腔室之處理套組。當處理基板時可使用處理套組，(例如)如下文相對於第10圖將論述之方法1000中所描述。在一些實施例中，處理套組104可大體包括環108(例如，蓋環)及導電構件120，該導電構件將環108電氣耦接至導電屏蔽122。在一些實施例中，大體圍繞基板支撐件100安置處理套組104及導電屏蔽122。
在一些實施例中，基板支撐件100可大體包含主體132及支撐基板102的基板支撐表面134，該主體具有複數個層(例如，圖示之三個層：第一層158、第二層160及第三層162)。基板102可為適合於製造半導體裝置的任何類型基板。舉例而言，基板102可為摻雜或未摻雜矽基板、III-V族化合物基板、矽鍺(SiGe)基板、磊晶基板、絕緣體上矽(silicon-on-insulator；SOI)基板、顯示器基板(諸如液晶顯示器(liquid crystal display；LCD)、電漿顯示器、電致發光(electro luminescence；EL)燈顯示器)、發光二極體(light emitting diode；LED)基板、太陽電池陣列、太陽電池板或類似基板。在一些實施例中，基板102可為半導體晶圓(諸如200、300或450毫米半導體晶圓)或類似者。在一些實施例中，基板102可包含一或更多個層(未圖示)，(例如)諸如介電層、氧化層、氮化層或類似層。另外，在一些實施例中，基板102可 包含基板102中所形成的一或更多個特徵，(例如)諸如溝槽、通孔、雙波紋結構或類似特徵。在一些實施例中，一或更多個特徵可為具有(例如)高度與寬度深寬比為至少約4：1的高深寬比特徵。
在一些實施例中，可經由緊固件140將複數個層中之兩者或更多者耦接在一起。在一些實施例中，可在主體132的頂部上且圍繞基板支撐表面134之週邊邊緣安置沈積環106。當存在時，沈積環106可在處理期間保護基板支撐件100之底層部分。
在一些實施例中，可配置複數個層中之一或更多者以促進執行處理腔室內的所欲製程。舉例而言，在一些實施例中，第一層158可由介電材料製成及具有嵌入式電極以提供夾持力來促進在基板支撐表面134(例如，靜電夾盤)上緊固基板102。介電材料可為任何處理可相容介電材料(例如，陶瓷，諸如氧化鋁(Al2O3)、氮化矽(SiN)或類似者)。額外層(例如，第二層160及第三層162)可包括安置於第一層158下方的一或更多個導電層，將該等導電層配置成(例如)射頻電極或類似者的一部分，該射頻電極或類似者可用於向基板支撐件100提供射頻能量。或者或組合地，在一些實施例中，可在複數個層中之一或更多者內安置冷卻通道(未圖示)及該等冷卻通道經配置以流動冷卻劑來控制基板支撐件及/或基板之溫度。
在一些實施例中，基板支撐件100可包含圍繞基板支撐件100之主體132安置的外殼130。當存在時，外殼130 覆蓋基板支撐件100的至少一部分以在處理期間保護基板支撐件100。在一些實施例中，外殼130可包含：第一端166，經配置以停置在基板支撐件100的一部分上；第二端168，自第一端166向外徑向延伸；及中心部分170，將第一端166耦接至第二端168。外殼130可由適合於在處理腔室(例如，下文相對於第12圖所論述之處理腔室)內使用的任何處理可相容導電材料(例如，金屬，諸如鋁、鋁合金、不銹鋼、鈦或類似者)製成。
導電屏蔽122圍繞處理套組104及沿處理腔室之壁向上延伸(例如，下文相對於第12圖所描述)。在一些實施例中，導電屏蔽122可為環狀，具有下方向內延伸突出部分154，該突出部分終止於向上延伸部分126中。在此類實施例中，可在處理腔室內安置導電屏蔽122以使得導電屏蔽122圍繞基板支撐件100的至少一部分，(例如)如第1圖所示。在一些實施例中，可經由(例如)電氣耦接導電屏蔽122的一部分與處理腔室之接地部件(例如，腔室主體)使得導電屏蔽122接地。導電屏蔽122可由適合於處理腔室中使用的任何處理可相容導電材料(例如，金屬，諸如鋁、鋁合金、不銹鋼、鈦或類似者)製成。
在一些實施例中，可將導電屏蔽122電氣耦接至外殼130，從而當將導電屏蔽122耦接至處理腔室之接地部分時使得外殼130接地，諸如上文所描述。在此類實施例中，可經由第一接地帶128將導電屏蔽122電氣耦接至外殼130。第一接地帶128可包含適合於將導電屏蔽122電氣耦接至外殼 130的任何類型接地帶，(例如)諸如材料條、編織材料、材料環或類似者。第一接地帶128可由任何處理可相容導電材料(例如，諸如鋁)製成。在一些實施例中，導電材料可為可撓性以促進在移動基板支撐件100期間連續耦接導電屏蔽122與外殼130。在一些實施例中，一或更多個緊固件(圖示一個緊固件136)及/或墊圈142可促進將第一接地帶128耦接至外殼130。
環108大體包含主體144及自主體144向內徑向延伸的唇114。環108可由適合於處理腔室中使用的任何處理可相容導電材料(例如，金屬，諸如鋁、鋁合金、不銹鋼、鈦或類似者)製成。
在一些實施例中，環108之主體144可包括一或更多個特徵，該等特徵經配置以與處理腔室之部件(諸如導電屏蔽122、基板支撐件100或類似者)介面連接。舉例而言，在一些實施例中，可在主體144之底部148中形成第一環形通道110以與導電屏蔽122之向內延伸突出部分154之末端(向上延伸部分126)介面連接。或者或組合地，在一些實施例中，主體144可具有向下延伸環124，該向下延伸環自主體144之底部148延伸及經配置以與基板支撐件100之外殼130之外表面156介面連接。當存在時，上文所描述之特徵(例如，第一環形通道110及/或向下延伸環124)可促進在執行製程期間、執行前或執行後移動環108時精確放置環108。
當在導電屏蔽122上安置環108時，導電構件120將環108電氣耦接至導電屏蔽122，諸如第1圖所示。本發明 人已觀察到，提供導電構件120與(例如)僅僅將環108之主體144的一部分與導電屏蔽122接觸相比提供了更加穩固的電氣耦接(且因此經由導電屏蔽122使得環108接地)。另外，本發明人已觀察到，導電構件120可在製程期間使用高頻電源(例如，大於約30MHz)提供原本不可藉由將環108之主體144的部分與導電屏蔽122接觸獲得之電氣耦接。
導電構件120可具有適合於提供上文所描述之導電屏蔽122與環108之電氣耦接的任何大小或形狀。舉例而言，在一些實施例中，導電構件120可為墊圈、管狀或實心環，或在一些實施例中，為側傾線圈彈簧。導電構件120可由任何處理可相容導電材料(例如，金屬，諸如鋁、鋁合金、不銹鋼、鈹銅、鎳、鍍鎳銅或類似者)製成。
在一些實施例中，可在第二通道118內至少部分地安置導電構件120，該第二通道形成於主體144之底部148中。可在相對於主體144的任何位置中安置第二通道118，(例如)諸如自第一環形通道110向外徑向安置該第二通道。在此類實施例中，導電構件120接觸導電屏蔽122之向內延伸突出部分154。或者或組合地，在一些實施例中，可在第三通道119中至少部分地安置第二導電構件121，該第三通道形成於第一環形通道110內的主體144中。在此類實施例中，第二導電構件121接觸導電屏蔽122之向上延伸部分126。
在一些實施例中，主體144可包含自主體144之底部148延伸的複數個調整片(圖示兩個調整片112、146)。當存在時，複數個調整片提供主體144與導電屏蔽122之間 增加的接觸表面積以促進將主體144電氣耦接至導電屏蔽122。可在適合於提供上文所描述之主體144與導電屏蔽122之間接觸的任何位置中安置複數個調整片。舉例而言，在一些實施例中，可安置複數個調整片鄰接諸如第1圖所示之第二通道118。複數個調整片可包含適合於提供主體144與導電屏蔽122之間增加的接觸之任何大小與形狀。舉例而言，在一些實施例中，複數個調整片中之各者可為矩形，具有約0.020至約0.250吋之長度，或在一些實施例中，約0.060吋之長度；約0.020至約0.250吋之寬度，或在一些實施例中，約0.020吋之寬度；及約0.005至約0.250吋之厚度，或在一些實施例中，約0.020吋之厚度。儘管圖示兩個調整片112、146，但是可使用任何數目之調整片以提供環108與導電屏蔽122之間的充分接觸。舉例而言，在一些實施例中，可鄰接第二通道118且圍繞環108對稱安置三組之兩個調整片。
在一些實施例中，可配置唇114以與沈積環106的一部分至少部分地重疊。配置唇114至少部分地重疊沈積環106的一部分允許在舉升沈積環106時使得唇114與沈積環106介面連接。在一些實施例中，唇114可具有末端152，該末端經配置以與沈積環106之上表面116中所形成的特徵150介面連接。
在操作中，在(經由舉升基板支撐件100)舉升沈積環106時，沈積環106與唇114介面連接及提升環108，(例如)諸如第2圖所示。藉由提升環108斷開導電構件120與環108(以及第二導電構件121(若包括)及向上延伸部分126) 之間的接觸，從而切斷導電屏蔽122與環108之間的電氣耦接，從而引發環108電氣浮動。因此，環108可為根據處理腔室內所執行之所欲製程的選擇性接地，藉由提升環108及切斷導電屏蔽122與環108之間的耦接(如第2圖所示)或降低環以電氣耦接導電屏蔽122與環108(如第1圖所示)。舉例而言，本發明人已觀察到，當執行蝕刻製程時，可藉由降低基板支撐件100使得環108接地以允許導電構件120接觸導電屏蔽122，從而電氣耦接導電屏蔽122與該環。或者，本發明人已觀察到，當執行沈積製程時，可提升環108以引發環108電氣浮動，如上文所描述。
參看第3圖，在一些實施例中，唇114可包含向下延伸突起部分302，該突起部分經配置以與沈積環106中所形成的通道304介面連接。當存在時，突起部分302及通道304提供環108與沈積環106之間的非線性流動路徑(箭頭306所指示)，從而減少或消除處理氣體及/或電漿自處理區域(例如，基板102附近的區域)流動至基板支撐件100之外部(例如，第一接地帶128、導電屏蔽122或類似者附近)。
儘管在第1圖至第3圖中將導電構件120圖示為經安置以使得導電構件120接觸導電屏蔽122之向內延伸突出部分154，但是可在適合於提供環108與導電屏蔽122之適當電氣耦接的任何位置中安置導電構件120以提供如上文所描述之環108之選擇性接地。舉例而言，參看第4圖，在一些實施例中，可自第一環形通道110向內徑向安置第二通道118及導電構件120。在此類實施例中，導電構件120可接觸安置 於向內延伸突出部分154之外表面508上的向內延伸徑向唇402。在一些實施例中，自第一環形通道110向內徑向安置導電構件120及提供向內延伸徑向唇402可提供環108與沈積環106之間的非線性流動路徑(箭頭410所指示)，從而減少或消除顆粒到達基板102之情形，該等顆粒由環108與導電屏蔽122之間的接觸形成。第3圖及第4圖中的流動路徑係雙向流動，如306及410所指示(亦即，取決於製程，氣體流動可為任一方向)。舉例而言，如第4圖所指示，在一些狀態下，諸如對處理體積(第12圖之1248)加壓，氣體流動將如繪製自左向右。在不同狀態下，諸如在自腔室向下泵送期間，氣體流動將如第4圖圖示自右向左。
在一些實施例中，可在導電屏蔽122中形成複數個氣孔404以允許在處理期間穿過導電屏蔽122流動氣體。當存在時，複數個氣孔404可進一步減少或消除顆粒到達基板102之情形，該等顆粒由環108與導電屏蔽122之間的接觸形成。可在圍繞導電屏蔽122的任何位置中安置複數個氣孔404。舉例而言，在一些實施例中，可在向內延伸徑向唇402下方安置複數個氣孔404，諸如第4圖所示。另外，複數個氣孔404中之各者可包含適合於允許所欲量之氣體流動穿過導電屏蔽122的任何尺寸。舉例而言，在一些實施例中，複數個氣孔404中之各者可具有約0.010至約0.25吋之直徑，或在一些實施例中，具有約0.050吋之直徑。
在自第一環形通道110向內徑向安置第二通道118及導電構件120的實施例中，諸如第4圖所示，可在遠離第 二通道118的區域中安置複數個調整片(圖示一個調整片406)。在此類實施例中，複數個調整片中之每個調整片406可具有約0.02至約0.25吋之寬度，或在一些實施例中，約0.05吋之寬度；約0.02至約0.25吋之長度，或在一些實施例中，約0.2吋之長度；及約0.005至約0.25吋之厚度，或在一些實施例中，約0.020吋之厚度。
儘管在第1圖至第4圖中將導電構件120圖示為安置於環108與導電屏蔽122之間，但是可在處理腔室之導電部件中的任意者之間安置導電構件120以促進環108接地。舉例而言，在一些實施例中，可安置導電構件120以使得導電構件120將環108電氣耦接至外殼130，諸如第5圖所示。在此類實施例中，可在外殼130之頂表面502中形成第二通道118及在第二通道118中至少部分地安置導電構件120。
儘管上文在第1圖至第5圖中將導電構件描述為墊圈、管狀或實心環、側傾線圈或類似者，但是導電構件120可為適合於電氣耦接環108與導電屏蔽122及/或外殼130的任何類型處理可相容導電部件。舉例而言，在一些實施例中，導電構件120可為接地帶，(例如)諸如第6圖所示之第二接地帶602。在一些實施例中，第二接地帶602可將環108電氣耦接至外殼130。在此類實施例中，可將環108耦接至自外殼130之中心部分170向外徑向延伸的突出部分604。
藉由使用第二接地帶602，當藉由基板支撐件100提升時，環108保持電氣耦接至外殼130(且因此，經由電氣耦接導電屏蔽122與外殼130接地)，從而允許環108接地 而無關於環108之位置。第二接地帶602可為具有任何形狀及材料成分的任何類型接地帶(例如，諸如上文相對於第一接地帶128所論述之接地帶之材料、形狀及類型)。
在一些實施例中，可在第一接地帶128上方安置第二接地帶602以使得第二接地帶602的至少一部分與第一接地帶128的至少一部分重疊，諸如第7圖所示。或者，在一些實施例中，第二接地帶602可自第一接地帶128偏移，(例如)諸如第6圖所示。
如第5圖至第7圖所圖示，經由電氣導電接觸外殼130實現環108之接地。藉由導電構件120(第5圖)及/或藉由第二接地帶602(第6圖及第7圖)提供環108與外殼130之間的主要接觸。
或者或組合地，在一些實施例中，可在第一環形通道110之內表面802上安置導電構件120以使得導電構件120在向上延伸部分126之內表面808處接觸導電屏蔽122，諸如第8圖所示。或者或組合地，在一些實施例中，可在第一環形通道110之內表面802上安置導電構件120以使得導電構件120在向上延伸部分126之外表面810處接觸導電屏蔽122(以幻影圖示第二通道804及導電構件806)。
本發明人已觀察到，藉由提供導電構件120與向上延伸部分126之內表面808及/或外表面810之間的接觸，將在環108之移動期間維持環108與導電屏蔽122之間的接觸(且因此維持電氣耦接)，直至導電構件120被移動超過導電屏蔽122之向上延伸部分126之末端。因此，在環108保 持接地的同時可調整環108之高度，從而在處理中提供更多可撓性。
在一些實施例中，導電屏蔽122可包含一或更多個特徵，該等特徵經配置以與導電構件120介面連接以促進環108與導電屏蔽122之電氣耦接，如上文所描述。舉例而言，在一些實施例中，導電屏蔽122可包含突起部分902，該突起部分自向上延伸部分126之內表面808延伸及經配置以與導電構件120介面連接，諸如第9A圖所示。或者或組合地，在一些實施例中，導電屏蔽122可包含第二導電構件904，該第二導電構件經配置以與導電構件120介面連接，諸如第9B圖所示。第二導電構件904可部分安置於第三通道906內。在此類實施例中，導電構件120可具有任何類型、形狀、大小及由任何適宜材料製成(例如，諸如上文相對於導電構件120所論述之類型、形狀、大小及材料)。
前述裝置可用於在處理基板時有利提供處理腔室內的可變接地狀態。舉例而言，第10圖描述根據本發明之實施例處理基板之說明性方法1000。方法1000大體從1002開始，在1002處在處理腔室之基板支撐件100(諸如第1圖所示之基板支撐件)的頂部上放置基板102。下一步，在1004處，在第一位置中安置基板支撐件100以使得基板支撐件100不接觸環108及以使得環108電氣耦接至導電屏蔽122，諸如第1圖所示。藉由在第一位置中安置基板支撐件100，使得環108接地，從而提供安置於基板102上方的接地平面(平行於環108之頂表面的平面)。
本發明人已觀察到，藉由在基板102上方提供接地平面，可減少或消除通常在習知電漿增強蝕刻製程期間所產生之基板102之邊緣附近的蝕刻不均勻性。在一些實施例中，藉由在基板102上方提供接地平面，本發明人已觀察到，與使用習知蝕刻製程可獲得約30%之蝕刻均勻性相比的小於約5%之蝕刻均勻性。本發明人認為，在基板102上方提供接地平面可調變蝕刻製程期間所產生的區域電通量及再分配電漿之離子流，從而提供蝕刻不均勻性的前述減少或消除。
當在第一位置中安置時，基板支撐件100可支撐基板102處於環108下方的任何距離，該距離足以減少或消除如上文所描述之蝕刻不均勻性。舉例而言，在一些實施例中，唇114之底表面與基板102之頂表面之間的距離可為約5毫米至約20毫米。
下一步，在1006處，在基板102上執行電漿增強蝕刻製程。電漿增強蝕刻製程可為適合於半導體裝置製造的任何類型電漿增強蝕刻製程。舉例而言，在一些實施例中，電漿增強蝕刻製程可使用範圍自約2MHz至約13MHz的射頻頻率電源以點燃處理氣體且以及偏壓基板以形成電漿以蝕刻及/或再分配基板頂部上安置的材料。在一些實施例中，電漿增強蝕刻製程可使用雙頻電源，諸如使用高頻率(例如，大於約27MHz，諸如約27MHz至約162MHz，或約40MHz)點燃處理氣體以形成電漿及同時使用另一頻率(例如，自2MHz至40MHz)以降低基板電位使得可加速來自電漿的離子以蝕刻及/或再分配基板頂部上安置的材料。舉例而言，參看 第11A圖，在一些實施例中，在基板102頂部上沈積材料層1108可造成在基板102中所形成的特徵1102之底表面1104上沈積過量材料1106。藉由執行上文所描述之蝕刻製程，可在特徵1102之側壁1110上蝕刻及再分配材料1106，諸如第11B圖所示。
下一步，在1008處，在第二位置中安置基板支撐件100以使得基板支撐件100與環108接觸及以使得環108並未電氣耦接至導電屏蔽122，諸如第2圖所示。當在第二位置中安置時，在導電屏蔽122與環108之間缺乏電氣耦接引發環108電氣浮動，且因此不接地。
下一步，在1010處，在基板102上執行電漿增強沈積製程。沈積製程可在基板102之至少一些部分的頂部上(例如)沈積層1112(例如，諸如第11C圖所示)。本發明人已觀察到，藉由在第二位置中安置基板支撐件100的同時執行電漿增強沈積製程，可獲得與習知沈積製程相比材料1114在特徵1102之底表面1104上之較高覆蓋度。本發明人認為，藉由在第二位置中提供基板支撐件100，且從而維持環108處於電氣浮動狀態，在沈積製程期間可獲得相對於電漿之電位的環108之最大電位，從而導致在基板102的頂部上沈積材料層，以使得特徵1102之底表面1104上的材料1114之量大於側壁1110上的材料1114之量。
沈積製程可為適合於沈積材料用於半導體裝置製造的任何類型沈積製程。舉例而言，沈積製程可為物理氣相沈積(physical vapor deposition；PVD)製程、電漿增強化學氣相 沈積(plasma enhanced chemical vapor deposition；PECVD)製程或類似製程。層1112可包含適合於半導體裝置製造的任何材料(例如，介電層、障壁層、導電層、功函數層或類似者)。
在1010處執行電漿增強沈積製程後，該方法大體結束及基板102可行進用於進一步處理以完成所欲半導體裝置。舉例而言，在一些實施例中，可將基板支撐件100移動至另一位置(例如，返回至第1圖所示之第一位置)及可執行額外蝕刻製程以蝕刻沈積製程期間所沈積的層。可執行其他製程，諸如退火、電漿處理或類似者。
第12圖描述根據本發明之一些實施例適合於與上述處理套組一起使用的處理腔室之示意圖。適宜物理氣相沈積腔室之實例包括ALPS® Plus及SIP ENCORE®物理氣相沈積處理腔室，兩者可購自美國加州聖克拉拉市的應用材料公司。來自應用材料公司或其他製造商的其他處理腔室亦可受益於本文所揭示之本發明方法。
處理腔室1200含有用於接收基板1204(例如，上文所描述之基板102)的基板支撐基座1202(例如，上文所描述之基板支撐件100)及濺射源(諸如目標1206)。可在接地腔室壁1208內定位基板支撐基座1202，該接地腔室壁可為腔室壁(如圖所示)或接地屏蔽(圖示接地屏蔽1240覆蓋目標1206上方的處理腔室1200之至少一些部分)。在一些實施例中，可在目標下方延伸接地屏蔽1240以亦圍束基座1202。
可將目標1206耦接至源分配平板(未圖示)。源分 配平板可由適宜導電材料製成以將功率自一或更多個電源傳導至目標1206。可使用任何數目的電源向目標1206提供功率以容納處理腔室1200內所執行的特定應用或製程。舉例而言，在一些實施例中，直流電源1226及射頻電源1224可經由源分配平板向目標1206分別提供直流功率及射頻功率。在此類實施例中，可使用直流電源1226將負電壓或偏壓施加於目標1206。在一些實施例中，可提供複數個射頻電源(例如，兩個或更多個)以用複數個上述頻率提供射頻能量。
可提供接地屏蔽1240以覆蓋處理腔室1200之蓋之外表面。可將接地屏蔽1240(例如)經由腔室主體之接地連接耦接至接地。接地屏蔽1240可包含任何適宜導電材料，諸如鋁、銅或類似材料。在接地屏蔽1240及分配平板之外表面與目標1206之間提供絕緣間隙1239以防止射頻能量及直流能量直接路由至接地。絕緣間隙可充有空氣或一些其他適宜介電材料，諸如陶瓷、塑膠或類似材料。
可經由介電隔離器1244在接地導電鋁適配器1242上支撐目標1206。目標1206包含待在濺射期間在基板1204上沈積之材料，諸如金屬或金屬氧化物。在一些實施例中，可將背板(未圖示)耦接至目標1206之面向源分配平板的表面1232。背板可包含諸如銅鋅、銅鉻或與目標相同的材料之導電材料，以使得射頻功率及直流功率可經由背板耦接至目標1206。或者，背板可不導電及可包括諸如電氣引線或類似者之導電元件(未圖示)用於將射頻功率及直流功率耦接至目標1206。
基板支撐基座1202具有面向目標1206之主要表面的基板支撐表面1210及支撐待處理之基板1204。在一些實施例中，可圍繞基板支撐基座1202的至少一部分安置外殼1220(例如，上文所描述之外殼130)。基板支撐基座1202可在處理腔室1200之處理體積1248中支撐基板1204。將處理體積1248界定為在處理期間基板支撐基座1202上方的區域(例如，當處於處理位置中時，目標1206與基板支撐基座1202之間的區域)。
在一些實施例中，可使基板支撐基座1202垂直移動穿過連接至底部腔室壁1252的波紋管1250，以允許經由處理處理腔室1200之下部分中的負載閉鎖閥(未圖示)將基板1204傳送至基板支撐基座1202上及此後舉升至一或更多個位置處以便處理(例如，如上文所描述)。
可將一或更多種處理氣體自氣體源1254經由質量流量控制器1256供應至處理腔室1200之下部分中。可提供排氣口1258及將排氣口經由閥1260耦接至泵(未圖示)用於排出處理腔室1200之內部的氣體及促使維持處理腔室1200內的所欲壓力。
在一些實施例中，可將一或更多個電源(圖示射頻偏壓電源1262及直流電源1264)耦接至基板支撐基座1202。當存在時，可將射頻偏壓電源1262耦接至基板支撐基座1202以引發基板1204上的負直流偏壓。另外，在一些實施例中，在處理期間可在基板1204上形成負直流自偏壓。
在一些實施例中，處理腔室1200可進一步包括屏蔽 1274(例如，上文所描述之導電屏蔽122)，將該屏蔽連接至適配器1242之突出部分1276。隨後密封適配器1242及將適配器接地至腔室壁1208。大體而言，屏蔽1274沿適配器1242之壁及腔室壁1208向下延伸至基板支撐基座1202之上表面下方，及該屏蔽向上返回直至到達基板支撐基座1202之上表面，形成向內延伸突出部分1228(例如，上文所描述之向內延伸突出部分154)。在一些實施例中，一或更多個接地帶1230(例如，上文所描述之第一接地帶128)可將屏蔽1274電氣耦接至外殼1220。在一些實施例中，在屏蔽1274之向內延伸突出部分1228的頂部上放置環1286(例如，上文所描述之環108)。在處理期間，可使用額外沈積環1222(例如，上文所描述之沈積環106)屏蔽基板1204之週邊。
在一些實施例中，可圍繞處理腔室1200安置磁體1290用於在基板支撐基座1202與目標1206之間選擇性提供磁場。舉例而言，如第12圖所示，可圍繞恰好位於基板支撐基座1202上方的區域中之腔室壁1208之外部安置磁體1290。在一些實施例中，可另外或或者在其他位置(諸如鄰接適配器1242)中安置磁體1290。磁體1290可為電磁體及可經耦接至電源(未圖示)以便控制由電磁體所產生之磁場之量值。
可提供控制器1218及將該控制器耦接至處理腔室1200之各種部件以控制該等部件之操作。控制器1218包括中央處理單元(central processing unit；CPU)1212、記憶體1214及支援電路1216。控制器1210可直接或經由與特定處理腔室 及/或支撐系統部件關聯的電腦(或控制器)控制處理腔室1200。控制器1218可為可在用於控制各種腔室及子處理器的工業設置中所使用的任何形式之通用電腦處理器之一。控制器1218之記憶體或電腦可讀取媒體1214可為可易於取得之記憶體中之一或更多者，該等記憶體諸如隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、軟碟、硬碟、光學儲存媒體(例如，壓縮光碟或數位視訊光碟)、快閃驅動器或任何其他形式之本端或遠端數位儲存器。將支援電路1216耦接至CPU 1212，用於以習知方式支援該處理器。該等電路包括快取記憶體、電力供應、時脈電路、輸入/輸出電路系統及子系統以及類似者。可在記憶體1214中將本文所描述之本發明方法儲存為軟體常用程式，該等軟體常用程式可經執行或調用以用本文所描述之方式控制處理腔室1200之操作。亦可藉由第二CPU(未圖示)儲存及/或執行軟體常式，該第二CPU遠離正藉由CPU 1212控制之硬體定位。
因此，本文提供用於處理基板之方法及處理套組之實施例。在至少一些實施例中，本發明處理套組可促進處理套環之選擇性接地以容納所欲製程之需求。另外，當接地時，本發明處理套組可提供與使用習知使用的處理套組相比處理套環與導電處理腔室部件之更加穩固的電氣耦接。
儘管上文所述係針對本發明之實施例，但是可在不脫離本發明之基本範疇的情況下設計出本發明之其他及進一步實施例。
100‧‧‧基板支撐件
102‧‧‧基板
104‧‧‧處理套組
106‧‧‧沈積環
108‧‧‧環
110‧‧‧第一環形通道
112‧‧‧調整片
114‧‧‧唇
116‧‧‧上表面
118‧‧‧第二通道
119‧‧‧第三通道
120‧‧‧導電構件
121‧‧‧第二導電構件
122‧‧‧導電屏蔽
124‧‧‧向下延伸環
126‧‧‧向上延伸部分
128‧‧‧第一接地帶
130‧‧‧外殼
132‧‧‧主體
134‧‧‧基板支撐表面
136‧‧‧緊固件
140‧‧‧緊固件
142‧‧‧墊圈
144‧‧‧主體
146‧‧‧調整片
148‧‧‧底部
150‧‧‧特徵
152‧‧‧末端
154‧‧‧向內延伸突出部分
156‧‧‧外表面
158‧‧‧第一層
160‧‧‧第二層
162‧‧‧第三層
166‧‧‧第一端
168‧‧‧第二端
170‧‧‧中心部分

Claims (20)

  1. 一種用於處理一基板之方法，該方法包含以下步驟：在安置於一處理腔室之一處理體積下方的一基板支撐件之頂部上放置一基板，該處理腔室具有圍繞該處理體積的一接地屏蔽及藉由該接地屏蔽選擇性可支撐的一導電蓋環；在一第一位置中安置該基板支撐件，使得該基板支撐件不接觸該導電蓋環，並使得電氣耦接至該導電蓋環的一第一導電構件接觸該接地屏蔽以將該導電蓋環電氣耦接至該接地屏蔽；以及在該基板上執行一電漿增強蝕刻製程。
  2. 如請求項1所述之方法，其中當該基板支撐件處於該第一位置中時，在該接地屏蔽上放置該導電蓋環。
  3. 如請求項1所述之方法，其中在該基板上執行該電漿增強蝕刻製程之步驟包含以下步驟：自一射頻電源以大於約27MHz之一頻率提供一功率以點燃一處理氣體以形成一電漿；以及蝕刻安置於該基板之頂部上的一層。
  4. 如請求項3所述之方法，其中蝕刻安置於該基板之頂部上之該層之步驟包含以下步驟：自該基板中所形成的一特徵結構之一底部再分配該層的至少一部分至該基板中所形成的該特徵結構之一側壁。
  5. 如請求項1所述之方法，其中當處於該第一位置中時，自該基板之一頂表面至該導電蓋環之一底表面的一距離為約5毫米至約20毫米。
  6. 如請求項1所述之方法，其中該第一導電構件為一墊圈、一管狀或實心環，或一側傾線圈彈簧之一者。
  7. 如請求項1所述之方法，其中該接地屏蔽包括一向內延伸突出部分，該向內延伸突出部分終止於該接地屏蔽之一端，且其中該導電蓋環包括一第一通道，該第一通道形成於該導電蓋環之一底部中並經配置以與該接地屏蔽之該端介面連接。
  8. 如請求項7所述之方法，其中該第一導電構件係部分地設置於一第二通道中，該第二通道形成於該導電蓋環之一底表面中，並設置成從該第一通道徑向向外，其中該第一導電構件經設置使得該第一導電構件接觸該向內延伸突出部分之一內部底表面。
  9. 如請求項7所述之方法，其中該第一導電構件係部分地設置於一第二通道中，該第二通道形成於該第一通道之上表面中，其中該第一導電構件經設置使得該第一導電構件接觸該接地屏蔽之該端的一外緣。
  10. 如請求項7所述之方法，其中該第一導電構件係部分地設置於一第二通道中，該第二通道形成於該第一通道之內表面中，其中該第一導電構件經設置使得該第一導電構件接觸該接地屏蔽之該端的一內表面或一外表面。
  11. 如請求項10所述之方法，其中該接地屏蔽包括一突起部分，該突起部分從該接地屏蔽之該端延伸，並經配置以與該第一導電構件介面連接。
  12. 如請求項10所述之方法，其中該接地屏蔽包括一第二導電構件，該第二導電構件電氣耦接至該接地屏蔽，該第二導電構件經配置以與該第一導電構件介面連接。
  13. 如請求項1所述之方法，該方法進一步包含以下步驟：在一第二位置中安置該基板支撐件，使得該基板支撐件接觸該導電蓋環，並使得電氣耦接至該導電蓋環之一導電構件不接觸該接地屏蔽，其中該導電蓋環係電氣浮動；以及執行一電漿增強沈積製程。
  14. 如請求項13所述之方法，其中執行該電漿增強沈積製程之步驟包含以下步驟：在該基板之頂部上沈積一材料層，使得在該基板中所形成之一特徵結構之一底部之頂部上沈積的一材料量大於在該 基板中所形成之該特徵結構之一側壁之頂部上沈積的一材料量。
  15. 如請求項13所述之方法，其中在該第二位置中安置該基板支撐件之步驟包含以下步驟：舉升該基板支撐件，使得安置於該基板之頂部上之一沈積環的一部分與自該導電蓋環向內徑向延伸的該導電蓋環之一唇介面連接，以自該接地屏蔽的一部分提升該導電蓋環的一部分，使得該導電構件不接觸該接地屏蔽。
  16. 一種電腦可讀取媒體，具有多個指令儲存於該電腦可讀取媒體上，當該些指令執行時，該些指令使得處理一基板之一方法被執行於一處理腔室中，該方法包括以下步驟：在安置於一處理腔室之一處理體積下方的一基板支撐件之頂部上放置一基板，該處理腔室具有圍繞該處理體積的一接地屏蔽及藉由該接地屏蔽選擇性可支撐的一導電蓋環；在一第一位置中安置該基板支撐件，使得該基板支撐件不接觸該導電蓋環，並使得電氣耦接至該導電蓋環的一第一導電構件接觸該接地屏蔽以將該導電蓋環電氣耦接至該接地屏蔽；以及在該基板上執行一電漿增強蝕刻製程。
  17. 如請求項16所述之電腦可讀取媒體，其中在該基板上執行該電漿增強蝕刻製程之步驟包含以下步驟： 自一射頻電源以大於約27MHz之一頻率提供一功率以點燃一處理氣體以形成一電漿；以及蝕刻安置於該基板之頂部上的一層。
  18. 如請求項17所述之電腦可讀取媒體，其中蝕刻安置於該基板之頂部上之該層之步驟包含以下步驟：自該基板中所形成的一特徵結構之一底部再分配該層的至少一部分至該基板中所形成的該特徵結構之一側壁。
  19. 如請求項16所述之電腦可讀取媒體，其中該方法進一步包含以下步驟：在一第二位置中安置該基板支撐件，使得該基板支撐件接觸該導電蓋環，並使得電氣耦接至該導電蓋環之一導電構件不接觸該接地屏蔽，其中該導電蓋環係電氣浮動；以及執行一電漿增強沈積製程。
  20. 如請求項19所述之電腦可讀取媒體，其中執行該電漿增強沈積製程之步驟包含以下步驟：在該基板之頂部上沈積一材料層，使得在該基板中所形成之一特徵結構之一底部之頂部上沈積的一材料量大於在該基板中所形成之該特徵結構之一側壁之頂部上沈積的一材料量。
TW103108419A 2013-03-14 2014-03-11 使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置 TWI515765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/831,424 US8865012B2 (en) 2013-03-14 2013-03-14 Methods for processing a substrate using a selectively grounded and movable process kit ring
US13/831,363 US9472443B2 (en) 2013-03-14 2013-03-14 Selectively groundable cover ring for substrate process chambers

Publications (2)

Publication Number Publication Date
TW201508811A TW201508811A (zh) 2015-03-01
TWI515765B true TWI515765B (zh) 2016-01-01

Family

ID=51625126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108419A TWI515765B (zh) 2013-03-14 2014-03-11 使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置

Country Status (4)

Country Link
KR (1) KR102240762B1 (zh)
CN (1) CN105009252B (zh)
TW (1) TWI515765B (zh)
WO (1) WO2014159222A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
CN107731650B (zh) * 2016-08-10 2019-11-29 北京北方华创微电子装备有限公司 反应腔室以及半导体加工设备
US9773665B1 (en) * 2016-12-06 2017-09-26 Applied Materials, Inc. Particle reduction in a physical vapor deposition chamber
CN108231525B (zh) * 2016-12-14 2020-03-31 北京北方华创微电子装备有限公司 一种腔室和半导体设备
JP7055040B2 (ja) * 2018-03-07 2022-04-15 東京エレクトロン株式会社 被処理体の載置装置及び処理装置
JP6995008B2 (ja) * 2018-04-27 2022-01-14 東京エレクトロン株式会社 基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670436B2 (en) * 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US20070116872A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Apparatus for thermal and plasma enhanced vapor deposition and method of operating
US7988814B2 (en) * 2006-03-17 2011-08-02 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
US7981262B2 (en) * 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
CN102017077B (zh) * 2008-05-02 2012-09-19 应用材料公司 用于射频物理气相沉积的处理套组
US8287650B2 (en) * 2008-09-10 2012-10-16 Applied Materials, Inc. Low sloped edge ring for plasma processing chamber
US8900471B2 (en) * 2009-02-27 2014-12-02 Applied Materials, Inc. In situ plasma clean for removal of residue from pedestal surface without breaking vacuum
US9834840B2 (en) * 2010-05-14 2017-12-05 Applied Materials, Inc. Process kit shield for improved particle reduction
US8485128B2 (en) * 2010-06-30 2013-07-16 Lam Research Corporation Movable ground ring for a plasma processing chamber
CN108359957A (zh) * 2010-10-29 2018-08-03 应用材料公司 用于物理气相沉积腔室的沉积环及静电夹盘

Also Published As

Publication number Publication date
CN105009252B (zh) 2017-07-28
CN105009252A (zh) 2015-10-28
KR102240762B1 (ko) 2021-04-14
WO2014159222A1 (en) 2014-10-02
TW201508811A (zh) 2015-03-01
KR20150131227A (ko) 2015-11-24

Similar Documents

Publication Publication Date Title
TWI515765B (zh) 使用選擇性接地且可移動的處理套環用以處理基板的方法與裝置
US9472443B2 (en) Selectively groundable cover ring for substrate process chambers
US10163610B2 (en) Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US8865012B2 (en) Methods for processing a substrate using a selectively grounded and movable process kit ring
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
US9593410B2 (en) Methods and apparatus for stable substrate processing with multiple RF power supplies
US9443753B2 (en) Apparatus for controlling the flow of a gas in a process chamber
US7767055B2 (en) Capacitive coupling plasma processing apparatus
US11387134B2 (en) Process kit for a substrate support
KR20160029073A (ko) 엣지 임계 치수 균일성 제어를 위한 프로세스 키트
US10269543B2 (en) Lower electrode and plasma processing apparatus
JP2012507174A (ja) 低い浸食感度を有するプロセスキット
JP2022542090A (ja) プロセスキットのシース及び温度制御
US9315891B2 (en) Methods for processing a substrate using multiple substrate support positions
US10923333B2 (en) Substrate processing apparatus and substrate processing control method
TW202135219A (zh) 雙極靜電吸盤上的邊緣均勻性調諧
US20220344134A1 (en) Process kit for a substrate support
JP7224511B2 (ja) 堆積の均一性を改善するための、様々なプロファイルを有する側部を有するシャドーフレーム
KR20200136040A (ko) 물리 기상 증착 챔버 내 전자석