TW201622062A - 藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝 - Google Patents

藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝 Download PDF

Info

Publication number
TW201622062A
TW201622062A TW104133611A TW104133611A TW201622062A TW 201622062 A TW201622062 A TW 201622062A TW 104133611 A TW104133611 A TW 104133611A TW 104133611 A TW104133611 A TW 104133611A TW 201622062 A TW201622062 A TW 201622062A
Authority
TW
Taiwan
Prior art keywords
electrode
electrodes
esc
wafer
substrate
Prior art date
Application number
TW104133611A
Other languages
English (en)
Inventor
范提薩克 巴隆
Original Assignee
艾維太克股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾維太克股份有限公司 filed Critical 艾維太克股份有限公司
Publication of TW201622062A publication Critical patent/TW201622062A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種用於真空處理系統之晶圓的夾具或夾盤，包含：一非導電本體，具有一第一平表面以及和該第一表面相對的一第二表面，該第一表面用於配置一基板(晶圓)於該第一表面上。該本體包含複數個電極對，各個電極對包含具有第一電極表面的第一電極，和具有第二電極表面的第二電極，該等電極表面經由一導電手段彼此互連，且實質上平行於該第一和第二表面配置，該第一電極位在相較於該第二電極更靠近該第一表面，且該第二電極位在相較於該第一電極更靠近該第二表面。此種本體影響可以使用在晶圓和射頻電位上的支座之間的射頻耦合，用以在薄膜沉積或其他基板處理期間達成均勻之薄膜應力變化/分佈。

Description

藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝
本發明有關於使用於薄膜沉積(PVD、CVD)的方法和配置，其中射頻偏壓被施加於支座，以夾緊(夾住)基板至該支座。射頻夾盤是半導體工業中共同所知和廣泛使用的。它們使用於穩固地固持介電基板(例如矽晶圓)在晶圓支座或晶圓固持器上，而不需要額外的機械夾緊手段。固持力可以開啟和關閉，在半導體基板的高度自動製程中是一項優點。
利用獨立薄膜結構的應用，例如體內聲波(BAW)或表面聲波(SAW)濾波器，某些層需要+/-50MPa應力控制。為了要確保此限制，不僅是晶圓至晶圓均勻性，而且在晶圓上的整體應力均勻性也是關鍵的。假如在結構或晶圓上的薄膜應力變化太大，薄膜可逐漸破裂或剝落。在一些BAW應用中，由於結構理由不需要緊的應力控制，然而保持緊的應力分佈以達成均勻耦合係數，是超過所欲的。
在薄膜蝕刻或沉積期間，使用ESC夾盤控制晶圓的溫度是常見的慣例。有兩種類型的ESC，以當處理基板時控制溫度：強森瑞貝克(J-R)類型，其中上介電層具有殘餘導電性，以及哥倫布類型，其中上介電層是高電阻的。哥倫布類型具有下述優點，具有來自電極的低漏電流，以及抓緊力幾乎不受溫度影響。哥倫布類型ESC的一可行實施例顯示於第1圖。如何建造和應用這些ESC的方法敘述於US 20060043065(A1)、US 2006164785(Semco公司)、US 2003-0095370A1、US_20130279066_A1和其他專利文件。在US_20130284709_A1中，揭露一種內部和外部RF電極嵌入在具有低射頻損失的ESC介電圓盤之應用。
在許多應用中，使用哥倫布或J-R類型ESC於處理室中，其中基板是以射頻來處理。尤其是，當施加高射頻電壓時，觀察到電荷累積在ESC的上介電層上。在此例中，存有在處理之後基板未被釋放之風險。
習知技術的缺點：
由AMS公司提出達成非常緊固的應力控制之方法。此系統使用雙磁控管濺鍍，在目標物和可變磁場之間施加AC電力。可變磁場是此配置的必需部分以控制應力均勻性，藉由電磁鐵或由電動機所移動的永久磁鐵所產生。說明的是，應力均勻性可被保持在規格範圍內，以及亦在整體目標物有效期之期間。
此種系統的缺點是，為了要改進應力均勻性且將之保持在特定範圍內，薄膜(例如氮化鋁AlN)的總沉 積厚度是相當不均勻的。因此，此需要其他製造步驟，以及使用修飾模組，將薄膜厚度修飾減低以符合特定的厚度，舉例而言，例如藉由離子束研磨。
本發明之解決方式：
在使用射頻電力用於支座(夾盤)偏壓應用的系統中，有其他影響和控制整體晶圓上的應力分佈的方式。控制晶圓上之應力均勻性或分佈之明確方法是，藉由利用射頻電力耦合路徑至晶圓的變化。在局部基礎上改變在晶圓(基板)和支座(夾盤)之間的射頻電力耦合，將局部地衝擊應力。晶圓和支座之間得到越強的射頻耦合，在應力上建造更為壓縮的。因此，使用少的或弱的射頻耦合將導致薄膜應力更為抗拉的。藉由使用此原理，夾盤設計可包含材料的各種組合矩陣/圖案，有具有不同介電常數(相對介電係數)之導電、半導電(不同摻雜)及/或絕緣材料，且因此影響在夾盤和晶圓自身之間的耦合，導致在整體晶圓上之所欲的/定義的壓力剖面。
a.m.原理的主要優勢在於：
它是硬體解決方式，從薄膜應力均勻性議題解耦合厚度均勻性問題。此允許處理參數保持是開放的，以使得在照顧到應力變化均勻性時，藉由本發明之夾盤和至晶圓之最佳化射頻耦合，最佳化厚度均勻性。
由於在薄膜沉積之期間厚度均勻性可以已最佳化，較少需要或不需要用於將層厚度修飾至所欲的值的後續處理。
此技術可以使用於在各種薄膜沉積配置和各種類型的膜之應力控制。在下述，將顯示經由反應PVD濺鍍和AlN薄膜的資料，然而此將不限制本發明一般性原理。
第1圖為具有附加外部電極的ESC夾盤。
第2圖顯示沉積於200mm晶圓上之層的薄膜應力以及使用類似的ESC夾盤。
第3圖為具有附加內部電極的ESC夾盤。
第4圖顯示沉積於200mm晶圓上之層的薄膜應力以及使用類似的ESC夾盤。
第5圖為具有修改薄膜應力變化之附加電極的ESC夾盤。
第6圖為ESC夾盤，其中上表面包含具有不同特性(摻雜類型、摻雜濃度、相對介電係數)的各種區域，其經由射頻耦合修改而修改薄膜應力變化。
第7圖為具有各種電極配置的ESC夾盤。在此例中，電極區域、形狀以及電極和晶圓之間的距離是變化的，以修改射頻耦合。
第8圖為具有非對稱電極配置的ESC夾盤。在此例中，電極區域、形狀以及電極和晶圓之間的距離是變化的，以修改射頻耦合。再者，電極顯示為塊材，其可能較容易於製造。
本發明之概念可藉由使用靜電夾盤(ESC)而實行，其中不同的電極被嵌入至非導電本體，且因此影響/修改耦合至晶圓的電容或導電射頻電力，且因而修改沉積的薄膜應力。
如第1圖所示是簡單概要圖，其中在射頻電位上的支座以及ESC夾盤，如圖所示。在ESC本體的內部是ESC電極，將射頻電力電容耦合至晶圓和電漿，如圖所示。如圖所示，有附加的外部電極，也是將射頻電力耦合至晶圓。附加電極的形狀可依據夾盤的形狀(方形、圓形)而變化。由於正常晶圓具有圓形特性，首先將考量圓形電極，其同心地指向晶圓中心。在第一近似，可以採用此電極材料作為具有特定阻抗的導體。然而，可以改變此電極的材料類型，使得以所欲之方式影響射頻耦合。
第2圖顯示在200mm晶圓上之所得薄膜應力。在晶圓邊緣上的晶圓應力相較於晶圓中心是更壓縮的。
第3圖描述和第1圖類似具有附加電極的配置。該附加(內部)電極位於中心區域，以強調修改的射頻射頻之衝擊。
第4圖顯示對應於第3圖的夾盤配置在200mm晶圓上之所得薄膜應力。相較於第2圖，在晶圓中心的薄膜應力是更為壓縮的。因此，增加較多射頻耦合中心/區域至夾盤本體，將導致在晶圓上的薄膜應力之 整體範圍的減低，且因此達成所欲之指定值。此概要地顯示於第5圖，其中除了ESC電極以外，更建造電極1和2，因此衝擊預期有顯著張應力之區域。改善在這些張應力區域中的射頻耦合，將導致更壓縮的薄膜應力，且因此整個晶圓上的薄膜應力之整體範圍將變小，這是高度期望的。電極1和2可以是不同材料及/或組合所製成，它們的阻抗/電抗修改射頻耦合。
除了改善射頻耦合路徑，亦可從這些區域解耦合或遮蔽(屏蔽)射頻，其也將導致薄膜應力修改(圖未示)。舉例來說，可以在夾盤本體中配置電極，電極位於接地電位上(或並未連接至射頻電場的任何給定電位)，且因此從特定區域解耦合射頻電場，減低在這些已遮蔽/屏蔽的區域中射頻偏壓的衝擊，其將再次局部地影響沉積層的應力。
電極並非必須朝著支座/夾盤或晶圓中心而同心地配置。在另一實施例中，可以配置以特定圖案(例如瓦狀(方形、矩形)、棋盤、長條)安排的複數個電極，其將導致所欲之薄膜應力變化。此可基於本發明之原理加上在給定基板/夾盤組態上之視圖而決定，換言之，將相應地採用圓的(圓形的)、矩形或方形基板。
本發明原理的另一替代方案是，使用具有不同摻雜區域及/或導電/絕緣材料矩陣的ESC夾盤，其將調整阻抗且因此影響至晶圓的射頻耦合。此將主要地顯示於第6圖，其中將射頻電力耦合至晶圓之各個區域(區域1至4)具有不同的特性。這些特性可以變化，例如在 影響阻抗、電抗之摻雜、介電常數(相對介電係數)上，且因此改變射頻耦合，且最後導致在薄膜應力的變動。此原理可以簡要地應用於J-R ESC夾盤中。
另一方法可以是，僅藉由變化傳送射頻電場的ESC電極以及晶圓之間的距離，改變在晶圓/支座介面上的射頻電容耦合。此方法示於第7圖。此處，在ESC電極和晶圓之間的距離d是刻意地改變，以增加或減低射頻電場影響。圖式中顯示四個ESC電極，其和晶圓有不同的距離(d1≠d2≠d3≠d4)。
再者，為了要達成所欲之應力控制，並不需要在上電極和下電極之間的(尺寸上)對稱性，如上所述非對稱電極提供相同的效益。此概要地顯示於第8圖，其中未顯示形狀與下電極不同的上電極。距離變動(d1≠d2≠d3≠d4≠d5)亦顯示於第7圖。另外，ESC電極可藉由不同技術所製造。可應用網版印刷技術，且產生在上電極和下電極之間的互連(通孔)，以傳遞射頻訊號。可替代地，這些電極可以從不同的金屬(導電)材料而相當龐大地製造，且和ESC本體接合，及/或使用特殊製程(類似燒結法)，其中藉由摻雜非導電基座/本體材料，從陶瓷類型材料製造導電電極。塊體電極亦概要地顯示於第8圖。
另一替代方法可以是遞送不同電位的射頻電力至晶圓上的不同位置。可藉由下述實行，使用2個以上的射頻產生器，或是提供來自射頻產生器的相同電位的射頻電力，以及使用在射頻線中的不同衰減，以變化 射頻電力。當然，傳輸線必須包含射頻匹配，以採用將可以耦合射頻電力至電漿的阻抗。假如使用多於一個的射頻產生器，必須使用相位移單元(主震盪器)，以避免干擾和駐波。
本發明並未指定高電壓電位及/或特定波形如何產生、饋入或分佈，其可能是在特定ESC夾盤應用中的晶圓夾緊所需的。本發明的應力控制原理是廣泛的且因此可以應用於單極、雙極和多極ESC夾盤。
再者，本發明並未侷限於ESC夾盤，假如例如高夾緊力不是所需的。亦可使用提議的支座設計加上嵌入電極，做為被動支座，而不需要施加高電壓至ESC電極，其中僅使用射頻耦合用於改變薄膜之應力。不具有主動夾緊力的這些被動夾盤將顯出在射頻耦合上的較低效能，然而應力控制原理將仍是可運用的。
結果和摘要，一種用於真空處理系統的夾具或夾盤，包含：一本體，具有一第一平表面以及和該第一表面相對的一第二表面，該第一表面用於配置例如晶圓的一基板於該第一表面上，該本體包含複數個電極對，各個電極對包含具有第一電極表面的第一電極，和具有第二電極表面的第二電極，該等電極表面經由一導電手段彼此互連，且實質上平行於該第一和第二表面配置，該第一電極位在相較於該第二電極更靠近該第一表面，且該第二電極位在相較於該第一電極更靠近該第二表面。一種夾具，其中該等電極對是並列地配置，第一電極完全地包圍第二電極對。一種夾具，其中該等電極對是繞著一共同對稱軸而同心地配置。
一種夾具，其中該等電極對實質上具有類似下述形狀：方形、矩形、圓形、圓環。
一種夾具，其中該等電極對以下述方式並列配置：棋盤圖案、瓦狀電極表面的不規則圖案、一條接著另一條、該等變型的組合。
一種夾具，其中一電極或電極對的至少一區域和其他電極或電極對是不同的。
一種夾具，其中距離d是選定的，用以描述靠近該第一表面的一電極表面以及相鄰於該第一表面之一基板的表面之間的有效距離，該距離針對該等電極對的至少一者係與針對該ESC本體中的所有其他電極對是不同的。
一種具有本體的夾具，其中在該等表面之一表面上配置一材料層，具有局部變化材料特性，導致局部變化射頻耦合特性。
一種具有本體的夾具，由於該本體的材料變化，故具有局部變化射頻耦合特性。
一種靜電式夾盤(ESC)，包含一支座，可操作地與一射頻源連接，以建立一射頻電位/射頻偏壓；該支座包含一表面；如上所述的一本體，其具有與該支座的表面相鄰配置之第二表面，因此藉由上述特點而修改支座和該基板之間的射頻耦合特徵。
一種在真空處理系統中如上所述的夾具之用途，用於在真空沉積、熱處理或其他而處理該基板之期間，將基板夾緊，以達成預定之薄膜應力變化/分佈。
一種在真空處理系統中如上所述的夾具之用途，該夾具為ESC的一部分，用於在真空沉積、熱處理或其他而處理該基板之期間，將基板夾緊，以達成預定之薄膜應力變化/分佈。
一種用於在真空處理系統中處理基板之製程，包含一夾具，用於將待被處理的基板夾緊，該夾具具有如上所述之特性。
一種用於在真空處理系統中處理基板之製程，包含一ESC，用於將待被處理的基板夾緊，該ESC具有一夾具，具有如上所述之特性。
不需多加說明的是，可將功能或材料特點組合為技術上可理解的或有益的。事實是列出這些特點，將確保其理解，並不意謂著它們是不可組合的，或表示放棄可組合性。
摘要：
使用晶圓和支座之間的射頻耦合之變化，以達成在薄膜沉積期間之均勻薄膜應力變化/分佈。
一種夾盤/夾具，其具有2個以上的不同方式(稱為路徑)，以將射頻電力偏壓耦合至晶圓，且修改所欲之薄膜應力變化。
射頻路徑可使用電容及/或直接導電耦合或它們的組合。
其中，各個射頻路徑藉由個別的射頻源而被供應不同的射頻電位。
其中，各個射頻路徑藉由使用對應之衰減而被供應不同的射頻電位。
一種夾盤/支座，和晶圓表面/介接，包含具有不同特性的區域，以變化射頻耦合。
這些區域的特性在表面面積、摻雜類型、摻雜濃度及/或相對介電係數上變化，以修改電容射頻耦合。
一種夾盤/支座，經由使用不同厚度介電材料，藉由變化晶圓及ESC/射頻電極之間的距離，修改電容射頻耦合。
應該亦包括，修改介電材料的厚度以及相對介電係數之組合。
outer eletrode‧‧‧外部電極
ESC body‧‧‧ESC本體
interconnect‧‧‧互連
ESC eletrode‧‧‧ESC電極
wafer‧‧‧晶圓
pedestal with RF potential‧‧‧具有射頻電位的支座
BG inlet‧‧‧BG入口

Claims (11)

  1. 一種用於真空處理系統的夾具或夾盤，具有一非導電本體，具有一第一平表面以及和該第一表面相對的一第二表面，該第一表面用於配置例如晶圓的一基板於該第一表面上，該本體包含複數個電極對，各個電極對包含具有第一電極表面的第一電極，和具有第二電極表面的第二電極，該等電極表面經由一導電手段彼此互連，且實質上平行於該第一和第二表面配置，該第一電極位在相較於該第二電極更靠近該第一表面，且該第二電極位在相較於該第一電極更靠近該第二表面。
  2. 如請求項1之夾具，其中該等電極對是並列地(side by side)配置，第一電極完全地包圍第二電極對。
  3. 如請求項2之夾具，其中該等電極對是繞著一共同對稱軸而同心地配置。
  4. 如請求項1之夾具，其中該等電極對實質上具有下述形狀：方形、矩形、圓形、或圓環。
  5. 如請求項1之夾具，其中該等電極對以下述方式並列配置：棋盤圖案、瓦狀電極表面的不規則圖案、 一條接著另一條、該等變型的組合。
  6. 如請求項1之夾具，其中一電極或電極對的至少一區域和其他電極或電極對是不同的。
  7. 如請求項1之夾具，其中距離d是選定的，用以描述靠近該第一表面的一電極表面以及相鄰於該第一表面之一基板的表面之間的有效距離，該距離針對該等電極對的至少一者係與針對該ESC本體中的所有其他電極對是不同的。
  8. 如請求項1之具有本體的夾具，其中在該等表面之一表面上配置一材料層，具有局部變化材料特性，導致局部變化射頻耦合特性。
  9. 一種靜電式夾盤(ESC)，包含一支座，可操作地與一射頻源連接，以建立一射頻電位或一射頻偏壓，該ESC包含配置於該支座上如請求項1之夾具。
  10. 一種用於在真空處理系統中處理基板之製程，包含如請求項1之夾具，用於將待被處理的基板夾緊。
  11. 一種用於在真空處理系統中處理基板之製程，包含一ESC，用於將待被處理的基板夾緊，該ESC具有如請求項1之夾具。
TW104133611A 2014-10-14 2015-10-14 藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝 TW201622062A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462063478P 2014-10-14 2014-10-14

Publications (1)

Publication Number Publication Date
TW201622062A true TW201622062A (zh) 2016-06-16

Family

ID=54291311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133611A TW201622062A (zh) 2014-10-14 2015-10-14 藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝

Country Status (6)

Country Link
US (1) US20170250099A1 (zh)
EP (1) EP3207565A1 (zh)
KR (1) KR20170070041A (zh)
CN (1) CN107624196A (zh)
TW (1) TW201622062A (zh)
WO (1) WO2016059045A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682574B2 (en) 2018-12-03 2023-06-20 Applied Materials, Inc. Electrostatic chuck design with improved chucking and arcing performance
US11584994B2 (en) 2019-01-15 2023-02-21 Applied Materials, Inc. Pedestal for substrate processing chambers
CN116762160A (zh) * 2020-11-16 2023-09-15 应用材料公司 用于应力均匀的rf偏压的区域控制的方法与设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3273773B2 (ja) * 1999-08-12 2002-04-15 イビデン株式会社 半導体製造・検査装置用セラミックヒータ、半導体製造・検査装置用静電チャックおよびウエハプローバ用チャックトップ
US6786175B2 (en) * 2001-08-08 2004-09-07 Lam Research Corporation Showerhead electrode design for semiconductor processing reactor
KR100511854B1 (ko) * 2002-06-18 2005-09-02 아네르바 가부시키가이샤 정전 흡착 장치
US6905984B2 (en) * 2003-10-10 2005-06-14 Axcelis Technologies, Inc. MEMS based contact conductivity electrostatic chuck
CN100470755C (zh) * 2004-03-19 2009-03-18 创意科技股份有限公司 双极型静电吸盘
US20070223173A1 (en) * 2004-03-19 2007-09-27 Hiroshi Fujisawa Bipolar Electrostatic Chuck
US7525787B2 (en) * 2005-09-30 2009-04-28 Lam Research Corporation Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of use and apparatus incorporating same
US7667944B2 (en) * 2007-06-29 2010-02-23 Praxair Technology, Inc. Polyceramic e-chuck
CN101872733B (zh) * 2009-04-24 2012-06-27 中微半导体设备(上海)有限公司 感测和移除被加工半导体工艺件的残余电荷的系统和方法
US8520360B2 (en) * 2011-07-19 2013-08-27 Lam Research Corporation Electrostatic chuck with wafer backside plasma assisted dechuck
US8668835B1 (en) * 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack

Also Published As

Publication number Publication date
CN107624196A (zh) 2018-01-23
EP3207565A1 (en) 2017-08-23
US20170250099A1 (en) 2017-08-31
WO2016059045A1 (en) 2016-04-21
KR20170070041A (ko) 2017-06-21

Similar Documents

Publication Publication Date Title
US11101107B2 (en) Ceramic layer for electrostatic chuck including embedded faraday cage for RF delivery and associated methods
JP6207780B2 (ja) ピクセル化された容量制御ｅｓｃ
US10276420B2 (en) Electrostatic chuck and semiconductor manufacturing apparatus
KR100748798B1 (ko) 플라즈마 에칭 장치
TWI657526B (zh) 用於搬運供加工之基板的靜電載體及製作此靜電載體的方法
TWI473197B (zh) 具有介電材料及／或具有可變厚度，剖面圖及／或形狀之腔室之靜電夾頭組件，使用方法及具有靜電夾頭組件之裝置
JP2020534667A (ja) ２つの埋込電極を有する基板支持体
KR102111504B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2007250967A (ja) プラズマ処理装置および方法とフォーカスリング
TW201622062A (zh) 藉由射頻耦合的薄膜應力均勻性控制以及具有調適射頻耦合的晶圓安裝
JP5602282B2 (ja) プラズマ処理装置およびフォーカスリングとフォーカスリング部品
JP4137419B2 (ja) プラズマ処理装置
KR102438861B1 (ko) Rf 전달을 위한 패러데이 케이지의 일부를 형성하는 클램프 전극 어셈블리를 포함하는 정전 척 및 연관된 방법들
JP4220316B2 (ja) プラズマ処理装置
JP5313375B2 (ja) プラズマ処理装置およびフォーカスリングとフォーカスリング部品
KR102449986B1 (ko) Rf 전달을 위해 임베딩된 패러데이 케이지를 포함하는 세라믹 정전 척 및 동작, 모니터링, 및 제어를 위한 연관된 방법들
KR102513417B1 (ko) 반도체 소자의 제조장치
JPWO2008029854A1 (ja) ドライエッチング装置及び方法
KR20130099443A (ko) 정전척 및 그 제조방법
TW201535580A (zh) 靜電夾盤