JP2022046207A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2022046207A
JP2022046207A JP2020152137A JP2020152137A JP2022046207A JP 2022046207 A JP2022046207 A JP 2022046207A JP 2020152137 A JP2020152137 A JP 2020152137A JP 2020152137 A JP2020152137 A JP 2020152137A JP 2022046207 A JP2022046207 A JP 2022046207A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
back surface
manufacturing
embedded member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020152137A
Other languages
English (en)
Inventor
現 豊田
Gen Toyoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020152137A priority Critical patent/JP2022046207A/ja
Priority to US17/409,499 priority patent/US11830847B2/en
Publication of JP2022046207A publication Critical patent/JP2022046207A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Figure 2022046207000001
【課題】一つの実施形態は、製造装置のメンテナンス負担を低減させることに適した半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【解決手段】一つの実施形態によれば、半導体装置の製造方法が提供される。製造方法は、第１の基板の周縁領域の部分を表面側から部分的に除去し、第１の基板における周縁領域に切り欠き部を形成することを含む。製造方法は、第１の基板の表面と第２の基板の表面とを直接接合により貼り合わせ、切り欠き部に応じた開口部が側方に開口された積層基板を形成することを含む。製造方法は、開口部に埋め込み部材を充填することを含む。
【選択図】図１

Description

本実施形態は、半導体装置の製造方法、及び半導体装置に関する。
半導体装置は、２つの基板の表面同士が貼り合わされ、一方の基板の裏面が研磨されて、積層基板として製造されることがある。このとき、製造装置のメンテナンス負担を低減させることが望まれる。
特開２０１３－１３１６５２号公報 特開２０１２－１７４９３７号公報 特開２００５－２６４１３号公報
一つの実施形態は、製造装置のメンテナンス負担を低減させることに適した半導体装置の製造方法、及び半導体装置を提供することを目的とする。
一つの実施形態によれば、半導体装置の製造方法が提供される。製造方法は、第１の基板の周縁領域の部分を表面側から部分的に除去し、第１の基板における周縁領域に切り欠き部を形成することを含む。製造方法は、第１の基板の表面と第２の基板の表面とを直接接合により貼り合わせ、切り欠き部に応じた開口部が側方に開口された積層基板を形成することを含む。製造方法は、開口部に埋め込み部材を充填することを含む。
図１は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 図２は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 図３は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 図４は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 図５は、第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 図６は、第２の実施形態にかかる半導体装置の構成を示す断面図である。 図７は、第２の実施形態にかかる半導体装置の構成を示す平面図である。 図８は、第２の実施形態における周縁部付近の構成を示す断面図である。 図９は、第２の実施形態における他の周縁部付近の構成を示す断面図である。 図１０は、第２の実施形態における主要部の構成を示す断面図である。 図１１は、第２の実施形態の変形例における周縁部付近の構成を示す断面図である。
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（第１の実施形態）
第１の実施形態にかかる半導体装置の製造方法は、積層基板として半導体装置を製造するための方法である。半導体装置の製造方法では、貼合装置で２つの基板の表面同士が直接貼合により貼り合わされる。直接貼合では、２つの基板の表面が、それぞれ、プラズマ等を用いて活性化され、接着剤等を用いずに、直接的に貼り合わせされる。そして、研磨装置で一方の基板の裏面が研磨される。このとき、基板の端面が湾曲面になっているため、研磨が進んでいくと、基板における研磨面の端部付近に、断面視で略ナイフ形状を有するナイフエッジ（第１のナイフエッジ）が発生することがある。この第１のナイフエッジは、強度的に弱いため、容易に欠けて、研磨装置内に端材（第１の端材）として散在され得る。これにより、研磨装置のクリーニング等のメンテナンス負担が増大し得る。
第１のナイフエッジの端材化を避けるために、貼り合わせ前において、一方の基板の表面の端部を予め除去する先トリミングを行うことが考えられる。この場合、一方の基板の周縁部を表面側から部分的に除去し、一方の基板の表面における周縁領域に切り欠き部を形成する。貼合装置で２つの基板の表面同士が直接貼合により貼り合わされ、研磨装置で一方の基板の裏面が研磨され、研磨が進んでいくと、研磨面と切り欠き部との間に、断面視で略ナイフ形状を有するナイフエッジ（第２のナイフエッジ）が発生することがある。この第２のナイフエッジは、強度的に弱いため、容易に欠けて、研磨装置内に端材（第２の端材）として散在され得る。
すなわち、先トリミングの加工を施したことで、第１のナイフエッジの端材化を避けることができるが、新たに、第２のナイフエッジが発生し、それにより研磨装置内に第２の端材が散在し得る。これにより、研磨装置のクリーニング等のメンテナンス負担が増大し得る。
そこで、本実施形態では、半導体装置の製造方法において、一方の基板表面の周縁領域に切り欠き部を形成する先トリミングの加工を行い２つの基板を貼り合わせて積層基板とした後、切り欠き部に応じて積層基板の側面に形成された開口部に埋め込み部材を充填することで、その後の研磨工程における第２のナイフエッジの端材化を防止し、製造装置のメンテナンス負担の低減を図る。
具体的には、半導体装置１は、図１（ａ）～図３（ｂ）に示すように、製造され得る。
図１（ａ）～図３（ｂ）は、それぞれ、半導体装置１の製造方法を示す工程断面図である。以下では、基板１１０の裏面１１０ｂに垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。
図１（ａ）に示す工程では、基板１１０が用意される。基板１１０は、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。基板１１０は、－Ｚ側に表面１１０ａを有し、＋Ｚ側に裏面１１０ｂを有し、表面１１０ａ及び裏面１１０ｂのＸＹ方向外側に湾曲端面１１０ｃを有する。表面１１０ａは、主要領域１１０ａ１及び周縁領域１１０ａ２を有する。周縁領域１１０ａ２は、主要領域１１０ａ１より外側に配された円環状の領域であり、ＸＹ平面視において主要領域１１０ａ１を囲んでいる。湾曲端面１１０ｃは、ＹＺ断面視において、表面１１０ａの端部から＋Ｚ方向且つＸＹ方向外側へ湾曲しながら延び、その後、＋Ｚ方向且つＸＹ方向内側へ湾曲しながら裏面１１０ｂの端部まで延びる。
基板１１０は、ベース部１１１とデバイス部１１２とを有する。ベース部１１１は、半導体（例えば、シリコン）を主成分とする材料で形成されている。デバイス部１１２は、表面１１０ａの主要領域１１０ａ１に配されている。デバイス部１１２は、デバイスのパターンが形成された領域であり、導電膜で形成された導電パターンやその周囲を満たす層間絶縁膜などを含む。
図１（ｂ）に示す工程では、先トリミングの加工が行われる。基板１１０の主要領域１１０ａ１を選択的に覆うレジストパターンＲＰを生成する。レジストパターンＲＰは、感光材が塗布され、露光・現像されることで、主要領域１１０ａ１を選択的に覆うように形成され得る。レジストパターンＲＰをマスクとしてＲＩＥ装置等でドライエッチングが行われることなどにより、基板１１０の周縁領域１１０ａ２の部分が表面１１０ａ側から部分的に除去される。これにより、基板１１０のベース部１１１における周縁領域１１０ａ２に切り欠き部１１４が形成される。
ここで、切り欠き部１１４は、基板１１０の中心を通り基板１１０の表面１１０ａに垂直な断面視（図１では、ＹＺ断面視）において、基板１１０の表面１１０ａからの深さＤが１０μｍ以上で且つ基板１１０の端部１１０ｄからの最小平面幅Ｗが１００μｍ以上になるように形成される。
切り欠き部１１４の寸法の計測は、測長ＳＥＭ（ＣＤ－ＳＥＭ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ－Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、断面ＳＥＭ、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）などを用いて行うことができる。
仮に、切り欠き部１１４の深さＤが１０μｍ未満であるか端部１１０ｄからの最小平面幅Ｗが１００μｍより小さいと、後の工程で切り欠き部１１４に応じて積層基板の側面に形成された開口部１４１に埋め込み部材１３０（図２（ａ）参照）を充填する際に、埋め込み部材１３０が開口部１４１に十分に充填されない可能性がある。例えば、埋め込み部材１３０に粘性の低い物質を用いれば、開口部１４１に埋め込み部材を一時的に充填できる。しかし、さらに後の熱処理等の工程で、蒸発等によるスリミングが発生して、開口部１４１に埋め込み部材１３０が充填されない状態になり得る。また、埋め込み部材１３０に粘性の高い物質を用いると、深さＤが１０μｍ未満であれば、開口部１４１に埋め込み部材が入りにくく、開口部１４１に埋め込み部材を充填させること自体が困難である。また、最小平面幅Ｗが１００μｍより小さければ、その後の研磨工程で発生し得るナイフエッジとの接触面積の確保が困難になり、ナイフエッジＫＥ１（図２（ｂ）参照）を十分な強度で支持することが困難になる。
一方、切り欠き部１１４の深さＤが１０μｍ以上で且つ端部１１０ｄからの最小平面幅Ｗが１００μｍ以上であれば、後の工程で切り欠き部１１４に応じて積層基板の側面に形成された開口部１４１に埋め込み部材１３０（図２（ａ）参照）を充填する際に、適切な材質の埋め込み部材１３０が開口部１４１に十分に充填され得る。例えば、埋め込み部材１３０に粘性の高い物質を用いて、開口部１４１に埋め込み部材１３０を充填させることができ、熱処理等の工程でスリミングが起こりにくく、開口部１４１に埋め込み部材１３０が充填された状態を維持できる。
なお、切り欠き部１１４の深さＤの上限は、基板１１０の厚さより小さい範囲で任意に決められ得るが、例えば２５０μｍ以下とすることができる。また、切り欠き部１１４の端部１１０ｄからの最小平面幅Ｗの上限は、デバイス部１１２まで達しない範囲で任意に決められ得るが、例えば５０００μｍ以下とすることができる。
図１（ｃ）に示す工程では、他の基板１２０が用意される。基板１２０は、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。基板１２０は、＋Ｚ側に表面１２０ａを有し、－Ｚ側に裏面１２０ｂを有し、表面１２０ａ及び裏面１２０ｂのＸＹ方向外側に湾曲端面１２０ｃを有する。表面１２０ａは、主要領域１２０ａ１及び周縁領域１２０ａ２を有する。周縁領域１２０ａ２は、主要領域１２０ａ１より外側に配された円環状の領域であり、ＸＹ平面視において主要領域１２０ａ１を囲んでいる。湾曲端面１２０ｃは、ＹＺ断面視において、表面１２０ａの端部から－Ｚ方向且つＸＹ方向外側へ湾曲しながら延び、その後、－Ｚ方向且つＸＹ方向内側へ湾曲しながら裏面１２０ｂの端部まで延びる。
基板１２０は、ベース部１２１とデバイス部１２２とを有する。ベース部１２１は、半導体（例えば、シリコン）を主成分とする材料で形成されている。デバイス部１２２は、表面１２０ａの主要領域１２０ａ１に配されている。デバイス部１２２は、デバイスのパターンが形成された領域であり、導電膜で形成された導電パターンやその周囲を満たす層間絶縁膜などを含む。
そして、基板１１０の表面１１０ａと基板１２０の表面１２０ａとがそれぞれプラズマ等により活性化された後、図１（ｃ）に示すように、基板１１０の表面１１０ａと基板１２０の表面１２０ａとが直接貼合により貼り合わされる。これにより、積層基板１４０が形成される。積層基板１４０では、基板１１０の表面１１０ａと基板１２０の表面１２０ａとに対応する面が、点線で示されるように、貼り合わせ面ＰＬとなる。
このとき、貼り合わせ面ＰＬにおける周縁領域１１０ａ２，１２０ａ２の近傍には、切り欠き部１１４に応じた開口部１４１が形成される。開口部１４１は、積層基板１４０における側面に全周にわたって配され、側方に開口している。開口部１４１は、内側のＺ寸法に比べて、外側のＺ寸法が大きくなっている。開口部１４１は、断面視において、内側より外側が広がったラッパ状の形状を有している。
開口部１４１は、切り欠き部１１４に対応した寸法を有する。開口部１４１は、最も内側に位置する底面のＺ方向幅が１０μｍ以上で且つ基板１１０の端部１１０ｄからの深さが１００μｍ以上である。また、開口部１４１は、底面のＺ方向幅を例えば２５０μｍ以下とすることができ、端部１１０ｄからの深さを例えば５０００μｍ以下とすることができる。
図２（ａ）に示す工程では、開口部１４１に埋め込み部材１３０を充填する。埋め込み部材１３０は、比較的粘性の高い物質を用いることができる。埋め込み部材１３０は、例えば、フィラーを含有した有機系接着剤、またはフィラーを含有したシリカ系無機接着剤を用いることができる。埋め込み部材１３０に使用する有機系接着剤は、ウレタン系樹脂やエポキシ樹脂などであってもよい。フィラーは、充填する埋め込み材の熱収縮の軽減を目的とした骨材であり、例えば、研磨材として使われるシリカの粒子などである。埋め込み部材１３０は、開口部１４１の側面及び底面に接触しており、基板１１０及び基板１２０を共に支持している。あるいは、埋め込み部材１３０は、基板１１０の切り欠き部１１４（図１（ｃ）参照）のＸＹ方向に延びた面とＺ方向に延びた面とに接触するとともに、基板１２０の周縁領域１２０ａ２に接触しており、基板１１０及び基板１２０を共に支持している。
このとき、開口部１４１は、最も内側に位置する底面のＺ方向幅が１０μｍ以上で且つ基板１１０の端部１１０ｄからの深さが１００μｍ以上である。これにより、開口部１４１に埋め込み部材１３０を充填する際に、適切な材質の埋め込み部材１３０が開口部１４１に十分に充填され得る。すなわち、埋め込み部材１３０の選定のバリエーションが増え、充填性能や密着強度などを著しく向上させることができる。例えば、埋め込み部材１３０に粘性の高い物質を用いて、開口部１４１に埋め込み部材１３０を充填させることができる。これにより、後の熱処理等の工程でスリミングが起こりにくく、開口部１４１に埋め込み部材１３０が充填された状態を維持できる。
図２（ｂ）に示す工程では、研磨装置のグラインダ６が基板１１０の裏面１１０ｂに押し当てられ、グラインダ６が接触面に垂直な軸を中心に回転する。これにより、埋め込み部材１３０ｊの一部が露出し始めるまで、基板１１０ｊの裏面１１０ｂが研磨される。この結果、積層基板１４０ｊにおける基板１１０ｊが薄化される。
このとき、基板１１０の端面が湾曲端面１１０ｃ（図１（ｃ）参照）になっていることに応じて、基板１１０ｊのベース部１１１ｊにおける研磨面１１０ｂｊの端部付近に、断面視で略ナイフ形状を有するナイフエッジＫＥ１が発生し得る。例えば、図２（ｂ）の場合、裏面１１０ｂからの研磨厚さが、埋め込み部材１３０ｊのＸＹ方向における一部が露出し始める程度のΔＤ１（図２（ａ）参照）になると、基板１１０ｊにおける外側の端部が断面視において略ナイフ形状を有するナイフエッジＫＥ１になる。このナイフエッジＫＥ１は、強度的に弱いが、その－Ｚ側の面に埋め込み部材１３０が接触しており、埋め込み部材１３０ｊで支持されている。このため、ナイフエッジＫＥ１にグラインダ６等から応力がかかっても、ナイフエッジＫＥ１が折れることを防ぐことができ、ナイフエッジＫＥ１が端材化することを防ぐことができる。
図３（ａ）に示す工程では、研磨装置のグラインダ６が引き続き基板１１０ｋの裏面１１０ｂに押し当てられ、グラインダ６が接触面に垂直な軸を中心に回転する。これにより、埋め込み部材１３０ｋのＸＹ方向における全部が露出し始めるまで、基板１１０の裏面１１０ｂが研磨される。この結果、積層基板１４０ｋにおける基板１１０ｋがさらに薄化される。
このとき、ナイフエッジＫＥ１が埋め込み部材１３０（図２（ｂ）参照）で支持されていることにより、ナイフエッジＫＥ１が端材化することなく研磨で除去され得る。例えば、図３（ａ）の場合、裏面１１０ｂからの研磨厚さが、埋め込み部材１３０ｋのＸＹ方向における全部が露出する程度のΔＤ２（図２（ａ）参照）になると、ナイフエッジＫＥ１が除去された状態になる。すなわち、ナイフエッジＫＥ１は、埋め込み部材１３０で支持されながら研磨されるため、ナイフエッジＫＥ１が研磨装置内に端材（第１の端材）として飛散されるのを避けることができる。これにより、研磨装置のクリーニング等のメンテナンス負担を軽減できる。
研磨が完了した状態において、基板１１０ｋの裏面１１０ｋｂと埋め込み部材１３０ｋの裏面１３０ｋｂとは、互いに連続し且つそれぞれ平坦な面となっている。
図３（ｂ）に示す工程では、積層基板１４０ｋにおける基板１１０ｋの裏面１１０ｋｂに複数の電極１１３が形成される。各電極１１３は、ベース部１１１ｋを貫通しデバイス部１１２に電気的に接続されている。
図４（ａ）に示す工程では、基板１１０ｋの裏面１１０ｋｂと埋め込み部材１３０の裏面１３０ｋｂとに保護部材１５０が貼り付けられる。保護部材１５０は、基材１５１及び接着層１５２を有する。接着層１５２は、基材１５１の表面に接着剤が塗布された層であり、裏面１１０ｋｂ，１３０ｂと基材１５１との間に介在して基材１５１を裏面１１０ｋｂ，１３０ｂへ接着する。これにより、基板１２０の裏面１２０ｂを研磨する際に、裏面１１０ｋｂに形成された電極１１３を保護することができる。また、貼り付けるべき裏面１１０ｋｂ，１３０ｋｂが連続した平坦な面になっているので、保護部材１５０として安価な部材（例えば、厚さが比較的薄い保護部材１５０）を採用でき、製造コストを低減できる。
図４（ｂ）に示す工程では、研磨装置のグラインダ６が基板１２０の裏面１２０ｂに押し当てられ、グラインダ６が接触面に垂直な軸を中心に回転することなどにより、埋め込み部材１３０ｎの一部が露出し始めるまで、基板１１０の裏面１１０ｂが研磨される。これにより、積層基板１４０ｎにおける基板１２０ｎが薄化される。
このとき、基板１１０の端面が湾曲端面１１０ｃ（図１（ａ）参照）になっていることに応じて、基板１１０ｊのベース部１１１ｊにおける研磨面１１０ｂｊの端部付近に、断面視で略ナイフ形状を有するナイフエッジＫＥ２が発生し得る。例えば、図４（ｂ）の場合、裏面１２０ｂからの研磨厚さが、積層基板１４０ｎの目標Ｚ方向厚さΔＤ４に対応したＺ方向厚さΔＤ３（図４（ａ）参照）になると、基板１２０ｎにおける外側の端部が断面視において略ナイフ形状を有するナイフエッジＫＥ２になる。このナイフエッジＫＥ２は、強度的に弱いが、その－Ｚ側の面に埋め込み部材１３０ｎが接触しており、埋め込み部材１３０ｎで支持されている。このため、ナイフエッジＫＥ２にグラインダ６等から応力がかかっても、ナイフエッジＫＥ２が折れることを防ぐことができ、ナイフエッジＫＥ２が端材化することを防ぐことができる。
図５（ａ）に示す工程では、積層基板１４０ｎに対して、ＸＹ方向に格子状に延びたダイシング領域に沿って、裏面１２０ｂｎ（図４（ｂ）参照）側から保護部材１５０に達するまでダイシング加工が行われる。これにより、積層基板１４０が複数のチップＣＨに分割されるとともに、各チップＣＨからナイフエッジＫＥ２が分離される。図５（ａ）では、積層基板１４０から分割される１つのチップＣＨが例示されている。各チップＣＨは、基板１１０ｋから分割された基板１１０ｋ’と基板１２０ｎから分割された基板１２０ｎ’とが積層された構造を有している。基板１１０ｋは、図２（ａ）～図３（ａ）の工程で薄化された基板である。基板１２０ｎは、図４（ａ）～図４（ｂ）の工程で薄化された基板である。
このとき、ナイフエッジＫＥ２は埋め込み部材１３０ｎで支持されている。このため、ナイフエッジＫＥ２にダイシングブレード等から応力がかかっても、ナイフエッジＫＥ２が飛散されることを防ぐことができ、ナイフエッジＫＥ２が端材化することを防ぐことができる。
図５（ｂ）に示す工程では、各チップＣＨが保護部材１５０からピックアップされ、樹脂封止されることなどによりパッケージとして実装され得る。このとき、チップＣＨが薄化された基板１１０ｋ’と薄化された基板１２０ｎ’とが積層された構造を有しているので、チップＣＨの厚さＤＣＨは、パッケージとして許容される厚さの範囲内に抑えられている。これにより、各チップＣＨを適切にパッケージ化できる。
以上のように、本実施形態では、半導体装置の製造方法において、一方の基板１１０の表面の周縁領域に切り欠き部１１４を形成する先トリミングの加工を行い２つの基板１１０，１２０を貼り合わせて積層基板１４０とした後、切り欠き部１１４に応じて積層基板１４０の側面に形成された開口部１４１に埋め込み部材１３０を充填する。これにより、その後の研磨工程におけるナイフエッジＫＥ１，ＫＥ２の端材化を防止でき、製造装置のメンテナンス負担を低減できる。
（第２の実施形態）
次に、第２の実施形態にかかる半導体装置１は、２つの基板の表面同士が貼り合わされて、一方の基板の裏面が研磨され、積層基板として製造された構成を有する。半導体装置１は、第１の実施形態における図１（ａ）～図３（ｂ）の工程で得られる積層基板１４０ｋに対応した構成を有していてもよい。
例えば、半導体装置１は、図６及び図７に示すように構成される。図６は、半導体装置１の構成を示す断面図である。図７は、半導体装置１の構成を示す平面図である。以下では、基板１０の裏面１０ｂに垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。
半導体装置１は、図６に示すように、基板１０、基板２０、及び埋め込み部材３０を有する。半導体装置１は、基板１０と基板２０とが貼り合わされた積層基板として構成されている。例えば、基板１０にメモリセルアレイが配され、基板２０にメモリセルアレイを制御するための制御回路が配され、半導体装置１は、基板１０と基板２０との貼り合わせにより半導体記憶装置として構成されるＣＢＡ（Ｃｈｉｐ Ｂｏｎｄｉｎｇ Ａｒｒａｙ）型のデバイスであってもよい。
基板１０及び埋め込み部材３０は、基板２０の＋Ｚ側の面である表面２０ａ上に配される。埋め込み部材３０は、ＸＹ方向において、基板１０の外側に配される。
図７に示すように、基板１０の平面寸法は、基板２０の平面寸法より小さい。ＸＹ平面視において、基板２０は、基板１０を内側に含む。基板１０の裏面１０ｂには、複数の電極１３が２次元的に（例えば、行列状に）配されている。埋め込み部材３０は、基板１０の周囲に配され、基板１０を囲っている。基板１０の裏面１０ｂが研磨されて構成されている。基板１０の厚さは、基板２０の厚さより薄い。例えば、基板１０の厚さは、基板２０の厚さの半分より薄い。
図８に示されるように、基板１０は、基板２０の表面２０ａに接触する表面１０ａを有し、基板２０は、基板１０の表面１０ａに接触する表面２０ａを有する。図６は、半導体装置１の構成を示す断面図であり、図６のＡ部分を拡大した断面図である。すなわち、表面１０ａ及び表面２０ａは、図１に点線で示すように、基板１０及び基板２０の貼り合わせ面ＰＬを形成する。基板２０の表面２０ａは、ＸＹ方向における基板１０の外側で、埋め込み部材３０により覆われている。埋め込み部材３０の表面３０ａは、基板１０の外側で基板２０の表面２０ａに接している。
基板１０の側面１０ｃと埋め込み部材３０の側面３０ｃとは、いずれもＸＺ方向に延び、互いに接している。基板１０の裏面１０ｂと埋め込み部材３０の裏面３０ｂとは、いずれもＸＹ方向に平坦に延び、互いに連続している。基板１０の裏面１０ｂと埋め込み部材３０の裏面３０ｂとは、基板２０の裏面２０ｂからの高さが互いに均等である。
基板２０は、表面２０ａの外側に湾曲端面２０ｃを有する。湾曲端面２０ｃは、＋Ｚ側の部分において、基板２０の中心から外側に向かうに従って裏面２０ｂからの高さが低くなるように湾曲している。湾曲端面２０ｃは、＋Ｚ側の部分において、＋Ｚ側に凸になるように湾曲している。湾曲端面２０ｃは、＋Ｚ側の部分の大部分が埋め込み部材３０で覆われている。埋め込み部材３０は、湾曲端面２０ｃに接する湾曲面３０ｄを有する。湾曲面３０ｄは、基板２０の中心から外側に向かうに従って裏面２０ｂからの高さが低くなるように湾曲している。湾曲面３０ｄは、＋Ｚ側に凸になるように湾曲している。
図９に示されるように、基板１０の裏面１０ｂには、電極１３が配されている。図９は、半導体装置１の構成を示す断面図であり、図６のＢ部分を拡大した断面図である。図８は、電極１３を含まない断面を示すが、図９は、電極１３を含む断面を示す。
図１０に示されるように、電極１３は、基板１０におけるベース部１１を貫通しデバイス部１２に電気的に接続されている。図１０は、半導体装置１の構成を示す断面図であり、図６のＣ部分を拡大した断面図である。デバイス部１２は、貼合電極１２ａ、プラグ１２ｂ、メモリデバイス１２ｃ、配線１２ｄを有する。基板１０におけるデバイス部１２は、貼合電極１１ａ、プラグ２２ｂ、制御デバイス２２ｃ、配線２２ｄを有する。貼合電極１２ａ及び貼合電極１１ａは、互いに対応する位置に配され、直接貼合で接合されており、互いに電気的に接続されている。例えば、電極１３は、プラグ１２ｂ、貼合電極１２ａ、貼合電極２２ａ、プラグ２２ｂ経由で制御デバイス２２ｃにアクセスして、制御デバイス２２ｃに対してコマンド・データなどの信号を授受できる。制御デバイス２２ｃは、プラグ２２ｂ、貼合電極２２ａ、貼合電極１２ａ、配線１２ｄ、貼合電極１２ａ、貼合電極２２ａ、配線２２ｄ、貼合電極２２ａ、貼合電極１２ａ、プラグ１２ｂ経由でメモリデバイス１２ｃにアクセスして、メモリデバイス１２ｃに対してデータをリード・ライトできる。これにより、半導体装置１は、半導体記憶装置として機能できる。
以上のように、本実施形態では、半導体装置１は、例えば、第１の実施形態における図１（ａ）～図３（ｂ）の工程で得られる積層基板１４０ｋに対応した構成を有する。これにより、製造装置のメンテナンス負担を低減させることに適した半導体装置を構成できる。
なお、半導体装置１’は、＋Ｚ側の面が保護部材で覆われて保護されていてもよい。半導体装置１’は、第１の実施形態における図１（ａ）～図４（ａ）の工程で得られる積層基板１４０ｋ及び保護部材１５０に対応した構成を有していてもよい。たとえば、半導体装置１’は、図１１に示すように構成され得る。半導体装置１’は、保護部材５０をさらに有する。保護部材５０は、基材５１及び接着層５２を有する。接着層５２は、基材５１の表面に接着剤が塗布された層であり、裏面１０ｂ，３０ｂと基材５１との間に介在して基材５１を裏面１０ｂ，３０ｂへ接着する。これにより、裏面１０ｂに配された電極１３を保護することができる。すなわち、図１１に示す構成によれば、電極１３が保護された状態で半導体装置１’を提供できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、１０，２０，１１０，１１０ｊ，１１０ｋ，１１０ｋ’，１２０，１２０ｎ，１２０ｎ’ 基板、３０，１３０，１３０ｊ，１３０ｋ，１３０ｎ 埋め込み部材、１４０，１４０ｊ，１４０ｋ，１４０ｎ 積層基板、１５０ 保護部材。

Claims (9)

  1. 第１の基板の周縁領域の部分を表面側から部分的に除去し、前記第１の基板における前記周縁領域に切り欠き部を形成することと、
    前記第１の基板の表面と第２の基板の表面とを直接接合により貼り合わせ、前記切り欠き部に応じた開口部が側方に開口された積層基板を形成することと、
    前記開口部に埋め込み部材を充填することと、
    を備えた半導体装置の製造方法。
  2. 前記切り欠き部の形成は、前記第１の基板の表面からの深さが１０μｍ以上で且つ前記第１の基板の端部からの最小平面幅が５０００μｍ以下になるように前記切り欠き部を形成することを含む
    請求項１に記載の半導体装置の製造方法。
  3. 前記開口部に埋め込み部材が充填された状態で前記第１の基板の裏面を前記埋め込み部材が露出するまで研磨することをさらに備えた
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１の基板の裏面の研磨の後に、前記埋め込み部材の露出面及び前記第１の基板の裏面に保護部材を貼り付けることと、
    前記埋め込み部材の露出面及び前記第１の基板の裏面に前記保護部材が貼り付けられた状態で前記第２の基板の裏面を研磨することと、
    をさらに備えた
    請求項３に記載の半導体装置の製造方法。
  5. 前記第２の基板の裏面の研磨は、前記埋め込み部材の露出面及び前記第１の基板の裏面に前記保護部材が貼り付けられた状態で前記第２の基板の裏面を前記埋め込み部材の一部が露出するまで研磨することを含む
    請求項４に記載の半導体装置の製造方法。
  6. 第１の基板と、
    前記第１の基板の表面に垂直な方向から見た場合に前記第１の基板を内側に含み、前記第１の基板の表面に接触する表面を有する第２の基板と、
    前記第１の基板の外側に配され、前記第２の基板の表面に接触する表面と前記第１の基板の側面に接触する側面と前記第１の基板の裏面に連続する裏面とを有する埋め込み部材と、
    を備え、
    前記第１の基板の裏面と前記埋め込み部材の裏面とは、それぞれが平坦であり、前記第２の基板の裏面からの高さが互いに均等である
    半導体装置。
  7. 前記第２の基板は、表面の外側に湾曲端面をさらに有し、
    前記埋め込み部材は、前記第２の基板の湾曲端面に接触する湾曲面をさらに有する
    請求項６に記載の半導体装置。
  8. 前記第１の基板の裏面と前記埋め込み部材の裏面とを覆う保護部材をさらに備えた
    請求項６又は７に記載の半導体装置。
  9. 前記第１の基板の裏面には、複数の電極が配されている
    請求項６から８のいずれか１項に記載の半導体装置。
JP2020152137A 2020-09-10 2020-09-10 半導体装置の製造方法、及び半導体装置 Pending JP2022046207A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020152137A JP2022046207A (ja) 2020-09-10 2020-09-10 半導体装置の製造方法、及び半導体装置
US17/409,499 US11830847B2 (en) 2020-09-10 2021-08-23 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152137A JP2022046207A (ja) 2020-09-10 2020-09-10 半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2022046207A true JP2022046207A (ja) 2022-03-23

Family

ID=80470045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152137A Pending JP2022046207A (ja) 2020-09-10 2020-09-10 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US11830847B2 (ja)
JP (1) JP2022046207A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026413A (ja) 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP2006295030A (ja) 2005-04-14 2006-10-26 Nitto Denko Corp 半導体装置の製造方法、およびそれに用いる粘着シート
JP2009135353A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 半導体装置及びその製造に使用する樹脂接着材
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
JP2012174937A (ja) 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP2013131652A (ja) 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP6410152B2 (ja) 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20220077106A1 (en) 2022-03-10
US11830847B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US20210313245A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI614850B (zh) 半導體封裝結構及其形成方法
KR100297451B1 (ko) 반도체 패키지 및 그의 제조 방법
US20120108055A1 (en) Manufacturing process of semiconductor device and semiconductor device
JP2008028325A (ja) 半導体装置の製造方法
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
US11075131B2 (en) Semiconductor package and method of forming the same
US10224243B2 (en) Method of fabricating electronic package
US11817425B2 (en) Package structure with underfill
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
JP2022046207A (ja) 半導体装置の製造方法、及び半導体装置
TW202310080A (zh) 封裝結構與其形成方法
US11978722B2 (en) Structure and formation method of package containing chip structure with inclined sidewalls
US20220278075A1 (en) Packaging structure and formation method thereof
KR100927412B1 (ko) 반도체 소자의 제조 방법
JP3544655B2 (ja) 半導体装置
TW202238941A (zh) 半導體裝置的製造方法、及半導體裝置
JP2022002249A (ja) 半導体装置およびその製造方法