DE102014227005A1 - Verfahren zum Aufteilen eines Wafers in Chips - Google Patents

Verfahren zum Aufteilen eines Wafers in Chips Download PDF

Info

Publication number
DE102014227005A1
DE102014227005A1 DE102014227005.7A DE102014227005A DE102014227005A1 DE 102014227005 A1 DE102014227005 A1 DE 102014227005A1 DE 102014227005 A DE102014227005 A DE 102014227005A DE 102014227005 A1 DE102014227005 A1 DE 102014227005A1
Authority
DE
Germany
Prior art keywords
wafer
adhesive tape
carrier
adhesive
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014227005.7A
Other languages
English (en)
Other versions
DE102014227005B4 (de
Inventor
Karl-Heinz Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to DE102014227005.7A priority Critical patent/DE102014227005B4/de
Priority to MYPI2015704202A priority patent/MY175846A/en
Priority to JP2015230840A priority patent/JP6233936B2/ja
Priority to SG10201509836PA priority patent/SG10201509836PA/en
Priority to US14/970,756 priority patent/US9704749B2/en
Priority to TW104142789A priority patent/TWI607486B/zh
Priority to KR1020150184831A priority patent/KR101747561B1/ko
Priority to CN201510993795.5A priority patent/CN105742212B/zh
Publication of DE102014227005A1 publication Critical patent/DE102014227005A1/de
Application granted granted Critical
Publication of DE102014227005B4 publication Critical patent/DE102014227005B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

Es wird ein Verfahren zum Aufteilen eines Wafers in Chips bereitgestellt, welcher auf einer Seite eine Einrichtungsfläche mit einer Vielzahl von Einrichtungen, die durch eine Vielzahl von Aufteilungslinien unterteilt sind, und eine Peripherierandfläche mit keinen Einrichtungen, die um die Einrichtungsfläche herum ausgebildet ist, aufweist. Das Verfahren umfasst: Anbringen eines Haftbands zum Schützen von Einrichtungen auf dem Wafer an der einen Seite des Wafers, wobei das Haftband an zumindest einigen, optional allen, der Einrichtungen anhaftet; Verbinden eines Trägers zum Stützen des Haftbandes mit der Seite des Haftbands, welche der Seite gegenüberliegt, die mit den Einrichtungen in Kontakt ist, durch ein Verbindungsmittel; Schleifen der Seite des Wafers, welche der einen Seite gegenüberliegt, zum Anpassen der Waferhöhe; und Schneiden des Wafers entlang der Aufteilungslinien. Das Verfahren ist charakterisiert durch das Anordnen des Verbindungsmittels vollständig außerhalb der Einrichtungsfläche des Wafers in einer Draufsicht darauf.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Aufteilen eines Wafers mit einer Einrichtungsfläche auf einer Seite, die eine Vielzahl von Einrichtungen aufweist, welche durch eine Vielzahl von Aufteilungslinien unterteilt sind, und einer Peripherierandfläche mit keinen Einrichtungen, die um die Einrichtungsfläche herum ausgebildet ist, in Chips gemäß dem Oberbegriff von Anspruch 1.
  • Stand der Technik
  • In einem Halbleitereinrichtungsherstellungsprozess wird ein Wafer mit einer Einrichtungsfläche, die eine Vielzahl von Einrichtungen aufweist, welche durch eine Vielzahl von Aufteilungslinien unterteilt sind, in individuelle Chips aufgeteilt. Dieser Herstellungsprozess umfasst im Allgemeinen einen Schleifschritt zum Anpassen der Waferhöhe und einen Schneidschritt zum Schneiden des Wafers entlang der Aufteilungslinien, um die Chips zu erhalten. Um die Einrichtungen, welche auf dem Wafer ausgebildet sind, während dieses Herstellungsprozesses zu schützen und die individuellen Chips zu positionieren, kann ein Haftband an der Waferseite angebracht sein, auf welcher die Einrichtungen ausgebildet sind. Dieses Haftband ist jedoch leicht verformbar, was zu dem Nachteil führt, dass während des Herstellungsprozesses die einzelnen Chips, die an dem Haftband angebracht sind, in deren Position verschoben werden können. Solch eine Chipverschiebung verkompliziert die Chipaufnahme, was wiederum komplexe und teure Herstellungsmaschinen erfordert.
  • Der Anmelderin ist ein Verfahren zum Aufteilen eines Wafers in Chips bekannt, bei dem ein Träger zum Stützen des Haftbands an diesem angebracht ist. Der Träger ist aus einem steifen, harten Material ausgebildet, welches mit der gesamten Fläche des Haftbands verklebt wird, wodurch eine Chipverschiebung beseitigt oder zumindest wesentlich verringert wird. Im Ergebnis können weniger komplexe und demnach günstigere Herstellungsmaschinen bereitgestellt werden.
  • Der bekannte Einrichtungsherstellungsprozess, welcher den Träger verwendet, weist jedoch den Nachteil auf, dass sich die Stückkosten erhöhen.
  • Darstellung der Erfindung
  • Demnach ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Aufteilen eines Wafers in Chips bereitzustellen, welches eine Beseitigung einer Chipverschiebung mit geringen Stückkosten ermöglicht.
  • Die vorliegende Erfindung basiert auf dem Gedanken, dass die relativ hohen Stückkosten der Verfahren im Stand der Technik primär durch folgende Faktoren hervorgerufen werden. In dem Prozess des Ablösens eines Wafers von einem Träger wird der Wafer starken Biegespannungen ausgesetzt, was zum Bruch des Wafers und/oder zur Beschädigung der Einrichtungen, die auf dem Wafer ausgebildet sind, führen kann. Aufgrund des Biegens des Wafers in dem Ablöseprozess des Trägers können sich teilweise abgetrennte Chips berühren und demnach beschädigt werden. Ferner wirken ebenfalls starke Biegespannungen auf den Träger beim Ablösen desselben. Der Träger kann somit im Entfernungsschritt beschädigt oder sogar zerstört werden, was dessen erneute Verwendung unmöglich macht. Aus den oben genannten Gründen muss der Wafer von dem Träger sehr langsam und vorsichtig gelöst werden, was zu einer Verringerung in der Produktivität, genauer gesagt einem verringerten Durchsatz von bearbeiteten Einheiten pro Stunde, und demnach erhöhten Herstellungskosten führt.
  • Der Erfinder hat herausgefunden, dass die zuvor dargelegten Nachteile dem Grund geschuldet sind, dass der Träger mit dem Haftband über dessen gesamte Oberfläche verklebt ist. Demnach erzeugt das Lösen des Trägers von dem Wafer aufgrund der großen Verklebungsfläche große Biegespannungen, welche mit hoher Wahrscheinlichkeit den Wafer und/oder den Träger beschädigen. Darüber hinaus führt eine Behandlung der Klebefläche zum Ermöglichen einer Trägerablösung mit hoher Wahrscheinlichkeit zu einer Beschädigung von Einrichtungen, da die Einrichtungen und die Klebefläche übereinander angeordnet sind. Das Ergebnis ist eine relativ hohe Ausschussrate, was zu hohen Stückkosten führt.
  • Demnach weist das vorliegende erfinderische Verfahren zum Aufteilen eines Wafers mit einer Einrichtungsfläche auf einer Seite, die eine Vielzahl von Einrichtungen aufweist, welche durch eine Vielzahl von Aufteilungslinien unterteilt sind, und einer Peripherierandfläche mit keinen Einrichtungen, die um die Einrichtungsfläche herum ausgebildet ist, in Chips folgende Schritte auf: Anbringen eines Haftbands zum Schutz von Einrichtungen auf dem Wafer an der einen Seite des Wafers, wobei das Haftband zumindest an einigen, optional an allen, der Einrichtungen anhaftet; Verbinden eines Trägers, der aus einem Material ausgebildet ist, welches härter und steifer als jenes des Haftbands ist, zum Stützen des Haftbands mit der Seite des Haftbands, welche der Seite gegenüberliegt, die in Kontakt mit den Einrichtungen ist, mit einem Verbindungsmittel; Schleifen der Seite des Wafers zum Anpassen der Waferhöhe, welche der einen Seite gegenüberliegt; und Schneiden des Wafers entlang der Aufteilungslinien, gekennzeichnet durch das Anordnen des Verbindungsmittels vollständig außerhalb der Einrichtungsfläche des Wafers in einer Draufsicht darauf. Der Träger ist ein harter und/oder steifer Träger.
  • Demnach verringert das erfinderische Verfahren signifikant die Fläche, in welcher der Träger und das Haftband verbunden sind. Folglich ist es weniger wahrscheinlich, dass der Träger beim Ablösen beschädigt wird. Ferner werden die Einrichtungen bei der Behandlung des Verbindungsmittels zum Ermöglichen einer Trägerablösung nicht leicht beschädigt, da diese abseits der Fläche angeordnet sind, wo das Verbindungsmittel vorhanden ist. Im Ergebnis wird ein Verfahren zum Aufteilen eines Wafers in Chips bereitgestellt, welches das Problem der Chipverschiebung löst und geringe Stückkosten ermöglicht, da die Ausschussrate verringert wird.
  • Das obere Verfahren kann in der aufgelisteten Reihenfolge ausgeführt werden, sodass das Schleifen vor dem Schneiden ausgeführt wird. Dies ermöglicht ein Schneiden des Wafers von der Rückseite, genauer gesagt der Seite, wo die Einrichtungen nicht vorhanden sind. Im Ergebnis wird das Risiko der Beschädigung der Einrichtungen verringert, wodurch die Ausschussrate weiter minimiert und die Stückkosten reduziert werden.
  • Das Verbindungsmittel kann Hafteigenschaften aufweisen, die durch einen externen Stimulus, wie einer Energieeingabe, entfernbar sind, wobei das Verbindungsmittel bevorzugt UV-härtbaren Kleber, thermisch-härtbaren Kleber oder eine Kombination davon aufweist. Demnach ist eine einfache und kontaktlose Ablösung des Trägers möglich, was das Risiko einer Trägerbeschädigung minimiert und geringe Stückkosten ermöglicht. Alternativ kann das Verbindungsmittel wasserlöslichen Kleber aufweisen.
  • Das Verfahren kann den Schritt zum Energieeingeben in das Verbindungsmittel umfassen, um die Verbindung zwischen dem Träger und dem Haftband zu lösen und den Träger von dem Haftband zu entfernen.
  • Das Verbindungsmittel kann eine Ringform aufweisen. Dies führt zu dem Vorteil, dass ein guter Kompromiss dahingehend erzielt wird, dass eine Verbindungsfläche bereitgestellt wird, die groß genug ist, um das Haftband in Position zu fixieren und klein genug ist, um ein Ablösen des Trägers mit geringem Beschädigungsrisiko zu ermöglichen. Darüber hinaus ermöglicht die Ringform eine günstige und wenig komplexe Verarbeitung des Verbindungsmittels. Ferner stellt die Ringform eine gute Fixierung des Haftbands an dem Träger bereit, sodass eine Chipverschiebung zu einem guten Ausmaß verhindert werden kann.
  • Das Verfahren kann das Ausbilden einer Vertiefung, vorzugsweise einer ringförmigen Vertiefung, in dem Träger zum Einführen des Verbindungsmittels aufweisen. Dies ermöglicht eine Integration des Verbindungsmittels in den Träger. Demnach wird ein Satz aus Wafer und Träger bereitgestellt, welcher leicht handhabbar ist. Darüber hinaus kann die Vertiefung einfach und mit hoher Präzision in dem Träger ausgebildet werden, da der Träger aus einem relativ harten und steifen Material ausgebildet ist. Folglich ermöglicht das Verfahren eine gute Bearbeitungsqualität. Alternativ könnte die Vertiefung ebenfalls in dem Haftband oder der Kombination aus Haftband und Träger ausgebildet werden.
  • Die eine Seite des Wafers, in anderen Worten die Seite des Wafers, wo die Einrichtungen ausgebildet sind, kann vollständig oder teilweise durch einen Laser geschnitten werden, z. B. halb geschnitten oder eingekerbt bzw. gerillt, wobei eine weitere Fläche des Wafers vorzugsweise mechanisch geschnitten wird. Die weitere Fläche des Wafers kann mechanisch von der einen Seite des Wafers oder von der Seite des Wafers, welche der einen Seite gegenüberliegt, geschnitten werden. Aufgrund dessen, dass die Seite des Wafers, auf welcher die Einrichtungen ausgebildet sind, häufig eine brüchige Low-k-Schicht aufweist, stellt das Schneiden davon mit einem Laser eine gute Bearbeitungsqualität sicher. Das mechanische Schneiden einer weiteren, vorzugsweise verbleibenden, Waferfläche ermöglicht ein präzises Anpassen der Schneidtiefe.
  • Die Seite des Wafers, welche der einen Seite gegenüberliegt, kann partiell mechanisch geschnitten werden, wobei eine weitere Fläche des Wafers mittels eines Lasers von der Seite des Wafers geschnitten werden kann, welche der einen Seite gegenüberliegt. Vorzugsweise wird die verbleibende Fläche des Wafers, genauer gesagt das Verbleibende des Wafers in der Höhen- oder Dickenrichtung davon in dem Bereich oder den Bereichen, wo der partielle Schnitt oder die partiellen Schnitte ausgeführt wurden, mittels Laser von der Seite des Wafers geschnitten, welche der einen Seite gegenüberliegt.
  • Das Schneiden des Wafers kann vor dem Schleifen des Wafers ausgeführt werden. Dies ermöglicht ein Schneiden zu einem Zeitpunkt, bei dem der Wafer noch eine signifikante Dicke aufweist. Demnach kann ein Verbiegen des Wafers und/oder ein Ausbrechen des Schnitts verhindert werden, was in einer verbesserten Bearbeitungsqualität resultiert.
  • Das Verfahren kann einen Schritt zum Parallelisieren der Fläche des Haftbands, welche der Fläche gegenüberliegt, welche die Einrichtungen berührt, mit der Fläche des Wafers aufweisen, welche der einen Seite gegenüberliegt, wo die Einrichtungen ausgebildet sind. Dies stellt eine höhere Bearbeitungspräzision bereit, was ebenfalls zu einer verbesserten Bearbeitungsqualität führt.
  • Das Verfahren kann ferner das Anbringen eines Haftaufnahmebands an der Bodenfläche des Wafers aufweisen. Dieser Schritt ermöglicht ein einfaches Ablösen des Trägers von dem Haftband und des Haftbands von der einen Seite des Wafers, da die Chips durch das Haftaufnahmeband gehalten werden. Das Haftaufnahmeband kann ferner eingerichtet sein, radial ausdehnbar zu sein. Das Verfahren kann dann einen Schritt zum Ausdehnen des Haftaufnahmebands aufweisen, um die Abstände zwischen Chips zu vergrößern und eine leichte Chipaufnahme zu ermöglichen.
  • Der Träger kann aus Glas und/oder Silizium ausgebildet sein. Wenn der Träger aus Glas ausgebildet ist, ist eine Energieeingabe in das Verbindungsmittel mittels Strahlung möglich, welche durch Glas übertragen wird, beispielsweise UV-Strahlung. Wenn der Träger aus Silizium ausgebildet ist, wird ein günstiger Träger bereitgestellt. Auch eine Kombination der zwei Materialien ist hier möglich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Aufteilen eines Wafers gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine Querschnittsansicht, die einen zweiten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist eine Querschnittsansicht, die einen dritten, vierten und fünften Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 4 ist eine vergrößerte Ansicht des Bereichs A in 3.
  • 5 ist eine Querschnittsansicht, die einen sechsten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 6 ist eine Querschnittsansicht, die einen siebten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist eine Querschnittsansicht, die einen achten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 8 ist eine Querschnittsansicht, die einen neunten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist eine Querschnittsansicht, die einen zehnten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • 10 ist eine Querschnittsansicht, die einen elften Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung einer bevorzugten Ausführungsform
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Die folgende bevorzugte Ausführungsform bezieht sich auf ein Verfahren zum Aufteilen eines Wafers W in Chips. Der Wafer W kann ein MEMS-Wafer mit MEMS-Einrichtungen sein, die auf einer Seitenfläche davon ausgebildet sind, welche als eine Musterseite 1 in der folgenden Beschreibung bezeichnet wird. Der Wafer W ist jedoch nicht auf einen MEMS-Wafer beschränkt, sondern kann ebenfalls ein CMOS-Wafer sein, der CMOS-Einrichtungen, vorzugsweise als Halbleiterbildsensoreinrichtungen, aufweist, die auf der Musterseite 1 davon ausgebildet sind. Der Wafer W kann aus Silizium ausgebildet sein. Solch ein Siliziumwafer W kann Einrichtungen als ICs (integrierte Schaltungen) und LSIs (hohe Integrationsgrade) auf einem Siliziumsubstrat aufweisen oder ein optischer Einrichtungswafer sein, der durch Ausbilden von optischen Einrichtungen, wie LEDs (lichtemittierende Dioden), auf einem anorganischen Materialsubstrat aus Keramik, Glas oder Saphir ausgestaltet ist. Der Wafer W ist nicht hierauf beschränkt und kann in jeder beliebigen anderen Form ausgebildet sein. Ferner ist ebenfalls eine Kombination der oben beschriebenen exemplarischen Waferausgestaltungen möglich. Der Wafer kann eine Dicke vor dem Schleifen im μm-Bereich, vorzugsweise in dem Bereich von 625 bis 925 μm aufweisen.
  • Der Wafer weist bevorzugt eine Kreisform mit einer Vielzahl von sich schneidenden Aufteilungslinien, sogenannten Straßen, die auf der Musterseite 1 davon ausgebildet sind, auf, wodurch der Wafer W in eine Vielzahl von rechteckigen Bereichen unterteilt ist, wo Einrichtungen, wie die zuvor Beschriebenen, entsprechend ausgebildet sind. Diese Einrichtungen sind bevorzugt in einem Zentralbereich des Wafers W, der als Einrichtungsfläche 2 bekannt ist, ausgebildet, wie beispielsweise in 4 gezeigt. Im Falle eines kreisförmigen Wafers W ist diese Einrichtungsfläche 2 bevorzugt kreisförmig und konzentrisch mit dem äußeren Umfang des Wafers W angeordnet. Die Einrichtungsfläche 2 ist durch eine ringförmige Peripherierandfläche 3, welche die Einrichtungsfläche 2 umgibt, umgeben, wie beispielsweise in 4 gezeigt. In dieser Peripherierandfläche 3 sind keine Einrichtungen ausgebildet. Die Peripherierandfläche 3 ist bevorzugt konzentrisch mit der Einrichtungsfläche 2 und/oder dem äußeren Umfang des Wafers W angeordnet. Die Radialerstreckung der Peripherierandfläche 3 kann im mm-Bereich liegen und liegt bevorzugt zwischen 1–3 mm.
  • Im Folgenden wird ein Verfahren zum Aufteilen eines Wafers W gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 1 bis 10 beschrieben.
  • 1 zeigt das Ergebnis eines ersten Schritts des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung. In dem ersten Schritt wird ein Haftband 4 an der Musterseite 1 eines Wafers W angebracht. In andern Worten wird die Musterseite 1 mit einem Haftband 4 laminiert. Das Haftband 4 weist bevorzugt die gleiche Form wie der Wafer W auf und ist an diesem konzentrisch angebracht. Wenn an dem Wafer W angebracht, haftet das Haftband 4 an den Einrichtungen an, die in der Einrichtungsfläche 2 der Musterseite 1 ausgebildet sind. Das Haftband 4 ermöglicht einen Schutz der Einrichtungen, welche in der Einrichtungsfläche 2 des Wafers W ausgebildet sind.
  • 2 zeigt einen zweiten Schritt des Verfahrens zum Aufteilen eines Wafers gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung. Es wird darauf hingewiesen, dass dieser zweite Schritt optional für das Verfahren gemäß dieser bevorzugten Ausführungsform ist. In diesem zweiten Schritt wird die Fläche des Haftbands 4, welche von dem Wafer W wegorientiert ist, mit der Fläche des Wafers W, welche von dem Haftband 4 wegorientiert ist, parallelisiert. Aufgrund dessen, dass die Einrichtungen auf der Musterseite 1 des Wafers W ausgebildet sind, kann die Oberfläche 5 des Haftbands 4 ein unebenes Oberflächenprofil aufgrund der darunter ausgebildeten Einrichtungen aufweisen. Der Abstand zwischen dem niedrigsten Punkt dieser Oberfläche 5, welcher der Punkt der Oberfläche ist, welcher dem Wafer W am nächsten ist, und dem höchsten Punkt dieser Oberfläche 5, welcher der Punkt ist, der vom Wafer W am weitesten entfernt ist, kann in etwa 70 um sein. Durch die Parallelisierung in diesem zweiten Schritt kann dieser Abstand beispielsweise auf etwa 2 μm reduziert werden. Die Parallelisierung kann bevorzugt durch das Einspannen des Wafers W auf einem Spanntisch und Bewegen von beispielsweise einer Fräseinrichtung entlang der Oberfläche 5 ausgeführt werden, sodass die Bearbeitungsebene der Fräseinrichtung parallel zur Rückfläche 6 des Wafers W orientiert ist. Der Gesamtdickenwert (total thickness value) des Wafers W mit laminierten Haftband 4 kann durch diesen zweiten Schritt verbessert werden.
  • 3 und 4 zeigen das Ergebnis eines dritten, vierten und fünften Schritts des Verfahrens zum Aufteilen eines Wafers gemäß dieser bevorzugten Ausführungsform. In dem dritten Schritt dieser bevorzugten Ausführungsform wird ein harter Träger 7 bereitgestellt. Der harte Träger 7 ist bevorzugt aus einem Material ausgestaltet, welches signifikant härter und steifer als das Material des Haftbands 4 ist. Der harte Träger 7 ist beispielsweise aus Silizium, Glas oder einer Kombination daraus ausgebildet. Bevorzugt ist der harte Träger 7 kongruent mit dem Haftband 4 ausgestaltet und konzentrisch zu diesem angeordnet, wie in 3 gezeigt. Der harte Träger 7 kann beispielsweise eine Höhe von 500–1000 μm aufweisen.
  • In einem vierten Schritt dieser bevorzugten Ausführungsform, welcher für diese Ausführungsform optional ist, wird eine ringförmige Vertiefung 8, beispielsweise eine Kerbe, konzentrisch in dem harten Träger 7 ausgebildet, wie in 4 gezeigt. Bevorzugt weist die ringförmige Vertiefung 8 ein rechteckiges Profil im Querschnitt auf und/oder erstreckt sich von der äußeren Peripheriefläche 9 des harten Trägers 7 radial nach innen. In der Höhenrichtung des harten Trägers 7 kann sich die Vertiefung 8 entlang annäherungsweise der Hälfte der Trägerhöhe erstrecken. Der harte Träger 7 kann einen äußeren ringförmigen Abschnitt s aufweisen, welcher sich bevorzugt von dem äußeren Umfang 9 des Wafers W radial nach innen erstreckt. Der ringförmige Abschnitt s entspricht bevorzugt der Peripherierandfläche 3 des Wafers W, wenn der harte Träger 7 konzentrisch an dem Haftband 4 angebracht ist. Die Erstreckung und Anordnung der Vertiefung 8 wird derart festgelegt, dass diese innerhalb des äußeren ringförmigen Abschnitts s ist. Demnach erstreckt sich die Vertiefung 8 nicht in die Einrichtungsfläche 2 des Wafers W in einer Draufsicht darauf, wie in 4 gezeigt, wenn der harte Träger 7 konzentrisch an dem Haftband 4 angebracht ist. Es wird darauf hingewiesen, dass die Vertiefung 8 ebenfalls von einer radialen Position starten kann, welche radial von dem äußeren Umfang 9 des harten Trägers 7 nach innen verschoben ist. Ferner können Profile ausgebildet werden, welche von einem rechteckigen Profil verschieden sind, beispielsweise ein dreieckiges Profil oder ein halbkreisförmiges Profil etc.
  • In dem fünften Schritt dieser bevorzugten Ausführungsform wird der harte Träger 7 konzentrisch an der Oberfläche 5 des Haftbands 4 angebracht. Aufgrund dessen, dass der harte Träger 7 und das Haftband 4 kongruent ausgebildet sind, bilden diese zwei Teile in dieser bevorzugten Ausführungsform eine durchgehende Umfangsfläche. Das Anbringen des harten Trägers 7 an dem Haftband 4 wird mittels eines Verbindungsmittels 10 erzielt, welches ein späteres Ablösen des harten Trägers 7 von dem Haftband 4 ohne Beschädigung des harten Trägers 7 ermöglicht.
  • Das Verbindungsmittel kann Hafteigenschaften aufweisen, die durch die Applikation von Energie, beispielsweise UV-Strahlung, beeinflusst werden können, beispielsweise UV-härtbarer Kleber. Der Kleber kann UV-härtbarer Kleber 10, bevorzugt in Form eines doppelseitigen Klebebands, sein. Das Klebeband 10 wird in der Vertiefung 8 des harten Trägers 7 zum Anbringen des harten Trägers 7 an dem Haftband 4 vorgesehen. Aufgrund der Ausgestaltung der Vertiefung 8 wird das Klebeband 10 vollständig in der Peripherierandfläche 3 des Wafers W platziert, so dass sich dieses nicht in die Einrichtungsfläche 2 erstreckt, wie in 4 gezeigt. Der Wafer W, das Haftband 4 und der harte Träger 7 bilden in dieser bevorzugten Ausführungsform nach dem fünften Schritt eine Einheit mit konstanten, oder annäherungsweise konstanten, Durchmesser aus. Diese Einheit, und insbesondere das Haftband 4, wird strukturell durch den steifen harten Träger 7 gestützt, welcher an dem Haftband 4 mit dem UV-härtbaren Kleber des Klebebands 10, welches in der Vertiefung 8 vorgesehen ist, angebracht ist. Wenn UV-härtbarer Kleber 10 als ein Verbindungsmittel verwendet wird, ist der harte Träger 7 bevorzugt aus Glas ausgebildet. Dies ermöglicht UV-Strahlung durch den Träger 7 hindurchzugehen, um den Kleber 10 in der Vertiefung 8 auszuhärten, so dass der Kleber seine Hafteigenschaften verliert und der Träger 7 einfach ohne Beschädigung ablösbar ist.
  • Alternativ kann anstatt des UV-härtbaren Klebers 10 ein thermisch-härtbares Klebeband, bevorzugt ein doppelseitiges Klebeband, als Verbindungsmittel zum Anbringen des harten Trägers 7 an dem Haftband 4 verwendet werden. Dieses Klebeband ist bevorzugt in der Vertiefung 8 des harten Trägers 7 angeordnet. Solch ein thermisch-härtbares Klebeband ermöglicht ein einfaches Lösen des harten Trägers 7 von dem Haftband 4 durch das Applizieren von Wärme an das thermisch-hartbare Klebeband ohne den Träger 7 zu beschädigen. Diese Ausgestaltung ermöglicht die Verwendung von Silizium als Material für den harten Träger 7, da keine Transparenz davon erforderlich ist. Alternativ kann wasserlösbarer Kleber verwendet werden.
  • Es ist ebenfalls möglich, dass das Verbindungsmittel in der Form eines verteilten flüssigen Klebstoffs bereitgestellt wird. Der flüssige Klebstoff trocknet und verbindet das Haftband 4 mit dem harten Träger 7. Der Kleber kann in der Vertiefung 8 angeordnet sein. Die Vertiefung 8 kann an der Umfangsfläche des Haftbands 4, der Umfangsfläche des harten Trägers 7 oder innerhalb beiden angeordnet sein. Der flüssige Kleber kann anschließend an der Schnittstelle des Haftbandes 4 und dem harten Träger 7 innerhalb der Vertiefung vorgesehen werden. Die Vertiefung 8 kann einen dreieckigen Querschnitt aufweisen. Es ist ebenfalls möglich, dass keine Vertiefung vorgesehen ist. Um den harten Träger 7 von dem Haftband 4 zu lösen, kann ein Messer oder jede andere mechanische Schneideinrichtung zum Schneiden des Klebstoffs verwendet werden, um den harten Träger 7 von dem Haftband 4 ohne Beschädigung zu lösen. Alternativ kann der flüssige Kleber durch einen externen Stimulus, wie UV-Strahlung oder Wärme, ausgehärtet werden. In diesem Fall kann der harte Träger 7 von dem Haftband 4 durch Applizieren des externen Stimulus an den Kleber gelöst werden, wodurch der Kleber ausgehärtet und demnach dessen Haftkraft verringert wird, wobei anschließend der harte Träger 7 von dem Haftband 4 entfernt wird. Darüber hinaus kann der flüssige Kleber ein wasserlösbarer Kleber sein, was ermöglicht, den harten Träger 7 von dem Haftband 4 durch Applizieren von Wasser an den Kleber zu entfernen.
  • In all den oberen Ausgestaltungen des Verbindungsmittels ist das Verbindungsmittel lediglich in dem äußeren ringförmigen Abschnitt s des harten Trägers 7 angeordnet, so dass sich dieses nicht in die Einrichtungsfläche 2 des Wafers W erstreckt.
  • 5 zeigt das Ergebnis eines sechsten Schritts dieser bevorzugten Ausführungsform. In diesem sechsten Schritt wird der Wafer W, an dem das Haftband 4 angebracht ist, wobei der harte Träger 7 an dem Haftband 4 angebracht ist, von dessen Rückfläche 6 mit einer Schleifeinrichtung auf eine angestrebte Dicke abgeschliffen. Die Dicke kann die finale Dicke der Chips sein. Solch eine Schleifeinrichtung kann ein oder mehrere Diamantschleifräder aufweisen.
  • In einem siebten Schritt dieser bevorzugten Ausführungsform wird der Wafer W von dessen Rückfläche 6 entlang der Straßen, welche auf der Musterseite davon ausgebildet sind, von der Rückseite mit einer mechanischen Schneideinrichtung, wie einer Säge, geschnitten. Das Schneiden kann ein vollständiges Schneiden sein, so dass die Chips durch diesen siebten Schritt voneinander getrennt werden. Alternativ kann das Schneiden lediglich ein sogenannter Halbschnitt sein, was Wafermaterial in der Höhenrichtung zurücklässt. 6 zeigt ein Halbschnittschneiden in diesem siebten Schritt.
  • Wenn in diesem siebten Schritt lediglich ein Halbschnitt ausgeführt wird, wird der Wafer W vollständig in einem achten Schritt geschnitten, so dass die Chips 13 voneinander getrennt werden, wobei das Ergebnis davon in 7 gezeigt ist. In diesem achten Schritt wird das verbleibende Silizium des Wafers W in der Höhenrichtung entlang der Straßen mit einem Laser von der Rückseite 6 des Wafers W geschnitten. Dies ist insbesondere dann vorteilhaft, wenn der Wafer W sogenanntes Low-k-Material auf dessen Musterseite 1 aufweist. Solch ein Low-k-Material ist sehr brüchig. Ein Zerschneiden davon mit einem Laser stellt eine gute Schneidqualität sicher. Nachdem die Chips 13 vollständig voneinander getrennt wurden, haften diese entsprechend an dem Haftband 4 an, an welches der harte Träger 7 angebracht ist, wie in 7 gezeigt.
  • In einem neunten Schritt dieser bevorzugten Ausführungsform, dessen Ergebnis in 8 gezeigt ist, werden die einzelnen Chips 13, die entsprechend durch das Haftband 4 gehalten werden, und der harte Träger 7 auf einem Haftaufnahmeband 11 angeordnet, welches auf einem Ringrahmen 12 angebracht ist. Die Einheit aus Chips 13, Haftband 4 und hartem Träger 7 wird auf dem Haftaufnahmeband 11 in solch einer Art und Weise angeordnet, dass die Bodenflächen der Chips 13 das Haftaufnahmeband berühren, wie in 8 gezeigt.
  • In einem zehnten Schritt der bevorzugten Ausführungsform, welcher in 9 gezeigt ist, wird Energie an das Verbindungsmittel appliziert oder das Verbindungsmittel in einer beliebigen anderen Art und Weise derart transformiert, dass die Verbindung zwischen hartem Träger 7 und Haftband 4 gelöst wird, was ein Entfernen des harten Trägers 7 von dem Haftband 4 ermöglicht. In dieser Ausführungsform ist das Verbindungsmittel 10 derart ausgestaltet, dass dieses Lösen des harten Trägers 7 ohne Beschädigung des Trägers 7 möglich ist. Da das Verbindungsmittel lediglich in der Peripherierandfläche 3 des Wafers W angeordnet ist, werden die Chips 13 während des Lösens des Verbindungsmittels 10 nicht beschädigt.
  • 10 zeigt einen elften Schritt der bevorzugten Ausführungsform, bei dem das Haftband 4 von den Chips 13 entfernt wird, wodurch die einzelnen Chips, die von dem Haftaufnahmeband 11 durch eine Aufnahmeeinrichtung aufzunehmen sind, freigegeben werden. Der Abstand zwischen den einzelnen Chips kann durch das radiale Ausdehnen des Aufnahmebands vergrößert werden, um die Aufnahme zu vereinfachen.
  • Es wird darauf hingewiesen, dass das Schneiden des Wafers W entlang der Straßen ebenfalls vor dem zuvor beschriebenen Schleifschritt ausgeführt werden kann. In solch einem Fall wird der Wafer W bevorzugt von der Musterseite 1 entlang der Straßen bis zu einer Tiefe geschnitten, welche mit der Höhe der finalen Chips korrespondiert. Die einzelnen Chips 13 werden anschließend in dem Schleifschritt voneinander getrennt, bei dem der Wafer W von der Rückseite 6 derart heruntergeschliffen wird, dass die Unterseiten der Schnitte erreicht werden. Vorzugsweise wird solch ein Schneiden vor dem Anbringen des Haftbands 4 an den Wafer W ausgeführt. Die verbleibenden Schritte von solch einem Bearbeitungsverfahren entsprechen den zuvor Beschriebenen.

Claims (13)

  1. Verfahren zum Aufteilen eines Wafers (W) in Chips, der auf einer Seite (1) eine Einrichtungsfläche (2) mit einer Vielzahl von Einrichtungen, die durch eine Vielzahl von Aufteilungslinien unterteilt sind, und eine Peripherierandfläche (3) mit keinen Einrichtungen aufweist, die um die Einrichtungsfläche (2) herum ausgebildet ist, wobei das Verfahren umfasst: Anbringen eines Haftbands (4) zum Schützen von Einrichtungen auf dem Wafer an der einen Seite (1) des Wafers (W), wobei das Haftband (4) an zumindest einigen, optional an allen, der Einrichtungen anhaftet; Verbinden eines Trägers (7) zum Stützen des Haftbands (4) mit der Seite des Haftbands (4), welche der Seite gegenüberliegt, die in Kontakt mit den Einrichtungen ist, durch ein Verbindungsmittel (10); Schleifen der Seite (6) des Wafers (W) zum Anpassen der Waferhöhe, welche der einen Seite (1) gegenüberliegt; und Schneiden des Wafers (W) entlang der Aufteilungslinien; gekennzeichnet durch Anordnen des Verbindungsmittels (10) vollständig außerhalb der Einrichtungsfläche (2) des Wafers (W) in einer Draufsicht darauf.
  2. Verfahren nach Anspruch 1, bei dem das Verbindungsmittel (10) Hafteigenschaften aufweist, die durch Energieeingabe entfernbar sind, wobei das Verbindungsmittel (10) bevorzugt UV-härtbaren Kleber, thermisch-härtbaren Kleber oder eine Kombination davon umfasst.
  3. Verfahren nach Anspruch 2, ferner mit: Eingeben von Energie in das Verbindungsmittel (10) zum Lösen der Verbindung zwischen Träger (7) und Haftband (4), und Entfernen des Trägers (7) von dem Haftband (4).
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Verbindungsmittel (10) eine ringförmige Form aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit: Ausbilden einer Vertiefung, vorzugsweise einer ringförmigen Vertiefung, in dem Träger (7) zum Einführen des Verbindungsmittels (10).
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die eine Seite (1) des Wafers (W) teilweise durch Laser und eine weitere Fläche des Wafers bevorzugt mechanisch geschnitten wird.
  7. Verfahren nach Anspruch 6, bei dem die weitere Fläche des Wafers (W) mechanisch von der einen Seite (1) des Wafers (W) oder von der Seite (6) des Wafers (W), welche der einen Seite (1) gegenüberliegt, geschnitten wird.
  8. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Seite (6) des Wafers (W), welche der einen Seite (1) gegenüberliegt, mechanisch teilweise geschnitten wird und eine weitere Fläche des Wafers (W) durch Laser von der Seite (6) des Wafers (W), welche der einen Seite (1) gegenüberliegt, geschnitten wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Schneiden des Wafers vor dem Schleifen des Wafers ausgeführt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Schritte von Anspruch 1 in der aufgelisteten Reihenfolge ausgeführt werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Fläche des Haftbands (4), welche der Fläche gegenüberliegt, welche die Einrichtungen berührt, mit der Fläche des Wafers (W), welche der einen Seite (1) gegenüberliegt, parallelisiert wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit: Anbringen eines Haftaufnahmebands (11) an der Bodenfläche des Wafers (W).
  13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Träger (7) aus Silizium und/oder Glas ausgebildet ist.
DE102014227005.7A 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips Active DE102014227005B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102014227005.7A DE102014227005B4 (de) 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips
MYPI2015704202A MY175846A (en) 2014-12-29 2015-11-19 Method of dividing wafer into dies
JP2015230840A JP6233936B2 (ja) 2014-12-29 2015-11-26 ウェハをダイに分割する方法
SG10201509836PA SG10201509836PA (en) 2014-12-29 2015-11-30 Method of dividing wafer into dies
US14/970,756 US9704749B2 (en) 2014-12-29 2015-12-16 Method of dividing wafer into dies
TW104142789A TWI607486B (zh) 2014-12-29 2015-12-18 將晶圓分成晶粒的方法
KR1020150184831A KR101747561B1 (ko) 2014-12-29 2015-12-23 웨이퍼를 다이로 분할하는 방법
CN201510993795.5A CN105742212B (zh) 2014-12-29 2015-12-25 将晶片分成裸片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014227005.7A DE102014227005B4 (de) 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips

Publications (2)

Publication Number Publication Date
DE102014227005A1 true DE102014227005A1 (de) 2016-06-30
DE102014227005B4 DE102014227005B4 (de) 2023-09-07

Family

ID=56116737

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014227005.7A Active DE102014227005B4 (de) 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips

Country Status (8)

Country Link
US (1) US9704749B2 (de)
JP (1) JP6233936B2 (de)
KR (1) KR101747561B1 (de)
CN (1) CN105742212B (de)
DE (1) DE102014227005B4 (de)
MY (1) MY175846A (de)
SG (1) SG10201509836PA (de)
TW (1) TWI607486B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112976A1 (de) 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030129809A1 (en) * 2001-11-30 2003-07-10 Shinya Takyu Wafer splitting method using cleavage
US20040048419A1 (en) * 2001-11-30 2004-03-11 Masahiko Kitamura Production method for semiconductor chip
US20060276010A1 (en) * 2003-11-26 2006-12-07 Stephan Bradl Arrangement of electronic semiconductor components on a carrier system for treating said semiconductor components with a liquid medium
US20090294913A1 (en) * 2008-06-02 2009-12-03 Nec Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
US20140318697A1 (en) * 2012-03-02 2014-10-30 Fujifilm Corporation Manufacturing method of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
CN100499022C (zh) * 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008258282A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体ウェハのチップ化方法
CN101809718A (zh) * 2007-12-20 2010-08-18 立山机械股份有限公司 黏着材的黏着方法及黏着装置
JP5308213B2 (ja) 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5495647B2 (ja) 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013135038A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置の製造方法
US8580655B2 (en) * 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP2014135348A (ja) * 2013-01-09 2014-07-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP2014165388A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030129809A1 (en) * 2001-11-30 2003-07-10 Shinya Takyu Wafer splitting method using cleavage
US20040048419A1 (en) * 2001-11-30 2004-03-11 Masahiko Kitamura Production method for semiconductor chip
US20060276010A1 (en) * 2003-11-26 2006-12-07 Stephan Bradl Arrangement of electronic semiconductor components on a carrier system for treating said semiconductor components with a liquid medium
US20090294913A1 (en) * 2008-06-02 2009-12-03 Nec Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
US20140318697A1 (en) * 2012-03-02 2014-10-30 Fujifilm Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US9704749B2 (en) 2017-07-11
US20160190010A1 (en) 2016-06-30
DE102014227005B4 (de) 2023-09-07
TW201635337A (zh) 2016-10-01
KR101747561B1 (ko) 2017-06-14
CN105742212A (zh) 2016-07-06
CN105742212B (zh) 2019-08-30
TWI607486B (zh) 2017-12-01
MY175846A (en) 2020-07-13
JP6233936B2 (ja) 2017-11-22
JP2016127273A (ja) 2016-07-11
KR20160080075A (ko) 2016-07-07
SG10201509836PA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
DE102015002542B4 (de) Waferteilungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102015217288A1 (de) SiC-Ingot-Schneidverfahren
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE602004011343T2 (de) Chipbefestigung
DE102004043474B4 (de) Waferbearbeitungsverfahren
DE102013208352A1 (de) Waferbearbeitungsverfahren
DE112017003219B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102005004845B4 (de) Wafer-Unterteilungsverfahren
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102004038339A1 (de) Waferbearbeitungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102015208890A1 (de) Waferbearbeitungsverfahren
DE102004025707A1 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102017105503A1 (de) Waferbearbeitungsverfahren
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102019212840A1 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division