KR20160080075A - 웨이퍼를 다이로 분할하는 방법 - Google Patents

웨이퍼를 다이로 분할하는 방법 Download PDF

Info

Publication number
KR20160080075A
KR20160080075A KR1020150184831A KR20150184831A KR20160080075A KR 20160080075 A KR20160080075 A KR 20160080075A KR 1020150184831 A KR1020150184831 A KR 1020150184831A KR 20150184831 A KR20150184831 A KR 20150184831A KR 20160080075 A KR20160080075 A KR 20160080075A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive tape
carrier
connecting means
dividing
Prior art date
Application number
KR1020150184831A
Other languages
English (en)
Other versions
KR101747561B1 (ko
Inventor
칼 하인츠 프리바써
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160080075A publication Critical patent/KR20160080075A/ko
Application granted granted Critical
Publication of KR101747561B1 publication Critical patent/KR101747561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

복수의 분할 라인에 의해 분할된 복수의 디바이스를 갖는 디바이스 영역 및 디바이스 영역 주위에 디바이스가 형성되지 않은 주연 여유 영역을 일 면에 갖는 웨이퍼를 다이로 분할하는 방법이 제공된다. 상기 방법은 웨이퍼 상의 디바이스들을 보호하기 위한 접착 테이프를 웨이퍼의 일 면에 부착하는 단계로서, 접착 테이프는 디바이스들의 적어도 일부, 선택적으로 모두에 부착하는 것인, 접착 테이프 부착 단계; 접착 테이프를 지지하기 위한 캐리어를, 연결 수단에 의해, 디바이스들과 접촉하는 면에 대향하는 접착 테이프의 면에 연결하는 캐리어 연결 단계; 웨이퍼 높이를 조정하기 위해 일 면에 대향하는 웨이퍼의 면을 연삭하는 웨이퍼 연삭 단계; 및 분할 라인을 따라 웨이퍼를 절단하는 웨이퍼 절단 단계를 포함한다. 상기 방법은, 연결 수단을 그 평면도에서 웨이퍼의 디바이스 영역의 완전히 외부에 위치결정하는 단계를 특징으로 한다.

Description

웨이퍼를 다이로 분할하는 방법{METHOD OF DIVIDING WAFER INTO DIES}
본 발명은 청구항 1의 전제부에 따라, 복수의 분할 라인에 의해 분할된 복수의 디바이스를 갖는 디바이스 영역 및 디바이스 영역 주위에 디바이스가 형성되지 않은 주연 여유 영역을 일 면에 갖는 웨이퍼를 다이로 분할하는 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에서, 복수의 분할 라인에 의해 분할된 복수의 디바이스를 갖는 디바이스 영역을 갖춘 웨이퍼는 개별 다이로 분할된다. 이 제조 프로세스는 일반적으로 웨이퍼 높이를 조정하는 연삭 단계 및 다이를 얻기 위해 분할 라인을 따라 웨이퍼를 절단하는 절단 단계를 포함한다. 이 제조 프로세스 중에 웨이퍼 상에 형성된 디바이스를 보호하기 위해 그리고 개별 다이를 위치결정하기 위해, 디바이스가 그 위에 형성되어 있는 웨이퍼 면에 접착 테이프가 부착될 수 있다. 그러나, 이 접착 테이프는 제조 프로세스 중에, 접착 테이프에 부착되어 있는 개별 다이의 위치가 시프트(shift)될 수도 있다는 결점에 기인하여 용이하게 변형 가능하다. 이러한 다이 시프트는 다이 취출(die pick up)을 복잡하게 하여, 복잡하고 고가의 제조 기계를 필요로 한다.
본 출원인은 접착 테이프를 지지하기 위한 캐리어가 접착 테이프에 부착되는, 웨이퍼를 다이로 분할하기 위한 방법을 인지하고 있다. 캐리어는 접착 테이프의 전체 표면에 접착된 강성의 경질 재료로 제조되고, 따라서 다이 시프트를 제거하거나 또는 적어도 실질적으로 감소시킨다. 그 결과, 덜 복잡하고 따라서 더 저가의 제조 기계가 제공될 수 있다.
그러나, 캐리어를 사용하는 공지의 디바이스 제조 프로세스는 단위 비용이 증가되는 결점을 갖는다.
이에 따라, 본 발명의 목적은 낮은 단위 비용으로 다이 시프트의 제거를 허용하는, 웨이퍼를 다이로 분할하기 위한 방법을 제공하는 것이다.
본 발명은 당 기술 분야의 방법의 비교적 높은 단위 비용이 이하의 인자에 의해 주로 발생된다는 고찰에 기초한다. 캐리어로부터 웨이퍼를 박리 제거하는 프로세스에서, 웨이퍼는 큰 굽힘 응력을 받게 되는데, 이는 웨이퍼의 파괴 및/또는 웨이퍼 상에 형성된 디바이스의 손상을 야기할 수도 있다. 캐리어의 탈착 프로세스에서의 웨이퍼의 굽힘에 기인하여, 부분적으로 분리된 다이들이 서로 접촉할 수 있고, 이에 따라 손상될 수도 있다. 또한, 큰 굽힘 응력이 또한 캐리어의 탈착 시에 캐리어 상에 작용한다. 캐리어는 따라서 제거 프로세스에서 손상되거나 또는 심지어 파괴될 수도 있어, 그 재사용을 불가능하게 한다. 이상에 제시된 이유로, 웨이퍼는 캐리어로부터 매우 천천히 그리고 조심스럽게 탈착되어야 해서, 생산성의 감소, 즉 시간당 처리 유닛의 감소된 처리량 및 이에 따라 증가된 처리 비용을 초래한다.
본 발명자는, 전술된 결점들이 캐리어가 그 전체 표면 영역에 걸쳐 접착 테이프에 접착되는 사실에 기인한다는 것을 발견하였다. 이에 따라, 큰 접착 영역에 기인하여, 웨이퍼로부터의 캐리어의 탈착은 웨이퍼 및/또는 캐리어에 손상을 유발할 가능성이 있는 큰 굽힘 응력을 발생시킨다. 또한, 캐리어 탈착을 허용하기 위한 접착 영역의 처리는, 디바이스 및 접착 영역이 서로 상하로 위치하기 때문에 디바이스를 손상시킬 가능성이 있다. 그 결과 불량률이 비교적 높고, 이에 따라 높은 단위 비용이 초래된다.
따라서, 복수의 분할 라인에 의해 분할된 복수의 디바이스를 갖는 디바이스 영역 및 디바이스 영역 주위에 디바이스가 형성되지 않은 주연 여유 영역을 일 면에 갖는 웨이퍼를 다이로 분할하는 본 발명의 방법은, 웨이퍼 상의 디바이스들을 보호하기 위한 접착 테이프를 웨이퍼의 일 면에 부착하는 단계로서, 접착 테이프는 디바이스들의 적어도 일부, 선택적으로 모두에 부착되는 것인, 접착 테이프 부착 단계; 접착 테이프를 지지하기 위한, 접착 테이프보다 더 경질 및 더 강성인 재료로 제조된 캐리어를, 연결 수단에 의해, 디바이스들과 접촉하는 면에 대향하는 접착 테이프의 면에 연결하는 캐리어 연결 단계; 웨이퍼 높이를 조정하기 위해 상기 일 면에 대향하는 웨이퍼의 면을 연삭하는 웨이퍼 연삭 단계; 및 분할 라인을 따라 웨이퍼를 절단하는 웨이퍼 절단 단계를 포함하고, 연결 수단을 그 평면도에서 웨이퍼의 디바이스 영역의 완전히 외부에 위치결정하는 단계를 특징으로 한다. 캐리어는 경질 및/또는 강성 캐리어이다.
이에 따라, 본 발명의 방법은 캐리어 및 접착 테이프가 연결되는 영역을 상당히 감소시킨다. 따라서, 캐리어가 탈착 시에 손상될 가능성이 적다. 또한, 캐리어 탈착을 허용하기 위한 연결 수단의 처리 시에, 디바이스들은 연결 수단이 존재하는 영역으로부터 이격되기 때문에, 쉽게 손상되지 않는다. 그 결과, 다이 시프트의 문제점을 완화시키고 불량률의 감소로 인한 낮은 단위 비용을 가능하게 하는, 웨이퍼를 다이로 분할하는 방법이 제공된다.
상기 방법은 연삭이 절단 전에 수행되도록 열거된 순서로 수행될 수도 있다. 이는 이면, 즉 디바이스들이 존재하지 않는 면으로부터 웨이퍼의 절단을 허용한다. 이에 따라, 디바이스들의 손상의 위험이 감소되어, 불량률을 더 최소화하고 단위 비용을 감소시킨다.
연결 수단은 에너지 입력과 같은 외부 자극에 의해 제거 가능한 접착 특성을 나타낼 수도 있는데, 연결 수단은 바람직하게는 UV 경화성 아교, 열경화성 아교, 또는 이들의 조합을 포함한다. 이에 따라, 캐리어의 용이한 무접촉식 탈착이 기능하여, 캐리어 손상의 위험을 최소화하고 낮은 단위 비용을 허용한다. 대안으로, 연결 수단은 수용성 아교를 포함할 수도 있다.
상기 방법은, 캐리어와 접착 테이프 사이의 연결을 해제하고 접착 테이프로부터 캐리어를 제거하기 위해 연결 수단에 에너지를 입력하는 단계를 포함할 수도 있다.
연결 수단은 환형 형상을 나타낼 수도 있다. 이는, 접착 테이프를 적소에 고정시키기 위한 충분히 큰 연결 영역과 낮은 손상 위험을 갖는 캐리어의 탈착을 허용하기 위한 충분히 작은 연결 영역 사이의 양호한 절충이 성취되는 장점을 유도한다. 또한, 환형 형태는 연결 수단의 저가의 덜 복잡한 처리를 허용한다. 게다가, 환형 형상은 다이 시프트가 양호한 정도로 방지될 수 있도록 캐리어 상의 접착 테이프의 양호한 고착을 제공한다.
상기 방법은 연결 수단의 삽입을 위해 캐리어 내에 리세스(recess), 바람직하게는 환형 리세스를 형성하는 것을 포함할 수도 있다. 이는 캐리어 내로의 연결 수단의 일체화를 허용한다. 따라서, 용이하게 취급 가능한, 웨이퍼와 캐리어의 세트가 제공된다. 또한, 캐리어가 비교적 경질 및 강성 재료로 제조되는 사실에 기인하여, 리세스는 높은 정밀도를 갖고 용이하게 형성될 수 있다. 따라서, 상기 방법은 양호한 처리 품질을 허용한다. 대안으로, 리세스는 또한 접착 테이프 내에 또는 접착 테이프와 캐리어의 조합 내에 형성될 수 있다.
웨이퍼의 일 면, 달리 말하면 디바이스가 형성되어 있는 웨이퍼의 면은 레이저에 의해 완전히 또는 부분적으로 절단될 수도 있고, 예를 들어 하프컷(half cut) 또는 홈형성(grooved)될 수도 있는데, 여기서 웨이퍼의 다른 영역은 바람직하게는 기계적으로 절단된다. 웨이퍼의 상기 다른 영역은 웨이퍼의 일 면으로부터 또는 상기 일 면에 대향하는 웨이퍼의 면으로부터 기계적으로 절단될 수도 있다. 그 위에 디바이스가 형성되어 있는 웨이퍼의 면이 종종 취성의 로우-k(low-k) 층을 나타낸다는 사실에 기인하여, 레이저에 의한 웨이퍼의 절단은 양호한 처리 품질을 보장한다. 다른, 바람직하게는 잔여 웨이퍼 영역의 기계적 절단은 절단 깊이의 정밀한 조정을 허용한다.
상기 일 면에 대향하는 웨이퍼의 면은 기계적으로 부분적으로 절단될 수도 있고, 웨이퍼의 다른 영역은 상기 일 면에 대향하는 웨이퍼의 면으로부터 레이저에 의해 절단될 수도 있다. 바람직하게는, 웨이퍼의 잔여 영역, 즉 부분 절단부 또는 절단부들이 형성되어 있는 영역 또는 영역들에서 그 높이 방향 또는 두께 방향으로 웨이퍼의 나머지는 상기 일 면에 대향하는 웨이퍼의 면으로부터 레이저에 의해 절단된다.
웨이퍼의 절단은 웨이퍼의 연삭 전에 수행될 수도 있다. 이는 웨이퍼가 여전히 상당한 두께를 나타낼 때의 절단을 허용한다. 이에 따라, 웨이퍼의 왜곡(warping) 및/또는 절단부의 파괴가 방지될 수 있어, 처리 품질의 향상을 유도한다.
상기 방법은 디바이스와 접촉하는 표면에 대향하는 접착 테이프의 표면을, 디바이스가 형성되는 일 면에 대향하는 웨이퍼의 표면과 평행화하는 단계를 포함할 수도 있다. 이는 더 높은 처리 정밀도를 제공하여, 또한 처리 품질의 향상을 유도한다.
상기 방법은 웨이퍼의 연삭면에 접착성 취출 테이프를 부착하는 단계를 더 포함할 수도 있다. 이 단계는, 다이가 접착성 취출 테이프에 의해 유지되기 때문에, 접착 테이프로부터 캐리어의 용이한 탈착 및 웨이퍼의 일 면으로부터의 접착 테이프의 용이한 탈착을 허용한다. 접착성 취출 테이프는 또한 반경방향으로 신장 가능하도록 구성될 수도 있다. 상기 방법은 이어서, 다이들 사이의 거리를 증가시키기 위해 접착성 취출 테이프를 신장시키고 더 용이한 다이 취출을 허용하는 단계를 포함할 수도 있다.
캐리어는 유리 및/또는 실리콘으로 제조될 수도 있다. 캐리어가 유리로 제조되면, 연결 수단으로의 에너지 입력은 예를 들어, UV 방사선과 같이, 유리를 통해 투과 가능한 방사선으로 가능하다. 캐리어가 실리콘으로 제조되면, 저가의 캐리어가 제공된다. 또한, 2가지 재료의 조합이 가능하다.
도 1은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제1 단계를 도시하고 있는 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제2 단계를 도시하고 있는 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제3 단계, 제4 단계 및 제5 단계를 도시하고 있는 단면도이다.
도 4는 도 3의 영역 A의 확대도이다.
도 5는 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제6 단계를 도시하고 있는 단면도이다.
도 6은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제7 단계를 도시하고 있는 단면도이다.
도 7은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제8 단계를 도시하고 있는 단면도이다.
도 8은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제9 단계를 도시하고 있는 단면도이다.
도 9는 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제10 단계를 도시하고 있는 단면도이다.
도 10은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제11 단계를 도시하고 있는 단면도이다.
이제 본 발명의 바람직한 실시예가 첨부 도면을 참조하여 설명될 것이다.
이하의 바람직한 실시예는 웨이퍼(W)를 다이로 분할하기 위한 방법에 관한 것이다. 웨이퍼(W)는 이하의 설명에서 패턴 면(1)이라 칭하는 면 상에 형성된 MEMS 디바이스를 갖는 MEMS 웨이퍼일 수 있다. 그러나, 웨이퍼(W)는 MEMS 웨이퍼에 한정되는 것은 아니고, 또한 바람직하게는 그 패턴 면(1) 상에 형성된 고체 상태 촬상 디바이스(solid-state imaging device)로서 CMOS 디바이스를 갖는 CMOS 웨이퍼일 수도 있다. 웨이퍼(W)는 실리콘으로 제조될 수 있다. 이러한 실리콘 웨이퍼(W)는 실리콘 기판 상의 IC(integrated circuit: 집적 회로) 및 LSI(large scale integrations: 대규모 집적 회로)인 디바이스를 포함할 수 있거나 또는 세라믹, 유리 또는 사파이어의 무기 재료 기판 상에 LED(light emitting diode: 발광 다이오드)와 같은 광학 디바이스를 형성함으로써 구성된 광학 디바이스 웨이퍼일 수도 있다. 웨이퍼(W)는 이에 한정되는 것은 아니고, 임의의 다른 방식으로 형성될 수 있다. 더욱이, 또한 전술된 예시적인 웨이퍼 구성들의 조합이 가능하다. 웨이퍼는 ㎛ 범위, 바람직하게는 625 내지 925 ㎛의 범위인 연삭 전 두께를 가질 수 있다.
웨이퍼(W)는 바람직하게는 그 패턴 면(1) 상에 형성되어, 이에 의해 전술한 것들과 같은 디바이스가 각각 형성되는 복수의 직사각형 영역으로 웨이퍼(W)를 분할하는, 스트리트(street)라 칭하는 복수의 교차 분할 라인을 갖춘 원형 형상을 나타낸다. 이들 디바이스는 바람직하게는, 예를 들어 도 4에 도시되어 있는 바와 같이, 디바이스 영역(2)이라 칭하는 웨이퍼(W)의 중앙 영역에 형성된다. 원형 웨이퍼(W)의 경우에, 이 디바이스 영역(2)은 바람직하게는 원형이고, 웨이퍼(W)의 외주부와 동심으로 배치된다. 디바이스 영역(2)은, 예를 들어 도 4에 도시되어 있는 바와 같이, 디바이스 영역(2)을 둘러싸는 환형 주연 영역(3)에 의해 둘러싸여 있다. 이 주연 영역(3)에는, 디바이스가 형성되어 있지 않다. 주연 여유 영역(3)은 바람직하게는 디바이스 영역(2) 및/또는 웨이퍼(W)의 외주부에 대해 동심으로 배치된다. 주연 여유 영역(3)의 반경방향 연장부는 mm 범위일 수 있고, 바람직하게는 1 내지 3 mm이다.
이하, 본 발명의 바람직한 실시예에 따른, 웨이퍼(W)를 분할하기 위한 방법이 도 1 내지 도 10을 참조하여 설명된다.
도 1은 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제1 단계의 결과를 도시하고 있다. 제1 단계에서, 접착 테이프(4)가 웨이퍼(W)의 패턴 면(1)에 부착된다. 달리 말하면, 패턴 면(1)은 접착 테이프(4)로 적층된다. 접착 테이프(4)는 바람직하게는 웨이퍼(W)와 동일한 형상을 갖고, 웨이퍼에 동심으로 부착된다. 웨이퍼(W)에 부착될 때, 접착 테이프(4)는 패턴 면(1)의 디바이스 영역(2)에 형성된 디바이스에 부착된다. 접착 테이프(4)는 웨이퍼(W)의 디바이스 영역(2)에 형성된 디바이스의 보호를 가능하게 한다.
도 2는 본 발명의 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제2 단계를 도시하고 있다. 이 제2 단계는 본 바람직한 실시예에 따른 방법에 대해 선택적이라는 것이 주목되어야 한다. 이 제2 단계에서, 웨이퍼(W)로부터 이격하여 배향되는 접착 테이프(4)의 표면은 접착 테이프(4)로부터 이격하여 배향된 웨이퍼(W)의 표면에 대해 평행화된다. 디바이스가 웨이퍼(W)의 패턴 면(1) 상에 형성되는 사실에 기인하여, 접착 테이프(4)의 상면(5)은 그 아래에 형성된 디바이스에 기인하여 불균일한 표면 프로파일을 나타낼 수도 있다. 웨이퍼(W)에 가장 가까운 표면의 점인 상기 상면(5)의 최저점과, 웨이퍼(W)로부터 가장 멀리 이격되어 있는 점인 상기 상면(5)의 최고점 사이의 거리는 대략 70 ㎛일 수 있다. 이 제2 단계에서의 평행화를 통해, 이 거리는 예를 들어, 약 2 ㎛로 감소될 수 있다. 평행화는 바람직하게는 척 테이블 상에 웨이퍼(W)를 척 고정하고(chucking), 예를 들어 밀링 디바이스의 가공 평면이 웨이퍼(W)의 이면(6)에 평행하게 배향되도록 상면(5)을 따라 밀링 디바이스를 이동시킴으로써 성취될 수 있다. 접착 테이프(4)가 적층되어 있는 웨이퍼(4)의 총 두께값은 이 제2 단계에 의해 개선될 수 있다.
도 3 및 도 4는 본 바람직한 실시예에 따른, 웨이퍼를 분할하기 위한 방법의 제3 단계, 제4 단계 및 제5 단계의 결과를 나타내고 있다. 본 바람직한 실시예의 제3 단계에서, 경질 캐리어(hard carrier)(7)가 제공된다. 경질 캐리어(7)는 바람직하게는 접착 테이프(4)의 재료보다 상당히 더 경질이고 더 강성인 재료로 제조된다. 경질 캐리어(7)는 예를 들어, 실리콘, 유리 또는 이들의 조합으로 제조된다. 바람직하게는, 경질 캐리어(7)는 도 3에 도시되어 있는 바와 같이, 접착 테이프(4)와 합동하여 형성되고 접착 테이프에 의해 동심으로 배치된다. 경질 테이프(7)는 예를 들어 500 내지 1000 ㎛의 높이를 나타낼 수도 있다.
본 실시예에 대해 선택적인, 본 바람직한 실시예의 제4 단계에서, 환형 리세스(8), 예를 들어 노치가 도 4에 도시되어 있는 바와 같이, 경질 캐리어(7) 내에 동심으로 형성된다. 바람직하게는, 환형 리세스(8)는 단면에서 직사각형 프로파일을 갖고 그리고/또는 경질 캐리어(7)의 외주면(9)으로부터 반경방향 내향으로 연장된다. 경질 캐리어(7)의 높이 방향에서, 리세스(8)는 캐리어 높이의 대략 절반을 따라 연장될 수 있다. 경질 캐리어(7)는, 바람직하게는 웨이퍼(W)의 외주부(9)로부터 반경방향 내향으로 연장되는 외부 환형부(s)를 나타낸다. 환형부(s)는 바람직하게는, 경질 캐리어(7)가 접착 테이프(4)에 동심으로 부착될 때, 웨이퍼(W)의 주연 여유 영역(3)에 대응한다. 리세스(8)의 연장 및 배치는 외부 환형부(s) 내에 있는 것으로서 규정된다. 이에 따라, 경질 캐리어(7)가 접착 테이프(4)에 대해 동심으로 부착될 때, 리세스(8)는 도 4에 도시되어 있는 바와 같이, 그 평면도에서 웨이퍼(W)의 디바이스 영역(2)에서는 연장되지 않는다. 리세스(8)는 또한 경질 캐리어(7)의 외주부(9)로부터 반경방향 내향으로 시프트되는 반경방향 위치로부터 시작할 수 있다는 것이 주목되어야 한다. 또한, 직사각형 프로파일과는 상이한 프로파일, 예를 들어 삼각형 프로파일 또는 반원형 프로파일 등이 가능하다.
본 바람직한 실시예의 제5 단계에서, 경질 캐리어(7)는 접착 테이프(4)의 상면(5)에 대해 동심으로 부착된다. 경질 캐리어(7) 및 접착 테이프(4)가 합동으로 형성되는 사실에 기인하여, 이들 2개의 부분은 본 실시예에서 연속적인 원주면을 형성한다. 접착 테이프(4)에 대한 경질 캐리어(7)의 부착은 경질 캐리어(7)의 손상 없이 접착 테이프(4)로부터 경질 캐리어(7)의 이후의 탈착을 허용하는 연결 수단(10)에 의해 성취된다.
연결 수단은 예를 들어, UV 방사선 경화성 아교, 예를 들어, UV 경화성 아교와 같이, 에너지의 인가에 의해 영향을 받을 수 있는 접착 특성을 나타낼 수 있다. 아교는 바람직하게는 양면 테이프의 형태인 UV 경화성 아교(10)일 수 있다. 테이프(10)는 접착 테이프(4)에 경질 캐리어(7)를 부착하기 위해 경질 캐리어(7)의 리세스(8) 내에 제공된다. 리세스(8)의 구성에 기인하여, 테이프(10)는 도 4에 도시되어 있는 바와 같이, 웨이퍼(W)의 주연 여유 영역(3) 내에 완전히 위치되며, 이에 의해 디바이스 영역(2) 내로 연장되지 않는다. 웨이퍼(W), 접착 테이프(4) 및 경질 캐리어(7)는 본 바람직한 실시예에서, 이 제5 단계 후에 일정한 직경 또는 대략 일정한 직경을 갖는 유닛을 형성한다. 이 유닛, 및 특히 접착 테이프(4)는 리세스(8) 내에 제공된 테이프(10)의 UV 경화성 아교에 의해, 접착 테이프(4)에 부착되는 강성 경질 캐리어(7)에 의해 구조적으로 지지된다. UV 경화성 아교(10)가 연결 수단으로서 사용될 때, 경질 캐리어(7)는 바람직하게는 유리로 제조된다. 이는 UV 방사선이 캐리어(7)를 통해 침투하여 리세스(8) 내의 아교(10)를 경화하게 하여, 아교가 그 접착 특성을 손실하고 캐리어(7)가 손상되지 않으면서 용이하게 탈착될 수 있게 된다.
대안으로, UV 경화성 아교(10) 대신에, 열경화성 테이프, 바람직하게는 양면 테이프가 접착 테이프(4)에 경질 캐리어(7)를 부착하기 위한 연결 수단으로서 사용될 수 있다. 이 테이프는 바람직하게는 경질 캐리어(7)의 리세스(8) 내에 배치된다. 이러한 열경화성 테이프는 열경화성 테이프에 열을 인가함으로써 캐리어(7)의 손상 없이 접착 테이프(4)로부터의 경질 캐리어(7)의 용이한 탈착을 허용한다. 이 구성은 그 투명성이 요구되지 않기 때문에, 경질 캐리어(7)를 위한 재료로서 실리콘의 사용을 허용한다. 대안으로, 수용성 아교가 사용될 수 있다.
연결 수단이 분배된 액체 아교의 형태로 제공될 수 있는 것이 또한 가능하다. 액체 아교는 건조되어 접착 테이프(4)와 경질 캐리어(7)를 서로 연결할 것이다. 이 아교는 리세스(8) 내에 배치될 수 있다. 리세스(8)는 접착 테이프(4)의 원주면에, 경질 캐리어(7)의 원주면에 또는 양자 모두 내에 제공될 수 있다. 액체 아교는 이때 리세스 내의 접착 테이프(4)와 경질 캐리어(7)의 계면에 제공될 수 있다. 리세스(8)는 삼각형 단면을 나타낼 수 있다. 리세스가 제공되지 않는 것도 또한 가능하다. 접착 테이프(4)로부터 경질 캐리어(7)를 탈착시키기 위해서, 아교를 전달하여 손상 없이 접착 테이프(4)로부터 경질 캐리어(7)를 탈착시키는 데 나이프 또는 임의의 다른 기계적 절단 디바이스가 사용될 수 있다. 대안으로, 액체 아교는 UV 방사선 또는 열과 같은 외부 자극에 의해 경화 가능할 수도 있다. 이 경우에, 아교에 외부 자극을 인가하여, 이에 의해 아교를 경화하고 따라서 그 접착력을 저하시키고, 이후에 접착 테이프(4)로부터 경질 캐리어(7)를 제거함으로써, 접착 테이프(4)로부터 경질 캐리어(7)가 탈착될 수도 있다. 또한, 액체 아교는 수용성 아교일 수도 있어, 아교에 물을 인가함으로써 접착 테이프(4)로부터 경질 캐리어(7)가 제거될 수 있게 한다.
연결 수단의 이러한 구성 모두에서, 연결 수단은 단지 경질 캐리어(7)의 외부 환형부(s) 내에 위치되어, 이에 의해 웨이퍼(W)의 디바이스 영역(2) 내로 연장되지 않는다.
도 5는 본 바람직한 실시예의 제6 단계의 결과를 도시하고 있다. 이 제6 단계에서, 경질 캐리어(7)가 장착되어 있는 접착 테이프(4)가 부착된 웨이퍼(W)는 연삭 디바이스에 의해 원하는 두께로 그 이면(6)으로부터 연삭된다. 두께는 다이의 최종 두께일 수 있다. 이러한 연삭 디바이스는 하나 이상의 다이아몬드 휠(diamond wheel)을 포함할 수 있다.
본 바람직한 실시예의 제7 단계에서, 웨이퍼(W)는 톱과 같은 기계적 절단 디바이스로 이면으로부터 그 패턴 면(1) 상에 형성된 스트리트를 따라, 그 이면(6)으로부터 절단된다. 절단은 다이가 이 제7 단계에 의해 서로 분리되도록 하는 완전한 절단일 수 있다. 대안으로, 절단은 단지 소위 하프컷일 수 있어, 높이 방향으로 일부 웨이퍼 재료를 남겨둔다. 도 6은 제7 단계에서의 이러한 하프컷 절단을 도시하고 있다.
제7 단계에서 단지 하프컷이 수행되면, 웨이퍼(W)는 그 결과가 도 7에 도시되어 있는 제8 단계에서 완전히 절단되며 이에 따라 다이(13)들이 서로 분리된다. 이 제8 단계에서, 스트리트를 따른 높이 방향에서의 웨이퍼(W)의 잔여 실리콘은 웨이퍼(W)의 이면(6)으로부터 레이저로 절단된다. 이는 웨이퍼(W)가 그 패턴 면(1)에 소위 로우-k 재료를 나타낼 때 특히 유리하다. 이러한 로우-k 재료는 매우 취성이다. 레이저로의 그 절단은 양호한 절단 품질을 보장한다. 다이(13)들이 서로 완전히 분리된 후에, 이들 다이는 도 7에 도시되어 있는 바와 같이, 경질 캐리어(7)가 부착되는 접착 테이프(4)에 각각 접착된다.
그 결과가 도 8에 도시되어 있는 바람직한 실시예의 제9 단계에서, 접착 테이프(4) 및 경질 캐리어(7)에 의해 각각 유지되는 개별 다이(13)는 링 프레임(12) 상에 장착된 접착성 취출 테이프(11) 상에 배치된다. 다이(13), 접착 테이프(4) 및 경질 캐리어(7)의 유닛은, 도 8에 도시되어 있는 바와 같이, 다이(13)의 연삭면이 접착성 취출 테이프에 접촉하는 이러한 방식으로 접착성 취출 테이프 상에 배치된다.
도 9에 도시되어 있는 본 바람직한 실시예의 제10 단계에서, 에너지가 연결 수단에 인가되고 또는 연결 수단은 경질 캐리어(7)와 접착 테이프(4) 사이의 연결이 해제되어, 접착 테이프(4)로부터의 경질 캐리어(7)의 제거를 허용하도록 임의의 다른 방식으로 변형된다. 본 실시예에서, 연결 수단(10)은, 경질 캐리어(7)의 이러한 탈착이 캐리어(7)를 손상하지 않고 가능한 방식으로 구성된다. 연결 수단은 단지 웨이퍼(W)의 주연 여유 영역(3) 내에만 위치되기 때문에, 다이(13)는 연결 수단(10)의 이러한 해제 중에 손상되지 않는다.
도 10은 본 바람직한 실시예의 제11 단계를 도시하고 있는데, 여기서 접착 테이프(4)가 다이(13)로부터 제거되며 이에 의해 취출 디바이스에 의해 접착성 취출 테이프(11)로부터 취출될 개별 다이를 해제시킨다. 개별 다이들 사이의 거리는 취출을 용이하게 하도록 취출 테이프를 반경방향으로 신장시킴으로써 증가될 수 있다.
스트리트를 따른 웨이퍼(W)의 절단은 또한 전술된 연삭 단계 전에 수행될 수 있다는 것이 주목되어야 한다. 이러한 경우에, 웨이퍼(W)는 바람직하게는 최종 다이의 높이에 대응하는 깊이로 스트리트를 따라 패턴 면(1)으로부터 절단된다. 개별 다이(13)는 이어서 연삭 단계에서 분리되는데, 이 연삭 단계에서 웨이퍼(W)는 절단부의 하부측이 도달하도록 이면(6)으로부터 연삭 제거된다. 바람직하게는, 이러한 절단은 웨이퍼(W)에 접착 테이프(4)를 부착하기 전에 수행된다. 이러한 처리 방법의 나머지 단계들은 전술된 것들에 대응한다.
1: 패턴 면 2: 디바이스 영역
3: 주연 여유 영역 4: 접착 테이프
5: 상면 6: 이면
7: 캐리어 8: 리세스
9: 외주면 W: 웨이퍼

Claims (13)

  1. 복수의 분할 라인에 의해 분할된 복수의 디바이스를 갖는 디바이스 영역(2) 및 상기 디바이스 영역(2) 주위에 디바이스가 형성되지 않은 주연 여유 영역(3)을 일 면(1)에 갖춘 웨이퍼(W)를 다이로 분할하는 방법으로서,
    상기 웨이퍼 상의 디바이스들을 보호하기 위한 접착 테이프(4)를 상기 웨이퍼(W)의 일 면(1)에 부착하는 단계로서, 상기 접착 테이프(4)는 상기 디바이스들의 적어도 일부에 부착되는 것인, 접착 테이프 부착 단계;
    상기 접착 테이프(4)를 지지하기 위한 캐리어(7)를, 연결 수단(10)에 의해, 상기 디바이스들과 접촉하는 면에 대향하는 상기 접착 테이프(4)의 면에 연결하는 캐리어 연결 단계;
    웨이퍼 높이를 조정하기 위해 상기 일 면(1)에 대향하는 웨이퍼(W)의 면(6)을 연삭하는 웨이퍼 연삭 단계; 및
    상기 분할 라인을 따라 상기 웨이퍼(W)를 절단하는 웨이퍼 절단 단계
    를 포함하는 웨이퍼를 다이로 분할하는 방법에 있어서,
    상기 연결 수단(10)을 그 평면도에서 상기 웨이퍼(W)의 디바이스 영역(2)의 완전히 외부에 위치결정하는 것
    을 특징으로 하는 웨이퍼를 다이로 분할하는 방법.
  2. 제1항에 있어서, 상기 연결 수단(10)은 에너지 입력에 의해 제거 가능한 접착 특성을 나타내고, 상기 연결 수단(10)은 UV 경화성 아교, 열경화성 아교 또는 이들의 조합을 포함하는 것인 웨이퍼를 다이로 분할하는 방법.
  3. 제2항에 있어서,
    상기 캐리어(7)와 상기 접착 테이프(4) 사이의 연결을 해제하기 위해 상기 연결 수단(10)에 에너지를 입력하는 단계, 및
    상기 접착 테이프(4)로부터 상기 캐리어(7)를 제거하는 단계
    를 더 포함하는 웨이퍼를 다이로 분할하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 연결 수단(10)은 환형 형상을 나타내는 것인 웨이퍼를 다이로 분할하는 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 연결 수단(10)의 삽입을 위해 상기 캐리어(7) 내에 리세스를 형성하는 단계
    를 더 포함하는 웨이퍼를 다이로 분할하는 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 웨이퍼(W)의 일 면(1)은 부분적으로는 레이저에 의해 절단되고, 상기 웨이퍼의 다른 영역은 기계적으로 절단되는 것인 웨이퍼를 다이로 분할하는 방법.
  7. 제6항에 있어서, 상기 웨이퍼(W)의 다른 영역은 상기 웨이퍼(W)의 일 면(1)으로부터 또는 상기 일 면(1)에 대향하는 상기 웨이퍼(W)의 면(6)으로부터 기계적으로 절단되는 것인 웨이퍼를 다이로 분할하는 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 일 면(1)에 대향하는 상기 웨이퍼(W)의 면(6)은 기계적으로 부분적으로 절단되고, 상기 웨이퍼(W)의 다른 영역은 상기 일 면(1)에 대향하는 상기 웨이퍼(W)의 면(6)으로부터 레이저에 의해 절단되는 것인 웨이퍼를 다이로 분할하는 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 웨이퍼의 절단은 상기 웨이퍼의 연삭 전에 수행되는 것인 웨이퍼를 다이로 분할하는 방법.
  10. 제1항에 있어서, 제1항의 단계들은 열거된 순서대로 수행되는 것인 웨이퍼를 다이로 분할하는 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 디바이스에 접촉하는 표면에 대향하는 상기 접착 테이프(4)의 표면은, 상기 일 면(1)에 대향하는 상기 웨이퍼(W)의 표면과 평행화(parallelization)되는 것인 웨이퍼를 다이로 분할하는 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼(W)의 연삭면에 접착성 취출 테이프(11)를 부착하는 단계
    를 더 포함하는 웨이퍼를 다이로 분할하는 방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 캐리어(7)는 실리콘, 유리, 또는 양자 모두로 제조되는 것인 웨이퍼를 다이로 분할하는 방법.
KR1020150184831A 2014-12-29 2015-12-23 웨이퍼를 다이로 분할하는 방법 KR101747561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014227005.7 2014-12-29
DE102014227005.7A DE102014227005B4 (de) 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips

Publications (2)

Publication Number Publication Date
KR20160080075A true KR20160080075A (ko) 2016-07-07
KR101747561B1 KR101747561B1 (ko) 2017-06-14

Family

ID=56116737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184831A KR101747561B1 (ko) 2014-12-29 2015-12-23 웨이퍼를 다이로 분할하는 방법

Country Status (8)

Country Link
US (1) US9704749B2 (ko)
JP (1) JP6233936B2 (ko)
KR (1) KR101747561B1 (ko)
CN (1) CN105742212B (ko)
DE (1) DE102014227005B4 (ko)
MY (1) MY175846A (ko)
SG (1) SG10201509836PA (ko)
TW (1) TWI607486B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112976A1 (de) 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
CN100499022C (zh) * 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008258282A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体ウェハのチップ化方法
CN101809718A (zh) * 2007-12-20 2010-08-18 立山机械股份有限公司 黏着材的黏着方法及黏着装置
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP5308213B2 (ja) 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5495647B2 (ja) 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013135038A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置の製造方法
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
US8580655B2 (en) * 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP2014135348A (ja) * 2013-01-09 2014-07-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP2014165388A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US9704749B2 (en) 2017-07-11
US20160190010A1 (en) 2016-06-30
DE102014227005B4 (de) 2023-09-07
TW201635337A (zh) 2016-10-01
KR101747561B1 (ko) 2017-06-14
CN105742212A (zh) 2016-07-06
CN105742212B (zh) 2019-08-30
TWI607486B (zh) 2017-12-01
MY175846A (en) 2020-07-13
JP6233936B2 (ja) 2017-11-22
DE102014227005A1 (de) 2016-06-30
JP2016127273A (ja) 2016-07-11
SG10201509836PA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR101798752B1 (ko) 웨이퍼 분할 방법
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
KR101860210B1 (ko) 웨이퍼 프로세싱 방법
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
US9006085B2 (en) Adhesive and protective member used in a wafer processing method
US10784164B2 (en) Method of dividing wafer
US9905453B2 (en) Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
JP2010062375A (ja) ウエーハの加工方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
KR102392426B1 (ko) 기판 제조 방법 및 기판 제조 시스템
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP5361200B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2007073788A (ja) ウエハのダイシング方法
JP2023114541A (ja) 半導体製造装置および半導体装置の製造方法
KR20030061202A (ko) 랩핑 및 폴리싱 공정을 위한 홈을 구비하는 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant