DE102009004168B4 - Schichtbauelement-Herstellungsverfahren - Google Patents

Schichtbauelement-Herstellungsverfahren Download PDF

Info

Publication number
DE102009004168B4
DE102009004168B4 DE102009004168.0A DE102009004168A DE102009004168B4 DE 102009004168 B4 DE102009004168 B4 DE 102009004168B4 DE 102009004168 A DE102009004168 A DE 102009004168A DE 102009004168 B4 DE102009004168 B4 DE 102009004168B4
Authority
DE
Germany
Prior art keywords
wafer
reinforced
area
laminated
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009004168.0A
Other languages
English (en)
Other versions
DE102009004168A1 (de
Inventor
Kazuhisa Arai
Akihito Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102009004168A1 publication Critical patent/DE102009004168A1/de
Application granted granted Critical
Publication of DE102009004168B4 publication Critical patent/DE102009004168B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/044—Seam tracking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Schichtbauelement-Herstellungsverfahren zur Herstellung eines Schichtbauelements unter Verwendung eines verstärkten Wafers (20), bei dem der verstärkte Wafer (20) durch auf einer vorderen Oberfläche (20a) in einem Gittermuster angeordnete Straßen (21) in mehrere Bereiche unterteilt ist und einen mit Bauelementen (22) in den so abgeteilten Bereichen ausgebildeten Bauelementbereich (23) und einen äußeren Umfangsüberschussbereich (24), der den Bauelementbereich (23) umgibt, beinhaltet, ein Bereich einer hinteren Oberfläche (20b), der dem Bauelementbereich (23) entspricht, so geschliffen wird, dass der Bauelementbereich (23) so ausgebildet werden kann, dass er eine vorgegebene Dicke aufweist, und ein Bereich, der dem äußeren Umfangsüberschussbereich (24) entspricht, belassen werden kann, um einen ringförmigen verstärkten Abschnitt (24b) zu bilden, wobei das Verfahren umfasst:einen Waferschichtungsschritt, bei dem ein unten liegender Wafer (200), der einen Durchmesser aufweist, der geringfügig kleiner als ein innerer Durchmesser des ringförmigen verstärkten Abschnitts (24b) des verstärkten Wafers (20) ist, und auf einer vorderen Oberfläche (200a) mit mehreren Straßen (21) und Bauelementen (22) ausgebildet ist, die jeweils in dem Bauelementbereich (23) des verstärkten Wafers (20) ausgebildeten mehreren Straßen (21) und Bauelementen (22) entsprechen, angefertigt wird und eine hintere Oberfläche (20b) des verstärkten Wafers (20), die dem Bauelementbereich (23) entspricht, der vorderen Oberfläche (200a) des unten liegenden Wafers (200) gegenübergesetzt und mit dieser verbunden wird, wobei entsprechende Straßen (21) bündig miteinander ausgerichtet sind, wodurch ein Schichtwafer (250) ausgebildet wird;einen Elektrodenverbindungsschritt, bei dem ein Durchgangsloch (26) an einer Stelle ausgebildet wird, an der bei jedem der Bauelemente (22) des verstärkten Wafers (20), der einen Teil des Schichtwafers (250) bildet, eine Elektrode (25) ausgebildet ist, so dass eine bei jedem der Bauelemente (22) des unten liegenden Wafers (200) ausgebildete entsprechende Elektrode (25) erreicht wird, und das Durchgangsloch (26) mit einem leitfähigen Material (27) gefüllt wird, um die Elektroden (25) zu verbinden; undeinen Trennungsschritt, bei dem der Schichtwafer (250), nachdem der Elektrodenverbindungsschritt durchgeführt wurde, entlang der Straßen (21) geschnitten und in einzelne Schichtbauelemente getrennt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren zum Ausbilden eines Schichtbauelements durch Schichten von Halbleiterbauelementen.
  • Beschreibung des Stands der Technik
  • Bei einem Halbleiterbauelement-Herstellungsschritt wird die vordere Oberfläche eines im Wesentlichen scheibenartigen Halbleiterwafers durch vorgegebene Trennlinien, die als Straßen bezeichnet werden und in einem Gittermuster angeordnet sind, in mehrere Bereiche unterteilt und werden Bauelemente, wie zum Beispiel ICs (Integrierte Schaltungen), LSIs oder dergleichen, in den so abgeteilten Bereichen ausgebildet. Zusätzlich wird der Halbleiterwafer entlang der Straßen geschnitten, um die mit den Bauelementen ausgebildeten Bereiche zur Herstellung einzelner Bauelemente zu trennen.
  • Um die Funktionalität des Halbleiterbauelements zu verbessern, werden in der Praxis Schichtbauelemente oder gestapelte Bauelemente, bei denen einzelne Bauelemente aufeinander geschichtet oder gestapelt sind, verwendet. Ein Verfahren zur Herstellung eines Schichtbauelements, bei dem einzelne Bauelemente aufeinander geschichtet werden, wird durch das offengelegte japanische Patentanmeldung JP S60-206058 A offenbart. Bei dem durch diese Veröffentlichung offenbarten Schichtbauelement-Herstellungsverfahren wird ein Wafer von dessen hinterer Oberfläche aus geschliffen, so dass er eine Dicke von ungefähr 200 µm aufweist. Eine vordere Oberfläche jedes der mehreren Wafer, deren hintere Oberflächen wie oben beschrieben geschliffen wurden, wird einer hinteren Oberfläche eines anderen Wafers gegenübergesetzt und mit dieser verbunden, wobei entsprechende Straßen bündig zueinander ausgerichtet sind, um einen Schichtwafer zu bilden. Danach wird der Schichtwafer entlang der Straßen durch eine Zerteilungsvorrichtung, wie zum Beispiel eine Schneidevorrichtung oder dergleichen, geschnitten, um Schichtbauelemente auszubilden.
  • Auf diese Weise weist das Schichtbauelement, wenn fünf Wafer geschichtet werden, eine Dicke von 1000 µm oder mehr auf, da ein Wafer eine Dicke von ungefähr 200 µm aufweist. In den letzten Jahren gab es eine große Nachfrage für elektrische Geräte mit verringertem Gewicht und verringerter Größe. Ein Wafer kann so ausgebildet werden, dass er eine Dicke von 100 µm oder weniger aufweist. In einem solchen Fall kann der Schichtwafer so ausgebildet werden, dass er eine Dicke von 1000 µm oder weniger aufweist, sogar wenn zehn oder mehr Wafer geschichtet werden, was die Funktionalität des Schichtbauelements weiter verbessern kann. Jedoch nimmt, wenn der Wafer so ausgebildet ist, dass er eine Dicke von 100 µm oder weniger aufweist, dessen Festigkeit erheblich ab, so dass er brüchig wird. Dies wirft ein Problem dahingehend auf, dass es schwierig ist, den Wafer zu handhaben, zum Beispiel ihn zu befördern und zu schichten.
  • Andererseits offenbart das offengelegte japanische Patentanmeldung JP 2007-19461 A einen Wafer, der Festigkeit gewährleisten kann, sogar wenn dessen Dicke verringert wird. Der in dieser Veröffentlichung offenbarte Wafer beinhaltet einen mit mehreren Bauelementen ausgebildeten Bauelementbereich und einen äußeren Umfangsumgebungsbereich, der den Bauelementbereich umgibt. Zusätzlich wird der Wafer von der hinteren Oberfläche aus, die dem Bauelementbereich entspricht, geschliffen, so dass der Bauelementbereich eine vorgegebene Dicke aufweisen kann, und wird der äußere Umfangsumgebungsbereich der hinteren Oberfläche des Wafers belassen, um einen ringförmigen verstärkten Abschnitt zu bilden.
  • JP 2008-004845 A offenbart ein Silizium-Substrat, das eine Oberfläche zum Ausbilden von Schaltungen aufweist. Diese Oberfläche weist eine Aussparung auf, in der ein Bereich zum Ausbilden der Schaltungen vorgesehen ist.
  • US 2006/0292826 A1 offenbart ein Verfahren zum Bearbeiten eines Wafers, der an seiner vorderen Oberfläche einen Bauelementbereich, in dem mehrere Bauelemente ausgebildet sind, und einen den Bauelementbereich umgebenden Überschussbereich aufweist. In dem Bauelementbereich sind Elektroden ausgebildet. Das Verfahren umfasst einen Verstärkungsausbildungsschritt zum Entfernen eines Bereichs an der hinteren Oberfläche des Wafers, der dem Bauelementbereich entspricht, um die Dicke des Bauelementbereichs auf einen vorgegebenen Wert zu verringern, und zum Beibehalten eines Bereichs an der hinteren Oberfläche des Wafers, der dem Überschussbereich entspricht, um eine ringförmige Verstärkung auszubilden. Das Verfahren umfasst ferner einen Durchgangslochausbildungsschritt zum Ausbilden eines Durchgangslochs an den Elektroden des Wafers, der dem Verstärkungsausbildungsschritt unterzogen wurde.
  • JP 2007-073844 A offenbart ein Waferschneidverfahren zum Schneiden eines Wafers, der einen Bauelementbereich mit mehreren durch Straßen voneinander getrennten Bauelementen und einen äußeren Umfangsüberschussbereich, der den Bauelementbereich umgibt, aufweist. Bei diesem Verfahren wird der Wafer entlang der Straßen geschnitten und somit in einzelne Bauelemente geteilt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Schichtbauelement-Herstellungsverfahren bereitzustellen, das ein über die gesamte Dicke dünnes Schichtbauelement bieten kann, indem Wafer ohne Beschädigung geschichtet werden, sogar wenn die Wafer jeweils mit einer geringen Dicke ausgebildet sind.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Schichtbauelement-Herstellungsverfahren zur Herstellung eines Schichtbauelements unter Verwendung eines verstärkten Wafers bereitgestellt, bei dem der verstärkte Wafer durch auf einer vorderen Oberfläche in einem Gittermuster angeordnete Straßen in mehrere Bereiche unterteilt ist und einen mit Bauelementen in den so abgeteilten Bereichen ausgebildeten Bauelementbereich und einen äußeren Umfangsüberschussbereich oder Umfangsrestbereich, der den Bauelementbereich umgibt, beinhaltet, ein Bereich einer hinteren Oberfläche, der dem Bauelementbereich entspricht, so geschliffen wird, dass der Bauelementbereich so ausgebildet werden kann, dass er eine vorgegebene Dicke aufweist, und ein Bereich, der dem äußeren Umfangsüberschussbereich entspricht, belassen werden kann, um einen ringförmigen verstärkten Abschnitt zu bilden. Das Verfahren beinhaltet: einen Waferschichtungsschritt, bei dem ein unten liegender Wafer, der einen Durchmesser aufweist, der geringfügig kleiner als ein innerer Durchmesser des ringförmigen verstärkten Abschnitts des verstärkten Wafers ist, und auf einer vorderen Oberfläche mit mehreren Straßen und Bauelementen ausgebildet ist, die jeweils in dem Bauelementbereich des verstärkten Wafers ausgebildeten mehreren Straßen und Bauelementen entsprechen, angefertigt wird und eine hintere Oberfläche des verstärkten Wafers, die dem Bauelementbereich entspricht, der vorderen Oberfläche des unten liegenden Wafers gegenübergesetzt und mit dieser verbunden wird, wobei entsprechende Straßen bündig miteinander ausgerichtet sind, wodurch ein Schichtwafer ausgebildet wird; einen Elektrodenverbindungsschritt, bei dem ein Durchgangsloch an einer Stelle ausgebildet wird, an der bei jedem der Bauelemente des verstärkten Wafers, der einen Teil des Schichtwafers bildet, eine Elektrode ausgebildet ist, so dass eine bei jedem der Bauelemente des unten liegenden Wafers ausgebildete entsprechende Elektrode erreicht wird, und das Durchgangsloch mit einem leitfähigen Material gefüllt wird, um die Elektroden zu verbinden; und einen Trennungsschritt, bei dem der Schichtwafer, nachdem der Elektrodenverbindungsschritt durchgeführt wurde, entlang der Straßen geschnitten und in einzelne Schichtbauelemente getrennt wird.
  • Vorzugsweise werden vor der Durchführung des Trennungsschritts die folgenden Schritte durchgeführt: ein Ringformverstärkungsabschnitt-Entfernungsschritt, bei dem ein ringförmiger verstärkter Abschnitt entfernt wird, so dass der verstärkte Wafer, der einen Teil des Schichtwafers bildet, einen Durchmesser aufweisen kann, der geringfügig kleiner als der innere Durchmesser des ringförmigen verstärkten Abschnitts ist; einen zweiten Waferschichtungsschritt, bei dem eine hintere Oberfläche eines als nächster zu schichtenden verstärkten Wafers, die einem Bauelementbereich entspricht, der vorderen Oberfläche des verstärkten Wafers des Schichtwafers, der dem Ringformverstärkungsabschnitt-Entfernungsschritt unterzogen wurde, gegenübergesetzt und mit dieser verbunden wird, wobei entsprechende Straßen bündig miteinander ausgerichtet sind; und einen zweiten Elektrodenverbindungsschritt, bei dem ein Durchgangsloch an einer Stelle ausgebildet wird, an der bei jedem der Bauelemente des oberen verstärkten Wafers, der durch den zweiten Waferschichtungsschritt geschichtet wurde, eine Elektrode ausgebildet ist, so dass eine bei jedem der Bauelemente des unteren verstärkten Wafers ausgebildete entsprechende Elektrode erreicht wird, und mit einem leitfähigen Material zur Verbindung der Elektroden gefüllt wird.
  • Der Ringformverstärkungsabschnitt-Entfernungsschritt, der zweite Waferschichtungsschritt und der zweite Elektrodenverbindungsschritt, die oben beschrieben wurden, werden wiederholt durchgeführt, um einen vielschichtigen Schichtwafer auszubilden.
  • Vorzugsweise wird vor der Durchführung des Trennungsschritts ein Unterlagenwafer-Schleifschritt durchgeführt, bei dem ein unten liegender Wafer (Unterlagenwafer) von einer hinteren Oberfläche aus geschliffen wird, so dass er mit einer vorgegebenen Dicke ausgebildet wird.
  • Gemäß der vorliegenden Erfindung wird der Schichtwafer durch Schichten des Bauelementbereichs des verstärkten Wafers ausgebildet, der den mit den Bauelementen ausgebildeten Bauelementbereich und den äußeren Umfangsüberschussbereich, der den Bauelementbereich umgibt, beinhaltet und bei dem ein Bereich einer hinteren Oberfläche, der dem Bauelementbereich entspricht, so geschliffen wird, dass der Bauelementbereich mit einer vorgegebenen Dicke ausgebildet werden kann, und ein Bereich, der dem äußeren Umfangsüberschussbereich entspricht, belassen werden kann, um einen ringförmigen verstärkten Abschnitt auszubilden. Obwohl die Dicke des Bauelementbereichs verringert wird, kann der Wafer ohne Beschädigung geschichtet werden, da der Aufbau des verstärkten Wafers beibehalten wird. Auf diese Weise kann, da die Dicke des verstärkten Wafers in dem Bauelementbereich verringert werden kann, sogar wenn die Wafer vielschichtig sind, ein Schichtbauelement bereitgestellt werden, das über die gesamte Dicke dünn ist.
  • Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise, diese zu verwirklichen, werden offenkundiger werden und die Erfindung selbst wird am besten verstanden werden, indem die folgende Beschreibung und die angefügten Ansprüche mit Bezug auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, studiert werden.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Halbleiterwafers als eines Wafers, der bei einem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird;
    • 2 ist eine perspektivische Ansicht, die einen Zustand veranschaulicht, bei dem ein Schutzelement an der vorderen Oberfläche des in 1 gezeigten Halbleiterwafers befestigt ist;
    • 3 ist eine perspektivische Ansicht einer Schleifvorrichtung, die verwendet wird, um die hintere Oberfläche des in 1 gezeigten Halbleiterwafers zu schleifen, um einen verstärkten Wafer auszubilden;
    • 4 ist ein Diagramm zur Unterstützung der Erklärung eines Ringformverstärkungsabschnitt-Ausbildungsschritts, der durch die in 3 gezeigte Schleifvorrichtung durchgeführt wird;
    • 5 ist eine Querschnittsdarstellung eines verstärkten Wafers, der durch Durchführen eines in 4 gezeigten Ringformverstärkungsabschnitt-Ausbildungsschritts ausgebildet wurde;
    • 6 ist eine perspektivische Ansicht einer Schneidevorrichtung, die verwendet wird, um einen äußeren Umfangsüberschussbereich des in 1 gezeigten Halbleiterwafers zu schneiden;
    • 7A und 7B sind Diagramme zur Unterstützung der Erklärung eines Außenumfangsüberschussbereich-Schneideschritts zum Schneiden des äußeren Umfangsüberschussbereichs des Halbleiterwafers durch Verwendung der in 6 gezeigten Schneidevorrichtung;
    • 8A und 8B sind Diagramme zur Unterstützung der Erklärung eines Waferschichtungsschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • 9 ist eine perspektivische Ansicht einer Laserbearbeitungsvorrichtung, die verwendet wird, um einen Durchgangsloch-Ausbildungsschritt bei einem Elektrodenverbindungsschritt des Schichtbauelement-Herstellungsverfahrens gemäß der vorliegenden Erfindung durchzuführen;
    • 10A und 10B sind Diagramme zur Unterstützung der Erklärung des Durchgangslochs-Ausbildungsschritts des Elektrodenverbindungsschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • 11A und 11B sind Diagramme zur Unterstützung der Erklärung eines Leitmaterial-Einfügeschritts bei dem Elektrodenverbindungsschritt des Schichtbauelement-Herstellungsverfahrens gemäß der vorliegenden Erfindung;
    • 12A und 12B sind Diagramme zur Unterstützung der Erklärung eines Ringformverstärkungsabschnitt-Entfernungsschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • Figl. 13A und 13B sind Diagramme zur Unterstützung der Erklärung eines zweiten Waferschichtungsschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • 14A und 14B sind Diagramme zur Unterstützung der Erklärung eines Unterlagenwafer-Schleifschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • 15 ist ein Diagramm zur Unterstützung der Erklärung eines Waferhalteschritts und eines Schutzelement-Ablöseschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung;
    • 16 ist ein Diagramm zur Unterstützung der Erklärung eines Trennungsschritts bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung; und
    • 17 ist eine perspektivische Ansicht eines durch das Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellten Schichtbauelements.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen eines Schichtbauelement-Herstellungsverfahrens gemäß der vorliegenden Erfindung werden nachfolgend ausführlich mit Bezug auf die beigefügten Zeichnungen beschrieben. Zunächst wird ein verstärkter Wafer beschrieben, der bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird.
  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers als eines Wafers zum Ausbilden eines verstärkten Wafers, der bei dem Schichtbauelement-Herstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird. Der in 1 gezeigte Halbleiterwafer 2 besteht zum Beispiel aus einem Siliziumwafer mit einem Durchmesser von 200 mm und einer Dicke von 350 µm. Eine vordere Oberfläche 2a des Halbleiterwafers 2 ist mit mehreren Straßen 21 in einem Gittermuster und Bauelementen 22, wie zum Beispiel ICs, LSIs oder dergleichen, in mehreren durch die Straßen 21 abgeteilten Bereichen ausgebildet. Der wie oben beschrieben ausgebildete Halbleiterwafer 2 beinhaltet einen mit den Bauelementen 22 ausgebildeten Bauelementbereich 23 und einen äußeren Umfangsüberschussbereich 24, der den Bauelementbereich 23 umgibt. Im Übrigen ist jedes der Bauelemente 22 mit mehreren Elektroden 25 auf einer vorderen Oberfläche davon ausgebildet. Zusätzlich ist der Halbleiterwafer 2 an dem äußeren Umfang mit einer Kerbe 2c ausgebildet, welche die Kristallorientierung des Siliziumwafers anzeigt.
  • Ein verstärkter Wafer wird wie nachfolgend beschrieben hergestellt. Die hintere Oberfläche des in 1 gezeigten Halbleiterwafers 2 wird an einem Bereich geschliffen, der dem Bauelementbereich 23 entspricht, so dass der Bauelementbereich 23 eine vorgegebene Dicke aufweisen kann. Zusätzlich wird die hintere Oberfläche des Halbleiterwafers 2 an einem Bereich, der dem äußeren Umfangsüberschussbereich 24 entspricht, mit einem ringförmigen verstärkten Abschnitt versehen. Um solch einen verstärkten Wafer auszubilden, wird zunächst ein Schutzelement 3 an der vorderen Oberfläche 2a des Halbleiterwafers 2 befestigt, wie in 2 gezeigt ist (der Schutzelement-Befestigungsschritt). Dementsprechend ist die hintere Oberfläche 2b des Halbleiterwafers 2 freigelegt.
  • Nachdem der Schutzelement-Befestigungsschritt durchgeführt wurde, wird ein Ringformverstärkungsabschnitt-Ausbildungsschritt wie nachfolgend beschrieben durchgeführt.
    Der Bereich auf der hinteren Oberfläche 2b des Halbleiterwafers 2, der dem Bauelementbereich 23 entspricht, wird geschliffen, so dass der Bauelementbereich 23 mit einer vorgegebenen Dicke ausgebildet werden kann. Zusätzlich wird ein Bereich auf der hinteren Oberfläche 2b des Halbleiterwafers 2, der dem äußeren Umfangsüberschussbereich 24 entspricht, belassen, um einen ringförmigen verstärkten Abschnitt auszubilden. Dieser Ringformverstärkungsabschnitt-Ausbildungsschritt wird durch eine in 3 gezeigte Schleifvorrichtung durchgeführt.
  • Die in 3 gezeigte Schleifvorrichtung 4 beinhaltet einen Einspanntisch 41, der geeignet ist, einen Wafer als ein Werkstück zu halten, und ein Schleifmittel 42 zum Schleifen einer Bearbeitungsoberfläche des durch den Einspanntisch 41 gehaltenen Wafers. Der Einspanntisch 41 saugt einen Wafer auf seine obere Oberfläche und hält diesen und wird in einer durch den Pfeil 41a in 3 angezeigten Richtung gedreht. Das Schleifmittel 42 beinhaltet ein Spindelgehäuse 421; eine Drehspindel 422, die durch das Spindelgehäuse 421 drehbar gehalten und durch einen nicht gezeigten Drehantriebsmechanismus gedreht wird; ein an dem unteren Ende der Drehspindel 422 angebrachtes Anbringungselement 423; und eine an der unteren Oberfläche des Anbringungselements 423 angebrachte Schleifscheibe 424. Die Schleifscheibe 424 beinhaltet eine scheibenförmige Basis 425 und einen Schleifstein 426, der ringförmig an der unteren Oberfläche der Basis 425 angebracht ist. Die Basis 425 ist an der unteren Oberfläche des Anbringungselements 423 angebracht.
  • Der Ringformverstärkungsabschnitt-Ausbildungsschritt wird wie nachfolgend beschrieben durch Verwendung der oben beschriebenen Schleifvorrichtung 4 durchgeführt. Der durch ein nicht gezeigtes Waferbefördermittel beförderte Halbleiterwafer 2 wird auf der oberen Oberfläche (der Halteoberfläche) des Einspanntischs 41 angeordnet, wobei die Seite des Schutzelements 3 der oberen Oberfläche des Einspanntischs 41 gegenüberliegt, und auf dem Einspanntisch 41 eingespannt und gehalten. Nun wird die Beziehung zwischen dem auf dem Einspanntisch 41 gehaltenen Halbleiterwafer 2 und dem ringförmigen Schleifstein 426, der einen Teil der Schleifscheibe 424 bildet, mit Bezug auf 4 beschrieben. Das Drehzentrum P1 des Einspanntischs 41 ist von dem Drehzentrum P2 des ringförmigen Schleifsteins 426 verschoben. Der äußere Durchmesser des ringförmigen Schleifsteins 426 ist auf eine Größe festgelegt, die kleiner als der Durchmesser einer Grenzlinie 26 zwischen dem Bauelementbereich 23 und dem äußeren Umfangsüberschussbereich 24 des Halbleiterwafers 2 und größer als der Radius der Grenzlinie 26 ist. Zusätzlich ist der Schleifstein 426 so gestaltet, dass er durch das Drehzentrum P1 des Einspanntischs 41 (das Zentrum des Halbleiterwafers 2) tritt.
  • Als nächstes wird, wie in 3 und 4 gezeigt ist, die Schleifscheibe 424 zum Beispiel bei 6000 Umdrehungen pro Minute (U/min) in der durch den Pfeil 424a angezeigten Richtung gedreht, während der Einspanntisch 41 zum Beispiel mit 300 U/min in der durch den Pfeil 41a angezeigten Richtung gedreht wird. Zusätzlich wird die Schleifscheibe 424 nach unten bewegt, um den Schleifstein 426 mit der hinteren Oberfläche des Halbleiterwafers 2 in Kontakt zu bringen. Dann wird die Schleifscheibe 424 um einen vorgegebenen Betrag bei einer vorgegebenen Schleifüberführungsrate nach unten schleifüberführt. Als Folge wird der Bereich der hinteren Oberfläche des Halbleiterwafers, der dem Bauelementbereich entspricht, wie in 5 gezeigt ist, geschliffen und entfernt, um einen kreisförmigen ausgesparten Abschnitt 23b mit einer vorgegebenen Dicke (zum Beispiel 60 µm) auszubilden. Zusätzlich wird der Bereich, der dem äußeren Umfangsüberschussbereich 24 entspricht, belassen, so dass er eine Dicke von 350 µm aufweist, um den ringförmigen verstärkten Abschnitt 24b bei der veranschaulichten Ausführungsform zu bilden. Somit ist der verstärkte Wafer 20 konfiguriert (Ringformverstärkungsabschnitt-Ausbildungsschritt). Im Übrigen ist bei der veranschaulichten Ausführungsform der innere Durchmesser des ringförmigen verstärkten Abschnitts 24b auf 196 mm festgelegt. Obwohl der durch Durchführen des Ringformverstärkungsabschnitt-Ausbildungsschritts wie oben beschrieben ausgebildete verstärkte Wafer 20 an dem Bereich, der dem Bauelementbereich 23 entspricht, geschliffen und entfernt wird, so dass er mit einer so geringen Dicke wie zum Beispiel 60 µm ausgebildet wird, wird der ringförmige verstärkte Abschnitt 24b ausgebildet, der den Bauelementbereich 23 umgibt. Deshalb kann die Steifheit und Festigkeit gewährleistet werden, um die Handhabung danach zu ermöglichen.
  • Um den oben beschriebenen verstärkten Wafer 20 zu schichten, wird ein unten liegender Wafer (Unterlagenwafer) wie nachfolgend beschrieben angefertigt. Der unten liegende Wafer weist einen Durchmesser auf, der geringfügig kleiner als der innere Durchmesser des ringförmigen verstärkten Abschnitts 24b ist, und ist auf dessen vorderer Oberfläche mit mehreren Straßen und Bauelementen ausgebildet, die jeweils mit den mehreren Straßen 21 und Bauelementen 22 identisch sind, die in dem Bauelementbereich 23 des verstärkten Wafers 20 ausgebildet sind. Der unten liegende Wafer kann ausgebildet werden, indem der äußere Umfangsüberschussbereich 24 des in 1 gezeigten und oben beschriebenen Halbleiterwafers 2 geschnitten wird. Das Schneiden des äußeren Umfangsüberschussbereichs 24 des Halbleiterwafers 2 wird durch Verwendung einer in 6 gezeigten Schneidevorrichtung 5 durchgeführt. Die in 6 gezeigte Schneidevorrichtung 5 beinhaltet einen Einspanntisch 51, der mit einem Ansaughaltemittel versehen ist; ein mit einer Schneideklinge 521 versehenes Schneidemittel 52; und ein Abbildungsmittel 53. Um den äußeren Umfangsüberschussbereich 24 des Halbleiterwafers 2 durch Verwendung der Schneidevorrichtung 5 zu schneiden, wird ein Ausrichtungsschritt wie nachfolgend beschrieben durchgeführt. Nachdem das Schutzelement 3 an der hinteren Oberfläche des Halbleiterwafers 2 wie in 6 gezeigt befestigt wurde, wird der Halbleiterwafer 2 auf dem Einspanntisch 51 angeordnet, wobei das Schutzelement 3 dem Einspanntisch 51 gegenüberliegt. Der Halbleiterwafer 2 wird unmittelbar unterhalb des Abbildungsmittels 53 angeordnet, wie in 6 gezeigt ist. Dann wird ein zu schneidender Bereich des Halbleiterwafers 2 durch das Abbildungsmittel 53 und ein nicht gezeigtes Steuermittel erfasst. Mit anderen Worten führen das Abbildungsmittel 53 und das nicht gezeigte Steuermittel einen Ausrichtungsschritt zur Anordnung zwischen der Schneideklinge 521 und dem Grenzabschnitt zwischen dem Bauelementbereich 23 und dem äußeren Umfangsüberschussbereich 24 des Halbleiterwafers 2 durch.
  • Die Ausrichtung zum Erfassen des zu schneidenden Bereichs des auf dem Einspanntisch 51 gehaltenen Halbleiterwafers 2 wird wie oben beschrieben durchgeführt. Danach wird der den Halbleiterwafer 2 haltende Einspanntisch 51 zu einem Schneidebereich bewegt. Die Schneideklinge 521 des Schneidemittels 52 wird unmittelbar oberhalb des Grenzabschnitts zwischen dem Bauelementbereich 23 und dem äußeren Umfangsüberschussbereich 24 des auf dem Einspanntisch 51 gehaltenen Halbleiterwafers 2 angeordnet. Wie in 7A gezeigt ist, wird die Schneideklinge 521, während sie in der durch den Pfeil 521a angezeigten Richtung gedreht wird, von der durch eine zweigepunktete Strichpunktlinie angezeigten Bereitschaftsposition nach unten schnittüberführt und, wie durch eine durchgezogene Linie gezeigt ist, an einer vorgegebenen Schnittüberführungsposition angeordnet. Diese Schnittüberführungsposition ist an einer Position festgelegt, an welcher der äußere Umfangsrand der Schneideklinge 521 das Schutzelement 3 erreicht.
  • Als nächstes wird, während die Schneideklinge 521 wie oben beschrieben in der durch den Pfeil 521a angezeigten Richtung gedreht wird, der Einspanntisch 51 in der durch den Pfeil 51a in 7A angezeigten Richtung gedreht. Wenn der Einspanntisch einmal gedreht wird, wird der Halbleiterwafer 2 entlang des Grenzabschnitts zwischen dem Bauelementbereich 23 und dem äußeren Umfangsüberschussbereich 24 geschnitten, wie in 7B gezeigt ist (der Außenumfangsüberschussbereich-Schneideschritt). Der unten liegende Wafer 200, bei dem der Grenzabschnitt zwischen dem Bauelementbereich 23 und dem äußeren Umfangsüberschussbereich 24 des Halbleiterwafers 2 geschnitten wurde, um den äußeren Umfangsüberschussbereich 24 wie oben beschrieben zu entfernen, ist bei der veranschaulichten Ausführungsform so festgelegt, dass er einen Durchmesser von 195 mm aufweist.
  • Nachdem der verstärkte Wafer 20 und der unten liegende Wafer 200 wie oben beschrieben angefertigt wurden, wird ein Waferschichtungsschritt wie nachfolgend beschrieben durchgeführt. Wie in 8A und 8B gezeigt ist, wird die hintere Oberfläche 20b des verstärkten Wafers 20, die dem Bauelementbereich 23 entspricht, der vorderen Oberfläche 200a des unten liegenden Wafers 200 gegenübergesetzt und mit dieser verbunden, wobei deren entsprechende Straßen 21 bündig zueinander ausgerichtet sind. Somit wird ein Schichtwafer ausgebildet. Spezieller wird, wie in 8B gezeigt ist, der in der hinteren Oberfläche des verstärkten Wafers 20 ausgebildete, kreisförmige ausgesparte Abschnitt 23b an den unten liegenden Wafer 200 gepasst. Die vordere Oberfläche 200a des unten liegenden Wafers 200 wird mit einer Haftverbindung 30 mit der hinteren Oberfläche 20b des verstärkten Wafers 20, die dem Bauelementbereich 23 entspricht, verbunden, um dadurch den Schichtwafer 250 auszubilden. In diesem Fall kann der verstärkte Wafer 20 auf den unten liegenden Wafer 200 geschichtet werden, wobei deren Richtungen bündig miteinander ausgerichtet werden, indem die Kerben 2c, welche die Richtungen in dem Wafer 200 anzeigen, geringfügig belassen werden. Im Übrigen ist es wünschenswert, einen Polymerstoff mit niedriger dielektrischer Konstante, wie zum Beispiel ein Benzocyclobuten oder dergleichen, als die Haftverbindung 30 zu verwenden.
  • Nachdem der Schichtwafer 250 durch Durchführen des Waferschichtungsschritts wie oben beschrieben ausgebildet wurde, wird ein Elektrodenverbindungsschritt wie nachfolgend beschrieben durchgeführt. In dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, auszubildende Durchgangslöcher werden jeweils an einer Stelle ausgebildet, an der eine Elektrode 25 bei jedem der Bauelemente 22 davon ausgebildet ist, so dass eine entsprechende Elektrode 25, die bei jedem der Bauelemente 22 des unten liegenden Wafers 200 ausgebildet ist, erreicht wird. Das Durchgangsloch wird mit einem leitfähigen Material gefüllt, um die einander entsprechenden Elektroden zu verbinden. Bei dem Elektrodenverbindungsschritt wird ein Durchgangsloch-Ausbildungsschritt wie nachfolgend beschrieben durchgeführt. Zunächst werden die in dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, auszubildenden Durchgangslöcher jeweils an einer Stelle ausgebildet, an der eine Elektrode 25 bei jedem der Bauelemente 22 davon ausgebildet ist, so dass eine bei jedem der Bauelemente 22 davon ausgebildete entsprechende Elektrode 25 erreicht wird. Dieser Durchgangsloch-Ausbildungsschritt wird bei der veranschaulichten Ausführungsform durch Verwendung einer in 9 gezeigten Laserbearbeitungsvorrichtung durchgeführt. Die in 9 gezeigte Laserbearbeitungsvorrichtung 6 beinhaltet einen Einspanntisch 61, der geeignet ist, ein Werkstück zu halten; und ein Laserstrahlbestrahlungsmittel 62 zum Richten eines Laserstrahls auf das auf dem Einspanntisch 61 gehaltene Werkstück. Der Einspanntisch 61 ist konfiguriert, das Werkstück anzusaugen und zu halten. Der Einspanntisch 61 wird durch einen nicht gezeigten Bearbeitungsüberführungsmechanismus in einer durch den in 9 gezeigten Pfeil X angezeigten Bearbeitungsüberführungsrichtung bewegt. Zusätzlich wird der Einspanntisch 61 durch einen nicht gezeigten Teilungsüberführungsmechanismus in einer durch den Pfeil Y angezeigten Teilungsüberführungsrichtung bewegt.
  • Das Laserstrahlbestrahlungsmittel 62 emittiert einen Pulslaserstrahl von einem Kollektor 622, der an dem führenden Ende eines im Wesentlichen horizontal angeordneten zylindrischen Gehäuses 621 angebracht ist. Die Laserbearbeitungsvorrichtung 6 ist mit einem Abbildungsmittel 63 ausgestattet, das an dem führenden Ende des Gehäuses 621, das einen Teil des Laserstrahlbestrahlungsmittels 62 bildet, angebracht ist. Dieses Abbildungsmittel 63 beinhaltet ein Beleuchtungsmittel zum Beleuchten eines Werkstücks; ein optisches System zum Einfangen eines durch das Beleuchtungsmittel beleuchteten Bereichs; und ein Abbildungselement (CCD) oder dergleichen zum Aufnehmen eines durch das optische System eingefangenen Bilds. Das Abbildungsmittel 63 leitet ein Signal eines aufgenommenen Bilds an ein nicht gezeigtes Steuermittel weiter.
  • Nachfolgend wird der durch Verwendung der in 9 gezeigten Laserbearbeitungsvorrichtung 6 durchgeführte Durchgangsloch-Ausbildungsschritt beschrieben. Zunächst wird der Schichtwafer 250 auf dem Einspanntisch 61 der Laserbearbeitungsvorrichtung 6 angeordnet, wobei der unten liegende Wafer 200 dem Einspanntisch 61 gegenüberliegt, und auf dem Einspanntisch 61 angesaugt und gehalten. Dementsprechend wird der Schichtwafer 250 gehalten, wobei die vordere Oberfläche 20a des verstärkten Wafers 20 nach oben zeigt.
  • Der Einspanntisch 61, der den Schichtwafer 250 wie oben beschrieben ansaugt und hält, wird unmittelbar unterhalb des Abbildungsmittels 63 durch einen nicht gezeigten Bearbeitungsüberführungsmechanismus angeordnet. Als nächstes wird ein Ausrichtungsschritt durchgeführt, bei dem bestimmt wird, ob die auf dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, ausgebildeten gitterartigen Straßen 21 parallel zu der X- und der Y-Richtung angeordnet sind oder nicht. Spezieller wird der Ausrichtungsschritt wie nachfolgend beschrieben durchgeführt. Der verstärkte Wafer 20, der einen Teil des auf dem Einspanntisch 61 gehaltenen Schichtwafers 250 bildet, wird durch das Abbildungsmittel 63 abgebildet und eine Bildverarbeitung, wie zum Beispiel ein Musterabgleich und dergleichen, wird durchgeführt. Wenn die Straßen 21 nicht parallel zu der X- und der Y-Richtung angeordnet sind, wird der Einspanntisch 61 gedreht, um die Straßen 21 parallel zu der X- und der Y-Richtung auszurichten. Der Ausrichtungsschritt wird wie oben beschrieben durchgeführt, um den Schichtwafer 250 auf dem Einspanntisch 61 an vorgegebenen Koordinatenpositionen anzuordnen.
  • Als nächstes wird der Einspanntisch 61 bewegt, um eine vorgegebene Elektrode 25 (eine ganz linke Elektrode in 10A), die an einem an dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, ausgebildeten vorgegebenen Bauelement 22 vorgesehen ist, an einer Position unmittelbar unterhalb des Kollektors 622 des Laserstrahlbestrahlungsmittels 62 anzuordnen, wie in 10A gezeigt ist. Das Laserstrahlbestrahlungsmittel 62 wird betätigt, um es dem Kollektor 622 zu ermöglichen, einen Pulslaserstrahl mit einer Wellenlänge (zum Beispiel 355 nm), die geeignet ist, durch einen Siliziumwafer absorbiert zu werden, auf den verstärkten Wafer 20 zu richten. In diesem Fall wird es einem fokussierten Punkt P des von dem Kollektor 622 emittierten Pulslaserstrahls ermöglicht, mit einer Position nahe zu der vorderen Oberfläche 20a des verstärkten Wafers 20, der einen Teil des Schichtwafers 250 bildet, übereinzustimmen. Auf diese Weise wird, wie in 10B gezeigt ist, der verstärkte Wafer 20 durch Bestrahlung mit dem Pulslaserstrahl mit einem vorgegebenen Puls mit einem Durchgangsloch 26 ausgebildet, das an der Elektrode 25 angeordnet ist und die an dem unten liegenden Wafer 200 ausgebildete Elektrode 25 erreicht (der Durchgangsloch-Ausbildungsschritt). Im Übrigen wird die Anzahl von Pulsen des bei dem Durchgangsloch-Ausbildungsschritt emittierten Pulslaserstrahls entsprechend der Ausgabeleistung des Pulslaserstrahls und der Dicke des Bauelementbereichs 23 empirisch bestimmt. Der oben beschriebene Durchgangsloch-Ausbildungsschritt wird bei jedem der an dem verstärkten Wafer 20 ausgebildeten Bauelemente 22 an einer Stelle durchgeführt, an der die Elektrode 25 angeordnet ist.
  • Nachdem der Durchgangsloch-Ausbildungsschritt wie oben beschrieben durchgeführt wurde, folgt ein Leitmaterial-Einfügeschritt zum Füllen des Durchgangslochs 26 mit einem leitfähigen Material und Verbinden der Elektroden. Wie in 11A und 11B gezeigt ist, wird bei dem Leitmaterial-Einfügeschritt das in dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, ausgebildete Durchgangsloch 26 mit dem leitfähigen Material 27, wie zum Beispiel Kupfer oder dergleichen, gefüllt, um die an dem unten liegenden Wafer 200 ausgebildete Elektrode 25 mit der an dem verstärkten Wafer 20 ausgebildeten Elektrode 25 zu verbinden.
  • Nachdem der aus dem Durchgangsloch-Ausbildungsschritt und dem Leitmaterial-Einfügeschritt bestehende Elektrodenverbindungsschritt wie oben beschrieben durchgeführt wurde, kann ein später beschriebener Trennungsschritt durchgeführt werden. Jedoch wird ferner ein Ringformverstärkungsabschnitt-Entfernungsschritt wie nachfolgend beschrieben durchgeführt. Um den verstärkten Wafer 20 zu schichten, wird ein ringförmiger verstärkter Abschnitt 24b entfernt, um es dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, zu ermöglichen, einen Durchmesser aufzuweisen, der geringfügig kleiner als der innere Durchmesser des ringförmigen verstärkten Abschnitts 24b ist. Obwohl der Ringformverstärkungsabschnitt-Entfernungsschritt durch Verwendung der in 6 gezeigten Schneidevorrichtung 5 durchgeführt werden kann, wird er bei der veranschaulichten Ausführungsform durch Verwendung der in 9 gezeigten Laserbearbeitungsvorrichtung 6 durchgeführt. Spezieller wird, wie in 12A gezeigt ist, der Schichtwafer 250 auf dem Einspanntisch 61 der Laserbearbeitungsvorrichtung 6 angeordnet, wobei der unten liegende Wafer 200 des Schichtwafers 250 dem Einspanntisch 61 gegenüberliegt, und auf dem Einspanntisch 61 angesaugt und gehalten. Daher wird der Schichtwafer 250 gehalten, wobei die vordere Oberfläche 20a des verstärkten Wafers 20 nach oben zeigt.
  • Wie in 12A und 12B gezeigt ist, wird der verstärkte Wafer 20 so angeordnet, dass eine Stelle, die geringfügig (zum Beispiel 1 mm) innerhalb der inneren Oberfläche des an dem verstärkten Wafer 20 ausgebildeten ringförmigen verstärkten Abschnitts 24b liegt, unmittelbar unterhalb des Kollektors 622 des Laserstrahlbestrahlungsmittels 62 liegen kann. Dann wird der Einspanntisch 61 gedreht, während das Laserstrahlbestrahlungsmittel 62 betätigt wird, wie in 12B gezeigt ist, um es dem Kollektor 622 zu ermöglichen, einen Pulslaserstrahl mit einer Wellenlänge (zum Beispiel 355 nm) zu emittieren, die geeignet ist, durch einen Siliziumwafer absorbiert zu werden. In diesem Fall wird es dem fokussierten Punkt P des von dem Kollektor 622 emittierten Pulslaserstrahls ermöglicht, mit einer Position nahe zu der vorderen Oberfläche 20a des verstärkten Wafers 20, der einen Teil des Schichtwafers 250 bildet, übereinzustimmen. Als Folge wird, wenn der Einspanntisch 61 einmal gedreht wird, der ringförmige verstärkte Abschnitt 24b des verstärkten Wafers 20 wie in 12B gezeigt geschnitten. Dementsprechend wird der äußere Durchmesser des verstärkten Wafers 20 im Wesentlichen gleich groß wie der des unten liegenden Wafers 200.
  • Nachdem der Ringformverstärkungsabschnitt-Entfernungsschritt durchgeführt wurde, wird wie in 13A und 13B gezeigt ein zweiter Waferschichtungsschritt durchgeführt, wie nachfolgend beschrieben wird. Eine hintere Oberfläche eines als nächster zu schichtenden verstärkten Wafers 20, die dem Bauelementbereich 23 entspricht, wird der vorderen Oberfläche 20a des verstärkten Wafers 20 des Schichtwafers 250 gegenübergesetzt und mit dieser verbunden, wobei deren entsprechende Straßen bündig zueinander ausgerichtet sind. Der zweite Waferschichtungsschritt ist im Wesentlichen der gleiche wie der in 8 gezeigte Waferschichtungsschritt.
  • Nachdem der zweite Waferschichtungsschritt durchgeführt wurde, wird ein zweiter Elektrodenverbindungsschritt durchgeführt, wie nachfolgend beschrieben wird. In dem verstärkten Wafer 20, der auf der Oberseite geschichtet ist, so dass er einen Teil des Schichtwafers 250 bildet, auszubildende Durchgangslöcher werden jeweils an einer Stelle ausgebildet, an der eine Elektrode 25 bei jedem der Bauelemente 22 davon ausgebildet ist, so dass eine bei jedem der Bauelemente 22 des verstärkten Wafers 20 an der unteren Seite ausgebildete entsprechende Elektrode 25 erreicht wird. Dann werden die Durchgangslöcher mit einem leitfähigen Material gefüllt, um die entsprechenden Elektroden zu verbinden. Der zweite Elektrodenverbindungsschritt ist im Wesentlichen der gleiche wie der in 10A und 10B gezeigte Durchgangsloch-Ausbildungsschritt und der in 11A und 11B gezeigte Leitmaterial-Einfügeschritt.
  • Nachdem der zweite Elektrodenverbindungsschritt durchgeführt wurde, wird ein in 12A und 12B gezeigter Ringformverstärkungsabschnitt-Entfernungsschritt durchgeführt. Der zweite Waferschichtungsschritt, der zweite Elektrodenverbindungsschritt und der Ringformverstärkungsabschnitt-Entfernungsschritt werden wiederholt durchgeführt, bis die vorgegebene Anzahl der verstärkten Wafer 20 geschichtet ist. Somit wird ein vielschichtiger Schichtwafer ausgebildet.
  • Als nächstes wird ein Unterlagenwafer-Schleifschritt durchgeführt, bei dem die hintere Oberfläche 200b des unten liegenden Wafers 200, der einen Teil des Schichtwafers 250 bildet, geschliffen wird, so dass der unten liegende Wafer 200 eine vorgegebene Dicke aufweisen kann. Der Unterlagenwafer-Schleifschritt wird durch Verwendung einer in 14A gezeigten Schleifvorrichtung durchgeführt. Die in 14A gezeigte Schleifvorrichtung 7 beinhaltet einen Einspanntisch 71, der geeignet ist, ein Werkstück zu halten; und ein Schleifmittel 73, das mit einem Schleifstein 72 versehen ist, der geeignet ist, das auf dem Einspanntisch 71 gehaltene Werkstück zu schleifen. Um den Unterlagenwafer-Schleifschritt durch Verwendung der wie oben beschrieben aufgebauten Schleifvorrichtung 7 durchzuführen, wird ein Schutzelement 3 an der vorderen Oberfläche des oberen verstärkten Wafers 20, der einen Teil des Schichtwafers 250 bildet, befestigt, wie in 14B gezeigt ist. Danach wird der Schichtwafer 250 auf dem Einspanntisch 71 angeordnet, wobei das Schutzelement 3 dem Einspanntisch 71 gegenüberliegt, und auf dem Einspanntisch 71 angesaugt und gehalten, wie in 14A gezeigt ist. Daher liegt der Schichtwafer 250 so, dass die hintere Oberfläche 200b des unten liegenden Wafers 200 nach oben zeigt. Wenn der Schichtwafer 250 auf dem Einspanntisch 71 wie oben beschrieben gehalten wird, wird, während der Einspanntisch 71 mit zum Beispiel 300 U/min gedreht wird, der Schleifstein 72 des Schleifmittels 73 mit zum Beispiel 6000 U/min gedreht und mit der hinteren Oberfläche 200b des unten liegenden Wafers 200 in Kontakt gebracht, um sie zu schleifen. Auf diese Weise wird der unten liegende Wafer 200 so ausgebildet, dass er eine Dicke von zum Beispiel 60 µm aufweist.
  • Nachdem der oben beschriebene Unterlagenwafer-Schleifschritt durchgeführt wurde, wird ein Trennungsschritt durchgeführt, bei dem der Schichtwafer 250 entlang der Straßen geschnitten wird, d.h. in einzelne Schichtbauelemente getrennt wird. Bevor der Trennungsschritt durchgeführt wird, wird ein Waferhalteschritt durchgeführt, bei dem die hintere Oberfläche 200b des unten liegenden Wafers 200, der einen Teil des Schichtwafers 250 bildet, an der vorderen Oberfläche eines Zerteilungsbands (dicing tape) T befestigt wird, das an einem ringförmigen Rahmen F angebracht ist, wie in 15 gezeigt ist. Dann wird das an der vorderen Oberfläche des oberen verstärkten Wafers 20, der einen Teil des Schichtwafers 250 bildet, befestigte Schutzelement 3 davon abgelöst (der Schutzelement-Ablösungsschritt).
  • Nachdem der Waferhalteschritt und der Schutzelement-Ablösungsschritt wie oben beschrieben ausgeführt wurden, wird der oben beschriebene Trennungsschritt durch Verwendung der in 6 gezeigten Schneidevorrichtung 5 durchgeführt.
  • Spezieller wird das an dem Schichtwafer 250 bei dem oben beschriebenen Waferhalteschritt befestigte Zerteilungsband T auf dem Einspanntisch 51 der Schneidevorrichtung 5 angeordnet, wie in 16 gezeigt ist. Dann wird ein nicht gezeigtes Ansaugmittel betätigt, um den Schichtwafer 250 über das Zerteilungsband T auf dem Einspanntisch 51 zu halten. Somit wird der Schichtwafer 250 so auf dem Einspanntisch 51 gehalten, dass die vordere Oberfläche 20a des oberen verstärkten Wafers 20 nach oben zeigt. Im Übrigen wird, obwohl der an dem Zerteilungsband T angebrachte ringförmige Rahmen F in 16 weggelassen ist, der ringförmige Rahmen F durch ein geeignetes Rahmenhaltemittel, das an dem Einspanntisch 51 angebracht ist, gehalten. Der Einspanntisch 51, der den Schichtwafer 250 wie oben beschrieben ansaugt und hält, wird unmittelbar unterhalb des Abbildungsmittels 53 durch einen nicht gezeigten Schneideüberführungsmechanismus angeordnet.
  • Nachdem der Einspanntisch 51 unmittelbar unterhalb des Abbildungsmittels 53 angeordnet wurde, wird ein Ausrichtungsschritt durchgeführt, bei dem das Abbildungsmittel 53 und ein nicht gezeigtes Steuermittel einen zu schneidenden Bereich des Schichtwafers 250 erfassen. Spezieller führen das Abbildungsmittel 53 und das nicht gezeigte Steuermittel eine Positionierung zwischen der Schneideklinge 521 und jeder der auf dem verstärkten Wafer 20, der einen Teil des Schichtwafers 250 bildet, ausgebildeten Straßen 21 durch.
  • Die auf dem verstärkten Wafer 20, der einen Teil des wie oben beschrieben auf dem Einspanntisch 51 gehaltenen Schichtwafers 250 bildet, ausgebildete Straße 21 wird zur Ausrichtung eines zu schneidenden Bereichs erfasst. Danach wird der den Schichtwafer 250 haltende Einspanntisch 51 zu einer Schneideanfangsposition des zu schneidenden Bereichs bewegt, so dass eine vorgegebene Straße 21 mit der Schneideklinge 521 bündig ausgerichtet werden kann. Während sie in der durch den Pfeil 521a in 16 angezeigten Richtung gedreht wird, wird die Schneideklinge 521 nach unten bewegt, um eine Schnittüberführung um einen vorgegebenen Betrag durchzuführen. Die Schnittüberführungsposition ist auf eine Position festgelegt, an welcher der äußere Umfangsrand der Schneideklinge 521 das Zerteilungsband T erreicht. Nachdem die Schnittüberführung der Schneideklinge 521 auf diese Weise durchgeführt wurde, wird, während die Schneideklinge 521 mit einer Drehrate von zum Beispiel 40000 U/min gedreht wird, der Einspanntisch 51 in der durch den Pfeil X in 16 angezeigten Richtung mit einer Schneideüberführungsrate von zum Beispiel 50 mm/s schneideüberführt. Als Folge wird der Schichtwafer 250 entlang einer vorgegebenen Straße 21 geschnitten (der Schneideschritt).
  • Der Schneideschritt wird entlang aller Straßen 21 des Schichtwafers 250 durchgeführt, die sich wie oben beschrieben in der vorgegebenen Richtung erstrecken. Danach wird der Einspanntisch 51 um 90 Grad gedreht und der Schneideschritt entlang der Straßen 21 durchgeführt, die sich in der Richtung senkrecht zu der vorgegebenen Richtung des Schichtwafers 250 erstrecken. Somit wird der Schichtwafer 250 in einzelne Schichtbauelemente getrennt. Im Übrigen werden die Schichtbauelemente durch die Wirkung des Zerteilungsbands T nicht auseinandergenommen, d.h. sie werden in einem Waferzustand gehalten, bei dem die Schichtbauelemente durch den ringförmigen Rahmen F über das Zerteilungsband T gehalten werden. Die wie oben beschrieben getrennten Schichtbauelemente werden in einem nachfolgenden Aufnahmeschritt jeweils von dem Zerteilungsband T abgelöst, um ein Schichtbauelement 220 zu werden, wie es in 17 gezeigt ist.
  • Bezugszeichenliste
    • 2
    Halbleiterwafer
    2a
    vordere Oberfläche von 2
    2b
    hintere Oberfläche von 2
    2c
    Kerbe von 2
    20
    verstärkter Wafer
    20a
    vordere Oberfläche von 20
    20b
    hintere Oberfläche von 20
    200
    unten liegender Wafer
    200a
    vordere Oberfläche von 200
    200b
    hintere Oberfläche von 200
    21
    Straßen in 2a
    22
    Bauelemente in 2a
    23
    Bauelementbereich von 2
    23b
    ausgesparter Abschnitt
    24
    Umfangsüberschussbereich von 2
    24b
    verstärkter Abschnitt
    25
    Elektroden der 22
    26
    Grenzlinie zwischen 23 und 24 in 4
    27
    leitfähiges Material
    250
    Schichtwafer aus 20 und 200
    3
    Schutzelement
    30
    Haftverbindung
    4
    Schleifvorrichtung
    41
    Einspanntisch von 4
    41a
    Richtung
    42
    Schleifmittel von 4
    421
    Spindelgehäuse von 42
    422
    Drehspindel von 42
    423
    Anbringungselement von 42
    424
    Schleifscheibe von 42
    424a
    Richtung
    425
    Basis von 424
    426
    Schleifstein von 424
    5
    Schneidevorrichtung
    51
    Einspanntisch
    51a
    Richtung
    52
    Schneidemittel
    521
    Schneideklinge
    521a
    Richtung
    53
    Abbildungsmittel
    6
    Laserbearbeitungsvorrichtung
    61
    Einspanntisch von 6
    62
    Laserstrahlbestrahlungsmittel
    621
    Gehäuse
    622
    Kollektor
    63
    Abbildungsmittel
    7
    Schleifvorrichtung
    71
    Einspanntisch von 7
    72
    Schleifstein von 73
    73
    Schleifmittel
    P1
    Drehzentrum von 41
    P2
    Drehzentrum von 426

Claims (4)

  1. Schichtbauelement-Herstellungsverfahren zur Herstellung eines Schichtbauelements unter Verwendung eines verstärkten Wafers (20), bei dem der verstärkte Wafer (20) durch auf einer vorderen Oberfläche (20a) in einem Gittermuster angeordnete Straßen (21) in mehrere Bereiche unterteilt ist und einen mit Bauelementen (22) in den so abgeteilten Bereichen ausgebildeten Bauelementbereich (23) und einen äußeren Umfangsüberschussbereich (24), der den Bauelementbereich (23) umgibt, beinhaltet, ein Bereich einer hinteren Oberfläche (20b), der dem Bauelementbereich (23) entspricht, so geschliffen wird, dass der Bauelementbereich (23) so ausgebildet werden kann, dass er eine vorgegebene Dicke aufweist, und ein Bereich, der dem äußeren Umfangsüberschussbereich (24) entspricht, belassen werden kann, um einen ringförmigen verstärkten Abschnitt (24b) zu bilden, wobei das Verfahren umfasst: einen Waferschichtungsschritt, bei dem ein unten liegender Wafer (200), der einen Durchmesser aufweist, der geringfügig kleiner als ein innerer Durchmesser des ringförmigen verstärkten Abschnitts (24b) des verstärkten Wafers (20) ist, und auf einer vorderen Oberfläche (200a) mit mehreren Straßen (21) und Bauelementen (22) ausgebildet ist, die jeweils in dem Bauelementbereich (23) des verstärkten Wafers (20) ausgebildeten mehreren Straßen (21) und Bauelementen (22) entsprechen, angefertigt wird und eine hintere Oberfläche (20b) des verstärkten Wafers (20), die dem Bauelementbereich (23) entspricht, der vorderen Oberfläche (200a) des unten liegenden Wafers (200) gegenübergesetzt und mit dieser verbunden wird, wobei entsprechende Straßen (21) bündig miteinander ausgerichtet sind, wodurch ein Schichtwafer (250) ausgebildet wird; einen Elektrodenverbindungsschritt, bei dem ein Durchgangsloch (26) an einer Stelle ausgebildet wird, an der bei jedem der Bauelemente (22) des verstärkten Wafers (20), der einen Teil des Schichtwafers (250) bildet, eine Elektrode (25) ausgebildet ist, so dass eine bei jedem der Bauelemente (22) des unten liegenden Wafers (200) ausgebildete entsprechende Elektrode (25) erreicht wird, und das Durchgangsloch (26) mit einem leitfähigen Material (27) gefüllt wird, um die Elektroden (25) zu verbinden; und einen Trennungsschritt, bei dem der Schichtwafer (250), nachdem der Elektrodenverbindungsschritt durchgeführt wurde, entlang der Straßen (21) geschnitten und in einzelne Schichtbauelemente getrennt wird.
  2. Schichtbauelement-Herstellungsverfahren nach Anspruch 1, das vor der Durchführung des Trennungsschritts ferner die folgenden Schritte umfasst: einen Ringformverstärkungsabschnitt-Entfernungsschritt, bei dem der ringförmige verstärkte Abschnitt (24b) entfernt wird, so dass der verstärkte Wafer (20), der einen Teil des Schichtwafers (250) bildet, einen Durchmesser aufweisen kann, der geringfügig kleiner als der innere Durchmesser des ringförmigen verstärkten Abschnitts (24b) ist; einen zweiten Waferschichtungsschritt, bei dem eine hintere Oberfläche (20b) eines als nächster zu schichtenden verstärkten Wafers (20), die einem Bauelementbereich (23) entspricht, der vorderen Oberfläche (20a) des verstärkten Wafers (20) des Schichtwafers (250), der dem Ringformverstärkungsabschnitt-Entfernungsschritt unterzogen wurde, gegenübergesetzt und mit dieser verbunden wird, wobei entsprechende Straßen (21) bündig miteinander ausgerichtet sind; und einen zweiten Elektrodenverbindungsschritt, bei dem ein Durchgangsloch (26) an einer Stelle ausgebildet wird, an der bei jedem der Bauelemente (22) des oberen verstärkten Wafers (20), der durch den zweiten Waferschichtungsschritt geschichtet wurde, eine Elektrode (25) ausgebildet ist, so dass eine bei jedem der Bauelemente (22) des unteren verstärkten Wafers (20) ausgebildete entsprechende Elektrode (25) erreicht wird, und mit einem leitfähigen Material (27) zur Verbindung der Elektroden (25) gefüllt wird.
  3. Schichtbauelement-Herstellungsverfahren nach Anspruch 2, bei dem der Ringformverstärkungsabschnitt-Entfernungsschritt, der zweite Waferschichtungsschritt und der zweite Elektrodenverbindungsschritt wiederholt durchgeführt werden, um einen vielschichtigen Schichtwafer (250) auszubilden.
  4. Schichtbauelement-Herstellungsverfahren nach Anspruch 1, bei dem vor der Durchführung des Trennungsschritts ein Unterlagenwafer-Schleifschritt durchgeführt wird, bei dem ein unten liegender Wafer (200) von einer hinteren Oberfläche (200b) aus geschliffen wird, so dass er mit einer vorgegebenen Dicke ausgebildet wird.
DE102009004168.0A 2008-01-11 2009-01-09 Schichtbauelement-Herstellungsverfahren Active DE102009004168B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-004444 2008-01-11
JP2008004444A JP5296386B2 (ja) 2008-01-11 2008-01-11 積層デバイスの製造方法

Publications (2)

Publication Number Publication Date
DE102009004168A1 DE102009004168A1 (de) 2009-07-16
DE102009004168B4 true DE102009004168B4 (de) 2020-12-10

Family

ID=40758658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009004168.0A Active DE102009004168B4 (de) 2008-01-11 2009-01-09 Schichtbauelement-Herstellungsverfahren

Country Status (7)

Country Link
US (1) US7687375B2 (de)
JP (1) JP5296386B2 (de)
KR (1) KR101359063B1 (de)
CN (1) CN101483142B (de)
DE (1) DE102009004168B4 (de)
SG (1) SG154389A1 (de)
TW (1) TWI485762B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
CN102221813A (zh) * 2010-04-19 2011-10-19 王锐 以晶轴为基准的石英表机芯的排列方法及装置
JP5471777B2 (ja) * 2010-04-27 2014-04-16 富士電機株式会社 ウェハ加工方法およびウェハ加工装置
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5839906B2 (ja) * 2011-09-14 2016-01-06 株式会社ディスコ 積層被加工物の分割方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP6161496B2 (ja) * 2013-10-01 2017-07-12 株式会社ディスコ フォトマスクの製造方法
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
CN104925741B (zh) * 2014-03-20 2017-03-01 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法
CN105789059B (zh) * 2016-04-19 2018-08-03 浙江中纳晶微电子科技有限公司 晶圆键合后分离的方法
JP6692577B2 (ja) * 2016-06-24 2020-05-13 株式会社ディスコ ウェーハの加工方法
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
US10825731B2 (en) 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292826A1 (en) * 2005-06-27 2006-12-28 Disco Corporation Wafer processing method
JP2007073844A (ja) * 2005-09-08 2007-03-22 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008004845A (ja) * 2006-06-23 2008-01-10 Sharp Corp 半導体チップ、半導体装置および半導体チップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4791772B2 (ja) 2005-07-14 2011-10-12 株式会社ディスコ ウェーハの加工方法
JP5011820B2 (ja) 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292826A1 (en) * 2005-06-27 2006-12-28 Disco Corporation Wafer processing method
JP2007073844A (ja) * 2005-09-08 2007-03-22 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008004845A (ja) * 2006-06-23 2008-01-10 Sharp Corp 半導体チップ、半導体装置および半導体チップの製造方法

Also Published As

Publication number Publication date
TW200933725A (en) 2009-08-01
CN101483142B (zh) 2012-07-25
KR101359063B1 (ko) 2014-02-05
KR20090077668A (ko) 2009-07-15
CN101483142A (zh) 2009-07-15
TWI485762B (zh) 2015-05-21
US7687375B2 (en) 2010-03-30
US20090181519A1 (en) 2009-07-16
JP2009170510A (ja) 2009-07-30
SG154389A1 (en) 2009-08-28
DE102009004168A1 (de) 2009-07-16
JP5296386B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102006035031B9 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102009023739B4 (de) Optikbauelementwafer-Teilungsverfahren
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102004029091B4 (de) Unterteilungsvorrichtung für plattenartiges Werkstück
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE10342980B3 (de) Verfahren zur Bildung von Chip-Stapeln
DE102019204741A1 (de) Verfahren zum Herstellen eines Wafers
DE102017219343A1 (de) Verfahren zum bearbeiten eines wafers
DE102008058822A1 (de) Schleifscheibenanbringungsmechanismus
DE102009004567A1 (de) Wafertrennverfahren
DE102010030339B4 (de) Bearbeitungsverfahren für Halbleiterwafer
DE102020205233A1 (de) Bearbeitungsverfahren für einen verbundwafer
DE102020214308A1 (de) Anordnungsverfahren für schutzkomponente und herstellungsverfahren für schutzkomponente
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE112005000448T5 (de) Verfahren zur Umsetzung eines Wafers
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150226

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final