KR20090077668A - 적층 디바이스의 제조 방법 - Google Patents

적층 디바이스의 제조 방법

Info

Publication number
KR20090077668A
KR20090077668A KR1020080128569A KR20080128569A KR20090077668A KR 20090077668 A KR20090077668 A KR 20090077668A KR 1020080128569 A KR1020080128569 A KR 1020080128569A KR 20080128569 A KR20080128569 A KR 20080128569A KR 20090077668 A KR20090077668 A KR 20090077668A
Authority
KR
South Korea
Prior art keywords
wafer
laminated
reinforcement
region
lamination
Prior art date
Application number
KR1020080128569A
Other languages
English (en)
Other versions
KR101359063B1 (ko
Inventor
가즈히사 아라이
아키히토 가와이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20090077668A publication Critical patent/KR20090077668A/ko
Application granted granted Critical
Publication of KR101359063B1 publication Critical patent/KR101359063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/044—Seam tracking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 웨이퍼의 두께를 얇게 해도 파손되지 않고 적층되고 전체의 두께가 얇은 적층 디바이스를 얻을 수 있는 적층 디바이스의 제조 방법을 제공하는 것을 과제로 한다.
환형 보강부가 형성되어 있는 보강 웨이퍼를 이용하여 적층 디바이스를 제조하는 적층 디바이스의 제조 방법으로서, 보강 웨이퍼의 환형 보강부의 내경보다 약간 작은 직경을 가지며 표면에 보강 웨이퍼의 디바이스 영역에 형성된 복수의 스트리트 및 복수의 디바이스와 대응하는 복수의 스트리트 및 복수의 디바이스가 형성된 기반 웨이퍼를 준비하고, 기반 웨이퍼의 표면에 보강 웨이퍼에 있어서의 디바이스 영역에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하여 적층 웨이퍼를 형성하는 웨이퍼 적층 공정과, 적층 웨이퍼를 구성하는 보강 웨이퍼의 각 디바이스에 형성된 전극이 위치하는 부위에 기반 웨이퍼의 각 디바이스에 형성된 전극에 이르는 비아홀을 형성하고, 비아홀에 도전체를 매설하여 전극끼리를 접속하는 전극 접속 공정과, 전극 접속 공정을 실시한 후에 적층 웨이퍼를 스트리트를 따라서 절단하여, 개개의 적층 디바이스로 분할하는 분할 공정을 포함한다

Description

적층 디바이스의 제조 방법{METHOD FOR MANUFACTURING LAMINATED DEVICE}
본 발명은, 반도체 디바이스를 적층하여 구성하는 적층 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스 제조 공정에서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자 형상으로 배열된 스트리트라고 불리는 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 반도체 웨이퍼를 스트리트를 따라서 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.
반도체 디바이스의 기능을 향상시키기 위해서, 개개의 디바이스를 적층한 적층 디바이스가 실용화되어 있다. 개개의 디바이스를 적층한 적층 디바이스의 제조 방법이 하기 특허 문헌 1에 개시되어 있다. 하기 특허 문헌 1에 개시된 적층 디바이스의 제조 방법은, 웨이퍼의 이면을 연삭하여 웨이퍼의 두께를 200 ㎛ 정도로 형성하고, 이와 같이 이면이 연삭된 복수의 웨이퍼의 표면과 이면을 대면시키고 서로의 스트리트가 일치하도록 접합하여 적층 웨이퍼를 형성한 후, 적층 웨이퍼를 절삭 장치 등의 다이싱 장치에 의해 스트리트를 따라서 절단함으로써, 적층 디바이스를 형성한다.
특허 문헌 1: 일본 특허 공개 소화 제60-206058호 공보
이에 따라, 웨이퍼의 두께가 200 ㎛ 정도이기 때문에 5장의 웨이퍼를 적층하면, 적층 디바이스의 두께는 1000 ㎛ 이상이 된다.
최근, 전기 기기의 경량화, 소형화의 요구가 높아, 웨이퍼의 두께를 100 ㎛ 이하로 형성하면 10장 이상의 웨이퍼를 적층해도 적층 디바이스의 두께를 1000 ㎛ 이하로 할 수 있고, 적층 디바이스의 기능을 더욱 향상시킬 수 있다.
그런데, 웨이퍼의 두께를 100 ㎛ 이하로 형성하면 강성이 현저히 저하되어 파손되기 쉬워져, 웨이퍼의 반송 및 적층 등의 취급이 곤란해진다는 문제가 있다.
한편, 웨이퍼의 두께를 얇게 해도 강성을 확보할 수 있는 웨이퍼가 하기 특허 문헌 2에 개시되어 있다. 하기 특허 문헌 2에 개시된 웨이퍼는, 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 포위 영역을 구비하고, 이면에 있어서의 디바이스 영역에 대응하는 영역을 연삭하여 디바이스 영역의 두께를 소정 두께로 형성하며, 웨이퍼의 이면에 있어서의 외주 포위 영역을 잔존시켜 환형 보강부를 형성하고 있다.
특허 문헌 2: 일본 특허 공개 제2007-19461호 공보
본 발명은 상기 사실을 감안하여 이루어진 것으로, 상기 일본 특허 공개 제2007-19461호 공보에 개시된 웨이퍼를 적용하여, 웨이퍼의 두께를 얇게 해도 파손되지 않고 적층되어 전체의 두께가 얇은 적층 디바이스를 얻을 수 있는 적층 디바이스의 제조 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 따르면, 표면에 격자 형상으로 배열된 스트리트에 의해 복수의 영역이 구획되고 이 구획된 영역에 디바이스가 형성된 디바이스 영역과, 이 디바이스 영역을 둘러싸는 외주 잉여 영역을 가지며, 이면에 있어서의 디바이스 영역에 대응하는 영역이 연삭되어 디바이스 영역의 두께가 소정 두께로 형성되고, 상기 외주 잉영 영역에 대응하는 영역이 잔존하여 환형 보강부가 형성되어 있는 보강 웨이퍼를 이용하여 적층 디바이스를 제조하는 적층 디바이스의 제조 방법으로서,
상기 보강 웨이퍼의 상기 환형 보강부의 내경보다 약간 작은 직경을 가지며 표면에 보강 웨이퍼의 디바이스 영역에 형성된 복수의 스트리트 및 복수의 디바이스와 대응하는 복수의 스트리트 및 복수의 디바이스가 형성된 기반 웨이퍼를 준비하고, 이 기반 웨이퍼의 표면에 상기 보강 웨이퍼에 있어서의 상기 디바이스 영역에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하여 적층 웨이퍼를 형성하는 웨이퍼 적층 공정과,
상기 적층 웨이퍼를 구성하는 상기 보강 웨이퍼의 각 디바이스에 형성된 전극이 위치하는 부위에 상기 기반 웨이퍼의 각 디바이스에 형성된 전극에 이르는 비아홀을 형성하고, 상기 비아홀에 도전체를 매설하여 전극끼리를 접속하는 전극 접속 공정과,
상기 전극 접속 공정을 실시한 후에, 상기 적층 웨이퍼를 스트리트를 따라서 절단하여, 개개의 적층 디바이스로 분할하는 분할 공정을 포함하는 것을 특징으로 하는 적층 디바이스의 제조 방법이 제공된다.
상기 분할 공정을 실시하기 전에, 적층 웨이퍼를 구성하는 보강 웨이퍼가 환형 보강부의 내경보다 약간 작은 직경을 갖도록 환형 보강부를 제거하는 환형 보강부 제거 공정과, 환형 보강부 제거 공정이 실시된 적층 웨이퍼에 있어서의 보강 웨이퍼의 표면에 다음에 적층할 보강 웨이퍼에 있어서의 디바이스 영역에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하는 제2 웨이퍼 적층 공정과, 이 제2 웨이퍼 적층 공정에 의해 적층된 상측의 보강 웨이퍼의 각 디바이스에 형성된 전극이 위치하는 부위에 하측의 보강 웨이퍼의 각 디바이스에 형성된 전극에 이르는 비아홀을 형성하고 이 비아홀에 도전체를 매설하여 전극끼리를 접속하는 제2 전극 접속 공정을 실시한다.
상기 환형 보강부 제거 공정과 제2 웨이퍼 적층 공정 및 제2 전극 접속 공정을 반복해서 실시하여, 다층의 적층 웨이퍼를 형성한다.
또한, 상기 분할 공정을 실시하기 전에, 기반 웨이퍼의 이면을 연삭하여 소정의 두께로 형성하는 기반 웨이퍼 연삭 공정을 실시한다.
본 발명에 따르면, 디바이스가 형성된 디바이스 영역과, 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 가지며, 이면에 있어서의 디바이스 영역에 대응하는 영역이 연삭되어 디바이스 영역의 두께가 소정 두께로 형성되고, 외주 잉여 영역에 대응하는 영역이 잔존하여 환형 보강부가 형성되어 있는 보강 웨이퍼에 있어서의 디바이스 영역을 적층하여 적층 웨이퍼를 구성하므로, 디바이스 영역의 두께를 얇 게 해도 보강 웨이퍼의 구성이 유지되어 있기 때문에, 웨이퍼를 파손시키지 않고 적층할 수 있다. 이와 같이, 보강 웨이퍼는, 디바이스 영역의 두께를 얇게 하는 것이 가능하기 때문에, 다층으로 적층해도 전체의 두께가 얇은 적층 디바이스를 얻을 수 있다.
이하, 본 발명에 따른 적층 디바이스의 제조 방법의 바람직한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
우선, 본 발명에 따른 적층 디바이스의 제조 방법에 이용하는 보강 웨이퍼에 대해서 설명한다.
도 1에는 본 발명에 따른 적층 디바이스의 제조 방법에 이용하는 보강 웨이퍼를 형성하기 위한 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시된 반도체 웨이퍼(2)는, 예컨대 직경이 200 ㎜이고 두께가 350 ㎛인 실리콘 웨이퍼로 이루어져 있으며, 표면(2a)에 복수의 스트리트(21)가 격자 형상으로 형성되어 있고, 상기 복수의 스트리트(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이와 같이 구성된 반도체 웨이퍼(2)는, 디바이스(22)가 형성되어 있는 디바이스 영역(23)과, 상기 디바이스 영역(23)을 둘러싸는 외주 잉여 영역(24)을 구비하고 있다. 또한, 각 디바이스(22)의 표면에는 각각 복수의 전극(25)이 형성되어 있다. 또한, 반도체 웨이퍼(2)의 외주에는, 방향을 나타내는 노치(2c)가 형성되어 있다.
도 1에 도시된 반도체 웨이퍼(2)의 이면에 있어서 디바이스 영역(23)에 대응 하는 영역을 연삭하여 디바이스 영역(23)의 두께를 소정 두께로 형성하고, 반도체 웨이퍼(2)의 이면에 있어서 외주 잉여 영역(24)에 대응하는 영역에 환형 보강부를 마련한 보강 웨이퍼를 형성하기 위해서는, 우선 도 2에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호 부재(3)를 점착한다(보호 부재 점착 공정). 따라서, 반도체 웨이퍼(2)의 이면(2b)이 노출되는 형태가 된다.
보호 부재 점착 공정을 실시했으면, 반도체 웨이퍼(2)의 이면(2b)에 있어서의 디바이스 영역(23)에 대응하는 영역을 연삭하여 디바이스 영역(23)의 두께를 소정 두께로 형성하고, 반도체 웨이퍼(2)의 이면(2b)에 있어서의 외주 잉여 영역(24)에 대응하는 영역을 잔존시켜 환형 보강부를 형성하는 환형 보강부 형성 공정을 실시한다. 이 환형 보강부 형성 공정은, 도 3에 도시된 연삭 장치에 의해 실시한다.
도 3에 도시된 연삭 장치(4)는, 피가공물로서의 웨이퍼를 유지하는 척 테이블(41)과, 상기 척 테이블(41)에 유지된 웨이퍼의 가공면을 연삭하는 연삭 수단(42)을 구비하고 있다. 척 테이블(41)은, 상면에 웨이퍼를 흡인 유지하고 도 3에 있어서 화살표 41a로 나타내는 방향으로 회전하게 된다. 연삭 수단(42)은, 스핀들 하우징(421)과, 이 스핀들 하우징(421)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전하게 되는 회전 스핀들(422)과, 상기 회전 스핀들(422)의 하단에 장착된 마운터(423)와, 이 마운터(423)의 하면에 부착된 연삭 휠(424)을 구비하고 있다. 이 연삭 휠(424)은, 원판형의 기대(基臺; 425)와, 상기 기대(425)의 하면에 환형으로 장착된 연삭 숫돌(426)로 이루어져 있으며, 기대(425)가 마운터(423)의 하면에 부착되어 있다.
전술한 연삭 장치(4)를 이용하여 환형 보강부 형성 공정을 실시하기 위해서는, 척 테이블(41)의 상면(유지면)에 도시하지 않은 웨이퍼 반입 수단에 의해 반송된 상기 반도체 웨이퍼(2)의 보호 부재(3)측을 올려 놓고, 반도체 웨이퍼(2)를 척 테이블(41) 상에 흡인 유지한다. 여기서, 척 테이블(41)에 유지된 반도체 웨이퍼(2)와 연삭 휠(424)을 구성하는 환형의 연삭 숫돌(426)의 관계에 대해서, 도 4를 참조하여 설명한다. 척 테이블(41)의 회전 중심(P1)과 환형의 연삭 숫돌(426)의 회전 중심(P2)은 편심되어 있으며, 환형의 연삭 숫돌(426)의 외경은, 반도체 웨이퍼(2)의 디바이스 영역(23)과 외주 잉여 영역(25)의 경계선(26)의 직경보다 작고 경계선(26)의 반경보다 큰 치수로 설정되며, 환형의 연삭 숫돌(426)이 척 테이블(41)의 회전 중심(P1)[반도체 웨이퍼(2)의 중심]을 통과하도록 되어 있다.
다음으로, 도 3 및 도 4에 도시된 바와 같이 척 테이블(41)을 화살표 41a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(424)을 화살표 424a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키고, 연삭 휠(424)을 하방으로 이동시켜 연삭 숫돌(426)을 반도체 웨이퍼(2)의 이면에 접촉시킨다. 그리고, 연삭 휠(424)을 소정의 연삭 이송 속도로 하방으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼의 이면에는, 도 5에 도시된 바와 같이 디바이스 영역(23)에 대응하는 영역이 연삭 제거되어 소정 두께(예컨대 60 ㎛)의 원형 형상의 오목부(23b)로 형성되고, 외주 잉여 영역(24)에 대응하는 영역이 도시하는 실시형태에서는 두께 350 ㎛로 잔존하여 환형 보강부(24b)로 형성된 보강 웨이퍼(20)가 구성된다(환형 보강부 형성 공정). 또한, 환형 보강부(24b)의 내경은, 도시하는 실시형태에서는 196 ㎜로 설정되어 있다. 이렇게 하여 환형 보강부 형성 공정을 실시함으로써 형성된 보강 웨이퍼(20)는, 디바이스 영역(23)에 대응하는 영역이 연삭 제거되어 두께가 예컨대 60 ㎛로 얇게 형성되어도 환형 보강부(24b)가 디바이스 영역(23)을 둘러싸서 형성되어 있기 때문에, 강성 강도가 확보되어, 그 후의 취급이 용이해진다.
전술한 보강 웨이퍼(20)를 적층하기 위해서는, 상기 환형 보강부(24b)의 내경보다 약간 작은 직경을 가지며 표면에 보강 웨이퍼(20)의 디바이스 영역(23)에 형성된 복수의 스트리트(21) 및 복수의 디바이스(22)와 동일한 복수의 스트리트 및 복수의 디바이스가 형성된 기반 웨이퍼를 준비한다. 이 기반 웨이퍼는, 상기 도 1에 도시된 반도체 웨이퍼(2)의 외주 잉여 영역(24)을 절단함으로써 형성할 수 있다. 반도체 웨이퍼(2)의 외주 잉여 영역(24)을 절단하기 위해서는, 도 6에 도시된 절삭 장치(5)를 이용하여 실시한다. 도 6에 도시된 절삭 장치(5)는, 흡인 유지 수단을 구비한 척 테이블(51)과, 절삭 블레이드(521)를 구비한 절삭 수단(52)과, 촬상 수단(53)을 구비하고 있다. 이 절삭 장치(5)를 이용하여 반도체 웨이퍼(2)의 외주 잉여 영역(24)을 절단하기 위해서는, 도 6에 도시된 바와 같이 반도체 웨이퍼(2)의 이면에 보호 부재(3)를 점착한 후, 보호 부재(3)측을 척 테이블(51) 상에 올려 놓는다. 그리고, 도 6에 도시된 바와 같이 촬상 수단(53) 바로 아래에 위치시킨다. 그리고, 촬상 수단(53) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 절삭해야 할 영역을 검출하는 얼라이먼트 공정을 실행한다. 즉, 촬상 수단(53) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 디바이스 영역(23)과 외주 잉여 영역(24)의 경계부와 절삭 블레이드(521)와의 위치 맞춤을 행하기 위한 얼라이먼트 작업을 수행한다.
이상과 같이 하여 척 테이블(51) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭해야 할 영역을 검출하는 얼라이먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(51)을 절삭 영역으로 이동시킨다. 그리고, 절삭 수단(52)의 절삭 블레이드(521)를 척 테이블(51)에 유지된 반도체 웨이퍼(2)의 디바이스 영역(23)과 외주 잉여 영역(24)의 경계부 바로 위에 위치시킨다. 그리고, 도 7의 (a)에 도시된 바와 같이 절삭 블레이드(521)를 화살표 521a로 나타내는 방향으로 회전시키면서 2점쇄선으로 나타내는 대기 위치로부터 하방으로 절삭 이송하여, 실선으로 나타내는 바와 같이 소정의 절삭 이송 위치에 위치시킨다. 이 절삭 이송 위치는, 절삭 블레이드(521)의 외주 가장자리가 보호 테이프(3)에 이르는 위치로 설정되어 있다.
다음으로, 전술한 바와 같이 절삭 블레이드(521)를 화살표 521a로 나타내는 방향으로 회전시키면서 척 테이블(51)을 도 7의 (a)에 있어서 화살표 51a로 나타내는 방향으로 회전시킨다. 그리고, 척 테이블(51)이 1회전함으로써, 도 7의 (b)에 도시된 바와 같이 반도체 웨이퍼(2)는 디바이스 영역(23)과 외주 잉여 영역(24)의 경계부를 따라서 절단된다(외주 잉여 영역 절단 공정). 이렇게 하여 반도체 웨이퍼(2)의 디바이스 영역(23)과 외주 잉여 영역(24)의 경계부가 절단되어 외주 잉여 영역(24)이 제거된 기반 웨이퍼(200)는, 도시하는 실시형태에서는 직경이 195 ㎜로 설정되어 있다.
전술한 바와 같이 보강 웨이퍼(20) 및 기반 웨이퍼(200)를 준비했으면, 도 8의 (a) 및 도 8의 (b)에 도시된 바와 같이 기반 웨이퍼(200)의 표면(200a)에 보강 웨이퍼(20)에 있어서의 디바이스 영역(23)에 대응하는 이면(20b)을 대면시키고 서로 대응하는 스트리트(21)를 일치시켜 접합하여 적층 웨이퍼를 형성하는 웨이퍼 적층 공정을 실시한다. 즉, 도 8의 (b)에 도시된 바와 같이 보강 웨이퍼(20)의 이면에 형성된 원형 형상의 오목부(23b)를 기반 웨이퍼(200)에 끼워 맞추고, 기반 웨이퍼(200)의 표면(200a)과 보강 웨이퍼(20)에 있어서의 디바이스 영역(23)에 대응하는 이면(20b)을 본드제(30)에 의해 접합하여 적층 웨이퍼(250)를 형성한다. 이때, 기반 웨이퍼(200)에 방향을 나타내는 노치(2c)를 약간 남김으로써 방향을 맞춰서 적층할 수 있기 때문에, 노치(2c)를 남겨 두는 것이 바람직하다. 또한, 상기 본드제(30)로서는, 벤조시클로부텐 수지 등의 저유전률 고분자제를 이용하는 것이 바람직하다.
전술한 웨이퍼 적층 공정을 실시함으로써 적층 웨이퍼(250)를 형성했으면, 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)의 각 디바이스(22)에 형성된 전극(25)이 위치하는 부위에 기반 웨이퍼(200)의 각 디바이스(22)에 형성된 전극(25)에 이르는 비아홀을 형성하고, 상기 비아홀에 도전체를 매설하여 전극끼리를 접속하는 전극 접속 공정을 실시한다. 이 전극 접속 공정은, 우선 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)의 각 디바이스(22)에 형성된 전극(25)이 위치하는 부위에 기반 웨이퍼(200)의 각 디바이스(22)에 형성된 전극(25)에 이르는 비아홀을 형성하는 비아홀 형성 공정을 실시한다. 이 비아홀 형성 공정은, 도시하는 실시형태에서는 도 9에 도시된 레이저 가공 장치를 이용하여 실시한다. 도 9에 도시된 레이저 가공 장치(6)는, 피가공물을 유지하는 척 테이블(61)과, 상기 척 테이블(61) 상 에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(62)을 구비하고 있다. 척 테이블(61)은, 피가공물을 흡인 유지하도록 구성되어 있으며, 도시하지 않은 가공 이송 기구에 의해 도 9에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동하게 되고, 도시하지 않은 인덱싱 이송 기구에 의해 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동하게 되도록 되어 있다.
상기 레이저 광선 조사 수단(62)은, 실질상 수평으로 배치된 원통 형상의 케이싱(621)의 선단에 장착된 집광기(622)로부터 펄스 레이저 광선을 조사한다. 도시된 레이저 가공 장치(6)는, 상기 레이저 광선 조사 수단(62)을 구성하는 케이싱(621)의 선단부에 장착된 촬상 수단(63)을 구비하고 있다. 이 촬상 수단(63)은, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 상(像)을 촬상하는 촬상 소자(CCD) 등을 구비하며, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
이하, 상기 도 9에 도시된 레이저 가공 장치(6)를 이용하여 실시하는 비아홀 형성 공정에 대해서 설명한다.
우선, 도 9에 도시된 레이저 가공 장치(6)의 척 테이블(61) 상에 상기 적층 웨이퍼(250)의 기반 웨이퍼(200)측을 올려 놓고, 적층 웨이퍼(250)를 척 테이블(61) 상에 흡인 유지한다. 따라서, 적층 웨이퍼(250)는, 보강 웨이퍼(20)의 표면(20a)을 상측으로 하여 유지된다.
전술한 바와 같이 적층 웨이퍼(250)를 흡인 유지한 척 테이블(61)은, 도시하지 않은 가공 이송 기구에 의해 촬상 수단(63) 바로 아래에 위치하게 된다. 다음으 로, 척 테이블(61)에 유지된 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)에 형성되어 있는 격자 형상의 스트리트(21)가 X 방향과 Y 방향으로 평행하게 배치되어 있는지의 여부의 얼라이먼트 작업을 실시한다. 즉, 촬상 수단(63)에 의해 척 테이블(63)에 유지된 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)를 촬상하고, 패턴 매칭 등의 화상 처리를 실행하여 얼라이먼트 작업을 행한다. 만약에, 스트리트(21)가 X 방향과 Y 방향으로 평행하게 배치되어 있지 않은 경우에는, 척 테이블(61)을 회동시켜 스트리트(21)가 X 방향과 Y 방향으로 평행하게 되도록 조정한다. 이렇게 하여 얼라이먼트 작업을 실시함으로써, 척 테이블(61) 상의 적층 웨이퍼(250)는, 소정의 좌표 위치에 위치 결정된 상태가 된다.
다음으로, 척 테이블(61)을 이동시켜, 도 10의 (a)에 도시된 바와 같이 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)에 형성된 소정의 디바이스(22)[도 10의 (a)에 있어서 최좌단(最左端)의 디바이스]에 마련된 소정의 전극(25)[도 10의 (a)에 있어서 최좌단의 전극]을 레이저 광선 조사 수단(62)의 집광기(622) 바로 아래에 위치시킨다. 그리고, 레이저 광선 조사 수단(62)을 작동하여 집광기(622)로부터 실리콘 웨이퍼에 대해서 흡수성을 갖는 파장(예컨대 355 ㎚)의 펄스 레이저 광선을 조사한다. 이때, 집광기(622)로부터 조사되는 펄스 레이저 광선의 집광점(P)은, 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)의 표면(20a) 부근에 맞춘다. 이렇게 하여, 펄스 레이저 광선을 소정 펄스로 조사함으로써, 도 10의 (b)에 도시된 바와 같이 보강 웨이퍼(20)에는 전극(25)이 위치하는 부위에 기반 웨이퍼(200)에 형성된 전극(25)에 이르는 비아홀(26)이 형성된다(비아홀 형성 공정). 또한, 비아홀 형성 공정에서 조사되는 펄스 레이저 광선의 펄스수는, 펄스 레이저 광선의 출력이나 보강 웨이퍼(20)에 있어서의 디바이스 영역(23)의 두께에 대응하여 실험적으로 정해진다. 전술한 비아홀 형성 공정을 보강 웨이퍼(20)에 형성된 각 디바이스(22)에 마련되어 있는 전극(25)이 위치하는 부위에 실시한다.
이상과 같이 하여 비아홀 형성 공정을 실시했으면, 비아홀(26)에 도전체를 매설하여 전극끼리를 접속하는 도전체 매설 공정을 실시한다. 이 도전체 매설 공정은, 도 11의 (a) 및 도 11의 (b)에 도시된 바와 같이 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)에 형성된 비아홀(26)에 동 등의 도전체(27)를 매설함으로써, 기반 웨이퍼(200)에 형성된 전극(25)과 보강 웨이퍼(20)에 형성된 전극(25)을 접속시킨다.
전술한 바와 같이 비아홀 형성 공정과 도전체 매설 공정으로 이루어지는 전극 접속 공정을 실시했으면, 후술하는 분할 공정을 실시해도 좋지만, 보강 웨이퍼(20)를 추가로 적층하기 위해서 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)가 환형 보강부(24b)의 내경보다 약간 작은 직경을 갖도록 환형 보강부(24b)를 제거하는 환형 보강부 제거 공정을 실시한다. 이 환형 보강부 제거 공정은, 상기 도 6에 도시된 절삭 장치(5)를 이용하여 실시해도 좋으나, 도시하는 실시형태에서는 상기 도 9에 도시된 레이저 가공 장치(6)를 이용하여 실시한다. 즉, 도 12의 (a)에 도시된 바와 같이 레이저 가공 장치(6)의 척 테이블(61) 상에 상기 적층 웨이퍼(250)의 기반 웨이퍼(200)측을 올려 놓고, 적층 웨이퍼(250)를 척 테이블(61) 상에 흡인 유지한다. 따라서, 적층 웨이퍼(250)는, 보강 웨이퍼(20)의 표면(20a)을 상측으로 하 여 유지된다. 그리고, 도 12의 (a) 및 도 12의 (b)에 도시된 바와 같이 보강 웨이퍼(20)에 형성된 환형 보강부(24b)의 내면보다 약간(예컨대 1 ㎜) 내측의 위치가 레이저 광선 조사 수단(62)의 집광기(622) 바로 아래가 되도록 위치시킨다. 그리고, 도 12의 (b)에 도시된 바와 같이 레이저 광선 조사 수단(62)을 작동하여, 집광기(622)로부터 실리콘 웨이퍼에 대해서 흡수성을 갖는 파장(예컨대 355 ㎚)의 펄스 레이저 광선을 조사하면서 척 테이블(61)를 회전시킨다. 이때, 집광기(622)로부터 조사되는 펄스 레이저 광선의 집광점(P)은, 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)의 표면(20a) 부근에 맞춘다. 이 결과, 척 테이블(61)이 1회전하면, 도 12의 (b)에 도시된 바와 같이 보강 웨이퍼(20)의 환형 보강부(24b)가 절단된다. 따라서, 보강 웨이퍼(20)의 외경은 기반 웨이퍼(200)의 외경과 실질적으로 동일해진다.
전술한 환형 보강부 제거 공정을 실시했으면, 도 13의 (a) 및 도 13의 (b)에 도시된 바와 같이 적층 웨이퍼(250)에 있어서의 보강 웨이퍼(20)의 표면에 다음에 적층할 보강 웨이퍼(20)에 있어서의 디바이스 영역(23)에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하는 제2 웨이퍼 적층 공정을 실시한다. 이 제2 웨이퍼 적층 공정은, 상기 도 8에 도시된 웨이퍼 적층 공정과 실질적으로 동일하다.
상기 제2 웨이퍼 적층 공정을 실시했으면, 적층 웨이퍼(250)를 구성하며 상측에 적층된 보강 웨이퍼(20)의 각 디바이스(22)에 형성된 전극(25)이 위치하는 부위에 하측의 보강 웨이퍼(20)의 각 디바이스(22)에 형성된 전극(25)에 이르는 비아홀을 형성하고, 상기 비아홀에 도전체를 매설하여 전극끼리를 접속하는 제2 전극 접속 공정을 실시한다. 이 제2 전극 접속 공정은, 상기 도 10의 (a) 및 도 10의 (b)에 도시된 비아홀 형성 공정 및 도 11의 (a) 및 도 11의 (b)에 도시된 도전체 매설 공정과 실질적으로 동일하다.
상기 제2 전극 접속 공정을 실시했으면, 상기 도 12의 (a) 및 도 12의 (b)에 도시된 환형 보강부 제거 공정을 실시한다. 그리고, 설정된 매수의 보강 웨이퍼(20)를 적층할 때까지 상기 제2 웨이퍼 적층 공정과 제2 전극 접속 공정 및 환형 보강부 제거 공정을 반복해서 실시하여, 다층의 적층 웨이퍼를 형성한다.
다음으로, 적층 웨이퍼(250)를 구성하는 기반 웨이퍼(200)의 이면(200b)을 연삭하여 소정의 두께로 형성하는 기반 웨이퍼 연삭 공정을 실시한다. 이 기반 웨이퍼 연삭 공정은, 도 14의 (a)에 도시된 연삭 장치를 이용하여 실시한다. 도 14의 (a)에 도시된 연삭 장치(7)는, 피가공물을 유지하는 척 테이블(71)과, 상기 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 숫돌(72)을 갖춘 연삭 수단(73)을 구비하고 있다. 이와 같이 구성된 연삭 장치(7)를 이용하여 기반 웨이퍼 연삭 공정을 실시하기 위해서는, 도 14의 (b)에 도시된 바와 같이 적층 웨이퍼(250)를 구성하는 상측의 보강 웨이퍼(20)의 표면에 보호 부재(3)를 점착한 후, 도 14의 (a)에 도시된 바와 같이 보호 부재(3)측을 척 테이블(71) 상에 올려 놓고, 척 테이블(71) 상에 적층 웨이퍼(250)를 흡인 유지한다. 따라서, 적층 웨이퍼(250)는, 기반 웨이퍼(200)의 이면(200b)이 상측이 된다. 이렇게 하여 척 테이블(71) 상에 적층 웨이퍼(250)를 유지했으면, 척 테이블(71)을 예컨대 300 rpm으로 회전시키면서, 연삭 수단(73)의 연삭 숫돌(72)을 예컨대 6000 rpm으로 회전시켜 기반 웨이퍼(200)의 이 면(200b)에 접촉함으로써 연삭하여, 기반 웨이퍼(200)의 두께를 예컨대 60 ㎛로 형성한다.
전술한 기반 웨이퍼 연삭 공정을 실시했으면, 적층 웨이퍼(250)를 스트리트를 따라서 절단하여, 개개의 적층 디바이스로 분할하는 분할 공정을 실시한다. 이 분할 공정을 실시하기에 앞서, 도 15에 도시된 바와 같이 환형의 프레임(F)에 장착된 다이싱 테이프(T)의 표면에 적층 웨이퍼(250)를 구성하는 기반 웨이퍼(200)의 이면(200b)을 점착하는 웨이퍼 지지 공정을 실시한다. 그리고, 적층 웨이퍼(250)를 구성하는 상측의 보강 웨이퍼(20)의 표면에 점착되어 있는 보호 부재(3)를 박리한다(보호 부재 박리 공정).
이렇게 하여 웨이퍼 지지 공정 및 보호 부재 박리 공정을 실시했으면, 상기 분할 공정을 상기 도 6에 도시된 절삭 장치(5)를 이용하여 실시한다. 즉, 도 16에 도시된 바와 같이 절삭 장치(5)의 척 테이블(51) 상에 전술한 웨이퍼 지지 공정에서 적층 웨이퍼(250)가 점착된 다이싱 테이프(T)를 올려 놓는다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 다이싱 테이프(T)를 통해 적층 웨이퍼(250)를 척 테이블(51) 상에 유지한다. 따라서, 척 테이블(51)에 유지된 적층 웨이퍼(250)는, 상측의 보강 웨이퍼(20)의 표면(20a)이 상측이 된다. 또한, 도 16에서는 다이싱 테이프(T)가 장착된 환형의 프레임(F)을 생략하여 나타내고 있으나, 환형의 프레임(F)은 척 테이블(51)에 배치된 적절한 프레임 유지 수단에 유지된다. 이렇게 하여, 적층 웨이퍼(250)를 흡인 유지한 척 테이블(51)은, 도시하지 않은 절삭 이송 기구에 의해 촬상 수단(53) 바로 아래에 위치하게 된다.
척 테이블(51)이 촬상 수단(53) 바로 아래에 위치하게 되면, 촬상 수단(53) 및 도시하지 않은 제어 수단에 의해 적층 웨이퍼(250)의 절삭해야 할 영역을 검출하는 얼라이먼트 공정을 실행한다. 즉, 촬상 수단(53) 및 도시하지 않은 제어 수단은, 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)에 형성되어 있는 스트리트(21)와, 절삭 블레이드(521)의 위치 맞춤을 행한다.
이상과 같이 하여 척 테이블(51) 상에 유지되어 있는 적층 웨이퍼(250)를 구성하는 보강 웨이퍼(20)에 형성되어 있는 스트리트(21)를 검출하여, 절삭 영역의 얼라이먼트가 행해졌다면, 적층 웨이퍼(250)를 유지한 척 테이블(51)을 절삭 영역의 절삭 개시 위치로 이동시켜, 소정의 스트리트(21)를 절삭 블레이드(521)에 맞춘다. 그리고, 절삭 블레이드(521)를 도 16에 있어서 화살표 521a로 나타내는 방향으로 회전시키면서 하방으로 이동시켜 소정량의 절삭 이송을 실시한다. 이 절삭 이송 위치는, 절삭 블레이드(521)의 외주 가장자리가 다이싱 테이프(T)에 이르는 위치로 설정되어 있다. 이렇게 하여, 절삭 블레이드(521)의 절삭 이송을 실시했으면, 절삭 블레이드(521)를 예컨대 40000 rpm의 회전 속도로 회전시키면서 척 테이블(51)을 도 16에 있어서 화살표 X로 나타내는 방향으로 예컨대 50 ㎜/초의 절삭 이송 속도로 절삭 이송한다. 이 결과, 적층 웨이퍼(250)는 소정의 스트리트(21)를 따라서 절단된다(절단 공정). 이렇게 하여, 적층 웨이퍼(250)의 소정 방향으로 연장되는 모든 스트리트(21)를 따라서 절단 공정을 실시했으면, 척 테이블(51)을 90도 회전시키고, 적층 웨이퍼(250)의 소정 방향과 직교하는 방향으로 연장되는 스트리트(21)를 따라서 절삭 공정을 실행함으로써, 적층 웨이퍼(250)는, 개개의 적층 디바이스 로 분할된다. 또한, 적층 디바이스는, 다이싱 테이프(T)의 작용에 의해 뿔뿔이 흩어지지는 않고, 환형의 프레임(F)에 다이싱 테이프(T)를 통해 지지된 웨이퍼의 상태가 유지되어 있다. 이렇게 하여 분할된 적층 디바이스는, 다음 공정인 픽업 공정에서 다이싱 테이프(T)로부터 박리됨으로써, 도 17에 도시된 적층 디바이스(220)가 된다.
도 1은 본 발명에 따른 적층 디바이스의 제조 방법에 이용하는 웨이퍼로서의 반도체 웨이퍼의 사시도이다.
도 2는 도 1에 도시된 반도체 웨이퍼의 표면에 보호 부재를 점착한 상태를 도시하는 사시도이다.
도 3은 도 1에 도시된 반도체 웨이퍼의 이면을 연삭하여 보강 웨이퍼를 형성하기 위한 연삭 장치의 사시도이다.
도 4는 도 3에 도시된 연삭 장치에 의해 실시하는 환형 보강부 형성 공정의 설명도이다.
도 5는 도 4에 도시된 환형 보강부 형성 공정을 실시함으로써 형성된 보강 웨이퍼의 단면도이다.
도 6은 도 1에 도시된 반도체 웨이퍼의 외주 잉여 영역을 절단하기 위한 절삭 장치의 사시도이다.
도 7은 도 6에 도시된 절삭 장치를 이용하여 반도체 웨이퍼의 외주 잉여 영역을 절단하는 외주 잉여 영역 절단 공정의 설명도이다.
도 8은 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 웨이퍼 적층 공정의 설명도이다.
도 9는 본 발명에 따른 적층 디바이스의 제조 방법의 전극 접속 공정에 있어서의 비아홀 성형 공정을 실시하기 위한 레이저 가공 장치의 사시도이다.
도 10은 본 발명에 따른 적층 디바이스의 제조 방법의 전극 접속 공정에 있 어서의 비아홀 성형 공정의 설명도이다.
도 11은 본 발명에 따른 적층 디바이스의 제조 방법의 전극 접속 공정에 있어서의 도전체 매설 공정의 설명도이다.
도 12는 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 환형 보강부 제거 공정의 설명도이다.
도 13은 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 제2 웨이퍼 적층 공정의 설명도이다.
도 14는 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 기반 웨이퍼 연삭 공정의 설명도이다.
도 15는 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 웨이퍼 지지 공정 및 보호 부재 박리 공정의 설명도이다.
도 16은 본 발명에 따른 적층 디바이스의 제조 방법에 있어서의 분할 공정의 설명도이다.
도 17은 본 발명에 따른 적층 디바이스의 제조 방법에 의해 제조된 적층 디바이스의 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
2: 반도체 웨이퍼 20: 보강 웨이퍼
200: 기반 웨이퍼 250: 적층 웨이퍼
21: 스트리트 22: 디바이스
220: 적층 디바이스 23: 디바이스 영역
24: 외주 잉여 영역 25: 전극
26: 비아홀 27: 도전체
3: 보호 부재 4: 연삭 장치
5: 절삭 장치 6: 레이저 가공 장치
7: 연삭 장치 F: 환형의 프레임
T: 다이싱 테이프

Claims (4)

  1. 표면에 격자 형상으로 배열된 스트리트에 의해 복수의 영역이 구획되고 이 구획된 영역에 디바이스가 형성된 디바이스 영역과, 이 디바이스 영역을 둘러싸는 외주 잉여 영역을 가지며, 이면에 있어서의 디바이스 영역에 대응하는 영역이 연삭되어 디바이스 영역의 두께가 소정 두께로 형성되고, 상기 외주 잉여 영역에 대응하는 영역이 잔존하여 환형 보강부가 형성되어 있는 보강 웨이퍼를 이용하여 적층 디바이스를 제조하는 적층 디바이스의 제조 방법으로서,
    상기 보강 웨이퍼의 상기 환형 보강부의 내경보다 약간 작은 직경을 가지며 표면에 상기 보강 웨이퍼의 상기 디바이스 영역에 형성된 복수의 스트리트 및 복수의 디바이스와 대응하는 복수의 스트리트 및 복수의 디바이스가 형성된 기반 웨이퍼를 준비하고, 이 기반 웨이퍼의 표면에 상기 보강 웨이퍼에 있어서의 상기 디바이스 영역에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하여 적층 웨이퍼를 형성하는 웨이퍼 적층 공정과,
    상기 적층 웨이퍼를 구성하는 상기 보강 웨이퍼의 각 디바이스에 형성된 전극이 위치하는 부위에 상기 기반 웨이퍼의 각 디바이스에 형성된 전극에 이르는 비아홀을 형성하고, 상기 비아홀에 도전체를 매설하여 전극끼리를 접속하는 전극 접속 공정과,
    상기 전극 접속 공정을 실시한 후에, 상기 적층 웨이퍼를 스트리트를 따라서 절단하여, 개개의 적층 디바이스로 분할하는 분할 공정
    을 포함하는 것을 특징으로 하는 적층 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 분할 공정을 실시하기 전에, 상기 적층 웨이퍼를 구성하는 상기 보강 웨이퍼가 환형 보강부의 내경보다 약간 작은 직경을 갖도록 환형 보강부를 제거하는 환형 보강부 제거 공정과, 이 환형 보강부 제거 공정이 실시된 상기 적층 웨이퍼에 있어서의 상기 보강 웨이퍼의 표면에 다음에 적층할 보강 웨이퍼에 있어서의 디바이스 영역에 대응하는 이면을 대면시키고 서로 대응하는 스트리트를 일치시켜 접합하는 제2 웨이퍼 적층 공정과, 이 제2 웨이퍼 적층 공정에 의해 적층된 상측의 보강 웨이퍼의 각 디바이스에 형성된 전극이 위치하는 부위에 하측의 보강 웨이퍼의 각 디바이스에 형성된 전극에 이르는 비아홀을 형성하고 이 비아홀에 도전체를 매설하여 전극끼리를 접속하는 제2 전극 접속 공정을 실시하는 적층 디바이스의 제조 방법.
  3. 제2항에 있어서, 상기 환형 보강부 제거 공정과 상기 제2 웨이퍼 적층 공정 및 상기 제2 전극 접속 공정을 반복해서 실시하여, 다층의 적층 웨이퍼를 형성하는 적층 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 분할 공정을 실시하기 전에, 상기 기반 웨이퍼의 이면을 연삭하여 소정의 두께로 형성하는 기반 웨이퍼 연삭 공정을 실시하는 적층 디바이스의 제조 방법.
KR1020080128569A 2008-01-11 2008-12-17 적층 디바이스의 제조 방법 KR101359063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-004444 2008-01-11
JP2008004444A JP5296386B2 (ja) 2008-01-11 2008-01-11 積層デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20090077668A true KR20090077668A (ko) 2009-07-15
KR101359063B1 KR101359063B1 (ko) 2014-02-05

Family

ID=40758658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128569A KR101359063B1 (ko) 2008-01-11 2008-12-17 적층 디바이스의 제조 방법

Country Status (7)

Country Link
US (1) US7687375B2 (ko)
JP (1) JP5296386B2 (ko)
KR (1) KR101359063B1 (ko)
CN (1) CN101483142B (ko)
DE (1) DE102009004168B4 (ko)
SG (1) SG154389A1 (ko)
TW (1) TWI485762B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
CN102221813A (zh) * 2010-04-19 2011-10-19 王锐 以晶轴为基准的石英表机芯的排列方法及装置
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
JP5471777B2 (ja) * 2010-04-27 2014-04-16 富士電機株式会社 ウェハ加工方法およびウェハ加工装置
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5839906B2 (ja) * 2011-09-14 2016-01-06 株式会社ディスコ 積層被加工物の分割方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP6161496B2 (ja) * 2013-10-01 2017-07-12 株式会社ディスコ フォトマスクの製造方法
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
CN104925741B (zh) * 2014-03-20 2017-03-01 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法
CN105789059B (zh) * 2016-04-19 2018-08-03 浙江中纳晶微电子科技有限公司 晶圆键合后分离的方法
JP6692577B2 (ja) * 2016-06-24 2020-05-13 株式会社ディスコ ウェーハの加工方法
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
JP4791772B2 (ja) 2005-07-14 2011-10-12 株式会社ディスコ ウェーハの加工方法
JP4800715B2 (ja) * 2005-09-08 2011-10-26 株式会社ディスコ ウェーハの分割方法
JP5011820B2 (ja) 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
JP2008004845A (ja) * 2006-06-23 2008-01-10 Sharp Corp 半導体チップ、半導体装置および半導体チップの製造方法

Also Published As

Publication number Publication date
KR101359063B1 (ko) 2014-02-05
DE102009004168B4 (de) 2020-12-10
JP5296386B2 (ja) 2013-09-25
US7687375B2 (en) 2010-03-30
CN101483142A (zh) 2009-07-15
JP2009170510A (ja) 2009-07-30
CN101483142B (zh) 2012-07-25
US20090181519A1 (en) 2009-07-16
DE102009004168A1 (de) 2009-07-16
SG154389A1 (en) 2009-08-28
TWI485762B (zh) 2015-05-21
TW200933725A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
KR101359063B1 (ko) 적층 디바이스의 제조 방법
JP5221279B2 (ja) 積層デバイスの製造方法
KR102198123B1 (ko) 웨이퍼의 가공 방법
KR20140105375A (ko) 웨이퍼의 가공 방법
KR20090116621A (ko) 디바이스의 제조 방법
KR101938426B1 (ko) 접착 필름을 갖는 칩의 형성 방법
KR20170077029A (ko) 웨이퍼의 가공 방법
JP6189208B2 (ja) ウエーハの加工方法
JP2011187479A (ja) ウエーハの加工方法
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP6815692B2 (ja) ウェーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
KR20170053115A (ko) 웨이퍼의 가공 방법
KR20180050225A (ko) 웨이퍼의 가공 방법
JP5985880B2 (ja) ウエーハの分割方法
KR20170049397A (ko) 웨이퍼의 가공 방법
JP2018074082A (ja) ウエーハの加工方法
JP2017103406A (ja) ウエーハの加工方法
KR101893617B1 (ko) 칩의 제조 방법
KR20180048376A (ko) 웨이퍼의 가공 방법
JP2010212608A (ja) ウエーハの加工方法
JP5513042B2 (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
KR20150105210A (ko) 판형물의 가공 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 6