TWI485762B - The manufacturing method of the laminated apparatus - Google Patents

The manufacturing method of the laminated apparatus Download PDF

Info

Publication number
TWI485762B
TWI485762B TW097143863A TW97143863A TWI485762B TW I485762 B TWI485762 B TW I485762B TW 097143863 A TW097143863 A TW 097143863A TW 97143863 A TW97143863 A TW 97143863A TW I485762 B TWI485762 B TW I485762B
Authority
TW
Taiwan
Prior art keywords
wafer
laminated
reinforcing
program
field
Prior art date
Application number
TW097143863A
Other languages
English (en)
Other versions
TW200933725A (en
Inventor
Kazuhisa Arai
Akihito Kawai
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW200933725A publication Critical patent/TW200933725A/zh
Application granted granted Critical
Publication of TWI485762B publication Critical patent/TWI485762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/044—Seam tracking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

積層裝置之製造方法 發明領域
本發明係有關於一種積層半導體裝置而構成之積層裝置之製造方法。
 發明背景
在半導體裝置製程中，係利用稱為配列成格子狀之切割道(street)之分割預定線，在為大略圓板形狀之半導體晶圓之表面劃分複數領域，並於該經劃分之領域上形成IC、LSI等裝置。接著，沿著切割道切斷半導體晶圓，藉此分割形成有裝置之領域，製造出各個裝置。
為了提高半導體裝置之機能，積層有各個裝置之積層裝置趨於實用化。積層有各個裝置之積層裝置之製造方法揭示於下述專利文獻1。揭示於下述專利文獻1之積層裝置之製造方法係研磨晶圓背面，使晶圓之厚度形成200μ m左右，如此，使背面經研磨之複數晶圓表面與背面相對面接合成切割道互為一致，形成積層晶圓後，藉由切削裝置等切割裝置沿著切割道切斷積層晶圓，藉此形成積層裝置。
【專利文獻1】日本專利公開公報特開昭60-206058
 發明概要
接著，由於晶圓厚度為200μ m左右，因此積層5片晶 圓時，積層裝置之厚度會在1000μ m以上。
近年來，電氣機器的輕量化、小型化的要求高，若使晶圓厚度形成在100μ m以下，即使積層10片以上之晶圓，也可使積層裝置之厚度在1000μ m以下，並且可更為提高積層裝置之機能。
可是，當晶圓厚度形成在100μ m以下，會有剛性明顯降低，容易破損，且晶圓之搬送及積層等之處理變困難等問題。
另一方面，下述專利文獻2揭示有即使晶圓之厚度變薄也可確保剛性之晶圓。揭示於下述專利文獻2之晶圓具有形成有複數裝置之裝置領域與圍繞該裝置領域之外周圍繞領域，研磨背面對應於裝置領域之領域後，使裝置領域之厚度形成為預定厚度，並且殘存晶圓背面之外周圍繞領域形成環狀補強部。
【專利文獻2】日本專利公開公報特開2007-19461
本發明係有鑑於上述事實而作成者，提供一種適用皆是於前述日本專利公開公報特開2007-19461之晶圓，即使晶圓厚度變薄也不會有所破損，可得到積層後全體之厚度薄之積層裝置之積層裝置之製造方法。
為解決前述主要之技術課題，根據本發明，提供一種積層裝置之製造方法，係使用補強晶圓製造積層裝置，且前述補強晶圓於表面藉由配列成格子狀之切割道劃分複數領域，並且於該業經劃分之領域具有形成有裝置之裝置領 域、及圍繞該裝置領域之外周剩餘領域，並且背面之對應於裝置領域之領域研磨後，裝置領域之厚度形成預定厚度，並且殘存對應於該外周圍繞領域之領域後，形成環狀補強部者，其中該方法包含有：晶圓積層程序，準備基盤晶圓，該基盤晶圓具有比該補強晶圓之該環狀補強部內徑略小之直徑，並且於表面形成有與形成於該補強晶圓之該裝置領域之複數切割道及複數裝置對應之複數切割道及複數裝置，且使該基盤晶圓之表面與該補強晶圓中對應於該裝置領域之背面相對向，並且使相互對應之切割道一致接合，形成積層晶圓；電極連接程序，在形成於構成該積層晶圓之該補強晶圓之各裝置的電極所在之處，形成通達於形成於該基盤晶圓之各裝置之電極的通孔，並且於該通孔埋設導電體，然後連接電極群；及分割程序，在實施該電極連接程序後，沿著切割道切斷該積層晶圓，分割成各個積層裝置。
在實施該分割程序前，實施環狀補強部除去程序、第2晶圓積層程序、及第2電極連接程序，前述環狀補強部除去程序係除去環狀補強部，以使構成該積層晶圓之該補強晶圓之直徑略小於環狀補強部之內徑，前述第2晶圓積層程序係使經實施該環狀補強部除去程序之該積層晶圓之該補強晶圓的表面，與下一積層之補強晶圓中對應於裝置領域之背面相對向，使相互對應之切割道一致且接合，前述第2電極連接程序，在形成於藉由該第2晶圓積層程序所積層之上側補強晶圓之各裝置的電極所在之處，形成通達形成於下 側補強晶圓之各裝置之電極的通孔，並且於該通孔埋設導電體，連接電極群。
反覆實施該環狀補強部除去程序與該第2晶圓積層程序及該第2電極連接程序，形成多層積層晶圓。
在實施該分割程序前，實施基盤晶圓研磨程序，研磨該基盤晶圓之背面，形成預定之厚度。
根據本發明，具有形成有裝置之裝置領域、及圍繞該裝置領域之外周剩餘領域，研磨背面中對應於裝置領域之領域後，裝置領域之厚度形成預定之厚度，並且殘存對應於外周圍繞領域之領域，形成環狀補強部之補強晶圓中之裝置領域積層後，形成積層晶圓，因此即使裝置領域之厚度變薄，也可以維持補強晶圓之構成，因此可積層，而不會使晶圓有所破損。如此，補強晶圓可使裝置領域之厚度變薄，而可得到即使積層多層全體之厚度仍薄之積層裝置。
 較佳實施例之詳細說明
以下，參照附圖詳細說明本發明之積層裝置之製造方法之較佳實施形態。
首先，說明使用本發明之積層裝置之製造方法之補強晶圓。
第1圖係顯示作為用以形成使本發明之積層裝置之製造方法之補強晶圓之之晶圓之半導體晶圓之立體圖。第1圖所示之半導體晶圓2係由如直徑200mm且厚度為350μm之 矽晶圓構成，複數之切割道21呈格子狀形成於表面2a，並且在由該複數切割道21所劃分之複數領域形成有IC、LSI等裝置22。如此構成之半導體晶圓2具有形成有裝置22之裝置領域23、及圍繞該裝置領域23之外周剩餘領域24。再者，各裝置22之表面分別形成有複數電極25。又，在半導體晶圓2之外周形成有顯示方向之缺口2c。
欲形成一研磨第1圖所示之半導體晶圓2之背面中對應於裝置領域23之領域後，形成預定厚度之裝置領域23之厚度，並且在半導體晶圓2之背面中對應於外周剩餘領域24之領域設置環狀補強部之補強晶圓，首先如第2圖所示，於半導體晶圓2之表面2a貼附保護構件3(保護構件貼附程序)。因此，成為半導體晶圓2之背面2a露出之形態。
實施保護構件貼附程序後，實施環狀補強部形成程序，將半導體晶圓2之背面2b中對應於裝置領域23之領域研磨，然後將裝置領域23之厚度形成為預定厚度，並且殘存半導體晶圓2之背面2b中對應於外周剩餘領域24之領域，形成環狀補強部。該環狀補強部形成程序由第3圖所示之研磨裝置實施。
第3圖所示之研磨裝置4具有：保持作為被加工物之晶圓之夾頭台41、及研磨保持在該夾頭台41之晶圓之加工面之研磨機構42。夾頭台41將晶圓吸引保持於上面，並且使之朝第3圖中箭頭41a所示之方向旋轉。研磨機構42具有：旋轉軸殼體421、可自由旋轉地支持於該旋轉軸殼體421，並且藉由未圖示之旋轉驅動機構旋轉之旋轉軸422、裝設於 該旋轉軸422下端之座部423、及安裝於該座部423之下面之研磨輪424。該研磨輪424由圓板狀基台425、及呈環狀裝設於該積台425下面之研磨磨石426構成，基台425安裝於座部423之下面。
使用上述研磨裝置4實施環狀補強部程序時，將藉由未圖示之晶圓搬入機構搬送之前述半導體晶圓2之保護構件3側，載置於夾頭台41之上面(保持面)，並且將半導體晶圓2吸引保持於夾頭台41上。其中，保持在夾頭台41之半導體晶圓2與構成研磨輪424之環狀研磨磨石426之關係參照第4圖加以說明。夾頭台41之旋轉中心P1與環狀研磨磨石426之旋轉中心P2偏芯，且環狀之研磨磨石426之外徑的尺寸設定為，小於半導體晶圓2之裝置領域23與外周剩餘領域25之界線26之直徑、且大於界線26之半徑，環狀研磨磨石426通過夾頭台41之旋轉中心P1(半導體晶圓2之中心)。
其次，如第3圖及第4圖所示，使夾頭台41以如300rpm朝箭頭41a所示之方向旋轉，並且將研磨輪424移動到下方，使研磨磨石426接觸於半導體裝置2背面。接著，將研磨輪24以預定之研磨傳送速度朝下方研磨傳送預定量。結果，在半導體晶圓之背面，如第5圖所示，研磨除去對應於裝置領域23之領域後，形成預定厚度(如60μ m)之圓形凹部23b，並且對應於外周剩餘領域24之領域在圖示之實施形態中，構成殘存厚度350μ m且形成環狀補強部24b之補強晶圓20(環狀補強部程序)。再者，環狀補強部24b之內徑在圖示之實施形態中設定為196mm。如此，即使藉由實施環狀補 強部形成程序而形成之補強晶圓20研磨除去對應於裝置領域23之領域，形成厚度薄如60μ m，也可圍繞裝置領域23形成環狀補強部24b，因此確保剛性強度，且之後的處理變容易。
為了積層上述之補強晶圓20，準備基盤晶圓，該晶圓具有略小於前述環狀補強部24b之內徑之直徑，並且於表面形成有與形成於補強晶圓20之裝置領域23之複數切割道21及複數裝置相同之複數切割道及複數裝置。該基盤晶圓可藉由切斷前述第1圖所示之半導體晶圓2之外周剩餘領域24而形成。切斷半導體晶圓2之外周剩餘領域時，係使用第6圖所示之切削裝置5實施。第6圖所示之切削裝置5具有具吸引保持機構之夾頭台51、具有切削刀片521之切削機構52、及攝像機構。使用該切削機構5切斷半導體晶圓2之外周剩餘領域24時，如第6圖所示，將保護構件3貼附於半導體晶圓2之背面後，將保護構件3側載置於半導體晶圓2。然後，如第6圖所示，定位於攝像機構53之正下方。接著，執行藉由攝像機構53及未圖示之控制機構檢測半導體晶圓2之欲切削之領域之調準程序。即，攝像機構53及未圖示之控制機構執行用以進行半導體晶圓2之裝置領域23與外周剩餘領域24之界限部與切削刀片521之對位之調準作業。
如以上所述，若進行用以檢測保持於夾頭台51之半導體晶圓2之應切削領域之調準，保持半導體晶圓2之夾頭台52移動到切削領域。接著，切削機構52之切削刀片521定位於保持在夾頭台51之半導體晶圓2之裝置領域23與外周剩 餘領域24之界限部之正上方。然後，如第7(a)圖所示，使切削刀片521朝箭頭521a所示之方向旋轉，並由2點虛線所示之待機位置朝下方切割傳送，並且如實線所示，定位於預定之切割傳送位置。該切割傳送位置設定於切削刀片521之外周緣到達保護膠帶3之位置。
其次，如上所述，將切削刀片521朝箭頭521a所示之方向旋轉，並且使夾頭台51朝第7(a)圖中箭頭51a所示之方向旋轉。然後，藉夾頭台51旋轉一次，如第7(b)圖所示，半導體晶圓2沿著裝置領域23與外周剩餘領域24之界線部切斷(外周剩餘領域切斷程序)。如此，切斷半導體晶圓2之裝置領域23與外周剩餘領域24之界線部，並除去外周剩餘領域24之基盤晶圓200在圖示之實施形態中，直徑係設定為195mm。
如上所述，準備補強晶圓20及基盤晶圓200，如第8(a)圖及第8(b)圖所示，實施晶圓積層程序，使補強晶圓20中對應於裝置領域23之背面20b與基盤晶圓200之表面200a相對向，並使互為對應之切割道21一致且接合，形成積層晶圓。即，如第8(b)圖所示，將形成於補強晶圓20之背面之圓形凹部23b嵌合於基盤晶圓200，藉由黏結劑30接合基盤晶圓200之表面200a與補強晶圓20中對應於裝置領域23之背面20b，形成積層晶圓250。此時，由於可藉由基盤晶圓200僅殘存用以表示方向之缺口2c，使方向一致積層，因此宜殘留缺口2c。再者，上述黏結劑30宜使用苯并環丁烯樹脂等低介電率高分子劑。
藉由實施上述之晶圓積層程序形成積層晶圓250後，實施連接電極群之電極連接程序，該電極連接程序係在形成於構成積層晶圓250之補強晶圓20之各裝置22之電極25所在之處，形成通達形成於基盤晶圓200之各裝置22之電極25之孔洞，並將導電體埋設於該孔洞，連接電極群。該電極連接程序中，首先實施孔洞形成程序，在形成於構成積層晶圓250之補強晶圓20之各裝置22之電極25之處，形成通達形成於基盤晶圓200之各裝置22之電極25之孔洞。該孔洞形成程序係使用第9圖所示之雷射加工裝置來實施。第9圖所示之雷射加工裝置6具有：保持被加工物之夾頭台61、及將雷射光線照射於保持在該夾頭台61上之被加工物之雷射光線照射機構62。夾頭台61係構成為吸引保持被加工物，並且藉由未圖示之加工傳送機構，使之朝第9圖中箭頭X所示之加工傳送方向，並且藉由未圖示之切割傳送機構，使之朝箭頭Y所示之切割傳送方向移動。
前述雷射光線照射機構62係由裝設在實質上配置呈水平之圓筒形狀之殼體621之前端之集光器622照射雷射光線。圖示之雷射加工裝置6具有構成前述雷射光線照射機構62且裝設於殼體621前端之攝像機構63。該攝像機構63具有：照明被加工物之照明機構、捕捉藉由該照明機構所照明之領域之光學系統、及用以拍攝由該光學系統所捕捉到之影像之攝像元件(CCD)等，並將攝像之影像信號傳送到未圖示之控制機構。
以下，說明使用前述第9圖所示之雷射加工裝置6實施 之孔洞形成程序。
首先，將前述積層晶圓250之基盤晶圓200側載置於第9圖所示之雷射加工裝置6之夾頭台61上，並將積層晶圓250吸引保持於夾頭台61上。因此，積層晶圓250以補強晶圓20之表面20a為上側並予以保持。
如上所述，吸引保持積層晶圓250之夾頭台61藉由未圖示之加工傳送機構定位於攝像機構53之正下方。其次，實施構成保持於夾頭台61之積層晶圓250之補強晶圓20所形成之格子狀切割道21是否平行配設於X方向與Y方向之調準作業。即，藉由攝像機構63，拍攝構成保持在夾頭台63之積層晶圓250之補強晶圓20，執行型樣匹配等之影像處理，然後進行調準作業。若切割道21未平行設置於X方向與Y方向的話，則旋動夾頭台61，調整成切割道21朝X方向與Y方向平行。如此，藉由實施調準作業，夾頭台61上之積層晶圓250為定位於預定之座標位置之狀態。
其次，移動夾頭台6，然後如第10(a)圖所示，將設置在形成於構成積層晶圓250之補強晶圓20之預定裝置22(第10(a)圖中最左端之裝置)之預定電極25(第10(a)圖中最左端之電極)，定位於雷射光線照射機構62之集光器622之正下方。雷射光線照射機構62作動後，由集光器622對矽晶圓照射具有吸收性之波長(例如355nm)之脈衝雷射光線。此時，由集光器622照射之脈衝雷射光線之集光點P集中於構成積層晶圓250之補強晶圓20之表面20a。如此，藉由使脈衝雷射光線照射預定脈衝，如第10(b)圖所示，在補強晶圓20上 於電極25所在之處形成到達形成於基盤晶圓200之電極25之通孔26(通孔形成程序)。又，在通孔形成程序中，照射之脈衝雷射光線之脈衝數對應於脈衝雷射光線之輸出或補強晶圓20中之裝置領域23之厚度而試驗性地訂定。上述之通孔形成程序在設置於形成於補強晶圓20之各裝置22之電極25所在之處實施。
如上所述，實施通孔形成程序後，實施在通孔26埋設導電體，連接電極群之導電體埋設程序。該導電體埋設程序如第11(a)、(b)圖所示，在形成於構成積層晶圓250之補強晶圓20之通孔26埋設銅等導電體27，藉此使形成於基盤晶圓200之電極25與形成於補強晶圓20之電極25連接。
如上所述，實施通孔形成程序與導電體埋設程序構成之電極連接程序後，亦可實施後述之分割程序，但為了積層補強晶圓20，實施除去環狀補強部24b之環狀補強部除去程序，以使構成積層晶圓250之補強晶圓20成為直徑略小於環狀補強部24b之內徑。該環狀補強部除去程序亦可使用前述第6圖所示之雷射加工裝置6實施。即，如第12(a)圖所示，於雷射加工裝置6之夾頭台61上載置前述積層晶圓250之基盤晶圓250側，並於夾頭台61上吸引保持積層晶圓250。因此，積層晶圓250係以補強晶圓20之表面20a為上側保持。而且，如第12(a)、(b)圖所示，比形成於補強晶圓20之環狀補強部24b之內面更內側(例如1mm)之位置，係定位於雷射光線照射機構62之集光器622之正下方。而且，如第12(b)圖所示，雷射光線照射機構62作動，由集光器622對矽晶圓 照射具有吸收性之波長(例如355nm)之脈衝雷射光線，並且使夾頭台61旋轉。此時，由集光器622照射之脈衝雷射光線之集光點P集中於構成積層晶圓250之補強晶圓20之表面20a附近。結果，當夾頭台61旋轉一次時，如第12(b)圖所示，補強晶圓20之環狀補強部24b被切斷。因此，補強晶圓20之外徑與基盤晶圓200之外徑實質上相同。
實施上述之環狀補強部除去程序後，如第13(a)、(b)圖所示，實施第2晶圓積層程序，使下一積層之補強晶圓20表面之補強晶圓20中對應於裝置領域之背面與積層晶圓250之補強晶圓20之表面相對向，使相互對應之切割道一致且接合。該第2晶圓積層程序與前述第8圖所示之晶圓積層程序實質上是相同的。
實施前述第2晶圓積層程序後，則實施第2電極連接程序，第2電極連接程序係在形成於積層於構成積層晶圓250之上側之補強晶圓20之各裝置22之電極25的所在處，形成通達形成於下側補強晶圓20之各裝置22之電極25之通孔，並將導電體埋設於該通孔，連接電極群。該第2電極連接程序實質上與前述第10(a)、(b)圖所示之通孔形成程序及第11(a)、(b)圖所示之導電體埋設程序相同。
實施前述第2電極連接程序後，實施前述第12(a)、(b)圖所示之環狀補強部除去程序。接著，反覆實施前述第2晶圓積層程序與第2電極連接程序及環狀補強部除去程序，直到積層經設定之片數之補強晶圓20，形成多層之積層晶圓。
接著，實施基盤晶圓研磨程序，研磨構成積層晶圓250 之基盤晶圓200之背面200b後，形成預定之厚度。該基盤晶圓研磨程序係使用如第14(a)圖所示之研磨裝置。第14(a)圖所示之研磨裝置7具有研磨機構73，研磨機構73具有：保持被加工物之夾頭台71、及研磨保持在該夾頭台71之被加工物之研磨磨石72。使用如此構成之研磨裝置7實施基盤晶圓研磨程序時，如第14(b)圖所示，將保護構件3貼附於構成積盤晶圓250之上側補強晶圓20之表面後，如第14(a)圖所示，將保護構件3側載置於夾頭台71，並將積層晶圓250吸引保持於夾頭台71上。因此，積層晶圓250之基盤晶圓200之背面200b為上側。如此，將積層晶圓250保持於夾頭台71上後，使夾頭台71以例如300rpm旋轉，並且使研磨機構73之研磨磨石72以例如6000rpm旋轉後，藉由接觸於基盤晶圓200之背面200b進行研磨，並且使基盤晶圓200之厚度形成如60μ m。
實施上述之基盤晶圓研磨程序後，實施分割程序，沿著切割道切斷積層晶圓250，分割成各個積層裝置。在實施該分割程序之前，如第15圖所示，實施晶圓支持程序，在裝設於環狀框架F之切割膠帶T之表面，貼附構成積層晶圓250之基盤晶圓250之背面200b。接著，將貼附於構成積層晶圓250之上側之補強晶圓20之表面之保護構件3剝離(保護構件剝離程序)。
如此，實施晶圓支持程序及保護構件剝離程序後，使用前述第6圖所示之切削裝置5實施前述分割程序。即，如第16圖所示，將在前述晶圓支持程序中貼附有積層晶圓250 之切割膠帶T載置於切削裝置5之夾頭台51上。接著，使未圖示之吸引機構作動，隔著切割膠帶T將積層晶圓250保持在夾頭台51上。因此，保持於夾頭台51上之積層晶圓250以上側之補強晶圓20之表面20a為上側。再者，第16圖中，省略顯示裝設有切割膠帶T之環狀框架F，但環狀框架F保持於配設在夾頭台51之適合的框架保持機構。如此，吸引保持積層晶圓250之夾頭台51藉由未圖示之切削傳送機構，定位於攝像機構53之正下方。
當夾頭台51定位於攝像機構53之正下方時，藉由攝像機構53及未圖示之控制機構，執行檢測積層晶圓250應切削之領域之調準程序。即，攝像機構53及未圖示之控制機構進行形成於構成積層晶圓250之補強晶圓20之切割道21、與切削刀片521之對位。
如上所述，檢測形成於構成保持在夾頭台51上之積層晶圓250之補強晶圓20之切割道21，進行切削領域之調準後，將保持積層晶圓250之夾頭台51移動到切削領域之切削開始位置，將預定之切割道21對位於切削刀片521。接著，使切削刀片521朝第16圖中箭頭521a所示之方向旋轉，並且移動到下方，實施預定量之切割傳送。該切割傳送位置設定在切削刀片521之外周緣到達切割膠帶T之位置。如此，實施切削刀片521之切割傳送後，使切削刀片521以例如40000rpm的旋轉速度旋轉，並且使夾頭台51以例如50mm/秒之切削傳送速度朝第16圖中箭頭X所示之方向切削傳送。結果，積層晶圓250沿著預定之切割道21切斷(切斷程 序)。如此，沿著朝積層晶圓250之預定方向延伸之切割道21全部實施切斷程序後，使夾頭台51旋轉90度，然後沿著朝與積層晶圓250之預定方向直交之方向延伸之切割道21執行切削程序，藉此積層晶圓250分割成各個積層裝置。再者，積層裝置藉由切割膠帶T之作用而不會分散，可維持經由切割膠帶T支持於環狀框架F之晶圓的狀態。如此，分割後之積層裝置在下一程序之攝像程序中，由切割膠帶T剝離，藉此成為第17圖所示之積層裝置220。
2‧‧‧半導體晶圓
2a‧‧‧表面
2b‧‧‧背面
2c‧‧‧切口
20‧‧‧補強晶圓
20b‧‧‧背面
200‧‧‧基盤晶圓
200a‧‧‧表面
250‧‧‧積層晶圓
21‧‧‧切割道
22‧‧‧裝置
220‧‧‧積層裝置
23‧‧‧裝置領域
23b‧‧‧凹部
24‧‧‧外周剩餘領域
24b‧‧‧補強部
25‧‧‧電極
26‧‧‧通孔
27‧‧‧導電體
3‧‧‧保護構件
30‧‧‧黏結劑
4‧‧‧研磨裝置
41‧‧‧夾頭台
41a‧‧‧箭頭
42‧‧‧研磨機構
421‧‧‧旋轉軸殼體
422‧‧‧旋轉軸
423‧‧‧座部
424‧‧‧研磨輪
424a‧‧‧箭頭
425‧‧‧基台
426‧‧‧研磨磨石
5‧‧‧切削裝置
51‧‧‧夾頭台
51a‧‧‧箭頭
52‧‧‧切削機構
521‧‧‧切削刀片
521a‧‧‧箭頭
53‧‧‧攝像機構
6‧‧‧雷射加工裝置
61‧‧‧夾頭台
62‧‧‧雷射光線照射機構
621‧‧‧殼體
622‧‧‧集光器
63‧‧‧攝像機構
7‧‧‧研磨裝置
71‧‧‧夾頭台
72‧‧‧研磨磨石
F‧‧‧框架
P1,P2‧‧‧旋轉中心
T‧‧‧切割膠帶
第1圖係作為使用於本發明之積層裝置之製造方法之晶圓之半導體晶圓之立體圖。
第2圖係顯示保護構件貼附於第1圖所示之半導體晶圓表面之狀態之立體圖。
第3圖係用以研磨第1圖所示之半導體晶圓之背面，形成補強晶圓之研磨裝置之立體圖。
第4圖係顯示藉由第3圖所示之研磨裝置實施之環狀補強部形成程序之說明圖。
第5圖係藉由第5圖所示之環狀補強部形成程序而形成之補強晶圓之截面圖。
第6圖係用以切斷第1圖所示之半導體晶圓之外周剩餘領域之切削裝置之立體圖。
第7(a)、(b)圖係使用第6圖所示之切削裝置切斷半導體晶圓之外周剩餘領域之外周剩餘領域切斷程序之說明圖。
第8(a)、(b)圖係本發明之積層裝置之製造方法中之晶 圓積層程序之說明圖。
第9圖係本發明之積層裝置之製造方法之電極連接程序中，用以實施通孔成形程序之雷射加工裝置之立體圖。
第10(a)、(b)圖係本發明之積層裝置之製造方法之電極接程序中，通孔成形程序之說明圖。
第11(a)、(b)圖係本發明之積層裝置之製造方法之電極接程序中導電體埋設程序之說明圖。
第12(a)、(b)圖係本發明之積層裝置之製造方法中環狀補強部除去程序之說明圖。
第13(a)、(b)圖係本發明之積層裝置之製造方法中第2晶圓積層程序之說明圖。
第14(a)、(b)圖係本發明之積層裝置之製造方法中基盤晶圓研磨程序之說明圖。
第15圖係本發明之積層裝置之製造方法中基層晶圓程序及保護構件剝離程序之說明圖。
第16圖係本發明之積層裝置之製造方法中之分割程序之說明圖。
第17圖係藉由本發明之積層裝置之製造方法所製造之積層裝置之立體圖。
2c‧‧‧切口
20‧‧‧補強晶圓
20b‧‧‧背面
21‧‧‧切割道
22‧‧‧裝置
23‧‧‧裝置領域
23b‧‧‧凹部
24‧‧‧外周剩餘領域
200‧‧‧基盤晶圓
200a‧‧‧表面
250‧‧‧積層晶圓
30‧‧‧黏結劑

Claims (4)

  1. 一種積層裝置之製造方法，係使用補強晶圓製造積層裝置，且前述補強晶圓係藉由配列成格子狀之切割道於表面劃分複數領域，並且於該業經劃分之領域具有形成有裝置之裝置領域、及圍繞該裝置領域之外周剩餘領域，將背面之對應於裝置領域之領域研磨後，裝置領域之厚度形成預定厚度，並且殘存對應於該外周圍繞領域之領域，形成環狀補強部者，該方法包含有：晶圓積層程序，係準備基盤晶圓，使該基盤晶圓之表面與該補強晶圓中對應於該裝置領域之背面相對向，並且使相互對應之切割道一致且接合，形成積層晶圓，且該基盤晶圓具有比該補強晶圓之該環狀補強部內徑略小之直徑，並且於表面形成有與形成於該補強晶圓之該裝置領域之複數切割道及複數裝置相對應之複數切割道及複數裝置；電極連接程序，係在形成於構成該積層晶圓之該補強晶圓之各裝置的電極所在之處，形成通達形成於該基盤晶圓之各裝置之電極的通孔，並且於該通孔埋設導電體，連接電極群；及分割程序，在實施該電極連接程序後，沿著切割道切斷該積層晶圓，分割成各個積層裝置。
  2. 如申請專利範圍第1項之積層裝置之製造方法，在實施該分割程序前，實施環狀補強部除去程序、第2晶圓積 層程序、及第2電極連接程序，前述環狀補強部除去程序係除去環狀補強部，以使構成該積層晶圓之該補強晶圓成為直徑略小於環狀補強部之內徑；前述第2晶圓積層程序係使經實施該環狀補強部除去程序之該積層晶圓之該補強晶圓的表面，與下一積層之補強晶圓中對應於裝置領域之背面相對向，使相互對應之切割道一致且接合；前述第2電極連接程序係在形成於藉由該第2晶圓積層程序所積層之上側補強晶圓之各裝置的電極所在之處，形成通達形成於下側補強晶圓之各裝置之電極的通孔，並且於該通孔埋設導電體，連接電極群。
  3. 如申請專利範圍第2項之積層裝置之製造方法，反覆實施該環狀補強部除去程序與該第2晶圓積層程序及該第2電極連接程序，形成多層積層晶圓。
  4. 如申請專利範圍第1~3項中任一項之積層裝置之製造方法，其中在實施該分割程序前，實施基盤晶圓研磨程序，研磨該基盤晶圓之背面，形成預定之厚度。
TW097143863A 2008-01-11 2008-11-13 The manufacturing method of the laminated apparatus TWI485762B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004444A JP5296386B2 (ja) 2008-01-11 2008-01-11 積層デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW200933725A TW200933725A (en) 2009-08-01
TWI485762B true TWI485762B (zh) 2015-05-21

Family

ID=40758658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143863A TWI485762B (zh) 2008-01-11 2008-11-13 The manufacturing method of the laminated apparatus

Country Status (7)

Country Link
US (1) US7687375B2 (zh)
JP (1) JP5296386B2 (zh)
KR (1) KR101359063B1 (zh)
CN (1) CN101483142B (zh)
DE (1) DE102009004168B4 (zh)
SG (1) SG154389A1 (zh)
TW (1) TWI485762B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
CN102221813A (zh) * 2010-04-19 2011-10-19 王锐 以晶轴为基准的石英表机芯的排列方法及装置
JP5471777B2 (ja) * 2010-04-27 2014-04-16 富士電機株式会社 ウェハ加工方法およびウェハ加工装置
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5839906B2 (ja) * 2011-09-14 2016-01-06 株式会社ディスコ 積層被加工物の分割方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP6161496B2 (ja) * 2013-10-01 2017-07-12 株式会社ディスコ フォトマスクの製造方法
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
CN104925741B (zh) * 2014-03-20 2017-03-01 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法
CN105789059B (zh) * 2016-04-19 2018-08-03 浙江中纳晶微电子科技有限公司 晶圆键合后分离的方法
JP6692577B2 (ja) * 2016-06-24 2020-05-13 株式会社ディスコ ウェーハの加工方法
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
US10825731B2 (en) 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
US20050070074A1 (en) * 2003-09-25 2005-03-31 Priewasser Karl Heinz Method for dicing semiconductor wafer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
JP4791772B2 (ja) 2005-07-14 2011-10-12 株式会社ディスコ ウェーハの加工方法
JP4800715B2 (ja) * 2005-09-08 2011-10-26 株式会社ディスコ ウェーハの分割方法
JP5011820B2 (ja) 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
JP2008004845A (ja) * 2006-06-23 2008-01-10 Sharp Corp 半導体チップ、半導体装置および半導体チップの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
US20050070074A1 (en) * 2003-09-25 2005-03-31 Priewasser Karl Heinz Method for dicing semiconductor wafer

Also Published As

Publication number Publication date
JP2009170510A (ja) 2009-07-30
DE102009004168A1 (de) 2009-07-16
CN101483142B (zh) 2012-07-25
SG154389A1 (en) 2009-08-28
KR20090077668A (ko) 2009-07-15
DE102009004168B4 (de) 2020-12-10
US7687375B2 (en) 2010-03-30
TW200933725A (en) 2009-08-01
CN101483142A (zh) 2009-07-15
US20090181519A1 (en) 2009-07-16
JP5296386B2 (ja) 2013-09-25
KR101359063B1 (ko) 2014-02-05

Similar Documents

Publication Publication Date Title
TWI485762B (zh) The manufacturing method of the laminated apparatus
TWI455196B (zh) Processing method of optical element wafers (2)
KR20160072775A (ko) 웨이퍼의 가공 방법
KR20160058699A (ko) 2 층 구조 웨이퍼의 가공 방법
JP7042944B2 (ja) 搬送装置、および基板処理システム
KR102519860B1 (ko) 웨이퍼의 가공 방법
TW201914746A (zh) 加工裝置
KR20150140215A (ko) 웨이퍼 가공 방법
JP7434463B2 (ja) 基板搬送システム、および基板搬送方法
TW201724244A (zh) 晶圓的加工方法
JP2021174896A (ja) 加工方法及び保持テーブル
JP5513042B2 (ja) ウエーハの加工方法
US9929052B2 (en) Wafer processing method
JP2007294541A (ja) ウェーハの分割方法
JP6808525B2 (ja) ウエーハの加工方法
JP6808526B2 (ja) ウエーハの加工方法
JP2011228362A (ja) 半導体装置の製造方法
JP2010251416A (ja) 半導体装置の製造方法
US9824926B1 (en) Wafer processing method
TW202103243A (zh) 晶圓之加工方法
JP2016025116A (ja) ウエーハの加工方法
JP2021174934A (ja) チップの製造方法及びエッジトリミング装置