JP2011228362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011228362A JP2011228362A JP2010094386A JP2010094386A JP2011228362A JP 2011228362 A JP2011228362 A JP 2011228362A JP 2010094386 A JP2010094386 A JP 2010094386A JP 2010094386 A JP2010094386 A JP 2010094386A JP 2011228362 A JP2011228362 A JP 2011228362A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- wafer
- substrate
- semiconductor device
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P72/0428—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H10P52/00—
-
- H10P54/00—
-
- H10P72/7402—
-
- H10W72/0198—
-
- H10W90/00—
-
- H10P10/128—
-
- H10P72/7422—
-
- H10W72/01955—
-
- H10W72/244—
-
- H10W72/29—
-
- H10W72/9226—
-
- H10W72/923—
-
- H10W74/15—
-
- H10W90/297—
-
- H10W90/722—
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Dicing (AREA)
Abstract
【解決手段】複数の半導体デバイス22が形成されたマザーウエーハ2の表面に、積層デバイス32の裏面を接合して構成する半導体装置の製造方法。マザーボードに形成された複数の半導体デバイス22に対応する積層ウエーハ3の表面にサブストレート4の表面をボンド剤で接合し、サブストレート4が接合された積層ウエーハ3の裏面を研削して積層ウエーハ3を所定の厚みとし、積層ウエーハ3の裏面をマザーウエーハ2の表面に対面させて積層し、積層デバイス32の裏面に露出する電極221をマザーウエーハ2の表面に形成された半導体デバイス22に設けられた電極221に接合し、積層ウエーハ3の表面に接合されているサブストレート4を研削し、積層ウエーハ3の表面から除去する。
【選択図】図5
Description
マザーボードに形成された複数の半導体デバイスと対応して設けられた積層ウエーハの表面にサブストレートの表面をボンド剤を介して接合するサブストレート装着工程と、
サブストレートが接合された積層ウエーハのサブストレート側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハの裏面をマザーウエーハの表面に対面させて積層し、積層デバイスの裏面に露出する電極をマザーウエーハの表面に形成された半導体デバイスに設けられた電極に接合する積層ウエーハ接合工程と、
積層ウエーハが積層されたマザーウエーハ側を研削装置のチャックテーブル上に保持し、積層ウエーハの表面に接合されているサブストレートを研削し、積層ウエーハの表面からサブストレートを除去するサブストレート除去工程と、を含む、
ことを特徴とする半導体装置の製造方法が提供される。
積層デバイスが複数設けられた積層ウエーハの表面にサブストレートの表面をボンド剤を介して接合するサブストレート装着工程と、
サブストレートが接合された積層ウエーハのサブストレート側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハをサブストレートとともに個々の積層デバイスに分割する積層ウエーハ分割工程と、
個々に分割された積層デバイスの裏面をマザーウエーハの表面に形成された半導体デバイスの表面に対面させて積層し、積層デバイスの裏面に露出する電極をマザーウエーハの表面に形成された半導体デバイスに設けられた電極に接合する積層デバイス接合工程と、
積層デバイスが積層されたマザーウエーハ側を研削装置のチャックテーブル上に保持し、積層デバイスの表面に接合されているサブストレートを研削し、積層デバイスの表面からサブストレートを除去するサブストレート除去工程と、を含む、
ことを特徴とする半導体装置の製造方法が提供される。
そして、積層ウエーハの表面からサブストレートを除去するサブストレート除去工程においては、積層ウエーハの表面に接合されているサブストレートを研削して除去するので、積層ウエーハに負荷がかかることがない。従って、積層ウエーハの表面からサブストレートを離脱するためにサブストレートを250℃以上の温度に加熱し、積層ウエーハに負荷がかからないようにサブストレートを積層ウエーハの表面に沿ってスライドさせながら離脱するとともに、常温まで冷却する作業が不要となり生産性が向上する。
また、本発明による半導体装置の製造方法においては、サブストレートが接合された積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削した後に積層ウエーハをサブストレートとともに個々の積層デバイスに分割し、個々に分割された積層デバイスの裏面をマザーウエーハの表面に形成された半導体デバイスの表面に対面させて積層し、積層デバイスの裏面に露出する電極をマザーウエーハの表面に形成された半導体デバイスに設けられた電極とを接合するので、薄くなった積層デバイスでも取り扱いが良好で、マザーウエーハの表面に形成された半導体デバイスに確実に接合することができる。
そして、積層デバイスの表面からサブストレートを除去するサブストレート除去工程においては、積層デバイスの表面に接合されているサブストレートを研削して除去するので、積層ウエーハに負荷がかかることがない。
先ず、複数の積層デバイス32が設けられた積層ウエーハ3の表面にサブストレートの表面をボンド剤を介して接合するサブストレート装着工程を実施する。即ち、図3に示すように積層ウエーハ3の表面3aに厚みが例えば500μmの円板状のシリコン基板からなるサブストレート4の表面4aを高温に耐えられる例えばエポキシ系のボンド剤40を介して接合する。なお、サブストレートとしては加工性がよいシリコン基板を用いることが望ましい。また、ボンド剤40の厚みは例えば20μmに設定されている。
本発明による半導体装置の製造方法の第2の実施形態においても、先ず上記第1の実施形態と同様に上記サブストレート装着工程を実施し、そして上記積層ウエーハ研削工程を実施する。
22:半導体デバイス
221:電極
3:積層ウエーハ
32:積層デバイス
321:電極
4:サブストレート
5:研削装置
51:研削装置のチャックテーブル
52:研削手段
524:研削ホイール
6:切削装置
61:切削装置のチャックテーブル
62:切削手段
623:切削ブレード
F:環状のフレーム
T:ダイシングテープ
Claims (2)
- 複数の半導体デバイスが形成されたマザーウエーハにおける複数の半導体デバイスの表面に、積層デバイスの裏面を接合して構成する半導体装置の製造方法であって、
マザーボードに形成された複数の半導体デバイスと対応して設けられた積層ウエーハの表面にサブストレートの表面をボンド剤を介して接合するサブストレート装着工程と、
サブストレートが接合された積層ウエーハのサブストレート側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハの裏面をマザーウエーハの表面に対面させて積層し、積層デバイスの裏面に露出する電極をマザーウエーハの表面に形成された半導体デバイスに設けられた電極に接合する積層ウエーハ接合工程と、
積層ウエーハが積層されたマザーウエーハ側を研削装置のチャックテーブル上に保持し、積層ウエーハの表面に接合されているサブストレートを研削し、積層ウエーハの表面からサブストレートを除去するサブストレート除去工程と、を含む、
ことを特徴とする半導体装置の製造方法。 - 複数の半導体デバイスが形成されたマザーウエーハの表面に、積層デバイスの裏面を接合して構成する半導体装置の製造方法であって、
積層デバイスが複数設けられた積層ウエーハの表面にサブストレートの表面をボンド剤を介して接合するサブストレート装着工程と、
サブストレートが接合された積層ウエーハのサブストレート側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハをサブストレートとともに個々の積層デバイスに分割する積層ウエーハ分割工程と、
個々に分割された積層デバイスの裏面をマザーウエーハの表面に形成された半導体デバイスの表面に対面させて積層し、積層デバイスの裏面に露出する電極をマザーウエーハの表面に形成された半導体デバイスに設けられた電極に接合する積層デバイス接合工程と、
積層デバイスが積層されたマザーウエーハ側を研削装置のチャックテーブル上に保持し、積層デバイスの表面に接合されているサブストレートを研削し、積層デバイスの表面からサブストレートを除去するサブストレート除去工程と、を含む、
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010094386A JP5508108B2 (ja) | 2010-04-15 | 2010-04-15 | 半導体装置の製造方法 |
| US13/077,125 US20110256665A1 (en) | 2010-04-15 | 2011-03-31 | Stacked wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010094386A JP5508108B2 (ja) | 2010-04-15 | 2010-04-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011228362A true JP2011228362A (ja) | 2011-11-10 |
| JP5508108B2 JP5508108B2 (ja) | 2014-05-28 |
Family
ID=44788495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010094386A Active JP5508108B2 (ja) | 2010-04-15 | 2010-04-15 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110256665A1 (ja) |
| JP (1) | JP5508108B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041338A (ko) * | 2012-09-27 | 2014-04-04 | 가부시기가이샤 디스코 | 표면 보호 부재 및 가공 방법 |
| JP2015050363A (ja) * | 2013-09-03 | 2015-03-16 | 株式会社ディスコ | ウェーハの加工方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12068246B2 (en) * | 2017-11-30 | 2024-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layer layouts on integrated circuits and methods for manufacturing the same |
| JP6979296B2 (ja) * | 2017-07-28 | 2021-12-08 | 株式会社ディスコ | 切削方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257930A (ja) * | 2002-03-01 | 2003-09-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2004186522A (ja) * | 2002-12-05 | 2004-07-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6762074B1 (en) * | 2003-01-21 | 2004-07-13 | Micron Technology, Inc. | Method and apparatus for forming thin microelectronic dies |
| JP2007150048A (ja) * | 2005-11-29 | 2007-06-14 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI497658B (zh) * | 2009-10-07 | 2015-08-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| US8114707B2 (en) * | 2010-03-25 | 2012-02-14 | International Business Machines Corporation | Method of forming a multi-chip stacked structure including a thin interposer chip having a face-to-back bonding with another chip |
-
2010
- 2010-04-15 JP JP2010094386A patent/JP5508108B2/ja active Active
-
2011
- 2011-03-31 US US13/077,125 patent/US20110256665A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257930A (ja) * | 2002-03-01 | 2003-09-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2004186522A (ja) * | 2002-12-05 | 2004-07-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6762074B1 (en) * | 2003-01-21 | 2004-07-13 | Micron Technology, Inc. | Method and apparatus for forming thin microelectronic dies |
| JP2007150048A (ja) * | 2005-11-29 | 2007-06-14 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041338A (ko) * | 2012-09-27 | 2014-04-04 | 가부시기가이샤 디스코 | 표면 보호 부재 및 가공 방법 |
| KR102024390B1 (ko) * | 2012-09-27 | 2019-09-23 | 가부시기가이샤 디스코 | 표면 보호 부재 및 가공 방법 |
| JP2015050363A (ja) * | 2013-09-03 | 2015-03-16 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110256665A1 (en) | 2011-10-20 |
| JP5508108B2 (ja) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6208521B2 (ja) | ウエーハの加工方法 | |
| JP5307593B2 (ja) | 積層ウェーハの分割方法 | |
| JP6608694B2 (ja) | ウエーハの加工方法 | |
| JP5296386B2 (ja) | 積層デバイスの製造方法 | |
| CN101388326B (zh) | 器件制造方法 | |
| US9490171B2 (en) | Wafer processing method | |
| CN110961803B (zh) | 金刚石基板生成方法 | |
| JP6557081B2 (ja) | ウエーハの加工方法 | |
| JP2013008831A (ja) | ウエーハの加工方法 | |
| CN108022877A (zh) | 晶片的加工方法 | |
| JP2017028160A (ja) | ウエーハの加工方法 | |
| JP2017084932A (ja) | ウエーハの加工方法 | |
| CN104752346A (zh) | 晶片的加工方法 | |
| KR20170030035A (ko) | 웨이퍼의 가공 방법 | |
| JP2016213318A (ja) | ウエーハの加工方法 | |
| JP2017103406A (ja) | ウエーハの加工方法 | |
| CN108022876A (zh) | 晶片的加工方法 | |
| TW201820447A (zh) | 晶圓的加工方法 | |
| JP5508108B2 (ja) | 半導体装置の製造方法 | |
| JP2019186491A (ja) | 被加工物の加工方法 | |
| JP5508111B2 (ja) | 半導体装置の製造方法 | |
| JP6235279B2 (ja) | ウエーハの加工方法 | |
| JP2014013807A (ja) | ウエーハの加工方法 | |
| JP5595790B2 (ja) | ウエーハの加工方法 | |
| JP6401009B2 (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5508108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |